CN105765711A - 封装体叠层架构以及制造方法 - Google Patents

封装体叠层架构以及制造方法 Download PDF

Info

Publication number
CN105765711A
CN105765711A CN201380081138.2A CN201380081138A CN105765711A CN 105765711 A CN105765711 A CN 105765711A CN 201380081138 A CN201380081138 A CN 201380081138A CN 105765711 A CN105765711 A CN 105765711A
Authority
CN
China
Prior art keywords
layer
mould
tmv
package assembling
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380081138.2A
Other languages
English (en)
Inventor
S·加内桑
J·S·古扎克
N·尼姆卡
K·雷因古拉博
T·梅耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105765711A publication Critical patent/CN105765711A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明的各实施例涉及封装组件和用于制造封装组件的方法。在一个实施例中，封装组件包括至少部分地嵌入在模合层中的管芯；以及，贯穿模压通道(TMV)。TMV可以具有垂直的侧面或可包括带有不同的形状的两个不同的部分。在某些情况下，在制造过程中，可以使用预制的通道杆。本发明的封装组件可包括具有小于0.3mm的间距的封装体叠层(POP)互连。可以描述和/或要求保护其他实施例。

Description

封装体叠层架构以及制造方法
技术领域
本发明的各实施例一般涉及集成电路领域，更具体而言，涉及封装体叠层(POP)架构，包括带有贯穿模压通道(TMV)的封装组件以及用于制造这样的封装组件的方法。
背景技术
新兴的封装组件可以使用允许一个封装组件安装在另一封装组件上的POP架构。这些POP架构可能要求第一封装组件电耦合到第二封装组件和/或电耦合到封装衬底。在某些情况下，可以使用在第二封装中形成的TMV或其他封装级别互连，来将第一封装组件电耦合到其他组件。这些TMV，或其他封装级别的互连的制造以及结构，可能规定封装级别互连或POP互连结构的最小能实现的间距。
附图简述
通过结合各个附图来阅读下列详细描述，可以容易地理解各实施例。为促进此描述，相同参考编号表示相同结构性元素。各实施例是作为示例说明的，而不仅限于各个附图的图形。
图1A-J示意地示出了根据一些实施例的封装组件在制造的各阶段的截面侧视图。
图2示意地示出了根据一些实施例的制造封装组件的方法的流程图。
图3A-B示意地示出了根据一些实施例的包括TMV阻塞的封装组件在制造的各阶段的截面侧视图。
图4A-E示意地示出了根据一些实施例的包括两阶段TMV形成的封装组件在制造的各阶段的截面侧视图。
图5示意地示出了根据一些实施例的制造封装组件的方法的流程图。
图6A-G示意地示出了根据一些实施例的包括预制的通道杆的封装组件在制造的各阶段的截面侧视图。
图7A-D示意地示出了根据一些实施例的包括预制的通道杆的封装组件在制造的各阶段的截面侧视图。
图8示意地示出了根据一些实施例的制造封装组件的方法的流程图。
图9示意地示出了根据一些实施例的包括如此处所描述的封装组件的计算设备。
具体实施方式
本发明的各实施例描述了POP架构和包括POP互连的封装组件，以及制造封装组件的方法。这些实施例可以促进带有较小间距的POP互连以及TMV的制造。
在下面的描述中，将使用所属领域的技术人员通常使用的术语描述说明性实现的各方面，以向本领域其他技术人员传达他们的工作的实质。然而，对本领域技术人员显而易见的是，可在只利用所描述的各方面的某些方面来实施本发明的各实施例。为解释起见，阐明了特定数字、材料和配置以提供对说明性实现的全面理解。然而，对本领域技术人员显而易见的是，可在没有这些具体细节的情况下实施本发明的各实施例。在其他情况下，省略了或简化了已知的特征以便不致使说明性实现模糊。
在下面的详细描述中，将参考构成详细描述的一部分的附图，其中，相同编号表示相同部分，通过例图，示出了其中可以实施本发明的主题的各实施例。应该理解，在不偏离本发明的范围的情况下，可以利用其他实施例，也可以进行结构性的或逻辑性更改。因此，下面的详细描述不是在限制性的意义上进行的，并且各实施例的范围由所附权利要求以及它们的等效内容来进行定义。
对于本发明，短语“A和/或B”表示(A)、(B)或(A和B)。对于本发明，短语“A，B，和/或C”表示(A)，(B)，(C)，(A和B)，(A和C)，(B和C)，或(A，B和C)。
本描述可以使用基于视角的描述，诸如顶部/底部，进/出，在...上方/在...下面，等等。这样的描述只用于促进讨论，不打算将此处所描述的各实施例的应用限制到任何特定朝向。
本描述可以使用短语“在一个实施例中”，“在各实施例中”，或“在一些实施例中”，它们可以是指相同或不同的实施例中的一个或多个。进一步地，术语“包括”，“具有”等等，与本发明的各实施例一起使用时，是同义的。
此处可以使用术语“与...耦合”以及其派生词。“耦合”可以表示下列各项中的一项或多项。“耦合”可表示两个或更多个元件直接物理或电接触。然而，“耦合”也可意味着两个或更多个元件彼此间接地接触，但是仍然彼此协作或相互作用，并可能表示一个或多个其他元件耦合或连接在被说成是彼此耦合的元件之间。术语“直接耦合”可以表示，两个或更多元件直接接触。
在各实施例中，短语“在第二特征上形成、沉积或以别的方式安置的第一特征”可能意味着，在第二特征上方形成、沉积或安置第一特征，第一特征的至少一部分可以与第二特征的至少一部分直接接触(例如，直接物理和/或电接触)或间接接触(例如，在第一特征和第二特征之间具有一个或多个其他特征)。
如此处所使用的，术语“模块”可以是指，是其一部分，或包括专用集成电路(ASIC)、电子电路、片上系统(SoC)、执行一个或多个软件或固件程序的处理器(共享的，专用的，或组)和/或存储器(共享的，专用的，或组)、组合逻辑电路，和/或提供所描述的功能的其他合适的组件。
图1A-J示出了根据现有制造技术的用于形成包括TMV的封装组件的操作。本发明描述了修改现有的制造过程以简化制造和/或提供较小间距POP互连的许多技术。较小间距POP互连可以促进封装大小缩小和/或存储器带宽提高。
如图1A所示，可以将管芯102置于模架104上。管芯102可以包含有源或无源元件。管芯102可包括一个或多个处理器、逻辑管芯、存储器或其他器件。管芯102可以通过取放操作或任何其他适用技术来放置。可以使用粘接剂来将管芯102固定在模架104上的适当位置。虽然只示出了一个管芯，但是，可以在此阶段包括并附加任意数量的管芯。尽管只示出了单一封装组件，但是，制造过程可包括同时形成多个封装组件。如此，模架104可以大，为很多封装组件提供基础。当同时制造不止一个封装组件时，可能需要以后将多个封装组件彼此分离，以提供单个封装组件。模架104被示为具有两层，但是，可以具有较少层或更多层。在一些实施例中，模架可包括托架部分和粘接剂，粘接剂用于在模压过程完成之后从封装组件释放托架。
如图1B所示，可以添加模合层106，以至少部分地封闭管芯102。可以通过压模过程或任何其他合适的模压过程，添加模合层106。
如图1C所示，可以使模架脱粘，使管芯102部分地封闭在模合层106内。此时，可以暴露管芯102的底表面(不被模合层106覆盖)。
如图1D所示，可以向模合层106的底部以及管芯102的暴露部分施加介电层108。可以使用图案化或刻蚀过程以及激光曝光或钻孔来在介电层108中形成开口124。尽管为清楚起见，封装组件被示为有特定朝向，但是，在制造过程中，可以方便地改变封装组件的朝向，以便于对封装组件的某些部分的访问，和/或在固位操作中利用重力效应。对封装组件的朝向的任何引用(例如，顶部、底部、覆盖在...上面，在...的下面，等等)只用于说明性目的，不应该被视为将封装组件限制到任何特定朝向或配置。
如图1E所示，可以将导电材料110施加到介电层108上。导电材料110可以是重新分布层(RDL)，以将电信号从管芯102上的触点路由到POP互连，诸如球栅阵列(BGA)114。尽管可以使用单一RDL，如图1E-F所示，但是，也可以包括多个RDL，如图1G-1J所示。导电材料110可以由任何合适的技术施加，并可包括多个操作，例如，施加导电材料可包括溅射金属层、施加并图案化抗蚀剂层，然后，在溅射的金属暴露的区域上电镀导电材料。
如图1F所示，可以施加阻焊层112，并可以添加BGA114，以提供封装级别互连。尽管示出了BGA，但是，可以使用任何类型的封装级别互连，包括垫(pad)或其他合适的结构。
如图1G所示，在施加阻焊层112和BGA114或其他封装级别互连之前，可以形成多个RDL116。图1G是图1F的替代方案，虽然随后的操作被示为用于根据图1G的多个RDL配置，但是，这些随后的操作也可以容易地应用于图1F所示出的单一RDL配置。
如图1H所示，可以通过从模合层106的上端去除材料，以暴露RDL116(或图1F的配置中的RDL110)，形成TMV118。这可以通过任何合适的操作来实现，并且可包括钻孔操作，例如，激光钻孔。在创建TMV118之后，可以将它们清洁，以便于额外的处理。清洁可包括任何合适的操作，并可包括，例如，湿法蚀刻、等离子体蚀刻，或其组合。
如图1I所示，可以向TMV118添加焊料120。这可以通过任何合适的操作来实现，并可包括施加焊膏或带有焊剂的焊球。这也可以包括重熔操作，以确保焊料120和RDL116之间的适当的电接触。
如图1J所示，可以向TMV118添加额外的焊料材料，以创建POP互连(122的上表面)。这可以导致在两侧带有封装级别互连的(示为下表面上的BGA和上表面上的POP垫)封装组件150，可以便于在POP布局中添加诸如封装组件130之类的额外的封装组件。虽然结合图1I和1J示为焊料或其他导电材料的两个分离的沉积，但是，也可以在一次操作中形成TMV和POP互连，该一次操作通过材料的单一沉积，基本上填充TMV118并形成POP互连。
额外的封装组件130可包括管芯136。管芯136可包括有源或无源元件。在一个配置中，管芯102可以包含处理器，而管芯136可以主要包含存储器。管芯136可以通过管芯级别互连138，耦合到衬底142。管芯136可以至少部分地封闭到模合层134中。管芯级别的互连138可以是如图所示的BGA或任何其他合适的互连结构。在衬底142上可以存在互连垫140，用于将管芯级别互连138电耦合到衬底电路由，诸如132。虽然只示出了单一衬底电路由132，但是，可以包括多个这样的路由，以将管芯136电耦合到诸如垫144之类的封装级别互连。虽然被示为垫或BGA，但是，任何合适的结构都可以用于任何封装级别或者管芯级别互连。位于TMV118中的诸如焊料120和122之类的焊料可以将管芯136电耦合到管芯102和/或封装级别互连，诸如BGA114。
图2示意地示出了根据上文针对图1A-J所讨论的操作制造封装组件的方法200的流程图。
在202，方法200可包括将一个或多个管芯置于如前面图1A所讨论的模架上。可以使用任何合适的技术来执行此操作，包括如前面所讨论的取放操作。
在204，方法200可包括施加模合层，以至少部分地封闭管芯，如前面针对图1B所讨论的。可以使用任何合适的技术来执行此操作，包括如前面所讨论的压模操作。
在206，方法200可包括使模架从模合层脱粘，如前面针对图1C所讨论的。可以使用任何合适的技术来执行此操作。
在208，方法200可包括向模合层施加介电材料，如前面针对图1D所讨论的。可以使用任何合适的技术来执行此操作，包括如前面所讨论的图案化或蚀刻操作。
在210，方法200可包括形成一个或多个RDL，如前面针对图1E所讨论的(针对图1G所讨论的多个RDL)。可以使用任何合适的技术来执行此操作，包括多个操作，诸如如前面所讨论的溅射、图案化和电镀。
在212，方法200可包括施加阻焊层和封装级别互连(例如，BGA114)，如前面针对图1F所讨论的。可以使用任何合适的技术来执行此操作。
在214，方法200可包括从模合层去除材料以形成TMV，如前面针对图1H所讨论的。可以使用任何合适的技术来执行此操作，包括如前面所讨论的激光钻孔。
在216，方法200可包括清洁TMV，如前面针对图1H所讨论的。可以使用任何合适的技术来执行此操作，包括如前面所讨论的湿法蚀刻、等离子蚀刻，或其组合。
在218，方法200可包括向TMV施加焊膏或焊球和焊剂，如前面针对图1J所讨论的。此操作也可以包括重熔操作，以确保焊料和RDL之间的适当的电接触。可以使用任何合适的技术来执行此操作。
在220，方法200可包括形成POP互连，如前面针对图1J所讨论的。POP互连可以是任何合适的结构，包括垫或BGA球。可以使用任何合适的技术来执行此操作，包括如前面所讨论的添加焊球或垫。
在222，方法200可包括在第一封装组件的POP互连上安装第二封装组件，如前面针对图1J所讨论的。可以使用任何合适的技术和结构来执行此操作。
各种操作以对理解所要求保护的主题最有帮助的方式被描述为多个单独的操作。然而，描述的顺序不应该解释为暗示了这些操作必须要依赖于顺序。
通过针对图1A-J所讨论的技术创建TMV存在某些挑战。首先，RDL可以是形成TMV118的激光钻孔过程的阻止层。这可能由于激光钻孔过程，导致RDL材料的一些丢失。其次，由于TMV的深度和RDL的有限的厚度，为了避免去除太多材料，可能不能执行对RDL的蚀刻(诸如铜蚀刻)。这可能会使为随后的处理操作准备TMV表面的洁化过程复杂化。可能需要适当的表面准备，以确保不同的导电材料作出适当的接触并提供可靠的电的通道。最后，诸如向TMV添加焊料以及其他高温过程之类的额外的处理操作，还可能进一步消耗RDL的某些部分，从而增大了不可靠的电的通道的可能性。提供较厚的RDL以及最小化激光钻孔的深度可以最小化或消除这些顾虑。另外，TMV下面的较厚的RDL的存在和/或缩小的TMV深度可以允许使用其他清洁操作，诸如直接铜蚀刻，从而潜在地提供更可靠和/或比较简单的制造过程。
图3A-B示出了根据一些实施例的用于在将形成TMV的区域提供局部化的较厚的RDL的技术。局部化的较厚的RDL可能是需要的，因为它可以在需要的区域提供额外的材料，而不会有与普遍较厚的RDL相关联的额外的挑战，诸如由于添加材料导致的弯曲和成本增大。
图3A是前面所讨论的图1D的替代方案。封装组件可包括至少部分地封闭到模合层306中的管芯302。管芯302和模合层306可以类似于前面参考图1所讨论的管芯102和模合层106。与图1不同，在图3A中，在模合层306和介电层308中形成额外的空腔326。在由管芯302的阴影所定义的区域(图3A中的管芯302紧下方的区域，有时被称为扇形展开(fan-out)区域)之外形成空腔326。可以以对应于将形成TMV的位置的特定布局形成空腔。可以通过任何合适的技术形成空腔326。可以使用用于创建暴露管芯302的触点的间隔324的相同操作来形成空腔326。也可以在模压过程之前，或在其过程中，形成延伸到模合层306中的空腔326的一部分。
如图3B所示，施加导电材料310可以填充空腔326，从而产生局部化的较厚的RDL层328。可以根据图1-2，执行随后的处理，以形成TMV和POP架构。如上文所讨论的，局部化的较厚的RDL328可以便于其他清洁操作的使用，诸如铜蚀刻，并可以导致RDL和TMV之间的与传统的制造技术相比更可靠的电连接。
图4A-E示出了根据一些实施例的用于制造TMV的技术。如图4A所示，管芯402可以至少部分地封闭在模合层406中。管芯402和模合层406可以类似于前面参考图1所讨论的管芯102和模合层106。用于将管芯402部分地封闭在模合层406中的过程可以根据前面针对图1A-C和图2所讨论的操作。管芯402可包括触点412，触点412可以是管芯402上的金属层的一部分。管芯402也可以包括诸如氮化硅之类的钝化层414。可以通过蚀刻或任何其他适用技术，选择性地去除钝化层414，以创建暴露触点412的间隔410。
如图4B所示，可以去除模合层406的一部分，以形成空腔408。可以在模合层406的下端的管芯402未被模合层406封闭的位置，形成空腔408。模合层的下端可包括管芯402的有源侧。可以在由管芯402的阴影所定义的区域(图4A中的管芯402紧下方的区域，有时被称为扇形展开(fan-out)区域)之外形成空腔408。可以通过任何合适的技术形成空腔408，包括激光钻孔。与图1相比，可以在图1C和1D中所描绘的操作之间形成空腔408。可以在模架被脱粘之后但是在向封装施加附加层之前，形成空腔408。尽管示出了单一空腔408，但是，可以形成对应于要形成的TMV的数量和布局的多个空腔。
也可以在重新构建的晶片的模压过程中，通过使用带有拓扑的模架或通过在向模架施加粘接剂或胶带之前在托架上施加一个隆凸，形成空腔408。这可以通过印刷、配制、喷射、层叠或其他适用技术来进行。隆凸将在模合层中产生压印，这会如空腔408那样起作用，如上文所描述的。
如图4C所示，空腔408可以用导电材料420填充以产生TMV的下部部分。可以作为沉积额外的导电材料422以将管芯触点412电耦合到在后续过程中形成的封装级别互连(诸如BGA424)的操作的一部分，沉积导电材料420。也可以与其他导电材料422的沉积分开地，将导电材料420沉积到空腔408中。TMV的下部部分可以具有锥形的侧面和圆锥形形状，如图所示。取决于用于形成空腔408的技术，TMV的下部部分可以具有不同的形状。在一些实施例中，TMV的下部部分可以具有基本上垂直的侧面和矩形或圆柱形形状。可以执行额外的操作以添加阻焊层426和封装级别互连(诸如BGA424)。这些额外的操作可以通过任何合适的技术来执行，并可以根据前面参考图1-2所讨论的操作。
如图4D所示，可以去除模合层406的一部分，以形成空腔428，该空腔428暴露TMV420的下部部分的一部分。可以通过任何合适的技术形成空腔428，包括激光钻孔。可以向420施加钝化层或贵金属层，以便稳定封装组件，用于在安装额外的POP封装之前存储。添加钝化层或贵金属层可以提供不会基本上填充空腔428的封装组件。在这样的实施例中，空腔428可以适应POP互连结构(诸如BGA球)从将被安装到图4D所示出的封装组件上的POP封装凸出。
图4E示出了根据一些实施例的包括两阶段TMV的封装组件450或其一部分。如图4E所示，可以沉积诸如焊料之类的导电材料430，以填充空腔428。该过程形成TMV的上部部分。可以向导电材料430添加诸如BGA球432之类的额外的导电材料，以形成POP互连。此外，顶部封装的BGA球或其他封装级别互连，可以直接接触由以前的施加的焊剂或少量的焊膏支持的导电材料420。尽管示为BGA球432，但是，可以使用任何合适的POP互连结构。尽管示出了单一POP互连，但是，可以同时执行相同操作以创建POP互连的阵列。TMV430的上部部分可以具有锥形的侧面和圆锥形形状，如图所示。通过分两部分形成TMV，空腔的深度被最小化。在使用激光钻孔的情况下，这意味着，单一激光钻孔操作的深度也缩小。这可以允许使TMV小于利用单一单面的激光钻孔操作所取得的大小，诸如参考图1所讨论的那些。这也可以便于创建带有较小间距的POP互连，包括具有小于0.3mm的间距的POP互连。进一步地，由于两阶段形成，空腔和额外的金属的深度缩小，可以便于制造过程，并允许如上文针对图3所讨论的额外的清洁操作。
图5示意地示出了根据上文针对图3-4所讨论的操作制造封装组件的方法500的流程图。只示出了与TMV的形成相关的某些操作，但是，该方法可包括上文针对图1-2所讨论的形成封装组件的其他结构的额外的操作。
在502，方法500可包括在由管芯阴影所定义的区域(也称为扇形展开区域)之外形成空腔。这可包括如前面所讨论的形成诸如图3A中的326或图4B中的空腔408之类的空腔。可以使用任何合适的技术来执行此操作，包括如前面所讨论的蚀刻、图案化或激光钻孔。如前面所讨论的，此操作可包括形成对应于TMV的阵列的多个空腔。
在504，方法500可包括沉积导电材料，以通过基本上填充空腔形成TMV阻塞。这可包括形成图3B的局部化的较厚的RDL层328或图4C中的TMV的下部部分420。此操作可以与其他导电材料的沉积同时执行，并可以作为封装组件的第一金属层的沉积的一部分执行。如前面所讨论的，可以使用任何合适的技术来执行此操作。
在506，方法500可包括从模合层的第二侧去除材料，以暴露TMV阻塞。这可包括形成诸如图4D的空腔428之类的空腔。可以使用任何合适的技术来执行此操作，包括如前面所讨论的激光钻孔。
在508，方法500可包括在TMV阻塞上沉积导电材料，以形成POP互连。这可包括利用导电材料填充诸如空腔428之类的空腔。这还可以包括向沉积的导电材料上添加特定的POP互连结构，诸如BGA球或垫。此操作也可以包括重熔操作，以确保沉积的材料和基础导电材料之间的适当的电耦合。可以使用任何合适的技术来执行此操作，包括如前面所讨论的施加焊膏或焊球和焊剂。并非如上文所讨论的操作508，向TMV阻塞施加钝化层或贵金属层可以有用。这可以稳定封装组件，用于在安装额外的POP封装之前存储。如此，间隔可以保持在模合层中，以便以后适应额外的封装的POP互连。
图6A-G示出了根据一些实施例的用于制造TMV的另一技术。如图6A所示，可以向模架604沉积管芯602。此操作可以根据前面针对图1A所讨论的那个操作。管芯602和模架604可以类似于上文所讨论的那些。与前面的各实施例不同，可以在施加模合层614之前，将预制的通道杆608安装在模架604上。预制的通道杆608可包括被托架材料612的某些部分分离的导电材料610的某些部分。预制的通道杆608可包括印制电路板(PCB)杆、硅穿孔杆、陶瓷通道杆或其他合适的结构。托架材料612可包括聚合物、预浸渍材料、硅、陶瓷，迭片或其他任何其他合适的材料。导电材料610可包括铜、钨、镍、焊料，其组合，或任何其他合适的材料。导电材料610的某些部分可以具有不同的形状，包括圆柱形或矩形形状，以便当被置于模架604上时，导电材料610的某些部分的侧面基本上是垂直的。预制的通道杆608可以具有小于，等于，或大于管芯602的厚度的高度。预制的通道杆608可以被放置为，使得导电材料610的某些部分位于将形成TMV的位置。很多预制的通道杆608可以被置于并排列在管芯602的任一侧或者以便它们基本上围绕管芯602。预制的通道杆608可以延伸得超出单一封装组件，以便一个预制的通道杆608可以在制造过程中跨接多个封装组件。在这些实施例中，以后，可以作为分离操作的一部分，分离预制的通道杆608，在该分离操作中，单个封装组件可以与封装组件阵列分离。可以使用任何合适的操作来放置预制的通道杆608，包括取放操作。
如图6C所示，可以施加模合层614，以至少部分地封闭管芯602以及预制的通道杆608。此操作可以类似于前面参考图1B所讨论的操作，但是，在此情况下，模合层614也至少部分地封闭预制的通道杆608。可以使用任何合适的操作来施加模合层614，包括压模、按压或层叠操作。模合层可以是任何合适的材料，包括流体类型、颗粒型，或片材类型的材料。
如图6D所示，可以执行根据上文针对图1D-G所讨论的那些的额外的操作，以形成封装组件的额外的结构。可以类似于图1D中的介电层108，施加介电层616。可以在介电层616中形成诸如624之类的开口，以暴露管芯触点。除暴露管芯触点之外，还可以形成其他开口，以暴露预制的通道杆608的导电材料610的下表面。可以沉积一层或多层导电材料，诸如RDL618，以形成电的通道，以将管芯触点和导电材料610连接到封装级别互连，诸如BGA球622。可以施加阻焊层620，并且可以附加诸如BGA球622之类的封装级别互连。这些操作可以根据前面针对图1所讨论的那些，另外添加了，可以形成介电层616和诸如RDL618之类的导电材料，以将诸如BGA球622之类的封装级别互连电耦合到导电材料610。
如图6E所示，可以从模合层614去除材料，以创建空腔630并暴露导电材料610的上部部分。如此，导电材料610可以形成TMV的下部部分。可以使用任何合适的技术来从模合层614去除材料，包括激光钻孔。空腔630可以具有锥形的侧面和圆锥形形状。在随后的操作之前，可以对空腔630执行各种清洁操作。与图1H相比空腔630的深度缩小，以及由于预制的通道杆608和导电材料610而导致的导电材料的增多，可以便于清洁过程，并允许如前面所讨论的铜蚀刻或其他清洁操作。如前面所讨论的，可以向导电材料610的暴露部分施加钝化层或贵金属层，以便稳定封装组件，用于在安装额外的POP封装之前存储。添加钝化层或贵金属层可以提供不会基本上填充空腔630的封装组件。在这样的实施例中，空腔630可以适应POP互连结构(诸如BGA球)从将被安装到图6E所示出的封装组件上的POP封装凸出。
如图6F所示，可以将导电材料632沉积到空腔630中。这可包括沉积焊膏或带有焊剂的焊球。这也可以包括重熔操作，以确保导电材料632和导电材料610之间的适当的电接触。
如图6G所示，可以向空腔630添加额外的焊料材料634，以形成TMV的上部部分，以及创建POP互连(634的上表面)。这可以导致在两侧带有封装级别互连的(示为下表面上的BGA和上表面上的POP垫)封装组件650，可以便于在POP布局中添加诸如封装组件640之类的额外的封装组件。
额外的封装组件640可包括管芯648。管芯648可包括有源或无源元件。在一个配置中，管芯602可以包含处理器，而管芯648可以主要包含存储器。管芯648可以通过管芯级别互连656耦合到衬底642。管芯级别互连656可包括倒装片凸起或基柱，基于引线接合或重新分布的互连，如图所示，或任何其他合适的互连结构。在衬底642上可以存在互连垫652，用于将管芯级别互连656电耦合到衬底电路由，诸如644。虽然只示出了单一衬底电路由644，但是，可以包括多个这样的路由，以将管芯648电耦合到诸如垫654之类的封装级别互连。虽然被示为垫或BGA，但是，任何合适的结构都可以用于任何封装级别或者管芯级别互连。位于空腔630中的诸如导电材料632和634之类的焊料可以形成TMV的上部部分，并通过导电材料610和RDL618，将管芯648电耦合到管芯602和/或封装级别互连(诸如BGA球622)。
封装组件650可以包含由两部分组成的TMV，包括由预制的通道杆608的导电材料610构成的下部部分和由沉积在空腔630中的导电材料632和634构成的上部部分。如此，可以形成具有带有基本上垂直的侧面(导电材料610的侧面)的下部部分和具有锥形的侧面和/或圆锥形形状(空腔630的侧面)的上部部分的TMV。如前面针对图4E所讨论的，这可以便于较小的TMV以及具有较小间距的TMV，包括小于0.3mm的间距的TMV的形成。
图7A-D示出了用于使用预制的通道杆708来形成TMV的另一技术。图7A类似于图6D，并可以通过前面所讨论的用于放置管芯和预制的通道杆的操作形成。组件可包括管芯702和至少部分地封闭在模合层中的预制的通道杆708。图7A与图6D的不同之处在于，预制的通道杆708具有大于管芯702的厚度的高度。预制的通道杆708可包括导电材料710和托架材料712。除高度差以外，预制的通道杆708可以基本上类似于前面所讨论的预制的通道杆608。如前面所讨论的，可以包括并制造附加层，包括RDL718、介电层716和阻焊层720。也可以包括诸如BGA球722之类的封装级别互连。
如图7B所示，可以从模合层去除材料，以暴露预制的通道杆708的上部部分。与被示为有选择地去除模合层(诸如通过激光钻孔)的前面的讨论不同，这里，可以通过任何合适的技术，以均匀方式去除模合层。例如，可以对模合层的顶部执行研磨操作，以暴露预制的通道杆708的顶部。
如图7C所示，可以去除导电材料710的一部分，以形成空腔724。可以使用任何合适的操作来去除导电材料，包括刻蚀过程。空腔724可以不同于前面所讨论的空腔(诸如空腔428和630)，因为空腔724可以具有基本上垂直的侧面。可以基于预制的通道杆708的结构，确定空腔724的形状。如前面所讨论的，可以向导电材料710的暴露部分施加钝化层或贵金属层，以便稳定封装组件，用于在安装额外的POP封装之前存储。添加钝化层或贵金属层可以提供不会基本上填充空腔724的封装组件。在这样的实施例中，空腔724可以适应POP互连结构(诸如BGA球)从将被安装到图7C所示出的封装组件上的POP封装凸出。
如图7D所示，可以在空腔中沉积额外的导电材料726，以形成TMV的上部部分。如前面所讨论的，这可包括沉积焊膏或带有焊剂的焊球。尽管被示为在模合层上方延伸，导电材料726的高度可以等于或小于模合层的厚度。额外的导电材料726也可以包括或形成诸如垫之类的POP互连结构(726的上表面)。也可以使用其他合适的POP互连结构，包括BGA球。如此，可以形成具有带有基本上垂直的侧面的TMV的封装组件750。封装组件750可以按与上文针对图1J和6G所讨论的类似的方式通过POP互连适应额外的封装。使用预制的通道杆708来形成TMV可以提供带有基本上垂直的侧面的TMV。这可以促进较小TMV以及带有较小间距的TMV的形成。这可包括具有小于0.3mm的间距的POP互连。
图8示意地示出了根据上文所讨论的操作制造封装组件的方法800的流程图。只示出了与TMV的形成相关的某些操作，但是，该方法可包括上文针对图1-2所讨论的形成封装组件的其他结构的额外的操作。
在802，方法800可包括在模合层的第一和第二侧之间形成POP连接区。这可包括形成诸如图4C中的420之类的TMV的下部部分。这也可以包括至少部分地封闭预制的通道杆(诸如图6-7的预制的通道杆608和708)。这可包括在模合层的第一和第二侧之间的一位置提供导电材料。该位置可以在由管芯阴影所定义的区域之外的区域。如前面所讨论的，可以使用任何合适的技术来执行此操作。
在804，方法800可包括从模合层中去除材料，以暴露POP连接区的一部分。这可包括前面参考图4D，6E，以及7B所讨论的操作。例如，这可包括形成图4C中的空腔428或形成图6E中的空腔630。这也可以包括均匀地去除模压材料，如前面针对图7B所讨论的。此操作可以通过任何合适的技术来执行，包括如前面所讨论的激光钻孔或研磨。
在806，方法800可包括在POP连接区的暴露部分上沉积导电材料，以形成POP互连。这可包括前面参考图4E，6F-G，以及7D所讨论的操作。此操作可以通过任何合适的技术来执行。并非如上文所讨论的操作806，在POP连接区的暴露部分上施加钝化层或贵金属层可以有用。这可以稳定封装组件，用于在安装额外的POP封装之前存储。如此，间隔可以保持在模合层中，以便以后适应额外的封装的POP互连。
可以根据需要，使用任何合适的硬件和/或软件进行配置，将本发明的各实施例实现到系统中。图9示意地示出了根据一些实施例的包括如此处所描述的封装组件(例如，图1，4，6和7的封装组件150，450，650或750中的一个或多个)的计算设备900。计算设备900可包括容纳诸如主板902之类的板的外壳。主板902可以包括许多组件，包括但不限于，处理器904和至少一个通信芯片906。处理器904可以物理地并电耦合到主板902。在某些实现中，至少一个通信芯片906也可以物理地并电耦合到主板902。在进一步的实现中，通信芯片906可以是处理器904的一部分。
取决于其应用，计算设备900可以包括可以或可以不物理地并电耦合到主板902的其他组件。这些其他组件可以包括，但不仅限于，易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖格计数器、加速度计、陀螺仪、扬声器、照相机、以及大容量存储设备(诸如硬盘驱动器、光盘(CD)、数字多功能盘(DVD)，等等)。
通信芯片906可以实现用于往返计算设备900进行数据传输的无线通信。术语“无线”以及其派生词可以被用来描述可以通过非固体介质通过使用调制的电磁辐射来传递数据的电路、设备、系统、方法、技术、通信信道等等。该术语并不意味着，相关联的设备不包含任何线路，虽然在某些实施例中，它们可以不。通信芯片906可以实现许多无线标准或协议中的任何一种，包括，但不仅限于，电气电子工程师学会(IEEE)标准，包括Wi-Fi(IEEE802.11系列)、IEEE802.16标准(例如，IEEE802.16-2005修改稿)，带有任何修改、更新，和/或修订版的长期演进(LTE)项目(例如，高级LTE项目、超移动宽带(UMB)项目(也被称为“3GPP2”)，等等)。IEEE802.16兼容的BWA网络一般被称为WiMAX网络，WiMAX是代表全球微波互联接入的缩写词，这是通过了对于IEEE802.16标准的一致性和互操作性测试的产品的证明标志。通信芯片906可以根据全球移动通信系统通信(GSM)、通用分组无线业务(GPRS)、全球移动通信系统(UMTS)、高速数据包接入(HSPA)、演进的HSPA(E-HSPA)，或LTE网络操作。通信芯片906可以根据增强型数据速率GSM演进技术(EDGE)、GSMEDGE无线接入网络(GERAN)、通用陆地无线接入网络(UTRAN)，或演进UTRAN(E-UTRAN)操作。通信芯片906可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)，演进-数据优化(EV-DO)，其衍生，以及被表示为3G、4G、5G，以及以外的任何其他无线协议。在其他实施例中，通信芯片906可以根据无线协议操作。
计算设备900可以包括多个通信芯片906。例如，第一通信芯片906可以专用于较短范围的无线通信，诸如Wi-Fi和蓝牙，第二通信芯片906可以专用于比较长范围的无线通信，诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO，及其他。
计算设备900的处理器904可以被封装在如此处所描述的封装组件中(例如，图1，4，6和7的封装组件150、450，650或750中的一个或多个)。例如，处理器904可以对应于管芯102，302，402，602或702中的一个。在一些实施例中，处理器904可包括由制造的处理器或处理器。封装组件(例如，图1,4,6和7的封装组件150，450，650或750中的一个或多个)和主板902可以使用诸如BGA球(例如，图1的114)之类的封装级别互连耦合在一起。术语“处理器”可以是指处理来自寄存器和/或存储器的电子数据以将该电子数据转换为可以存储在寄存器和/或存储器中的其他电子数据的任何器件或器件的一部分。
通信芯片906也可以包括可以封装在如此处所描述的IC组件(例如，图1,4,6和7的封装组件150，450，650或750中的一个或多个)中的管芯(例如，图1，3，4，6，或7的管芯102、302、402、602，或702)。在进一步的实现中，位于计算设备900内的另一组件(例如，存储器设备或其他集成电路设备)可包括可以封装在如此处所描述的封装组件(例如，图1,4,6和7的封装组件150，450，650或750中的一个或多个)中的管芯。
在各实现中，计算设备900可以是膝上型计算机、上网本、笔记本、超极本TM、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器，或数字视频记录器。在进一步的实现中，计算设备900可以是处理数据的任何其他电子设备。
示例
下面提供了一些非限制性示例。
示例1包括一种制造封装组件的方法，所述方法包括：在模合层的第一侧和与所述第一侧相对安置的所述模合层的第二侧之间的区域形成封装体叠层(POP)连接区；去除所述模合层的材料，以暴露所述模合层的所述第一和第二侧之间的所述区域中的所述POP连接区的一部分；以及在所述POP连接区的所述暴露部分上沉积导电材料、钝化层，或贵金属中的至少一种。
示例2包括示例1的方法，其中：形成所述POP连接区包括从所述模合层的第一侧激光钻孔，以形成空腔；以及，沉积导电材料，以基本上填充所述空腔。
示例3包括示例2的方法，其中：沉积所述导电材料以基本上填充所述空腔包括将导电材料沉积到管芯的至少一个触点上。
示例4包括示例1的方法，其中：形成所述POP连接区包括在所述模合层中至少部分地嵌入预制的通道杆。
示例5包括示例4的方法，其中：所述预制的通道杆跨多个封装组件延伸，所述方法进一步包括将第一封装组件与第二封装组件分离。
示例6包括示例4的方法，其中：所述预制的通道杆具有与所述模合层的所述第一侧邻近的第一侧以及与所述第一侧相对安置的第二侧，而至少部分地嵌入在所述模合层中的管芯具有与所述模合层的所述第一侧邻近的第一侧以及与所述第一侧相对安置的第二侧；以及，其中，所述预制的通道杆的所述第二侧和所述模合层的所述第二侧之间的距离小于或等于所述管芯的所述第二侧和所述模合层的所述第二侧之间的距离；以及，去除所述模合层的材料以暴露所述POP连接区的一部分包括从所述模合层的所述第二侧均匀地去除材料以暴露所述通道杆的一部分。
示例7包括示例1-5中任何一个的方法，其中：在所述POP连接区的所述暴露部分上沉积导电材料、钝化层，或贵金属中的至少一种包括在多个暴露的POP连接区上沉积导电材料以形成具有小于0.3mm的间距的多个POP互连。
示例8包括示例1-5中任何一个的方法，其中：去除所述模合层的所述材料包括从所述模合层的所述第二侧激光钻孔。
示例9包括封装组件，包括：至少部分地嵌入在模合层中的管芯；以及，具有下列各项中的一项的贯穿模压通道(TMV)：基本上垂直的侧面；或第一部分，所述第一部分从所述模合层的第二侧延伸到所述模合层的所述第二侧和与所述第二侧相对安置的所述模合层的第一侧之间的位置，其中，所述TMV的所述侧面之间的间隔在从所述模合层的所述第二侧到所述模合层的所述第一和第二侧之间的所述位置的方向缩小，以及，第二部分，所述第二部分从所述模合层的所述第一和第二侧之间的所述位置延伸到所述模合层的所述第一侧，其中，所述TMV的所述侧面之间的所述关系不同于所述第一部分中的所述TMV的所述侧面之间的所述关系。
示例10包括示例9的封装组件，其中：所述第二部分的所述TMV的所述侧面之间的所述间隔在从所述模合层的所述第一和第二侧之间的所述位置到所述模合层的所述第一侧的方向增大。
示例11包括示例9的封装组件，其中：所述第二部分的所述TMV的所述侧面之间的所述间隔在从所述模合层的所述第一和第二侧之间的所述位置到所述模合层的所述第一侧的方向基本上恒定。
示例12包括示例9的封装组件，进一步包括至少部分地嵌入在所述模合层中的至少一个预制的通道杆。
示例13包括示例12的封装组件，其中：至少一个预制的通道杆定义具有基本上垂直的侧面的TMV的至少一部分。
示例14包括示例9-13中的任一项的封装组件，其中：TMV是具有小于0.3mm的间距的多个TMV。
示例15包括一种制造封装组件的方法，所述方法包括：在由管芯阴影所定义的区域之外，在模合层的第一侧形成空腔；沉积导电材料，以通过基本上填充所述空腔，形成贯穿模压通道(TMV)阻塞；从所述模合层的第二侧去除材料以暴露所述TMV阻塞；以及，在所述TMV阻塞上沉积导电材料、钝化层，或贵金属中的至少一种。
示例16包括示例15的方法，进一步包括：在介电层中形成至少一个空腔，以暴露在由管芯阴影所定义的区域之外的、模合层的第一侧的所述空腔，在所述介电层中形成至少一个额外的空腔，以暴露管芯触点。
示例17包括示例16的方法，其中：沉积所述导电材料以形成所述TMV阻塞进一步包括沉积材料，以通过基本上填充所述至少一个额外的空腔，形成管芯互连。
示例18包括示例15-17中的任一项的方法，其中：在由所述管芯阴影所定义的所述区域之外，在所述模合层的所述第一侧形成所述空腔包括在施加所述模合层之前在模架上形成凸起的部分。
示例19包括示例15-17中的任一项的方法，其中：在由所述管芯阴影所定义的所述区域之外，在所述模合层的所述第一侧形成所述空腔包括从所述模合层的第一侧激光钻孔，以形成所述空腔。
示例20包括示例15-17中的任一项的方法，其中：在由所述管芯阴影所定义的所述区域之外，在所述模合层的所述第一侧形成所述空腔包括在由所述管芯阴影所定义的所述区域之外形成多个空腔，以便相邻空腔定义小于0.3mm的间距。
示例21包括计算设备，包括：电路板；以及，与所述电路板耦合的封装组件，所述封装组件包括至少部分地嵌入在模合层中的管芯；以及，具有下列各项中的一项的贯穿模压通道(TMV)：基本上垂直的侧面；或第一部分，所述第一部分从所述模合层的第二侧延伸到所述模合层的所述第二侧和与所述第二侧相对安置的所述模合层的第一侧之间的位置，其中，所述TMV的所述侧面之间的间隔在从所述模合层的所述第二侧到所述模合层的所述第一和第二侧之间的所述位置的方向缩小，以及，第二部分，所述第二部分从所述模合层的所述第一和第二侧之间的所述位置延伸到所述模合层的所述第一侧，其中，所述TMV的所述侧面之间的所述关系不同于所述第一部分中的所述TMV的所述侧面之间的所述关系。
示例22包括示例21的计算设备，其中：所述第二部分的所述TMV的所述侧面之间的间隔在从所述模合层的所述第一和第二侧之间的所述位置到所述模合层的所述第一侧的方向增大或者保持恒定。
示例23包括示例21的计算设备，其中，所述封装组件是第一封装组件，所述计算设备进一步包括具有第一侧和与所述第一侧相对安置的第二侧的第二封装组件，所述第一侧使用安置在所述第一侧的一个或多个封装级别互连与所述第一封装组件耦合；其中，所述第二封装组件通过所述TMV电耦合到所述电路板。
示例24包括示例21-23中的任一项的计算设备，其中：TMV是具有小于0.3mm的间距的多个TMV。
示例25包括示例21-23中的任一项的计算设备，其中：所述计算设备是包括下列各项中的一项或多项的移动计算设备：与所述电路板耦合的天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖格计数器、加速度计、陀螺仪、扬声器或相机。
各实施例可包括上文所描述的各实施例的任何合适的组合，包括在上文中以连接词形式(and)描述的各实施例的替代的(或)实施例(例如，“和”可以是“和/或”)。进一步地，一些实施例可包括在其上存储了指令的一个或多个产品(例如，非瞬时的计算机可读取的介质)，指令当被执行时，导致上文所描述的实施例中的任一项的动作。此外，一些实施例还可包括具有用于执行上文所描述的各实施例的各种操作的任何合适的装置的设备或系统。
上文对本发明的所示出的实现的描述，包括在摘要所描述的，不是详尽的，或将本发明的各实施例限于上文所公开的准确的形式。尽管为了说明，此处描述了本发明的具体实现以及示例，但是，如那些精通相关技术的人所理解的，各种可能的等效的修改也都在本发明的范围内。
可以根据上面的详细描述可以对本发明的各实施例进行这些修改。后面的权利要求中所使用的术语不应该被理解为将本发明的各实施例限制于说明书和权利要求书中所公开的特定实现。相反，范围完全由下列权利要求书来确定，权利要求书根据权利要求解释的既定原则来解释。

Claims (25)

1.一种制造封装组件的方法，所述方法包括：
在模合层的第一侧和与所述第一侧相对安置的所述模合层的第二侧之间的区域形成封装体叠层(POP)连接区；
去除所述模合层的材料，以暴露所述模合层的所述第一和第二侧之间的所述区域中的所述POP连接区的一部分；以及
在所述POP连接区的所述暴露部分上沉积导电材料、钝化层或贵金属中的至少一种。
2.如权利要求1所述的方法，其中：
形成所述POP连接区包括从所述模合层的第一侧激光钻孔，以形成空腔；以及
沉积导电材料，以基本上填充所述空腔。
3.如权利要求2所述的方法，其中：
沉积所述导电材料以基本上填充所述空腔包括将导电材料沉积到管芯的至少一个触点上。
4.如权利要求1所述的方法，其中：
形成所述POP连接区包括在所述模合层中至少部分地嵌入预制的通道杆。
5.如权利要求4所述的方法，其中：
所述预制的通道杆跨多个封装组件延伸，且所述方法进一步包括将第一封装组件与第二封装组件分离。
6.如权利要求4所述的方法，其中：
所述预制的通道杆具有与所述模合层的所述第一侧邻近的第一侧以及与所述第一侧相对安置的第二侧，而至少部分地嵌入在所述模合层中的管芯具有与所述模合层的所述第一侧邻近的第一侧以及与所述第一侧相对安置的第二侧；以及
其中，所述预制的通道杆的所述第二侧和所述模合层的所述第二侧之间的距离小于或等于所述管芯的所述第二侧和所述模合层的所述第二侧之间的距离；以及
去除所述模合层的材料以暴露所述POP连接区的一部分包括从所述模合层的所述第二侧均匀地去除材料以暴露所述通道杆的一部分。
7.如权利要求1-5中的任一项所述的方法，其中：
在所述POP连接区的所述暴露部分上沉积导电材料、钝化层或贵金属中的至少一种包括在多个暴露的POP连接区上沉积导电材料以形成具有小于0.3mm的间距的多个POP互连。
8.如权利要求1-5中的任一项所述的方法，其中：
去除所述模合层的所述材料包括从所述模合层的所述第二侧激光钻孔。
9.一种封装组件，包括：
至少部分地嵌入在模合层中的管芯；以及
具有下列各项中的一项的贯穿模压通道(TMV)：
基本上垂直的侧面；或
第一部分，所述第一部分从所述模合层的第二侧延伸到所述模合层的所述第二侧和与所述第二侧相对安置的所述模合层的第一侧之间的位置，其中，所述TMV的所述侧面之间的间隔在从所述模合层的所述第二侧到所述模合层的所述第一和第二侧之间的所述位置的方向缩小，以及第二部分，所述第二部分从所述模合层的所述第一和第二侧之间的所述位置延伸到所述模合层的所述第一侧，其中，所述TMV的所述侧面之间的所述关系不同于所述第一部分中的所述TMV的所述侧面之间的所述关系。
10.如权利要求9所述的封装组件，其中：
所述第二部分的所述TMV的所述侧面之间的间隔在从所述模合层的所述第一和第二侧之间的所述位置到所述模合层的所述第一侧的方向增大。
11.如权利要求9所述的封装组件，其中：
所述第二部分的所述TMV的所述侧面之间的间隔在从所述模合层的所述第一和第二侧之间的所述位置到所述模合层的所述第一侧的方向基本上是恒定的。
12.如权利要求9所述的封装组件，进一步包括至少部分地嵌入在所述模合层中的至少一个预制的通道杆。
13.如权利要求12所述的封装组件，其中：
所述至少一个预制的通道杆定义具有基本上垂直的侧面的所述TMV的至少一部分。
14.如权利要求9-13中的任一项所述的封装组件，其中：
所述TMV是具有小于0.3mm的间距的多个TMV。
15.一种制造封装组件的方法，所述方法包括：
在由管芯阴影所定义的区域之外，在模合层的第一侧形成空腔；
沉积导电材料，以通过基本上填充所述空腔，形成贯穿模压通道(TMV)阻塞；
从所述模合层的第二侧去除材料以暴露所述TMV阻塞；以及
在所述TMV阻塞上沉积导电材料、钝化层或贵金属中的至少一种。
16.如权利要求15所述的方法，进一步包括：
在介电层中形成至少一个空腔，以暴露在由管芯阴影所定义的区域之外的、在模合层的第一侧的所述空腔，并且在所述介电层中形成至少一个额外的空腔，以暴露管芯触点。
17.如权利要求16所述的方法，其中：
沉积所述导电材料以形成所述TMV阻塞进一步包括沉积材料，以通过基本上填充所述至少一个额外的空腔来形成管芯互连。
18.如权利要求15-17中的任一项所述的方法，其中：
在由所述管芯阴影所定义的所述区域之外，在所述模合层的所述第一侧形成所述空腔包括在施加所述模合层之前在模架上形成凸起的部分。
19.如权利要求15-17中的任一项所述的方法，其中：
在由所述管芯阴影所定义的所述区域之外，在所述模合层的所述第一侧形成所述空腔包括从所述模合层的第一侧激光钻孔，以形成所述空腔。
20.如权利要求15-17中的任一项所述的方法，其中：
在由所述管芯阴影所定义的所述区域之外，在所述模合层的所述第一侧形成所述空腔包括在由所述管芯阴影所定义的所述区域之外形成多个空腔，以便相邻空腔定义小于0.3mm的间距。
21.一种计算设备，包括：
电路板；以及
与所述电路板耦合的封装组件，所述封装组件包括
至少部分地嵌入在模合层中的管芯；以及
具有下列各项中的一项的贯穿模压通道(TMV)：
基本上垂直的侧面；或
第一部分，所述第一部分从所述模合层的第二侧延伸到所述模合层的所述第二侧和与所述第二侧相对安置的所述模合层的第一侧之间的位置，其中，所述TMV的所述侧面之间的间隔在从所述模合层的所述第二侧到所述模合层的所述第一和第二侧之间的所述位置的方向缩小，以及，第二部分，所述第二部分从所述模合层的所述第一和第二侧之间的所述位置延伸到所述模合层的所述第一侧，其中，所述TMV的所述侧面之间的所述关系不同于所述第一部分中的所述TMV的所述侧面之间的所述关系。
22.如权利要求21所述的计算设备，其中，所述第二部分的所述TMV的所述侧面之间的所述间隔在从所述模合层的所述第一和第二侧之间的所述位置到所述模合层的所述第一侧的方向增大或者保持恒定。
23.如权利要求21所述的计算设备，其中，所述封装组件是第一封装组件，所述计算设备进一步包括具有第一侧和与所述第一侧相对安置的第二侧的第二封装组件，所述第一侧使用安置在所述第一侧的一个或多个封装级别互连与所述第一封装组件耦合；
其中，所述第二封装组件通过所述TMV电耦合到所述电路板。
24.如权利要求21-23中的任一项所述的计算设备，其中：
所述TMV是具有小于0.3mm的间距的多个TMV。
25.如权利要求21-23中的任一项所述的计算设备，其中：
所述计算设备是包括下列各项中的一项或多项的移动计算设备：与所述电路板耦合的天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖格计数器、加速度计、陀螺仪、扬声器或相机。
CN201380081138.2A 2013-12-23 2013-12-23 封装体叠层架构以及制造方法 Pending CN105765711A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/077601 WO2015099684A1 (en) 2013-12-23 2013-12-23 Package on package architecture and method for making

Publications (1)

Publication Number Publication Date
CN105765711A true CN105765711A (zh) 2016-07-13

Family

ID=53479356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380081138.2A Pending CN105765711A (zh) 2013-12-23 2013-12-23 封装体叠层架构以及制造方法

Country Status (6)

Country Link
US (1) US10170409B2 (zh)
EP (1) EP3087599A4 (zh)
JP (1) JP6273362B2 (zh)
KR (1) KR101938949B1 (zh)
CN (1) CN105765711A (zh)
WO (1) WO2015099684A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276553B2 (en) 2016-10-21 2019-04-30 Powertech Technology Inc. Chip package structure and manufacturing method thereof
CN111033890A (zh) * 2017-08-24 2020-04-17 高通股份有限公司 封装上天线布置
CN111312690A (zh) * 2020-02-14 2020-06-19 华为技术有限公司 系统级封装及其制备方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2620139B1 (en) 2008-02-27 2016-07-20 Biomet Biologics, LLC Interleukin-1 receptor antagonist rich solutions
US20140271589A1 (en) 2013-03-15 2014-09-18 Biomet Biologics, Llc Treatment of collagen defects using protein solutions
US9895418B2 (en) 2013-03-15 2018-02-20 Biomet Biologics, Llc Treatment of peripheral vascular disease using protein solutions
US10208095B2 (en) 2013-03-15 2019-02-19 Biomet Manufacturing, Llc Methods for making cytokine compositions from tissues using non-centrifugal methods
US9758806B2 (en) 2013-03-15 2017-09-12 Biomet Biologics, Llc Acellular compositions for treating inflammatory disorders
US10319607B2 (en) * 2014-08-22 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure with organic interposer
US10325853B2 (en) * 2014-12-03 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor packages having through package vias
SG10201501021PA (en) * 2015-02-10 2016-09-29 Delta Electronics Int L Singapore Pte Ltd Package structure
US10163871B2 (en) * 2015-10-02 2018-12-25 Qualcomm Incorporated Integrated device comprising embedded package on package (PoP) device
US20170178990A1 (en) 2015-12-17 2017-06-22 Intel Corporation Through-mold structures
KR102582421B1 (ko) * 2016-01-29 2023-09-25 삼성전자주식회사 인쇄회로기판 및 이를 구비한 전자소자 패키지
DE102016107031B4 (de) * 2016-04-15 2019-06-13 Infineon Technologies Ag Laminatpackung von Chip auf Träger und in Kavität, Anordnung diese umfassend und Verfahren zur Herstellung
EP3449502B1 (en) 2016-04-26 2021-06-30 Linear Technology LLC Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
US20170338204A1 (en) * 2016-05-17 2017-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Device and Method for UBM/RDL Routing
US20170365567A1 (en) * 2016-06-20 2017-12-21 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR101982040B1 (ko) 2016-06-21 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
KR102616664B1 (ko) * 2016-07-21 2023-12-22 삼성전자주식회사 솔리드 스테이트 드라이브 패키지
US10784220B2 (en) 2017-03-30 2020-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Plurality of semiconductor devices encapsulated by a molding material attached to a redistribution layer
US11482491B2 (en) * 2017-11-08 2022-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with porous conductive structure and manufacturing method thereof
SE1751447A1 (en) * 2017-11-24 2019-05-25 Fingerprint Cards Ab Cost-efficient fingerprint sensor component and manufacturing method
US20190164948A1 (en) 2017-11-27 2019-05-30 Powertech Technology Inc. Package structure and manufacturing method thereof
JP7063713B2 (ja) 2017-12-27 2022-05-09 株式会社アルファ モーション検知装置及びハンドル装置
US10573573B2 (en) * 2018-03-20 2020-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package and package-on-package structure having elliptical conductive columns
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
CN111721989A (zh) * 2019-03-22 2020-09-29 迈来芯电子科技有限公司 电流传感器
TW202118363A (zh) * 2019-09-12 2021-05-01 美商歐爾麥特電路有限公司 自導電膠微影界定之電子互連件
US11715699B2 (en) 2020-03-17 2023-08-01 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
TW202201673A (zh) * 2020-03-17 2022-01-01 新加坡商安靠科技新加坡控股私人有限公司 半導體裝置和製造半導體裝置的方法
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744313A (zh) * 2004-08-30 2006-03-08 印芬龙科技股份有限公司 具有堆叠的半导体元件的半导体装置
DE102005043557A1 (de) * 2005-09-12 2006-09-28 Infineon Technologies Ag Halbleiterbauteil mit Durchkontakten zwischen Oberseite und Rückseite und Verfahren zur Herstellung desselben
US7777351B1 (en) * 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
CN101944519A (zh) * 2009-07-02 2011-01-12 卡西欧计算机株式会社 具备密封层的半导体器件及半导体器件的制造方法
CN102214615A (zh) * 2010-04-02 2011-10-12 日月光半导体制造股份有限公司 具扇出且具堆栈用连接组件的半导体装置封装件及其制法
JP2012129263A (ja) * 2010-12-13 2012-07-05 Sumitomo Bakelite Co Ltd 半導体素子封止体の製造方法および半導体パッケージの製造方法
CN102637608A (zh) * 2011-02-10 2012-08-15 新科金朋有限公司 半导体器件和形成用于3d fo-wlcsp的垂直互连结构的方法
TW201246410A (en) * 2011-03-16 2012-11-16 Validity Sensors Inc Packaging for fingerprint sensors and methods of manufacture
CN102956511A (zh) * 2011-08-25 2013-03-06 南茂科技股份有限公司 半导体封装结构及其制作方法
US20130105991A1 (en) * 2011-11-02 2013-05-02 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3d and package-on-package applications, and method of manufacture
US20130168858A1 (en) * 2011-12-29 2013-07-04 Stmicroelectronics Pte Ltd. Embedded wafer level ball grid array bar systems and methods
CN103295925A (zh) * 2012-03-02 2013-09-11 新科金朋有限公司 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
US8704350B2 (en) * 2008-11-13 2014-04-22 Samsung Electro-Mechanics Co., Ltd. Stacked wafer level package and method of manufacturing the same

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5790384A (en) * 1997-06-26 1998-08-04 International Business Machines Corporation Bare die multiple dies for direct attach
JP2002009096A (ja) * 2000-06-20 2002-01-11 Apic Yamada Corp 樹脂封止方法及び樹脂封止装置
JP2004140037A (ja) * 2002-10-15 2004-05-13 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
JP3740469B2 (ja) * 2003-01-31 2006-02-01 株式会社東芝 半導体装置および半導体装置の製造方法
JP4422094B2 (ja) * 2005-12-12 2010-02-24 三菱電機株式会社 半導体装置
JP4723406B2 (ja) * 2006-03-30 2011-07-13 富士通セミコンダクター株式会社 樹脂封止装置、半導体装置の製造方法、および樹脂封止方法
KR100800478B1 (ko) * 2006-07-18 2008-02-04 삼성전자주식회사 적층형 반도체 패키지 및 그의 제조방법
CN101668786B (zh) * 2007-04-24 2012-12-05 日立化成工业株式会社 固化性树脂组合物、led封装件及其制造方法、以及光半导体
KR100865125B1 (ko) * 2007-06-12 2008-10-24 삼성전기주식회사 반도체 패키지 및 그 제조방법
JP5215605B2 (ja) * 2007-07-17 2013-06-19 ラピスセミコンダクタ株式会社 半導体装置の製造方法
KR20090022433A (ko) * 2007-08-30 2009-03-04 삼성전자주식회사 반도체 패키지
TW200950014A (en) * 2008-05-23 2009-12-01 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
JP5339800B2 (ja) * 2008-07-10 2013-11-13 三菱電機株式会社 半導体装置の製造方法
US9064936B2 (en) * 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US20100327419A1 (en) * 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
KR101624973B1 (ko) * 2009-09-23 2016-05-30 삼성전자주식회사 패키지 온 패키지 타입의 반도체 패키지 및 그 제조방법
US8183696B2 (en) * 2010-03-31 2012-05-22 Infineon Technologies Ag Packaged semiconductor device with encapsulant embedding semiconductor chip that includes contact pads
JP5253455B2 (ja) * 2010-06-01 2013-07-31 三菱電機株式会社 パワー半導体装置
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8482111B2 (en) * 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US20130015567A1 (en) * 2010-10-21 2013-01-17 Panasonic Corporation Semiconductor device and production method for same
US8941222B2 (en) * 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
EP2677539B1 (en) * 2011-02-15 2017-07-05 Panasonic Intellectual Property Management Co., Ltd. Process for manufacture of a semiconductor device
US8273604B2 (en) * 2011-02-22 2012-09-25 STAT ChipPAC, Ltd. Semiconductor device and method of forming WLCSP structure using protruded MLP
US8883561B2 (en) * 2011-04-30 2014-11-11 Stats Chippac, Ltd. Semiconductor device and method of embedding TSV semiconductor die within encapsulant with TMV for vertical interconnect in POP
JP2012015546A (ja) 2011-10-03 2012-01-19 Casio Comput Co Ltd 半導体装置及び半導体装置の製造方法
US8658464B2 (en) * 2011-11-16 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mold chase design for package-on-package applications

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744313A (zh) * 2004-08-30 2006-03-08 印芬龙科技股份有限公司 具有堆叠的半导体元件的半导体装置
DE102005043557A1 (de) * 2005-09-12 2006-09-28 Infineon Technologies Ag Halbleiterbauteil mit Durchkontakten zwischen Oberseite und Rückseite und Verfahren zur Herstellung desselben
US7777351B1 (en) * 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8704350B2 (en) * 2008-11-13 2014-04-22 Samsung Electro-Mechanics Co., Ltd. Stacked wafer level package and method of manufacturing the same
CN101944519A (zh) * 2009-07-02 2011-01-12 卡西欧计算机株式会社 具备密封层的半导体器件及半导体器件的制造方法
CN102214615A (zh) * 2010-04-02 2011-10-12 日月光半导体制造股份有限公司 具扇出且具堆栈用连接组件的半导体装置封装件及其制法
JP2012129263A (ja) * 2010-12-13 2012-07-05 Sumitomo Bakelite Co Ltd 半導体素子封止体の製造方法および半導体パッケージの製造方法
CN102637608A (zh) * 2011-02-10 2012-08-15 新科金朋有限公司 半导体器件和形成用于3d fo-wlcsp的垂直互连结构的方法
TW201246410A (en) * 2011-03-16 2012-11-16 Validity Sensors Inc Packaging for fingerprint sensors and methods of manufacture
CN102956511A (zh) * 2011-08-25 2013-03-06 南茂科技股份有限公司 半导体封装结构及其制作方法
US20130105991A1 (en) * 2011-11-02 2013-05-02 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3d and package-on-package applications, and method of manufacture
US20130168858A1 (en) * 2011-12-29 2013-07-04 Stmicroelectronics Pte Ltd. Embedded wafer level ball grid array bar systems and methods
CN103295925A (zh) * 2012-03-02 2013-09-11 新科金朋有限公司 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276553B2 (en) 2016-10-21 2019-04-30 Powertech Technology Inc. Chip package structure and manufacturing method thereof
CN111033890A (zh) * 2017-08-24 2020-04-17 高通股份有限公司 封装上天线布置
CN111312690A (zh) * 2020-02-14 2020-06-19 华为技术有限公司 系统级封装及其制备方法
WO2021159961A1 (zh) * 2020-02-14 2021-08-19 华为技术有限公司 系统级封装及其制备方法

Also Published As

Publication number Publication date
WO2015099684A1 (en) 2015-07-02
US10170409B2 (en) 2019-01-01
EP3087599A1 (en) 2016-11-02
KR101938949B1 (ko) 2019-01-15
JP2017500734A (ja) 2017-01-05
US20160284642A1 (en) 2016-09-29
EP3087599A4 (en) 2017-12-13
JP6273362B2 (ja) 2018-01-31
KR20160074624A (ko) 2016-06-28

Similar Documents

Publication Publication Date Title
CN105765711A (zh) 封装体叠层架构以及制造方法
US9202803B2 (en) Laser cavity formation for embedded dies or components in substrate build-up layers
CN105393351A (zh) 用于无凸起内建层(bbul)的无凸起管芯封装接口
CN104253116A (zh) 用于嵌入式管芯的封装组件及相关联的技术和配置
CN104124229B (zh) 具有在嵌入式管芯上捕获导电部件的高密度互连设计的封装衬底
CN105374784A (zh) 用于无芯封装和具有嵌入式互连桥的封装的双面阻焊层及其制造方法
CN104103596A (zh) 包括玻璃焊接掩模层的集成电路封装组件
CN105556648A (zh) 集成电路封装衬底
CN104377120A (zh) 利用投影图案化的具有嵌入式管芯的基板的制造及相关联的封装配置
KR20210110174A (ko) Ic 패키지의 인-플레인 인덕터
CN110024111A (zh) 带有具有用于扇出缩放的柱和过孔连接的高密度互连层的封装衬底
CN104218024A (zh) 具有分层互连结构的桥互连
TW201620106A (zh) 具有打線結合的多晶粒堆疊的積體電路封裝
CN105723510A (zh) 用于相变存储器（pcm）阵列的衬垫及相关联的技术和配置
CN104040713A (zh) 用于层叠封装架构的嵌入式结构
CN107646141A (zh) 用于堆叠封装的具有凹陷导电接触部的集成电路结构
CN105575938B (zh) 一种硅基转接板及其制备方法
CN104051361A (zh) 具有无源器件焊盘的无型芯衬底
CN107534037A (zh) 具有双层电介质结构的封装
CN105448867A (zh) 对嵌入管芯封装使用abf gc腔的翘曲控制
CN107004661A (zh) 具有嵌入式桥接互连件的半导体封装
CN107743652A (zh) 多层封装
CN104347600A (zh) 针对多个管芯的封装组件配置及关联的技术
CN115799209A (zh) 实现30微米或更低间距emib的新方法
CN107924900A (zh) 用于有机封装衬底缩放的光刻限定的过孔

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160713