CN111721989A - 电流传感器 - Google Patents

电流传感器 Download PDF

Info

Publication number
CN111721989A
CN111721989A CN202010208275.XA CN202010208275A CN111721989A CN 111721989 A CN111721989 A CN 111721989A CN 202010208275 A CN202010208275 A CN 202010208275A CN 111721989 A CN111721989 A CN 111721989A
Authority
CN
China
Prior art keywords
integrated circuit
providing
housing
active side
contact pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010208275.XA
Other languages
English (en)
Inventor
T·万格文
A·J·范德维尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Melexis Electronic Technology Co ltd
Melexis Technologies SA
Original Assignee
Melexis Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Melexis Electronic Technology Co ltd filed Critical Melexis Electronic Technology Co ltd
Publication of CN111721989A publication Critical patent/CN111721989A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G01R15/207—Constructional details independent of the type of device used
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G01R15/202—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices using Hall-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请公开了电流传感器。描述了一种电流传感器(101)，其包括用于感测电流的集成电路(2)，集成电路(2)包括有源侧(21)，该有源侧包括至少一个感测元件(5)和至少一个接触焊盘(4)以及包括有嵌入集成电路(2)的材料的外壳(7)，所述外壳被布置成允许电气连接到集成电路(2)的有源侧的至少两个接触焊盘(4)。所述外壳包括设置在集成电路(2)外部并连接到所述至少一个接触焊盘(4)的至少一个导电通孔(3)，用于将来自至少一个接触焊盘(4)的信号通过外壳(7)分配到远离集成电路(2)的有源侧(21)。

Description

电流传感器
技术领域
本发明涉及电气传感器的领域。更具体地说，它涉及具有高压隔离特性的集成电流传感器及其制造方法。
背景技术
例如用于控制操作的电流感测，在许多应用中是必需的，诸如例如太阳能电池逆变器、汽车电池、伺服驱动器、电动自行车等。以紧凑的方式提供电流传感器通常是很重要的。获得紧凑型电流传感器的一种方式是通过将电流传感器集成到电子设备中。在此类配置中，典型地，存在引线框架以及安装在该引线框架上的集成电路或芯片(诸如半导体芯片)。当芯片(典型地可以是带有霍尔板元件的集成电路(IC))与载流导体结合使用从而允许产生磁场时，芯片充当传感器。典型地，可以有用于感测和处理感测信号的电子元件，由此可以生成应变于感测信号的输出信号。
对于磁场感测元件，诸如基于霍尔的集成电流传感器，重要的是具有高灵敏度和高信噪比。因此，霍尔板到载流导体的距离是重要参数，且霍尔板到载流导体的距离应当尽可能接近以获得最佳磁通量。理想情况下，包括有感测元件的有源CMOS侧应当面对电流导体，以使该距离最小化。
然而，在此类电子设备中通常会出现高工作电压，诸如例如600V或更高的工作电压。集成电流传感器在使用寿命内需要高电压隔离击穿强度，以确保设备正常运行以及维护的安全性。这与定位电流传感器尽可能靠近用于测量电流的导体从而增加电场的要求相矛盾。因此，在选择材料方面需要特别小心，以减少因电压而导致击穿的可能性。
此外，有源CMOS侧通常包括用于信号交换的接触焊盘，当有源CMOS侧面对承载电流的导体时，很难接近这些接触焊盘。EP3333580通过CMOS提供连接，但通常需要特殊的设计和昂贵的处理。
发明内容
本发明实施例的目的是提供电流传感器的感测设备或部件、电流传感器和制造方法，其允许以有效和可靠的方式重新路由来自感测元件的信号，同时允许保持有源侧靠近载流元件，从而提供高信噪比。
在第一方面，本发明提供电流传感器，该电流传感器包括：
-集成电路，用于感测电流，该集成电路包括有源侧，该有源侧包括至少一个感测元件和至少一个接触焊盘，
-外壳，包括嵌入所述集成电路(例如用于保护和隔离)的材料，该外壳被布置成允许电气连接到所述集成电路的所述有源侧的所述至少两个接触焊盘。
所述外壳包括设置在所述集成电路外部并连接到所述至少一个接触焊盘的至少一个导电通孔，用于将来自所述至少一个接触焊盘的信号通过所述外壳分布到远离所述集成电路的有源侧。
本发明的各实施例的优点在于获得可靠的接触通孔。在一些实施例中，所述外壳还可包括第一侧和第二侧，第一侧比第二侧更靠近所述集成电路的有源侧。所述导电通孔被布置成将来自所述集成电路的有源侧的信号分配到所述外壳的第二侧。接触焊盘和导电通孔之间的电气连接可以是电阻接触。
在本发明的一些实施例中，所述电流传感器进一步包括再分配层(RDL)，用于将一个或多个接触焊盘电气连接到所述导电通孔，例如每个焊盘电器连接到一个通孔。
本发明实施例的一个优点是，通孔和接触焊盘的定位可以相对彼此非常自由地进行，从而允许改进和优化设计。所述再分配层可以与接触焊盘位于外壳的同一侧，例如，第一侧。
在本发明的一些实施例中，所述电流传感器进一步包括用于承载电流以进行感测的主引线框架和用于信号交换的一组电气触点。集成电路的有源侧面向主引线框架，用于感测来自主引线框架的电流。例如，所述集成电路可以倒置地安装在引线框架上。该集成电路可以与主引线框架电气隔离。该集成电路的至少一个接触焊盘进一步通过导电通孔电气连接到所述一组电气触点，用于将测量信号传输到次级引线框架。该次级引线框架可以连接到所述再分配层，或该次级引线框架可以直接连接到PCB元件上的通孔或接触焊盘。
本发明实施例的一个优点是，在集成电路的有源侧上的接触焊盘和通过外壳背面的次级引线框架的引脚之间提供可靠的电气接触。另一个优点是，通过将集成电路倒置安装在载流导体上，可以获得高的信噪比。
在本发明的一些实施例中，电流进一步包括例如在外壳的第二侧上的RDL，该RDL在导电通孔和所述一组电气触点之间提供电气连接。
本发明实施例的一个优点是，电气连接不受所述一组触点相对于导电通孔的相对定位的限制，而是可以彼此靠近。这例如允许在布线接合中使用较短的电线，并且减少电线交叉或重叠，减少意外接触的机会。
此外，所述电流传感器可以包括有源侧和主引线框架之间的隔离材料，例如至少一个聚酰亚胺层和/或聚酰亚胺带。本发明的各实施例的优点在于可以获得高电压隔离。另一个优点是，电流感测设备和主引线框架之间的距离可以很好地控制和调节。还有一个优点是，在设备的整个使用寿命期间提供合适的电气隔离。
在第二方面中，本发明涉及制造传感器的方法，包括
-提供集成电路，该集成电路具有有源侧，该有源侧包括至少一个感测元件和至少两个接触焊盘，
-在载体基板上设置至少所述集成电路，
-通过对所述集成电路进行二次注塑成型，提供包括至少一个导电通孔的外壳，该二次注塑成型适于允许向所述集成电路的有源侧的所述至少一个接触焊盘提供电气连接，
-在所述接触焊盘中的至少一个和所述至少一个导电通孔之间提供电气连接。
由此，可以得到这样的传感器，在该传感器中在集成电路的有源侧上生成的电气信号可以通过外壳被改变方向并远离有源侧。
本发明实施例的优点是，即使接触焊盘位于集成电路的有源侧上并且有源侧面向并且附接到所测量的电流流过的导体，也可以在接触焊盘之间提供电气连接，用于在集成电路和输出之间交换信号(供电信号、测量信号)。
在本发明的一些实施例中，通过在介电基板上制造至少一个导电通孔并分离嵌入导电材料的介电材料的部分来提供至少一个导电通孔。该至少一个预制导电通孔和集成电路随后被二次注塑成型。
本发明实施例的一个优点是，可以提供一个或多个单独的导电通孔，例如在PCB基板中，并且精确地定位在载体基板上。所述电气连接可以是电阻连接。
在本发明的一些实施例中，提供了主引线框架，包括用于提供待测量电流的导体。然后，组装外壳，该外壳上的集成电路具有的有源侧面向主引线框架。该集成电路与主引线框架电气隔离。
本发明实施例的优点是，通过提供面向被感测电流的感测元件，可以提供高信噪比，同时通过电气隔离提供高击穿强度。
在本发明的一些实施例中，在至少主引线框架和集成电路之间提供至少一层隔离材料，例如一层聚酰亚胺和/或聚酰亚胺带。
本发明实施例的优点是可以精确地控制厚度，从而控制主框架和感测元件之间的距离。
在本发明的一些实施例中，提供了一组电气触点。电气触点中的至少一个电气连接到至少一个导电通孔。
本发明实施例的一个优点是，来自集成电路的信号可以发送到连接到另一个单元的引线框架以进行信号处理。
在本发明的一些实施例中，为了将电气触点电气连接到导电通孔，在导电通孔上提供RDL，因此RDL和该组触点电气连接。
本发明的实施例的一个优点是，信号RDL有助于连接到通孔，从而允许通孔的极大的定位自由。
在本发明的一些实施例中，接触焊盘和导电通孔之间的电气连接包括提供与导电通孔和接触焊盘电气接触的再分配层。
本发明的实施例的优点是，可以使用标准方法(例如，基板转移)来提供电气连接。另一个优点是，通孔和接触焊盘的定位可以相对彼此非常自由地进行，从而允许改进和优化设计。
提供外壳可以包括提供具有第一侧和第二侧的外壳，第一侧比第二侧更靠近集成电路的有源侧，所述导电通孔允许将信号从集成电路的有源侧分配到外壳的第二侧。所述方法可以进一步包括在该外壳的第二侧上提供再分配层。
在本发明的一些实施例中，通过金属沉积提供所述一个或多个再分配层。
本发明实施例的一个优点是，金属沉积是众所周知的制造技术。它允许例如呈现合适性能的铜沉积，并且与例如金相比相对便宜。铜RDL可以利用NiAu或NiPdAu或PdAu完成。这些接合可以布线接合在RDL上。
在本发明的一些实施例中，在金属沉积之前，可以在金属沉积之前提供钝化层。
本发明实施例的一个优点是，钝化层充当应力缓冲器。
在所附独立和从属权利要求中阐述了本发明的特定和优选方面。来自从属权利要求的特征可与独立权利要求的特征以及与其他从属权利要求的特征适当地而不仅仅是如在权利要求中明确阐述地那样组合。
根据下文所描述的(多个)实施例，本发明的这些和其他方面将会是明显的，并且将参考这些实施例来阐明本发明的这些和其他方面。
附图说明
图1和图2分别示出了根据本发明实施例的电流传感器的子部件的有源侧和背面。
图3示出了根据本发明实施例的电流传感器，该电流传感器包括用于信号交换的触点和用于在引线框架中承载可测量电流的导体。
图4至图9示出了根据本发明实施例的电流传感器的不同制造步骤。
图10是根据本发明实施例的用于制造电流传感器的示意性工艺。
图11至图14示出了根据本发明另一个实施例的电流传感器的不同制造步骤。
图15和图16示出了根据本发明可替代实施例的不同的电流传感器。
这些附图仅是示意性而非限制性的。在附图中，出于说明性目的，可将某些元件的尺寸放大且不按比例绘制。
权利要求书中的任何附图标记不应被解释为限制范围。
在不同的附图中，相同的附图标记指代相同或相似的元件。
具体实施方式
将就具体实施例并且参考特定附图来描述本发明，但是本发明不限于此而仅由权利要求书来限定。尺寸和相对尺寸并不对应于对本发明实际的真实缩小比例。
此外，说明书中和权利要求中的术语第一、第二等等用于在类似的元件之间进行区分，而并不一定用于在时间上、空间上、以排名或任何其他方式来描述顺序。应理解，如此使用的术语在适当的情况下是可互换的，并且本文中所描述的本发明的实施例能够以与本文中所描述或图示的不同的顺序来进行操作。
另外，说明书和权利要求书中的术语顶部、下方等等被用于描述性目的，而不一定用于描述相对位置。应当理解，如此使用的术语在适当的情况下是可互换的，并且本文中所描述的本发明的实施例能够以除了本文描述或图示的取向之外的其他取向来操作。
应当注意，权利要求中使用的术语“包括”不应被解释为限制于其后列出的装置；它并不排除其他元件或步骤。因此，该术语应被解释为指定如所提到的所陈述的特征、整数、步骤或组件的存在，但不排除一个或多个其他特征、整数、步骤或组件、或其群组的存在或添加。因此，术语“包括”涵盖了仅存在该陈述特征的情况以及这些特征和一个或多个其他特征存在的情况。因此，表述“一种包括装置A和B的设备”的范围不应当被解释为局限于仅由组件A和B构成的设备。这意味着对于本发明，设备的仅有的相关组件是A和B。
贯穿本说明书对“一个实施例”或“实施例”的引用意指结合该实施例描述的特定的特征、结构或特性被包括在本发明的至少一个实施例中。因此，短语“在一个实施例中”或“在实施例中”贯穿本说明书在各个地方的出现并不一定全部是指同一实施例，但是可以指同一实施例。此外，在一个或多个实施例中，如本领域普通技术人员从本公开文本将显而易见地，特定的特征、结构或特性可以任何合适的方式进行组合。
类似地，应当领会，在本发明的示例性实施例的描述中，出于精简本公开文本和有助于对各个发明性方面中的一个或多个的理解的目的，本发明的各个特征有时一起被编组在单个实施例、附图或其描述中。然而，公开文本的此种方法不应被解释为反映所要求保护的本发明需要比每项权利要求中所明确记载的更多特征的意图。相反，如所附权利要求书所反映地，发明性方面在于比单个前述公开的实施例的全部特征更少的特征。因此，具体实施方式之后所附的权利要求书由此被明确纳入本具体实施方式中，其中每一项权利要求本身代表本发明的单独实施例。
此外，尽管本文中所描述的一些实施例包括其他实施例中所包括的一些特征但不包括其他实施例中所包括的其他特征，但是如本领域技术人员将理解的那样，不同实施例的特征的组合旨在落在本发明的范围内，并且形成不同实施例。例如，在所附的权利要求书中，所要求保护的实施例中的任何实施例均能以任何组合来使用。
在本文中所提供的描述中，阐述了众多具体细节。然而要理解，可以在没有这些具体细节的情况下实施本发明的实施例。在其他实例中，公知的方法、结构和技术未被详细示出，以免混淆对本描述的理解。
在第一方面中，本发明涉及一种传感器，该传感器包括具有至少一个感测元件的集成电路，该感测元件面向载流导体，以获得高灵敏度。例如，所述集成电路可以倒置地安装在导体上。面向所述引线框架的一侧上的电气触点(至少两个接触焊盘，例如，用于连接至偏压VDD和接地GND)通过包含感测元件的嵌入材料重新路由。通过在集成电路外部具有导电通孔(例如至少一个通孔，例如通模通孔(TMV))来提供重新路由。这确保了获得用于信号输出的经由从外壳背面的布线接合(wirebonding)从比如次级引线框架至一组电气触点或引脚的电气连接。电气连接可以是例如经由导电材料的例如电阻接触。
在引线框架之间可以插入电压隔离材料(例如，聚酰亚胺带)以提供高介电绝缘。
所述传感器包括：至少一个感测元件，该至少一个感测元件包括在集成电路中，该集成电路具有连接，该连接用于提供根据所述感测元件的响应在电路中生成的信号；用于将该信号发送到外部单元以供分析、显示、存储等的输出；以及用于提供待测量电流的输入。
所述感测元件可以感测流过导体的电流。尤其是，该感测元件可以感测电流，而不与被测量的导体发生物理接触。可以在被测量的导体和至少一个感测元件之间放置电压隔离。此类感测元件可以对例如电磁场或电磁场的变化提供可测量响应，该电磁场或电磁场的变化是由流过被测量的导体的电流产生的。
将响应转化为需要处理以进行存储、分析或显示的信号。因此，需要将信号路由到传感器输出。然而，由于集成电路的接触焊盘通常与感测元件位于电路的同一侧，因此将感测元件放置在尽可能靠近被测量的导体的需要妨碍了该路由，且这些接触焊盘是集成电路的必要连接，例如用于信号交换和为电路供电。
为此，所述传感器进一步包括包括有集成电路的外壳和用于将信号从集成电路路由到输出的进一步的导电结构或通孔。导电通孔穿过外壳，但在集成电路外部。它们至少包括用于电气连接到所述电路的多个接触焊盘中的一个接触焊盘的第一端和用于连接到输出的第二端，通孔的第二端例如与第一端相对。该第二端布局在远离集成电路面向被测量导体的一侧。所述外壳提供了通孔和集成电路的固定，而且它还可以提供保护和/或隔离(例如热隔离、辐射隔离和/或电气隔离)。
所述传感器可以包括连接到包括有外壳、集成电路和通孔的子部件的通孔的输出。
在一些实施例中，所述传感器还可以包括导体，在该导体上布局子部件以便感测通过所述导体的电流，该导体因此充当传感器的输入。该导体可以是引线框架的部分，称为“主引线框架”。
在一些实施例中，输出与传感器封装在同一封装中。在一些实施例中，导体也可能在同一封装中。因此，可以提供封装的传感器(有时称为“集成传感器”)。
在本发明的一些实施例中，感测元件包括磁性传感器，该磁性传感器感测被测量导体周围的场中的变化，而不需要电阻或物理接触。例如，感测元件可以包括霍尔元件，例如，两个或更多个霍尔元件。本发明不限于霍尔元件，而可以使用其他类型的感测元件。
为了说明本发明，示出了传感器的示例性子部件的两个视图。子部件包括具有感测元件的集成电路和外壳。图3中示出了传感器，其包括用于电流测量和用于信号输出的子部件和两个引线框架。
图1示出了传感器的子部件100从顶侧的视图，面向为一对霍尔元件的感测元件5和集成电路2的多个接触焊盘4。导电通孔3布局在集成电路2的一侧，所有的导电通孔都由外壳7的材料嵌入，例如二次注塑成型。
集成电路2可以包括半导体集成电路。它可以在硅片中形成。例如，它可以是CMOS电路。
外壳7可以包括用于保护和/或电气隔离嵌入的集成电路2的材料。此类材料可以包括树脂，诸如环氧树脂或任何其他合适的模塑化合物。
从顶部示出导电通孔3。它可以包括任何合适的导电材料，例如，诸如铜等的金属。在一些实施例中，导电材料可以嵌入通孔基板31中，例如合适的介电基板。例如，所述基板可以与外壳7的材料和通孔的导电材料具有良好的粘附性和兼容性。在一些实施例中，通孔基板31可以是PCB基板，PCB基板与大多数导体和模塑化合物具有良好的兼容性。在附图的示例中，两组导电通孔3布局在集成电路的相对侧上，每组包括分别具有四个和三个导电通孔的PCB基板，用于连接到集成电路2中存在的多个接触焊盘4中的七个。在基板中提供通孔，可以精确定位。
在一些实施例中，子部件包括通过压模形成的二次注塑成型的外壳7，并且它包括具有集成电路2的硅片和为导电通孔3的通模通孔(TMV)。
在本发明的一些实施例中，在集成电路中提供接触焊盘4。在图1和图2的示例中，在与感测元件5相同的电路一侧上示出了多个接触焊盘4，该相同一侧应当是最靠近被测量导体的一侧，或集成电路2的“有源侧”21。
来自集成电路2的接触焊盘4的信号可以被路由到导电通孔3，例如，通过在接触焊盘4的一个末端上和与其相对的末端上提供与导电通孔3电气接触的导电轨道等。根据电路设计的需要，可以将多个接触焊盘接触到多个通孔。
在本发明的一些实施例中，例如，在集成电路2的有源侧21上提供至少两个接触焊盘4的情况下，导电轨道可以是在集成电路2的有源侧21的至少部分上提供的再分配层(RDL)8的部分。在一些实施例中，RDL 8的轨道远离感测元件，因此优选地不重叠感测元件5，或甚至接近它们，因此感测不受信号干扰的妨碍。
在一些实施例中，RDL 8是金属化层，可选地包括RDL与电路或外壳的其余部分之间的钝化层(图中未示出)，用于充当应力缓冲器。铜RDL通常可以用NiAu或NiPdAu或PdAu完成。这些接合可以布线接合在RDL上。
图2示出了图1的子部件100在其翻转侧或子部件100的背面的视图。还示出了集成电路，但是是用虚线指示该集成电路在子部件100的相对侧上。
导电通孔3提供远离集成电路2的有源侧21的连接，在这种情况下是在子部件100的背面。更具体地说，图1和图2的子部件包括外壳7，外壳7包括第一侧71(面对图1中的观察者)和第二侧72(面对图2中的观察者)，第一侧71比第二侧72更靠近(例如，共面)集成电路的有源侧21。导电通孔3将信号从集成电路2的有源侧21中的接触焊盘4分配到外壳的第二侧72。由于图2示出了图1的相对侧，并且导电通孔3在该特定实施例中是垂直柱状导电通孔3，因此导电通孔3的布局是图1的镜像。在一个实施例中，也可以使用非垂直/非柱状TMV。也可以使用存在内部重路由层的多层PCB。
可以直接在通孔端上提供到输出的连接，也可以选择例如通过布线和/或焊接在通孔端上提供的焊盘上提供到输出的连接。在其他实施例中，电气触点可以经由RDL 81提供给导电通孔3，从而允许更大的设计灵活性和连接及布线的简化。如图2所示，由于RDL 81的轨道80，可以通过布线到布置在外壳另一侧的焊盘35来接触通孔34。由于RDL 81布局在外壳7的相对侧(第二侧72)上，因此设计自由度大，因为不存在影响感测元件的风险(如图2所示，轨道T与霍尔板中的一个重叠)。
图3示出了包括子部件100的电流传感器101，子部件100包括外壳嵌入(例如，二次注塑成型)、集成电路和导电通孔3，诸如图1和图2所示的那个。它还包括用于提供待测电流的主引线框架15(因此主引线框架是电气导体)和次级引线框架，该次级引线框架显示一组13电气触点，用于向硅片提供电气触点，并且充当信号交换(例如，为电路供电)和信号输出。在本发明的一些实施例中，所述一组13电气触点作为单个触点或引脚彼此分离和隔离。
通孔3和电气触点组13之间的电气连接可以通过布线完成。例如，布线82可以将组13的电气触点与依次连接到通孔3的RDL 81连接。在本发明的一些实施例中，布线82可以直接设置在组13的触点和通孔3之间。布线82可以通过布线接合来提供，例如通过导电通孔(例如，TVM)连接到子部件100的背面(在外壳7的第二侧72处)。具体地，信号经由接触焊盘4、可选地RDL 8、通孔3、可选地另一个RDL 81(参见图2)、布线82以及最终组13的电气触点被提取到输出。
组13可以包括在外部单元(诸如读出单元)和集成电路2之间的电气触点(诸如用于信号交换、尤其是信号输出的引脚)。例如，根据本发明的实施例，可以通过外壳7将与接地GND和参考电压的连接提供给集成电路的焊盘；可以添加、蚀刻用于信号输出的其他连接。特别是，图3示出了与OCD、MUST0、Vc、MUST1、输出n REF和GND的连接。其他实施例可以包括不同的组13和不同的连接要求。
子部件100可以与引线框架13、15中的一个或两个电气隔离(例如，电压隔离)。这降低了集成电路电压击穿的可能性。例如，如下文所述，隔离层可以包括在外壳的第一侧71和/或第二侧72上，和/或在子部件100与一个或两个引线框架13、15之间的附加绝缘(例如通过在引线框架上插入聚酰亚胺带14或任何其他合适的绝缘材料)。带允许根据隔离和灵敏度特性及要求对引线框架与子部件100之间的距离进行良好的控制和调谐。
此外，主引线框架15和组13的电气触点之间的电气隔离由形成子部件100的外壳7的材料(例如，模塑化合物)以及引线框架15和组13之间的距离控制来支配。
在一些实施例中，传感器101是集成电流传感器，例如封装的电流传感器。
在第二方面中，本发明提供了根据本发明第一方面的实施例的制造电流传感器的子部件、以及电流传感器的方法。该方法包括提供具有感测元件5和至少两个接触焊盘4的集成电路2。接触焊盘可以包括在电路2的有源侧21中，即，包括感测元件5的一侧。
该方法包括将集成电路2设置在载体基板1上，且然后向外壳7提供204至少一个通孔3。
在一些实施例中，向外壳7提供至少一个通孔3可以包括提供分离的通孔3连同集成电路2，或提供嵌入集成电路2的外壳7且然后提供穿过外壳材料的通孔3，因此所述通孔不通过集成电路，例如TMV。
结果，获得了嵌入电路和通孔的外壳7。集成电路的接触焊盘4连接到通孔3的一端。然后，该通孔的另一端连接(例如，部线)到输出。
所述电路可以设置成感测元件面向测量电流的导体(或主引线框架)，感测元件与该导体的距离使得信噪(S/N)比高而同时保护电路免受主引线框架的电压的影响。例如，绝缘层(诸如聚酰亚胺层)可以包括在主引线框架和至少集成电路之间。可以在确保电气触点(通孔两侧、接触焊盘和/或轨道(例如RDL 81)的接触区)不被阻塞的同时提供所述层。例如，如果它们被绝缘材料(诸如模具或聚酰亚胺)覆盖，则在提供进一步的电线或一般导体之前，可以将它们打开。
图4至图9示出了根据本发明实施例的传感器的示例性制造工艺的步骤。示出了示意性传感器的横截面。图10示出了示例性制造工艺流程。
首先，提供201集成电路，该集成电路包括感测元件和接触焊盘。然后，将该集成电路设置203在载体基板上。可选地，还可以在该载体基板上提供导电通孔3。然后，提供204外壳，该外壳包括至少一个通孔3，例如通过二次注塑成型集成电路和通孔，或通过二次注塑成型集成电路2用于形成外壳7、然后提供至少一个通孔3来提供所述外壳。
图4示出了在载体基板1上设置203集成电路2和可选地导电通孔3的步骤。
例如，此类通孔3可以是在小规模PCB基板上制造的导电通孔。这可以包括提供导电材料作为介电基板(例如，PCB基板)中的通孔，并且分离212嵌入导电材料的介电材料的部分，从而在通孔基板31上提供至少一个导电通孔3。导电通孔3可以简单地拾取并定位在基板1上。例如，通孔3可以包括嵌入同一通孔基板31中的多个导体。
通孔可以通过其端部32、33与载体基板1接触来定位。这些端部32、33可以进一步包括焊盘，例如用于改善电气接触。定位该集成电路使得感测元件5面向载体基板1，因此有源侧21(也包括接触焊盘4)与载体基板1接触。
本发明不限于在基板上提供至少一个分离的通孔以及集成电路。替代地或附加地，如前所述，通孔3可以直接形成在图5所示的外壳7上。
图5示出了外壳7的后续制备，例如通过利用材料(例如，用于保护和固定至少集成电路的外壳材料，比如，诸如环氧树脂之类的模塑材料)二次注塑成型集成电路2和可选地导电通孔3。如果外壳是这样做的，没有触点被覆盖。如果接触焊盘4和/或接触通孔端部32成为被例如模塑材料覆盖，则必须打开模具。
在一些实施例中，载体基板1阻止模具覆盖集成电路2的有源侧21的区域。外壳的有源侧21和第一侧71可以形成单个齐平表面。然而，在其他实施例中，集成电路的有源侧21可以覆盖在模具中。外壳的第一侧71是最靠近电路2的有源侧21的那一侧。外壳的第一侧71应当面向主引线框架。在第二种情况下，可以拆下模具的部分以露出接触焊盘4(以及通孔端部33，假使其也被覆盖)。
该方法使得众所周知的晶圆级封装技术能够被有利地用于提供电流传感器。例如，经由压缩模塑法提供214部件。
然后，如图6所示，将外壳和嵌入的元件转移至附接到外壳的第二侧72的第二载体基板16上，并将其倒置，使得集成电路2的有源侧21成为可用于进一步处理。从这个阶段开始，可以使用晶圆(例如，12英寸晶圆)同时完成对多个子部件的处理。该处理可以类似于硅晶片的RDL处理。
导电通孔3电气连接205到接触焊盘4。例如，可以提供215RDL 8以将接触焊盘4与通孔3连接，例如在第一通孔端部33上，面向与感测元件相同的一侧(载体转移后可用的表面)。RDL 8可以包括导电层，例如，多个导电轨道80，例如金属层，比如铜层。在一些实施例中，可以钝化218外壳和/或嵌入的元件，从而提供作为应力缓冲器的钝化层，在该钝化层上设置RDL8。
也可以通过包括隔离材料9在集成电路上提供隔离。例如，除在接触焊盘4上以外，可以在电路上提供模具。例如，可以在提供RDL之后或之前提供一个或多个隔离层216，或者作为RDL 8的多步骤制备之间的中间步骤提供一个或多个隔离层216。例如，可以提供用于隔离的第一层材料(例如，聚酰亚胺)，同时留下接触焊盘4和通孔端部33可用于连接。然后，可以提供RDL 8，接着提供用于隔离的第二层材料(例如，聚酰亚胺)，覆盖RDL 8的导电材料，从而减少与面向集成电路的有源侧21的任何导体(例如，引线框架15)的串扰。
此时，子部件100设置有相互连接的接触焊盘4和导电通孔3，因此在集成电路2的有源侧21上生成的电气信号可以通过外壳7改变方向并远离有源侧21。例如，该信号可以从集成电路的有源侧(例如，从外壳的第一侧71)传输到与第一侧相对的外壳的第二侧72。
在本发明的一些实施例中，外壳和嵌入的元件被再次转移到附接至外壳的第二侧72的不同载体基板(例如，第三载体基板17)上，并将其背面翻转，使有源侧面向载体基板17，或者换句话说，外壳的第二侧72变为可用于进一步处理，如图7所示。
然后，如图8所示，可以提供217可选RDL 81，用于使布线条件松弛，从而允许简化布线布局，并使用如图2和图3所示的导电轨道提供到导电通孔3的连接，以使接触点更靠近组13的合适引脚。与之前一样，可以在提供RDL 81之前施加钝化层(通过钝化219外壳7的第二侧72)。也可以使用层形式的可选隔离材料91，从而改善电气隔离。
然后，子部件100连接到用于信号交换的一组13的电气触点，例如，用于从子部件100输出信号，如图9所示。
更详细地说，子部件100可以组装在主框架15上的标准封装11中，要感测的电流流过该主框架15。提供了206主引线框架15，并且将子部件100组装到该主引线框架，因此集成电路2的感测元件5定位成面向要被测量的电流应当流过的导体，该导体是主引线框架15的部分。通过集成电路和引线框架之间的隔离(例如，隔离层9)来防止集成电路2不被电压击穿。它可以组装在可选的绝缘带14上。
然后，提供207一组13电气触点，该电气触点通过被物理连接到导电通孔3的通孔端部32(这种情况下如图7所示，未提供RDL 81)或通过如图9所示被连接到可选RDL 81来电气连接到导电通孔3。电气连接可以通过布线接合(例如，布线82)来提供，例如通过焊接到通孔端部32上设置的焊盘来提供。
面向主框架15的子部件100的一侧上的RDL 8允许导电通孔3与接触焊盘电气连接。因此，即使集成电路倒置安装，组13的电气触点也可以与接触焊盘4交换信号，因此接触焊盘面向引线框架。例如，这些信号包括由集成电路2及其感测元件5提供的电流测量信号，感测元件5感测磁场以及由通过主引线框架15的导体的电流而引起的磁场的变化。
在示例性制造方法中，在封装组装之前，使用晶圆级封装技术构建子部件。在具有基于霍尔的传感器的硅片上提供的CMOS电路与TMV一起二次注塑成型。包括霍尔板的有源CMOS侧通过金属RDL(例如，铜)与通孔电气连接。在金属沉积之前，可以提供钝化层，充当应力缓冲器。模制外壳的背面包括暴露的通孔端部(可选地包括通孔焊盘)，该模制外壳的背面也可以用包括有可选钝化层的RDL重新配置。这种方法使得能够从子部件的背面进行布线接合，这可以通过可选的RDL进一步简化。根据布线类型，可以选择正确的金属精加工。
在一些实施例中，本发明还涉及类似传感器，其中提供了进一步电路，例如，集成电路。该进一步电路可以例如是另一个半导体电路。此类半导体电路可以是硅基电路，或可以是任何其他类型的半导体电路，诸如例如III-V半导体基电路。在一些实施例中，第一集成电路是基于硅的集成电路，而所述进一步电路是非基于硅的电路。在一些实施例中，从而获得异质集成。该进一步电路可以紧挨着第一集成电路、在第一集成电路的旁边、或与第一集成电路相邻地定位。两个电路的有源侧可以定向为同一方向。
在一些实施例中，所述进一步电路可以例如紧挨着第一集成电路定位。图11至图14中示出了其示例，示出了在此类传感器的制造工艺期间的中间产品。
第一中间产品示出在执行第一集成电路和进一步电路的拾取和放置之后的系统，如图11所示。该步骤与图4所示的步骤类似，但是还示出了附加的进一步电路。该附加的进一步电路通常可以包括进一步感测元件和至少一个进一步接触焊盘，例如，用于为进一步感测元件供电。在该示例中，示出了进一步电路302，例如，基于由III-V化合物制成的半导体电路，具有磁敏元件305和至少一个接触焊盘304。
图12示出了应用了外壳7之后的图11的系统。与图5中类似的外壳包括嵌入集成电路2和进一步电路的材料。该外壳被布置为允许与集成电路和进一步电路的有源侧的接触焊盘进行电气连接。与图5中类似，该外壳包括设置在所述集成电路和所述进一步电路外部的至少一个导电通孔。例如，可以通过利用环氧树脂二次注塑成型部件来形成外壳。如果焊盘被模具覆盖，该模具必须是部分打开(图12中未示出)。
图13示出了在已经转移了载体基板(类似于图6)并且已经制造了重定向层RDL之后的系统。在基板载体转移之后，所述第一电路和所述进一步电路都可以使用一个大基板，例如，12英寸基板，该基板将被进一步处理以引入重定向层。该处理可以类似于先前实施例中所描述的。
在该实施例中的重定向层用于连接集成电路和进一步电路两者。尽管在本示例中示出了在外壳中使用单个通孔，但也可以使用更多的通孔。然而，在一些实施例中，集成电路和进一步的电路可以使用相同的通孔。不同电路的连接可以通过经由重定向层直接连接到通孔来完成，或者连接可以利用集成电路和进一步电路的公共部分。
与图7和图8中所示类似，在生产过程期间，可以改变载体基板，且可以翻转系统，并可以在背面上图案化附加重定向层。图14示出了组装的系统，其中子部件组装在标准封装11中。可以使用可选的绝缘带14。此外，示出了将背面重定向层连接到引线框架13的布线接合连接12。可替代地，也可以使用通孔和引线框架13之间的直接连接。
本发明还涉及用于制造具有第一集成电路和进一步集成电路的传感器的制造方法。此类制造方法可以类似于如上所述的制造方法，但该方法还可以包括
提供进一步电路，该进一步电路包括有源侧并且包括进一步感测元件和至少一个进一步接触焊盘，以及
将所述进一步电路设置在位于所述至少一个集成电路旁边的载体基板上。
由此提供外壳可以包括对进一步电路也进行二次注塑成型，该二次注塑成型还适于允许向进一步电路的有源侧的至少一个接触焊盘提供电气连接。该方法还可以包括在进一步电路的至少一个接触焊盘和至少一个导电通孔(3)之间提供电连接，从而获得传感器，在该传感器中，在进一步电路的有源侧上生成的电气信号可以通过外壳改变方向并远离该有源侧。
尽管在上面已经示出的实施例中，不同部件的连接至少部分地通过一个通孔(也称为贯通通孔)提供，本发明也涉及类似的制造系统和方法，其中电连接通过其他方式来实现，诸如例如如图15中的示例所示的焊接凸点连接到背面，或如图16中所示的通过布线接合到顶部侧。
因此，本发明还涉及一种电流传感器，该电流传感器包括：用于感测电流的集成电路，该集成电路包括有源侧，该有源侧包括至少一个感测元件和至少一个接触焊盘；包括嵌入该集成电路的材料的外壳，以及该系统被布置为允许与集成电路的有源侧的至少一个接触焊盘进行电气连接，以分配来自至少一个接触焊盘的信号。
在一些实施例中，此类电气连接可以使用有源侧的重定向层。在一些实施例中，这些电气连接可以包括到引线框架的焊接凸点，例如，重定向层和引线框架之间的焊接凸点，或者可以包括布线接合，例如，对于翻转部件，在部件顶部侧的集成电路的有源侧和引线框架之间的布线接合。该系统还可以包括如上述实施例中所描述的进一步电路。
还提供了相对应的制造方法，其中该方法不包括通过外壳提供通孔的步骤，但其中该方法包括在有源侧和引线框架之间(例如，在重定向层和引线框架之间)提供焊接凸点连接。制造工艺的其他步骤可以比照上述制造工艺中所描述的步骤进行修改。
更具体地说，在一些实施例中，本发明还涉及用于制造传感器的方法，该方法包括
提供集成电路，其包括有源侧，该有源侧包括至少一个感测元件和至少一个接触焊盘，
至少将集成电路设置在载体基板上，
通过对集成电路进行二次注塑成型，提供外壳，
以及向该至少一个接触焊盘提供电气连接，从而得到传感器，在该传感器中，在集成电路的有源侧上生成的电气信号可以被改变方向。后者可以通过集成电路的有源侧处的重定向层来执行。例如，提供电气连接可以通过有源侧处的重定向层与引线框架之间的焊接凸点或通过布线连接(例如，在集成电路有源侧的重定向层与引线框架之间)来执行。可替代地，也可以提供连接到触点的焊接凸点或直接连接到触点的布线。
在本发明的不同方面的实施例中，一个或多个芯片可以包含一个或多个感测元件，并且这些感测元件可以具有不同的感测范围和/或灵敏度。在一些其他实施例中，电路，例如硅片或例如连接到引线框架的芯片，可以不包含感测元件，但是可以包括处理电路。换句话说，一个电路可以用于处理感测信号，而一个电路(例如，基于III-V半导体的电路)可以用于捕获感测信号。该信号可以被路由到第一电路(例如，硅基电路)，以通过重定向层进行处理。
在包括两个电路的一些实施例中，包括电路的电路或芯片可以具有相同的厚度，而在其他实施例中，包括它的电路或芯片中的一个可以更厚。

Claims (15)

1.一种电流传感器(101)，包括：
-集成电路(2)，用于感测电流，所述集成电路包括有源侧(21)，所述有源侧包括至少一个感测元件(5)和至少一个接触焊盘(4)，
-外壳(7)，包括嵌入所述集成电路(2)的材料，所述外壳被布置成允许电气连接到所述集成电路(2)的所述有源侧的所述至少一个接触焊盘(4)，
其中所述外壳包括设置在所述集成电路(2)外部并连接到所述至少一个接触焊盘(4)的至少一个导电通孔(3)，用于将来自所述至少一个接触焊盘(4)的信号通过所述外壳(7)分配到远离所述集成电路(2)的所述有源侧(21)。
2.如前一权利要求所述的电流传感器，进一步包括再分配层(8)，用于将至少一个接触焊盘(4)电气连接到所述导电通孔(3)。
3.如上述权利要求中任一项所述的电流传感器，进一步包括：
-主引线框架(15)，用于承载用于感测的电流，
-一组(13)电气触点，用于信号交换，
其中，所述集成电路(2)的所述有源侧(21)面向用于感测来自所述集成电路的电流的所述主引线框架(15)，所述集成电路(2)与所述主引线框架(15)电气隔离，所述集成电路(2)的所述至少一个接触焊盘(4)进一步通过所述导电通孔电连接到所述一组(13)电气触点，用于将测量信号传输到次级引线框架(13)。
4.如前一权利要求所述的电流传感器，进一步包括再分配层(81)，所述再分配层在所述导电通孔(3)和所述一组(13)的所述电气触点之间提供电气连接。
5.如权利要求3或4所述的电流传感器，进一步包括所述有源侧(21)和所述主引线框架(15)之间的隔离材料(9、14)，或进一步包括隔离材料(9、14)，所述隔离材料(9、14)包括位于所述导电通孔(3)和所述一组(13)的电气触点之间的至少一个聚酰亚胺层(9)和/或聚酰亚胺带(14)。
6.如前一权利要求所述的电流传感器，其特征在于，所述传感器包括进一步电路，该进一步电路嵌入所述外壳中并且通过所述至少一个导电通孔(3)直接或间接电气连接。
7.一种制造传感器(101)的方法，包括：
-提供(201)集成电路(2)，所述集成电路包括有源侧(21)，所述有源侧包括至少一个感测元件(5)和至少一个接触焊盘(4)，
-在载体基板(1)上设置(203)至少所述集成电路(2)，
-通过对所述集成电路(2)进行二次注塑成型，提供(204)包括至少一个导电通孔(3)的外壳(7)，所述二次注塑成型适于允许向所述集成电路(2)的所述有源侧(21)的所述至少一个接触焊盘(4)提供电气连接，
-在接触焊盘(4)中的所述至少一个和所述至少一个导电通孔(3)之间提供电气连接，从而获得传感器(101)，在该传感器中，在所述集成电路(2)的所述有源侧(21)上生成的电气信号能通过所述外壳(7)改变方向并且远离所述有源侧(21)。
8.如前一权利要求所述的方法，其特征在于，提供(204)包括有至少一个导电通孔(3)的外壳(7)包括：通过在介电基板上制造(212)至少一个导电通孔、并分离(212)嵌入导电材料的介电材料的部分(31)，提供(202)至少一个导电通孔(3)，从而提供至少一个预制的导电通孔(3)，并且随后二次注塑成型所述集成电路(2)和所述至少一个导电通孔(3)。
9.如权利要求7或8所述的方法，进一步包括提供(206)用于提供待测量电流的主引线框架(15)，并组装所述外壳(7)和其上的集成电路(2)，所述集成电路(2)的所述有源侧(21)面向所述主引线框架(15)，所述集成电路(2)与所述主引线框架(15)电气隔离。
10.如前一权利要求所述的方法，进一步包括在至少所述主引线框架(15)和所述集成电路(2)之间提供(216)隔离材料(14、9)中的至少一层，例如聚酰亚胺(9)层和/或聚酰亚胺带(14)。
11.如权利要求7-10中任一项所述的方法，进一步包括提供(207)一组(13)电气触点，并且将所述电气触点中的至少一个电气连接到所述导电通孔(3)。
12.如前一权利要求所述的方法，其特征在于，将所述电气触点电气连接到所述导电通孔(3)包括：在所述导电通孔(3)上提供(217)再分配层(81)，并且将再分配层电气连接到组(13)的电气触点。
13.如权利要求7-12中任一项所述的方法，其特征在于，在所述接触焊盘和所述导电通孔之间提供电气连接包括：提供(215)与所述导电通孔(3)和所述接触焊盘(4)电气接触的再分配层(8)。
14.如权利要求12或13所述的方法，其特征在于，提供(215、217)再分配层(8、81)包括通过金属沉积提供再分配层，或其中提供(215、217)再分配层(8、81)包括提供(218、219)钝化层，并且之后包括通过金属沉积提供再分布层。
15.如权利要求7-15中任一项所述的方法，其特征在于，所述方法进一步包括
-提供进一步电路，其包括有源侧并且包括进一步感测元件和至少一个进一步接触焊盘，
-将所述进一步电路设置在位于所述至少一个集成电路旁边的载体基板上，
其中，所述提供外壳包括对所述进一步电路也进行二次注塑成型，所述二次注塑成型还适于允许向所述进一步电路的所述有源侧的所述至少一个接触焊盘提供电气连接，以及
其中所述方法包括在所述进一步电路的所述至少一个接触焊盘和所述至少一个导电通孔(3)之间提供电连接，从而获得传感器，在该传感器中，在所述进一步电路的有源侧上生成的电气信号能通过所述外壳改变方向并远离所述有源侧。
CN202010208275.XA 2019-03-22 2020-03-23 电流传感器 Pending CN111721989A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP19164768.4 2019-03-22
EP19164768 2019-03-22

Publications (1)

Publication Number Publication Date
CN111721989A true CN111721989A (zh) 2020-09-29

Family

ID=65911029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010208275.XA Pending CN111721989A (zh) 2019-03-22 2020-03-23 电流传感器

Country Status (3)

Country Link
US (2) US11698394B2 (zh)
EP (2) EP4235194A3 (zh)
CN (1) CN111721989A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314059A (zh) * 2023-04-27 2023-06-23 宁波中车时代传感技术有限公司 一种封装芯片及电流传感器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4187262A1 (en) * 2021-11-25 2023-05-31 Melexis Technologies SA Stress reduction layer based on coating technique
EP4187261A1 (en) * 2021-11-25 2023-05-31 Melexis Technologies SA Conformal deposition for high voltage isolation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130221452A1 (en) * 2011-09-15 2013-08-29 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Semiconductor Die with Active Region Responsive to External Stimulus
CN104034935A (zh) * 2013-03-08 2014-09-10 迈来芯科技有限公司 电流传感器
CN105980865A (zh) * 2014-02-05 2016-09-28 ams有限公司 集成的电流传感器系统以及用于制造集成的电流传感器系统的方法
US20180149677A1 (en) * 2016-11-29 2018-05-31 Allegro Microsystems, Llc Systems and Methods for Integrated Shielding in a Current Sensor
CN108226627A (zh) * 2016-12-12 2018-06-29 梅莱克塞斯技术股份有限公司 电流传感器以及制造电流传感器的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072079B2 (en) * 2008-03-27 2011-12-06 Stats Chippac, Ltd. Through hole vias at saw streets including protrusions or recesses for interconnection
US8338936B2 (en) * 2008-07-24 2012-12-25 Infineon Technologies Ag Semiconductor device and manufacturing method
US9013890B2 (en) * 2010-03-26 2015-04-21 Infineon Technologies Ag Semiconductor packages and methods for producing the same
US8400139B2 (en) * 2010-03-26 2013-03-19 Infineon Technologies Ag Sensor package having a sensor chip
US8895440B2 (en) * 2010-08-06 2014-11-25 Stats Chippac, Ltd. Semiconductor die and method of forming Fo-WLCSP vertical interconnect using TSV and TMV
US9406580B2 (en) * 2011-03-16 2016-08-02 Synaptics Incorporated Packaging for fingerprint sensors and methods of manufacture
US8969985B2 (en) * 2011-08-30 2015-03-03 Infineon Technologies Ag Semiconductor chip package and method
KR101938949B1 (ko) * 2013-12-23 2019-01-15 인텔 코포레이션 패키지 온 패키지 아키텍처 및 그 제조 방법
JP6263108B2 (ja) * 2014-09-11 2018-01-17 株式会社日立製作所 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置
EP3275025B1 (en) * 2015-04-10 2020-05-06 Allegro MicroSystems, LLC Hall effect sensing element
DE102016000264B4 (de) * 2016-01-08 2022-01-05 Infineon Technologies Ag Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102017101185B4 (de) * 2017-01-23 2020-07-16 Infineon Technologies Ag Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130221452A1 (en) * 2011-09-15 2013-08-29 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Semiconductor Die with Active Region Responsive to External Stimulus
CN104034935A (zh) * 2013-03-08 2014-09-10 迈来芯科技有限公司 电流传感器
CN105980865A (zh) * 2014-02-05 2016-09-28 ams有限公司 集成的电流传感器系统以及用于制造集成的电流传感器系统的方法
US20180149677A1 (en) * 2016-11-29 2018-05-31 Allegro Microsystems, Llc Systems and Methods for Integrated Shielding in a Current Sensor
CN108226627A (zh) * 2016-12-12 2018-06-29 梅莱克塞斯技术股份有限公司 电流传感器以及制造电流传感器的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314059A (zh) * 2023-04-27 2023-06-23 宁波中车时代传感技术有限公司 一种封装芯片及电流传感器
CN116314059B (zh) * 2023-04-27 2023-08-15 宁波中车时代传感技术有限公司 一种封装芯片及电流传感器

Also Published As

Publication number Publication date
US20200300898A1 (en) 2020-09-24
EP3712623B1 (en) 2023-05-31
EP4235194A3 (en) 2023-09-13
EP4235194A2 (en) 2023-08-30
US11698394B2 (en) 2023-07-11
EP3712623A1 (en) 2020-09-23
US20230314485A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
US6838776B2 (en) Circuit device with at least partial packaging and method for forming
US20230314485A1 (en) Current sensor
US6921975B2 (en) Circuit device with at least partial packaging, exposed active surface and a voltage reference plane
US9978720B2 (en) Insulated die
US7545048B2 (en) Stacked die package
US7344917B2 (en) Method for packaging a semiconductor device
US7973310B2 (en) Semiconductor package structure and method for manufacturing the same
US7405486B2 (en) Circuit device
US7074696B1 (en) Semiconductor circuit module and method for fabricating semiconductor circuit modules
US20010038151A1 (en) Semiconductor device and the method for manufacturing the same
US10679959B2 (en) Semiconductor device
US20030230801A1 (en) Semiconductor device assemblies and packages including multiple semiconductor devices and methods
US9099454B2 (en) Molded semiconductor package with backside die metallization
KR20000071326A (ko) 반도체 장치와 그 제조 방법
CN106971997A (zh) 半导体结构及其制造方法
US20110204511A1 (en) System and Method for Improving Reliability of Integrated Circuit Packages
US10741415B2 (en) Thermosonically bonded connection for flip chip packages
CN101924047A (zh) 半导体器件及其制造方法
CN106672888B (zh) 封装集成电路管芯的方法和器件
JP2004079716A (ja) 半導体用ｃｓｐ型パッケージ及びその製造方法
US9721928B1 (en) Integrated circuit package having two substrates
US8202754B2 (en) Packaged microelectronic devices recessed in support member cavities, and associated methods
US7459376B2 (en) Dissociated fabrication of packages and chips of integrated circuits
KR101659354B1 (ko) 반도체 패키지 및 이의 제조 방법
US11069587B2 (en) Integrated semiconductor device and process for manufacturing an integrated semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination