CN101924047A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101924047A
CN101924047A CN2010102053537A CN201010205353A CN101924047A CN 101924047 A CN101924047 A CN 101924047A CN 2010102053537 A CN2010102053537 A CN 2010102053537A CN 201010205353 A CN201010205353 A CN 201010205353A CN 101924047 A CN101924047 A CN 101924047A
Authority
CN
China
Prior art keywords
substrate
semiconductor chip
electrode pad
conductive members
type surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102053537A
Other languages
English (en)
Inventor
杉山道昭
三轮孝志
石川智和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN101924047A publication Critical patent/CN101924047A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体器件以及制造方法。提供一种可以在POP半导体器件中增加将组合的半导体封装的自由度的技术。第一金属传导构件形成于作为较低装配衬底的第一布线衬底上，而第二金属传导构件放置于作为较高装配衬底的第二布线衬底上。通过接合第一和第二传导构件的对应部分，第一和第二布线衬底相互电耦合。电耦合到第二传导构件并且将具有安装于其上的较高半导体构件32的电极焊盘形成于第二布线衬底的主表面侧上，并且电极焊盘也放置于与较低半导体芯片平面地交叠的位置。

Description

半导体器件及其制造方法
相关申请的交叉引用
包括说明书、说明书附图和说明书摘要在内的提交于2009年6月11日的第2009-139967号日本专利申请的公开内容通过引用结合于此。
技术领域
本发明涉及一种半导体器件及其制造技术并且具体地涉及一种具有安装于其上的多个半导体芯片和芯片部件的半导体器件和一种对于应用于制造该半导体器件有用的技术。
背景技术
为了缩小具有装配于其上的半导体封装或者芯片部件(电阻器、电容器或者电感器)的母板或者加速半导体系统，已经开发了MCM(多芯片模块)半导体器件，这些MCM半导体器件具有装配于单个半导体器件上的各类半导体芯片(微计算机芯片、存储器芯片等)和芯片部件。
作为这样的MCM半导体器件有一种POP(封装上的封装)半导体器件配置，例如在日本专利待审公开号2007-123454(专利文献1)中示出的配置，其中制备具有安装于其上的半导体芯片或者芯片部件的多个布线衬底而一个布线衬底叠置于另一布线衬底上。
此外有另一种POP半导体器件配置，例如在图2(D)中所示日本专利待审公开号2008-288490(专利文献2)中公开的配置，其中较低布线衬底(第一衬底10)和较高布线衬底(第二衬底20)经由球形电极来电耦合而另一半导体封装安装于较高布线衬底上。
另外，有另一种POP半导体器件配置，例如在图10(h)中所示日本专利待审公开号2008-300498(专利文献3)中公开的配置，其中较低布线衬底(第一布线层101)和较高布线衬底(第二布线层104)分别具有形成于其上以随后接合在一起的电极(焊块118)。
认为POP半导体器件作为MCM半导体器件配置是有用的，因为可以通过制备初选为无缺陷项的半导体封装并且其根据所需功能组合这些半导体封装来增加半导体器件的产量。
因此，当制造POP半导体器件时，本发明的发明人先考察在专利文献1中公开的配置。
结果在专利文献1中公开的配置中已经揭示在用于与较低布线衬底电耦合的放置于较高位置的布线衬底上形成的外部端子的位置可能受限，因为半导体芯片或者芯片部件安装在放置在较低位置的布线衬底上。
因此，本发明的发明人考察在专利文献2中公开的配置。
在专利文献2中公开的配置的情况下，放置层叠半导体封装(电子部件52)的外部端子的位置无需与形成在较低布线衬底(第一衬底10)上的电极焊盘的位置对准，因为另一布线衬底(第二衬底20)叠置在较低布线衬底(第一衬底10)上，而另一半导体封装(电子部件52)安装在这一布线衬底(第二衬底20)之上。换而言之，放置外部端子的位置不受限。
然而在专利文献2中公开的配置中，较低布线衬底(第一衬底10)和较高布线衬底(第二衬底20)经由球形电极来电耦合。因此，电极的高度(尺寸)必须高于安装在较低布线衬底之上的半导体芯片或者芯片部件的高度。因而，在相邻电极之间的节距变大，从而使得难以缩小布线衬底的外部尺度。
因此，本发明的发明人考察在专利文献3中公开的配置。
利用在专利文献3中公开的配置，由于如下结构可以减少各电极的尺寸(水平宽度)，该结构使得具有形成于其上的Au镀敷膜(焊块118)的电极放置并且一起接合于较低布线衬底(第一布线层101)和较高布线衬底(第二布线层104)上。
然而在专利文献3中公开的制造方法制备具有形成于其中的间隙(第二间隙135)的粘合层而在较低布线衬底与较高布线衬底之间提供粘合层，使得电极位于这一间隙内，并且电极的接头通过向其施加热和压力而由粘合层覆盖。
近年来，电耦合到半导体芯片的电极数目已经随着半导体器件的功能增强而增加。因此，当在粘合层上形成与多个电极对应的间隙时并且当分别在多个间隙内放置电极时需要高对准精确度。此外，虽然专利文献3说明无需形成与相应电极对应的间隙，但是在这一情况下有居间于较低电极与较高电极之间的粘合层，由此在较低半导体封装与较高半导体封装之间的传导路径中出现的电阻分量变高。因而变得难以应对半导体器件的操作速度增加。
本发明的一个目的在于提供一种可以增加将在MCM半导体器件中组合的半导体封装的自由度的技术。
本发明的另一目的在于提供一种可以实现MCM半导体器件的尺寸缩小的技术。
本发明的另一目的在于提供一种可以提高MCM半导体器件的可靠性的技术。
本发明的另一目的在于提供一种可以增加MCM半导体器件的操作速度的技术。
本发明的其它目的和新特征根据本说明书和附图的描述将变得清楚。
发明内容
下文简洁地说明在本申请中公开的发明之中的典型发明的概况。
(1)根据本发明的制造半导体器件的方法包括以下步骤：(a)提供第一衬底，该第一衬底具有第一主表面、形成于第一主表面上的第一电极焊盘、比第一电极焊盘更接近第一主表面的外围放置的第二电极焊盘、形成于第二电极焊盘上的第一传导构件、形成于第一传导构件的表面上的传导膜、与第一主表面相对的第一背表面和形成于第一背表面上的第三电极焊盘；(b)在第一衬底的第一主表面上安装半导体芯片，该半导体芯片具有前表面、形成于前表面上的键合焊盘和与前表面相对的背表面；(c)经由第二传导构件对半导体芯片的键合焊盘和第一衬底的第一电极焊盘进行电耦合；(d)在第一衬底上设置第二衬底，该第二衬底具有第二主表面、形成于第二主表面上的第四电极焊盘、与第二主表面相对的第二背表面、形成于第二背表面上的第五电极焊盘和形成于第五电极焊盘上的第三传导构件，使得第二衬底的第二背表面面向第一衬底的第一主表面；(e)在步骤(d)之后经由传导构件将第三传导构件电耦合到第一传导构件；(f)在步骤(e)之后在第一衬底与第二衬底之间提供树脂以密封半导体芯片以及第一传导构件与第三传导构件的接头；并且(g)在步骤(f)之后在第一衬底的第三电极焊盘形成外部端子。
(2)此外，根据本发明的一种半导体器件包括：第一衬底，具有第一主表面、形成于第一主表面上的第一电极焊盘、比第一电极焊盘更接近第一主表面的外围放置的第二电极焊盘、形成于第二电极焊盘上的第一传导构件、与第一主表面相对的第一背表面和形成于第一背表面上的第三电极焊盘；半导体芯片，具有前表面、形成于前表面上的键合焊盘和与前表面相对的背表面，并且安装在第一衬底的第一主表面上；第二传导构件，对半导体芯片的键合焊盘和第一衬底的第一电极焊盘进行电耦合；第二衬底，具有第二主表面、形成于第二主表面上的第四电极焊盘、与第二主表面相对的第二背表面、形成于第二背表面上的第五电极焊盘和形成于第五电极焊盘上的第三传导构件，并且设置于第一衬底上，从而第二背表面面向第一衬底的第一主表面；传导膜，对第一传导构件和第三传导构件进行电耦合；树脂，形成于第一衬底与第二衬底之间以便密封半导体芯片以及第一传导构件与第三传导构件的接头；以及外部端子，形成于第一衬底的第三电极焊盘上，其中树脂形成于半导体芯片与第二衬底的第二背表面之间。
下文简洁地说明在本申请中公开的发明之中的典型发明获得的效果。
(1)可以增加将在MCM半导体器件中组合的半导体封装的自由度。
(2)可以实现MCM半导体器件的尺寸缩小。
(3)可以提高MCM半导体器件的可靠性。
(4)可以增加MCM半导体器件的操作速度。
附图说明
图1是图示了母板的主表面侧的平面图，该母板将是形成根据本发明一个实施例的半导体器件的基础衬底；
图2是图示了母板的背表面侧的平面图，该母板将是形成根据本发明一个实施例的半导体器件的基础衬底；
图3是图示了母板的主表面侧的平面图，该母板将是形成根据本发明一个实施例的半导体器件的子衬底；
图4是图示了母板的背表面侧的平面图，该母板将是形成根据本发明一个实施例的半导体器件的子衬底；
图5是图示了图1至图4中所示母板的制造方法的主要部分的横截面图；
图6是图示了在图5之后在母板的制造工艺中的主要部分的横截面图；
图7是图示了在图6之后在母板的制造工艺中的主要部分的横截面图；
图8是图示了在图7之后在母板的制造工艺中的主要部分的横截面图；
图9是图示了在图8之后在母板的制造工艺中的主要部分的横截面图；
图10是图示了在图9之后在母板的制造工艺中的主要部分的横截面图；
图11是图示了在图10之后在母板的制造工艺中的主要部分的横截面图；
图12是图示了在图11之后在母板的制造工艺中的主要部分的横截面图；
图13是图示了在图12之后在母板的制造工艺中的主要部分的横截面图；
图14是图示了在图13之后在母板的制造工艺中的主要部分的横截面图；
图15是图示了在图14之后在母板的制造工艺中的主要部分的横截面图；
图16是图示了在图15之后在母板的制造工艺中的主要部分的横截面图；
图17是图示了在图16之后在母板的制造工艺中的主要部分的横截面图；
图18是图示了在图17之后在母板的制造工艺中的主要部分的横截面图；
图19是图示了在图18之后在母板的制造工艺中的主要部分的横截面图；
图20是图示了在图19之后在母板的制造工艺中的主要部分的横截面图；
图21是图示了在图20之后在母板的制造工艺中的主要部分的横截面图；
图22是图示了在图21之后在母板的制造工艺中的主要部分的横截面图；
图23是图示了在图22之后在母板的制造工艺中的主要部分的横截面图；
图24是图示了在图23之后在母板的制造工艺中的主要部分的横截面图；
图25是图示了在图24之后在母板的制造工艺中的主要部分的横截面图；
图26是图示了在图1至图4中所示母板的制造工艺中的主要部分的横截面图；
图27是图示了在图26之后在母板的制造工艺中的主要部分的横截面图；
图28是图示了在图27之后在母板的制造工艺中的主要部分的横截面图；
图29是图示了在图28之后在母板的制造工艺中的主要部分的横截面图；
图30是图示了在图29之后在母板的制造工艺中的主要部分的横截面图；
图31是图示了在图30之后在母板的制造工艺中的主要部分的横截面图；
图32是图示了在图31之后在母板的制造工艺中的主要部分的横截面图；
图33是图示了在图32之后在母板的制造工艺中的主要部分的横截面图；
图34是图示了在根据本发明一个实施例的半导体器件的制造方法中的主要部分的横截面图；
图35是图示了在图34之后在半导体器件的制造工艺中的主要部分的横截面图；
图36是图示了在根据本发明一个实施例的半导体器件的制造工艺中的主要部分的平面图；
图37是图示了在根据本发明一个实施例的半导体器件的制造工艺中的主要部分的横截面图；
图38是图示了在图35之后在半导体器件的制造工艺中的主要部分的横截面图；
图39是图示了在根据本发明一个实施例的半导体器件的制造工艺中的主要部分的横截面图；
图40是图示了在图39之后在半导体器件的制造工艺中的主要部分的横截面图；
图41是图示了在图40之后在半导体器件的制造工艺中的主要部分的横截面图；
图42是图示了在图41之后在半导体器件的制造工艺中的主要部分的横截面图；
图43是图示了在图42之后在半导体器件的制造工艺中的主要部分的横截面图；
图44是图示了在图43之后在半导体器件的制造工艺中的主要部分的横截面图；
图45是图示了在根据本发明一个实施例的半导体器件的制造工艺中的主要部分的横截面图；
图46是根据本发明一个实施例的半导体器件的制造工艺中的平面图；
图47是图示了在图45之后在半导体器件的制造工艺中的主要部分的横截面图；
图48是图示了在图46之后在半导体器件的制造工艺中的主要部分的横截面图；
图49是图示了根据本发明一个实施例的半导体器件的主要部分的横截面图；
图50是当根据本发明一个实施例的半导体器件安装在外部装配的衬底上时的系统框图；
图51是图示了根据本发明一个实施例的半导体器件的主要部分的平面图；
图52是图示了根据本发明一个实施例的半导体器件的主要部分的平面图；
图53是图示了根据本发明一个实施例的半导体器件的主要部分的横截面图；
图54是根据本发明一个实施例的半导体器件中包括的半导体芯片的较高表面侧的平面图；
图55是根据本发明一个实施例的半导体器件中包括的半导体芯片的较低表面侧的平面图；并且
图56是沿着图54的线A-A取得的横截面图。
具体实施方式
[1]《本申请中的符号表示、基本术语和专有名词的说明》
为求便利，如有必要则将以下实施例划分成多个章节或者实施例。除了具体明示的情况之外，它们并非互不相关，并且一个实施例具有例如作为对另一实施例的一些或者全部的修改、细节和补充说明这样的关系。
在以下实施例中，当提及要素数目(包括数字、数值、数量、范围等)时，除了具体清楚地指定它们以及它们在理论上清楚地限于具体数目的情况之外，则它们可以不限于具体数目而是可以大于或者小于具体数目。
另外在以下实施例中无需赘言的是，要素(包括要素步骤)除了具体清楚地指定它以及从理论观点来看认为它清楚地不可或缺等情况之外则未必不可或缺。此外关于实施例中的部件无需赘言的是，例如“包括A”这样的表达除非明确地声明仅包括该部件则并不排除其它要素。
类似地，在以下实施例中无需赘言的是，当提及要素等的形状、位置关系等时，除了具体清楚地指定它以及从理论观点来看认为并非如此的情况之外，实质上应当包括与该形状类似的形状。这一声明也适用于上述数值和范围。
此外当提及材料等时，指定材料为主要材料，其中除非另有明示或者就境况而言或者在原理上情况并非如此，则并不排除辅助要素、添加物、附加要素。例如，假设硅构件除非另有明示则不仅包括纯硅而且包括以添加物杂质和硅为主要元素的二元或者三元合金(例如SiGe)。
此外在图示实施例的所有附图中作为一般规则，具有相同功能的部件具有相同标号，其中省略对其的重复描述。
此外在用于实施例的附图中，平面图可以部分地加阴影线以易于查看。
[2]《半导体器件的说明》
图48是完成的半导体器件(半导体系统)SDS的俯视图，而图47是沿着图48的线A-A取得的横截面图。
在本发明一个具有代表性的实施例的半导体器件的配置中，如图47中所示，半导体芯片(芯片)22安装在基础布线衬底(基础衬底、插入体)1C之上。此外，辅助布线衬底(子衬底、插入体)2C放置于布线衬底1C之上以便覆盖半导体芯片22。此外，位于较高侧上的布线衬底2C经由形成于布线衬底2C的较低表面(背表面)上的传导构件3B和形成于布线衬底1C的较高表面(主表面、表面)上的传导构件3A电耦合到较低布线衬底1C。此外，模制树脂(密封体)29形成于较低布线衬底1C与较高布线衬底2C之间以便密封半导体芯片22。此外，将成为外部端子的多个焊块电极形成于较低布线衬底1C的较低表面(背表面、装配表面)上。另外在较高布线衬底2C之上安装半导体构件32，例如已经单独地制备的半导体芯片、具有安装于其上的半导体芯片的半导体封装或者和芯片部件。模制树脂(密封体)29的部分也形成于半导体芯片22与较高布线衬底2C之间。因此，即使布线衬底2C的厚度变薄仍然可以避免布线衬底2C在装配半导体构件32时由于它的负荷而弯曲的问题。此外，可以通过改变布线衬底2C之上安装的半导体构件32的类型来建立半导体系统的多样性。
[3]《基础衬底的说明》
接着将更具体地描述这一实施例中的布线衬底1C。
图1是具有形成于其上的多个基础布线衬底(封装区)1C(参见图45至图47)的多件衬底的较高表面(主表面、表面)的平面图，而图2是图1中所示多件衬底的较低表面(背表面、装配表面)的平面图。
如图1中所示，作为多件衬底中的一件的基础布线衬底1C的平面形状为矩形(在这一实施例中为四边形)。布线衬底1C的材料包括所谓的玻璃环氧树脂，该玻璃环氧树脂例如为浸渍于玻璃纤维中的树脂。如图1中所示，电耦合到半导体芯片22的、随后将安装于其上的电极焊盘(键合引线)3C形成于布线衬底1C的较高表面(表面)的中心部分中。沿着布线衬底1C的各侧形成多个电极焊盘3C。此外如图45中所示，多个电极焊盘(焊区)15A形成于这些电极焊盘3C周围，换而言之比电极焊盘3C更接近布线衬底1C的外围。电极焊盘15A沿着布线衬底1C的各侧越过多行形成并且如图50的系统框图中所示地，分别电耦合到电极焊盘3C。此外，阻焊剂(绝缘膜、主表面绝缘膜)16(参见图25和图33)形成于布线衬底1C的较高表面上以分别暴露电极焊盘15A和3C的部分(表面)。此外如图34中所示，传导构件3A形成于电极焊盘15A的从阻焊剂16暴露出的表面上。在这一实施例中，传导构件3A例如形成为柱(柱状物)的形状并且由铜(Cu)制成。另外如图37中所示，金属膜(传导膜)21形成于传导构件3A的表面上。下文将描述形成传导构件3A的方法。金属膜21的材料为焊料(包括无铅焊料)。在这一场合中，组成金属膜21的焊料的熔点高于将在后续工艺中形成于布线衬底1C的较低表面中的焊块电极(焊球)30的熔点。因此可以在形成焊块电极30的工艺中避免传导构件3A与3B之间接头的破裂。
如图2中所示，在布线衬底1C的较低表面(装配表面)上形成多个电极焊盘(焊区)4A。此外焊盘电极4A越过多行沿着布线衬底1C的各侧形成并且如图50的系统框图中所示分别电耦合到电极焊盘3C。另外，阻焊剂(绝缘膜、背表面绝缘膜)16形成于布线衬底1C的较低表面上以暴露电极焊盘4A的部分(表面)。
此外虽然未示出，但是布线衬底1C具有多个(在这一实施例中为四个)布线层。电极焊盘(键合引线)3C和电极焊盘(焊区)15A中的各焊盘包括形成于一级(顶部级)布线层上的部分布线(布线图案)，而电极焊盘(焊区)4A包括形成于四级(底部级)布线层上的部分布线(布线图案)。
[4]《子衬底的说明》
接着将具体地描述这一实施例中的布线衬底2C。
图3是将成为子衬底的多个布线衬底(封装区)2C(参见图45至图47)形成于其上的多件衬底的较高表面(主表面、表面)侧的平面图，而图4是图3中所示多件衬底的较低表面(背表面、装配表面)侧的平面图。
如图3中所示，布线衬底2C中的一件的平面形状为矩形(在这一实施例中为四边形)。布线衬底2C的材料例如包括具有浸渍到玻璃纤维中的树脂的所谓玻璃环氧树脂。此外，多个电极焊盘(焊区、键合引线)4B形成于布线衬底2C的较高表面(表面)上。如图45中所示，电极焊盘4B也形成于与随后将安装于较低布线衬底1C上的半导体芯片22平面地交叠的区域中。此外，阻焊剂(绝缘膜、主表面绝缘膜)16形成于布线衬底2C的较高表面上以便暴露电极焊盘4B的部分(表面)。因此在后续工艺中变得有可能通过在其上安装有半导体芯片22的基础布线衬底1C之上提供辅助布线衬底2C，从而在半导体芯片22之上安装具有与基础布线衬底1C的外部尺寸不同的外部尺寸的半导体构件(半导体芯片、半导体封装或者芯片部件)或者如下半导体构件，该半导体构件具有在与半导体芯片22平面地交叠的区域中形成的外部端子。
如图45中所示，在布线衬底2C的较低表面(装配表面)上形成多个电极焊盘(焊区)15B。电极焊盘15B分别电耦合到在布线衬底2C的较高表面上形成的电极焊盘4B。此外如图4中所示，在布线衬底2C的较低表面中越过多行沿着布线衬底2C的各侧形成电极焊盘15B。这些电极焊盘15B中的各电极焊盘放置于与形成于基础布线衬底1C的较高表面上的各电极焊盘15A相同的位置(当布线衬底2C叠置于布线衬底1C之上时的平面地重叠的位置)。此外，阻焊剂(绝缘膜、背表面绝缘膜)16(参见图25和图33)形成于布线衬底2C的较低表面上以便暴露各电极焊盘15B的部分(表面)。另外如图39中所示，传导构件3B形成于电极焊盘15B的从阻焊剂16暴露的表面上。在这一实施例中，传导构件3B例如形成为柱(柱状物)的形状并且由铜(Cu)制成。下文将描述形成传导构件3B的方法。
虽然未示出，但是布线衬底2C具有多个(在这一实施例中为两个)布线层。电极焊盘(焊区)4B包括形成于一级(顶部级)布线层中的部分布线(布线图案)，而电极焊盘(焊区)15B包括形成于二级(底部级)布线层中的部分布线(布线图案)。在这一实施例中，如图50的系统框图中所示，安装于布线衬底1C上的半导体芯片22基于来自外部LSI 33的信号来控制安装于布线衬底2C上的半导体构件32。此外，也经由布线衬底1C从外部LSI 33向半导体构件32提供为了操作半导体构件32而需要的电源电势和参考电势。因此在这一实施例中使用布线层数目比布线衬底2C的布线层数目更大的布线衬底1C。
[5]《半导体芯片的说明》
接着将具体地描述安装于布线衬底1C之上的半导体芯片22。
图54是安装于布线衬底1C之上的半导体芯片22的较高表面(表面、主表面)侧的平面图，图55是与图54中所示较高表面相对的较低表面(背表面)侧的平面图，而图56是沿着图54的线A-A取得的横截面图。
如图54中所示，半导体芯片22的平面形状为矩形(在这一实施例中为四边形)。半导体芯片22的材料例如包括硅(Si)。在半导体芯片22的较高表面(主表面)上沿着半导体芯片22的各侧形成多个电极焊盘22A。此外，电路元件(半导体元件)22B形成于半导体芯片22的中心部分中，并且虽然未示出，但是形成于电路元件22B的外围中的电极焊盘22A经由形成于半导体芯片22中的布线电耦合到电路元件22B。如图56中所示，电路元件形成于半导体芯片22的较高表面侧上。在这一实施例中的半导体芯片22为基于控制器的半导体芯片，并且如图50中所示，电路元件22B包括在电路元件22B与在完成的半导体器件(半导体系统)SDS以外提供的外部LSI 33之间输入和输出信号的外部接口，以及在电路元件22B与在半导体器件以内提供的半导体构件32之间输入和输出信号的内部接口。
与较高表面侧相似，如图55中所示，与半导体芯片22的较高表面相对的较低表面(背表面)的平面形状为矩形(在这一实施例中为四边形)。
[6]《制造半导体器件(半导体系统)的方法》
接着下文将描述制造这一实施例的半导体器件(半导体系统)SDS的方法。如先前所述，这一实施例的半导体器件为POP(封装上的封装)半导体器件(为MCM型)。此外，图1至图4为用于制造POP半导体器件的布线衬底的平面图，其中图1和图2分别是将成为较低布线衬底的母板1的主表面侧和背表面侧的平面图，而图3和图4分别是将成为叠置于布线衬底1C上的较高布线衬底的母板2的主表面侧和背表面侧的平面图。此外，图1至图4在放大图中示出了将成为基础衬底或者子衬底的区域的主表面侧或者背表面侧。
图1至图4中所示母板1和2为MAP(模制阵列封装)母板，其中布置将成为布线衬底1C或者布线衬底2C的多个区域使得可以从单个母板1或者2获得多个布线衬底1C或者布线衬底2C。母板1和2分别具有形成于其中的多个导孔1A和导孔2A，其中将成为布线衬底1C的区域和将成为布线衬底2C的区域在对应部分彼此相向，从而母板1的主表面和母板2的背表面彼此相向，并且插入引导件以便穿过对应导孔1A和2A，对此下文将有具体描述。
多个柱形(柱状物形状)传导构件3A形成于母板1(将成为各布线衬底1C的区域)的主表面侧上，而多个金属传导构件3B形成于母板2(将成为各布线衬底2C的区域)的背表面侧上。当将成为对应布线衬底1C的区域和将成为对应布线衬底2C的区域平面地重叠时，这些传导构件3A和传导构件3B分别一对一对应定位。通过将传导构件3A和3B与对应部分进行接合来对布线衬底1C和布线衬底2C进行电耦合，将随同对这一实施例的半导体器件的制造工艺的说明一起描述其细节。此外，用于安装半导体芯片的电极焊盘(键合引线)3C形成于母板1的主表面侧上。
用于将这一实施例的半导体器件电耦合到外部的电极焊盘4A形成于母板1的背表面上，而用于安装半导体芯片或者芯片部件的电极焊盘4B形成于母板2的主表面上。此外，布线层形成于母板1和2中的将称为布线衬底1C的区域和将称为布线衬底2C的区域中的各区域中，这些布线层对传导构件3A和电极焊盘4A进行电耦合并且对传导构件3B和电极焊盘4B进行电耦合。
接着将参照图5至图33描述母板1和2的制造工艺。图5至图33是在母板1和2的制造工艺中的主要部分的横截面图。这里如前文所述，在这一实施例中，虽然母板1和2除了内部布线层数目之外具有近似相似结构，但是它们的主表面和背表面相反，从而传导构件3A放置于其上的一侧为母板1的主表面，而柱3放置于其上的一侧为母板2的背表面。因此为了易于理解，假设当在母板1和2的制造工艺的描述中提及主表面和背表面时所提的是母板1的主表面和背表面。
先制备具有在其主表面和背表面上形成的薄铜膜5的绝缘芯材料6。玻璃环氧树脂、BT树脂、芳香尼龙非纺织纤维等可以作为该材料的例子。
接着通过钻孔或者激光处理来形成穿透经过芯材料6的主表面和背表面的通孔7(参见图6)。随后，通过镀敷在通孔7的壁表面上形成铜膜5A，并且主表面侧上的薄铜膜5和背表面侧上的薄铜膜5由通孔7以内的铜膜5A电耦合(参见图7)。随后，在将形成为干膜的光致抗蚀剂膜8附接到芯材料6的主表面和背表面(参见图8)之后，通过光刻对光致抗蚀剂膜8进行构图(参见图9)。随后，通过使用光致抗蚀剂膜8作为掩模来蚀刻芯材料6的两个表面上的薄铜膜5从而对薄铜膜5进行构图。包括布线9的一级布线层可以通过至此的工艺形成于芯材料6的两个表面上(参见图10)。此外，在芯材料6的两个表面上的布线层可以具有经由通孔7中的铜膜5A电耦合的结构。
接着绝缘层10在去除光致抗蚀剂膜8之后沉积于芯材料6的两个表面上(参见图11)。此外，通孔7由这一绝缘层10掩埋(参见图12)。与芯材料6相似，玻璃环氧树脂、BT树脂、芳香尼龙非纺织纤维等可以作为绝缘层10的材料例子。
接着到达部分布线层9的开口1通过激光处理形成于芯材料6的两个表面的绝缘层10(参见图13)中。随后，铜膜12通过非电解镀敷形成于芯材料6的两个表面上(参见图14)。在这一场合中，铜膜12也形成于开口11中，并且铜膜12和布线9耦合于开口11的底部。随后，在将形成为干膜的光致抗蚀剂膜13附接到芯材料6的主表面和背表面(参见图15)之后，通过光刻对光致抗蚀剂膜13进行构图(参见图16)。随后，通过使用剩余的光致抗蚀剂膜13作为掩模而铜膜12作为种子层的电解镀敷在铜膜12之上有选择地生长铜膜14(参见图17)。随后，在剥离光致抗蚀剂膜13(参见图18)之后，通过非电解蚀刻来去除在剥离之前位于光致抗蚀剂膜13之下的铜膜12，并且形成布线15。包括布线15的二级布线层可以通过至此的工艺形成于芯材料6的两个表面上(参见图19)。部分布线15具有在开口11的底部耦合到布线9的结构。
接着在芯材料6的两个表面上印刷阻焊剂16(参见图20)，然后通过光刻对阻焊剂16进行构图从而在阻焊剂16中形成到达布线15一部分的开口17(参见图21)。在芯材料6的主表面侧上，在开口17的底部暴露的布线15一部分作为母板1的上述用于安装芯片的电极焊盘3C(在图21中未示出)来工作。此外，在芯材料6的背表面侧上，在开口17的底部暴露的布线15作为上述母板1的电极焊盘4A或者母板2的电极焊盘4B来工作。
接着通过钻孔来形成穿透经过芯材料6的上述导孔1A和2A(参见图1至图4)。
接着在将形成为干膜的光致抗蚀剂膜18附接到芯材料6的主表面和背表面(参见图22)之后，通过光刻对主表面侧上的光致抗蚀剂膜18进行构图，并且在主表面侧的开口17之上的光致抗蚀剂膜18中形成开口19(参见图23)。随后，通过使用剩余的光致抗蚀剂膜18作为掩模而开口17和19之下的布线15作为种子层进行的镀敷在布线15之上有选择地生长铜膜来形成参照图1和图4描述的传导构件3A和3B(参见图24)。随后，通过剥离光致抗蚀剂膜18来制造母板1和2(参见图25)。
这里，在这一实施例中，当使用焊块电极将待安装于布线衬底1C上的芯片接合(倒装芯片耦合)到布线衬底1C时，其布置于母板1和2中使得传导构件3A和3B从阻焊剂16的表面起的高度H1变得低于半导体芯片22在安装于布线衬底1C上时的高度(从阻焊剂16的表面到半导体芯片22的背表面的高度)，而传导构件3A的高度H1与传导构件3B的高度H1之和变得大于半导体芯片22的高度。例如，如果半导体芯片22的高度约为80μm，则传导构件3A和3B的高度设置成约为50μm。
也可以通过其它工艺制造如上所述这一实施例的母板1和2。将参照图26至33描述这些工艺。
在参照图5至图18所描述的工艺之后，在将形成为干膜的光致抗蚀剂膜18附接到芯材料6的主表面和背表面(参见图26)之后，通过光刻对主表面侧上的光致抗蚀剂膜18进行构图以在主表面侧上的铜膜14之上的光致抗蚀剂膜18中形成有选择地到达铜膜14的开口19(参见图27)。随后，通过使用剩余的光致抗蚀剂膜18作为掩模而开口19之下的铜膜14作为种子层进行的镀敷而在铜膜14之上有选择地生长铜膜来形成参照图1和图4所描述的传导构件3A和3B(参见图28)。
接着在剥离光致抗蚀剂膜18(参见图29)之后，通过非电解蚀刻方法蚀刻铜膜12，并且由剩余的铜膜12和铜膜14来形成布线15。这里，部分布线15作为上述电极焊盘15A或者电极焊盘15B来工作。包括布线15的二级布线层可以通过至此的工艺形成于芯材料6的两个表面上(参见图30)。部分布线15具有耦合到布线9的结构。
接着在芯材料6的两个表面上印刷阻焊剂16(参见图31)。在这一场合中，使芯材料6的主表面侧上的阻焊剂16的厚度厚于传导构件3A和3B的高度。随后通过光刻对阻焊剂16进行构图以在阻焊剂16中形成到达部分布线15的开口17(参见图32)。在芯材料6的主表面侧上，在开口17的底部暴露的部分布线15作为母板1的上述用于安装半导体芯片的电极焊盘3C(在图32中未示出)来工作。
接着通过清除使得芯材料6的主表面侧上的阻焊剂16变薄，由此使传导构件3A和3B从阻焊剂16的表面突出。随后，通过钻孔来形成穿透经过芯材料6的上述导孔1A和2A(参见图1至图4)以制造母板1和2(参见图33)。在这一场合中，其布置成使得当使用焊块电极将待安装于基础衬底上的芯片接合(倒装芯片耦合)到基础衬底时，传导构件3A和3B从阻焊剂16的表面突出的高度变得低于芯片在安装于基础衬底上时的高度(从阻焊剂16的表面到芯片的背表面的高度)，并且传导构件3A的高度与传导构件3B的高度之和变得高于芯片的高度。例如，如果芯片的高度约为80μm，则传导构件3A和3B的高度设置成约为50μm。
关于通过上述工艺制造的母板1和2，由于来自较高布线衬底2C的信号线在POP半导体器件中引向较低布线衬底1C，所以布线衬底1C具有比布线衬底2C更多的内部布线层，从而布线衬底1C的层数目为四而布线衬底2C的层数目为二。因此，可以通过在将母板2制造成布线衬底2C时略过形成绝缘层10和布线15的工艺或者在将母板1制造成布线衬底1C时重复形成绝缘层10和布线15的工艺来形成具有更多层的结构。
接着将参照图34至图49描述使用通过上述工艺制造的母板1和2来制造这一实施例的POP半导体器件的工艺。
先制备母板1，并且在形成于电极焊盘15A之上的传导构件(柱)3A的表面上形成金属膜(传导膜)21以便从阻焊剂16突出(参见图25或者图33)。焊料镀敷膜或者在包括金或者Ni-Au合金的镀敷膜之上叠置的焊料镀敷膜可以作为金属膜21的例子。在后续工艺中，传导构件3A接合到布线衬底(子衬底)2C的较低表面上形成的传导构件3B，其中可以增强与传导构件3B的接合强度，因为金属膜21形成于其表面上。因此可以避免后续模制工艺中的如下问题：形成于布线衬底1C中的传导构件3A和形成于布线衬底2C中的传导构件3B的接头因较低布线衬底1C与较高布线衬底2C之间提供的树脂的注入压力而破裂。此外，当在金属膜21中包括Ni-Au合金时可以防止传导构件3A的表面氧化。虽然未示出，但是相似的金属膜21也形成于电极焊盘3C的表面上。
接着半导体芯片22安装在将成为母板1的主表面中的各布线衬底1C的区域中(参见图35)。这里，图36是图示了将成为两个相邻布线衬底1C的区域1B的放大平面图。在图35和图36中所示例子中，半导体芯片22通过在形成于其表面上的键合焊盘(未示出)之上形成焊块电极(突出电极)23并且将焊块电极23与电极焊盘3C相接合来安装在假设为各布线衬底1C中的区域中。在这一场合中装配如下半导体芯片22，该半导体芯片的具有形成于其上的元件的表面侧面向母板1。
如在对制造母板1和2的工艺的描述中已经讨论的那样，如图37中所示，传导构件3A从阻焊剂16的表面突出的高度H1低于将成为基础衬底的区域上安装的半导体芯片22的高度(从阻焊剂16的表面到半导体芯片22的背表面的高度)的H2。
接着在半导体芯片22与母板1之间涂敷未充满的树脂24(参见图38)之后，母板1安装于用于热压键合的台架25上(参见图39)。在这一场合中，所安装的母板1的背表面侧面向台架25，并且可以通过将提供在台架25上的导销26插入通过母板1的导孔1A(参见图1和图2)来进行母板1在台架25之上的定位。随后制备母板2(参见图39)。
接着母板2安装于台架25上(参见图40)。在这一场合中，母板2的具有形成于其上的传导构件3B的背表面侧面向母板1，并且通过将导销26插入通过母板2的导孔2A来确定母板2在台架25之上的位置，从而传导构件3A和传导构件3B中的对应传导构件在一对一基础上彼此面对并且接触。图40还图示了传导构件3A(金属膜21)和传导构件3B的接触部分的放大横截面图。此外，当确定母板1和2在台架25之上的位置时，母板1中分割的将成为布线衬底1C的区域在一对一基础上面向在母板2中分割的将成为布线衬底2C的区域。
接着通过使用加热工具27从背表面侧向母板2施加热和压力来热压键合(接合)传导构件3A和传导构件3B，并且它们电耦合(参见图41)。在这一场合中，由于具有低电阻的金属膜21形成于传导构件3A的表面上，所以金属膜21在热压键合期间熔化，由此经由金属膜21接合传导构件31A和传导构件3B。因此变得有可能减少传导构件3A与传导构件3B之间的接触电阻。
接着使用模制模具28A和28B在母板1与母板2之间注入模制树脂29以在母板1与母板2之间形成用于树脂密封的密封体。在这一场合中，如图1和图4中所示，由于传导构件3A和3B形成为相互间隔开，所以通过传导构件3A与3B之间来提供在母板1与母板2之间提供的模制树脂(树脂)29。随后从模制模具28A和28B中取出并且通过去除突出的模制树脂29来形成树脂密封的母板1和2(参见图43)。
接着焊球放置于母板1的各电极焊盘4A上。通过回流处理将焊球与电极焊盘4A接合以形成焊块电极(外部端子)30(参见图44)。
接着沿着将成为布线衬底1C和布线衬底2C的区域的平面轮廓将母板1和2切割成各个成组的布线衬底1C和布线衬底2C(参见图45)。图46是在划分成各个组之后的一组布线衬底1C和布线衬底2C的平面图。如图46中所示，布线衬底1C和布线衬底2C的平面尺度相同，因为在这一实施例中将母板1和2一起切割。此外，在这一实施例中，电耦合到传导构件3B的电极焊盘4B也放置于与半导体芯片22平面地交叠的位置。换而言之，布线衬底2C也可以在与较低半导体芯片22平面地交叠的位置安装芯片或者芯片部件。因而可以增加将放置于布线衬底2C上的电极焊盘4B的数目而不增加布线衬底1C和布线衬底2C的外部尺寸。此外，由于如果电极焊盘4B的数目相同则可以减少布线衬底1C和布线衬底2C的外部尺寸，所以也可以缩小这一实施例的半导体器件的尺寸。
接着制备具有形成于其上的焊块电极31的半导体构件32作为外部耦合电极。随后，半导体构件32通过将焊块电极31耦合到布线衬底2C的电极焊盘4B来装配和电耦合到布线衬底2C，由此制造这一实施例的半导体器件(半导体系统)SDS。图48是在半导体构件32安装于布线衬底2C上时的平面图。根据这一实施例，较高半导体构件32也可以放置于与较低半导体芯片22平面地交叠的区域中。虽然图48图示了其中半导体构件32的平面尺度与布线衬底1C和布线衬底2C的平面尺度近似地相同的情况，但是半导体构件32的平面尺度可以更小。
图49是图示了这一实施例的POP半导体器件的主要部分的横截面图，而图50是在这一实施例的POP半导体器件安装于外部装配的衬底如母板上时的示例系统框图。
可以举例：安装于较低布线衬底1C上的半导体芯片22为进行逻辑处理如图像处理的SOC(片上系统)芯片，而安装于较高布线衬底2C上的半导体构件32为用作工作RAM的存储器芯片，该工作RAM用于由较低半导体芯片22进行的逻辑处理。经由焊块电极23、布线9和15、传导构件3A和3B以及焊块电极30在半导体芯片22与半导体构件32之间交换信号。经由焊块电极23、布线9和15以及焊块电极30在半导体芯片22与外部LSI 33之间交换信号。经由焊块电极23和30以及布线9和15向半导体芯片22提供电源电势(VDD)和参考电势(GND)，而经由焊块电极23和30、传导构件3A和3B、电极焊盘4B以及布线9和15而不经过半导体芯片22向半导体构件32提供电源电势(VDD)和参考电势(GND)。
此外也有可能在布线衬底2C上安装多个半导体芯片(微计算机芯片、存储器芯片等)或者芯片部件(电阻器、电容器、电感器等)。图51是制作成能够安装多个半导体芯片和芯片部件的布线衬底2C的平面图。形成布线衬底2C上提供的焊盘电极4B以具有与将安装的半导体芯片和芯片部件相匹配的平面形状。即使在这样的情况下，焊盘电极4B仍然可以放置于它与较低半导体芯片22交叠的位置。图52是其中半导体芯片32A和32B以及芯片部件32C安装于布线衬底2C上的平面图。根据这一实施例，较高半导体芯片32A和32B以及芯片部件32C可以放置于它们与较低半导体芯片22平面地交叠的区域中。换而言之，根据这一实施例变得有可能明显扩展半导体芯片22、32、32A和32B以及芯片部件32C在较高层和下较低层上的组合。
在这一实施例中，虽然已经描述其中经由焊块电极23装配将安装于布线衬底1C上的半导体芯片22的情况，但是可以如图53中所示通过键合接线34来装配它。在这一情况下，虽然布线衬底(基础衬底)1C的与形成于半导体芯片22的电极焊盘(未示出)之上的焊块电极23电耦合的电极焊盘3C形成于与上述实施例的布线衬底(基础衬底)1C的主表面中的半导体芯片22平面地交叠的区域，但是如图53中所示，电极焊盘3C形成于布线衬底(基础衬底)1C上的其中装配半导体芯片22的区域周围。由于键合接线34的回路在使用这样的键合接线34时形成于半导体芯片22之上，所以优选的是使传导构件3A从布线衬底1C的阻焊剂16的表面起突出的高度H1高于半导体芯片22的厚度H2(从阻焊剂16的表面到半导体芯片22的表面的高度)。
根据上述实施例提供如下结构，其中在安装于布线衬底1C上的半导体芯片(当通过焊块电极23来装配时为背表面而当通过键合接线34来装配时为主表面)22与布线衬底2C之间提供模制树脂29。因此可以避免布线衬底2C在安装这一实施例的POP半导体器件时弯曲。换而言之，可以增加这一实施例的半导体器件的产量而又提高可靠性。
此外，根据这一实施例，可以容易地对准和接合传导构件3A和传导构件3B，这是因为使用预先形成于母板1和2中的导孔1A和2A来对准母板1和2以分别提供相对应的传导构件3A和3B的热压键合(参见图39至图41)。
此外根据这一实施例，经由低电阻的金属膜21对传导构件3A和传导构件3B进行耦合，由此可以减少传导构件3A与传导构件3B之间的接触电阻。因此变得有可能应对这一实施例的半导体器件的增加操作速度。
虽然上文已经基于发明人创造的本发明的实施例提供具体描述，但是无需赘言本发明不限于上述实施例并且可能有多种修改而不脱离其精神实质。
例如，虽然在上述实施例中已经描述其中在母板1的制造工艺期间也形成柱形传导构件的情况，但是可以在制造母板1之后在制造的母板1中形成柱形传导构件。
此外，虽然在上述实施例中已经描述其中金属膜21形成于基础布线衬底1C上形成的传导构件3A的表面上的情况，但是金属膜21可以形成于辅助布线衬底2C的较低表面上形成的传导构件3B的表面上。当然，金属膜21可以形成于传导构件3A和3B的各表面上。因而，不仅可以增加传导构件3A和3B的接合强度，并且可以避免半导体系统中的信号输入和输出延迟，因为可以抑制各传导构件3A和3B的表面上的氧化。换而言之，还可以增加半导体器件(半导体系统)的速度。
此外，虽然在上述实施例中已经描述直至在布线衬底(子衬底)2C之上安装半导体构件32的工艺而半导体器件描述为其中半导体构件32已经装配于其上的情形，但是可以运用通过在布线衬底(基础衬底)1C的较低表面上形成焊块电极30并且切割布线衬底1C和2C以及密封体29来获得的例如图45中所示结构作为完成的半导体器件。在这一情况下，可以根据应用的电子器件的功能适当地变化将构建的半导体系统，因为半导体器件在无半导体构件32安装于其上的状态下加以管理或者装运。
根据本发明的半导体器件及其制造方法可以应用于MCM半导体器件及其制造工艺。

Claims (16)

1.一种制造半导体器件的方法，包括以下步骤：
(a)提供第一衬底，所述第一衬底具有第一主表面、形成于所述第一主表面上的第一电极焊盘、比所述第一电极焊盘更接近所述第一主表面的外围放置的第二电极焊盘、形成于所述第二电极焊盘上的第一传导构件、形成于所述第一传导构件的表面上的传导膜、与所述第一主表面相对的第一背表面和形成于所述第一背表面上的第三电极焊盘；
(b)在所述第一衬底的所述第一主表面上安装半导体芯片，所述半导体芯片具有前表面、形成于所述前表面上的键合焊盘和与所述前表面相对的背表面；
(c)经由第二传导构件对所述半导体芯片的所述键合焊盘和所述第一衬底的所述第一电极焊盘进行电耦合；
(d)在所述第一衬底上设置第二衬底，所述第二衬底具有第二主表面、形成于所述第二主表面上的第四电极焊盘、与所述第二主表面相对的第二背表面、形成于所述第二背表面上的第五电极焊盘和形成于所述第五电极焊盘上的第三传导构件，从而所述第二衬底的所述第二背表面面向所述第一衬底的所述第一主表面；
(e)在所述步骤(d)之后经由所述传导膜将所述第三传导构件电耦合到所述第一传导构件；
(f)在所述步骤(e)之后在所述第一衬底与所述第二衬底之间提供树脂以密封所述半导体芯片以及所述第一传导构件与所述第三传导构件的接头；并且
(g)在所述步骤(f)之后在所述第一衬底的所述第三电极焊盘形成外部端子。
2.根据权利要求1所述的制造半导体器件的方法，
其中所述传导膜具有高于所述外部端子的熔点。
3.根据权利要求1所述的制造半导体器件的方法，
其中所述半导体芯片具有耦合到所述键合焊盘的突出电极；在所述步骤(b)中，所述半导体芯片安装于所述第一衬底的所述第一主表面上，从而所述半导体芯片的表面面向所述第一衬底的所述第一主表面，并且在所述步骤(c)中，所述半导体芯片的所述突出电极耦合到所述第一衬底的所述第一电极焊盘，并且安装于所述第一衬底的所述第一主表面上的所述半导体芯片的高度高于所述第一传导构件的高度。
4.根据权利要求1所述的制造半导体器件的方法，
其中在所述步骤(b)中，所述半导体芯片安装于所述第一衬底的所述第一主表面上，从而所述半导体芯片的所述背表面面向所述第一衬底的所述第一主表面；并且在所述步骤(c)中，所述半导体芯片的所述键合焊盘和所述第一衬底的所述第一电极焊盘经由键合接线相互电耦合，并且所述半导体芯片的厚度小于所述第一传导构件的高度。
5.根据权利要求1所述的制造半导体器件的方法，
其中所述步骤(f)包括形成包含在所述半导体芯片与所述第二衬底的所述第二背表面之间的所述树脂的密封体的步骤。
6.根据权利要求1所述的制造半导体器件的方法，
其中在所述步骤(d)之后，所述第二衬底的所述第四电极焊盘形成于与安装于所述第一衬底上的所述半导体芯片平面地交叠的区域中。
7.根据权利要求1所述的制造半导体器件的方法，
其中通过镀敷来形成所述第一传导构件和所述第三传导构件。
8.根据权利要求1所述的制造半导体器件的方法，
其中布线层分别形成于所述第一衬底和所述第二衬底中，并且形成于所述第一衬底上的所述布线层具有比所述第二衬底的布线层更多的层。
9.根据权利要求1所述的制造半导体器件的方法，
其中所述第一衬底和所述第二衬底具有相同的平面尺度。
10.一种半导体器件，包括：
第一衬底，具有第一主表面、形成于所述第一主表面上的第一电极焊盘、比所述第一电极焊盘更接近所述第一主表面的外围放置的第二电极焊盘、形成于所述第二电极焊盘上的第一传导构件、与所述第一主表面相对的第一背表面和形成于所述第一背表面上的第三电极焊盘；
半导体芯片，具有前表面、形成于所述前表面上的键合焊盘和与所述前表面相对的背表面，并且安装于所述第一衬底的所述第一主表面上；
第二传导构件，对所述半导体芯片的所述键合焊盘和所述第一衬底的所述第一电极焊盘进行电耦合；
第二衬底，具有第二主表面、形成于所述第二主表面上的第四电极焊盘、与所述第二主表面相对的第二背表面、形成于所述第二背表面上的第五电极焊盘和形成于所述第五电极焊盘上的第三传导构件，并且设置于所述第一衬底上，从而所述第二背表面面向所述第一衬底的所述第一主表面；
传导膜，对所述第一传导构件和所述第三传导构件进行电耦合；
树脂，形成于所述第一衬底与所述第二衬底之间以便密封所述半导体芯片以及所述第一传导构件与所述第三传导构件的接头；以及
外部端子，形成于所述第一衬底的所述第三电极焊盘上，
其中所述树脂形成于所述半导体芯片与所述第二衬底的所述第二背表面之间。
11.根据权利要求10所述的半导体器件，
其中所述半导体芯片具有耦合到所述键合焊盘的突出电极；所述半导体芯片安装于所述第一衬底的所述第一主表面上，从而所述半导体芯片的表面面向所述第一衬底的所述第一主表面；并且所述半导体芯片的所述突出电极耦合到所述第一衬底的所述第一电极焊盘，并且安装于所述第一衬底的所述第一主表面上的所述半导体芯片的高度高于所述第一传导构件的高度。
12.根据权利要求10所述的半导体器件，
其中所述半导体芯片安装于所述第一衬底的所述第一主表面上，从而所述半导体芯片的所述背表面面向所述第一衬底的所述第一主表面；并且所述半导体芯片的所述键合焊盘和所述第一衬底的所述第一电极焊盘经由键合接线相互电耦合，并且所述半导体芯片的厚度小于所述第一传导构件的高度。
13.根据权利要求10所述的半导体器件，
其中所述第二衬底的所述第四电极焊盘形成于与安装于所述第一衬底上的所述半导体芯片平面地交叠的区域中。
14.根据权利要求10所述的半导体器件，
其中布线层分别形成于所述第一衬底和所述第二衬底中，并且形成于所述第一衬底上的所述布线层具有比所述第二衬底的布线层更多的层。
15.根据权利要求10所述的半导体器件，
其中所述第一衬底和所述第二衬底具有相同平面尺度。
16.根据权利要求10所述的半导体器件，
其中所述第二衬底的所述第二主表面具有一个或多个安装于其上的、类型与所述半导体芯片的类型相同或者不同的另一半导体芯片和芯片部件中的至少一个。
CN2010102053537A 2009-06-11 2010-06-10 半导体器件及其制造方法 Pending CN101924047A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-139967 2009-06-11
JP2009139967A JP2010287710A (ja) 2009-06-11 2009-06-11 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN101924047A true CN101924047A (zh) 2010-12-22

Family

ID=43305729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102053537A Pending CN101924047A (zh) 2009-06-11 2010-06-10 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US20100314757A1 (zh)
JP (1) JP2010287710A (zh)
KR (1) KR20100133303A (zh)
CN (1) CN101924047A (zh)
TW (1) TW201115661A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321136A (zh) * 2017-01-18 2018-07-24 南茂科技股份有限公司 半导体封装结构及其制作方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101394203B1 (ko) * 2011-12-29 2014-05-14 주식회사 네패스 적층형 반도체 패키지 및 그 제조 방법
KR102000678B1 (ko) 2012-10-26 2019-07-16 삼성전자주식회사 반도체 장치 및 이를 제조하는 방법
WO2014184988A1 (ja) * 2013-05-16 2014-11-20 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
KR102237870B1 (ko) * 2013-10-25 2021-04-09 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법과 이를 이용하는 반도체 패키지
JP2016018806A (ja) * 2014-07-04 2016-02-01 新光電気工業株式会社 配線基板、配線基板の製造方法
JP2017212356A (ja) * 2016-05-26 2017-11-30 京セラ株式会社 積層型基板およびその製造方法
CN110998847B (zh) * 2019-05-13 2022-07-08 京东方科技集团股份有限公司 阵列基板、显示设备和制造阵列基板的方法
US11094658B2 (en) * 2019-05-22 2021-08-17 Lenovo (Singapore) Pte. Ltd. Substrate, electronic substrate, and method for producing electronic substrate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1930682A (zh) * 2003-12-19 2007-03-14 先进封装技术私人有限公司 用于晶片级芯片尺寸封装的各种结构/高度的凸块
US20070096291A1 (en) * 2005-10-27 2007-05-03 Takeshi Kawabata Stacked semiconductor device and lower module of stacked semiconductor device
US20080128887A1 (en) * 2004-12-13 2008-06-05 Eiji Hayashi Semiconductor Device
JP2008218505A (ja) * 2007-02-28 2008-09-18 Sony Corp 基板およびその製造方法、半導体パッケージおよびその製造方法、並びに半導体装置およびその製造方法
US20080315415A1 (en) * 2007-06-22 2008-12-25 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method thereof
US20090137082A1 (en) * 2007-11-28 2009-05-28 Nec Electronics Corporation Manufacturing method for electronic devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123454A (ja) * 2005-10-27 2007-05-17 Renesas Technology Corp 半導体装置及びその製造方法
JP5036397B2 (ja) * 2007-05-21 2012-09-26 新光電気工業株式会社 チップ内蔵基板の製造方法
JP2009135398A (ja) * 2007-11-29 2009-06-18 Ibiden Co Ltd 組合せ基板
US8618669B2 (en) * 2008-01-09 2013-12-31 Ibiden Co., Ltd. Combination substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1930682A (zh) * 2003-12-19 2007-03-14 先进封装技术私人有限公司 用于晶片级芯片尺寸封装的各种结构/高度的凸块
US20080128887A1 (en) * 2004-12-13 2008-06-05 Eiji Hayashi Semiconductor Device
US20070096291A1 (en) * 2005-10-27 2007-05-03 Takeshi Kawabata Stacked semiconductor device and lower module of stacked semiconductor device
JP2008218505A (ja) * 2007-02-28 2008-09-18 Sony Corp 基板およびその製造方法、半導体パッケージおよびその製造方法、並びに半導体装置およびその製造方法
US20080315415A1 (en) * 2007-06-22 2008-12-25 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method thereof
US20090137082A1 (en) * 2007-11-28 2009-05-28 Nec Electronics Corporation Manufacturing method for electronic devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321136A (zh) * 2017-01-18 2018-07-24 南茂科技股份有限公司 半导体封装结构及其制作方法

Also Published As

Publication number Publication date
TW201115661A (en) 2011-05-01
JP2010287710A (ja) 2010-12-24
US20100314757A1 (en) 2010-12-16
KR20100133303A (ko) 2010-12-21

Similar Documents

Publication Publication Date Title
CN101924047A (zh) 半导体器件及其制造方法
US6828665B2 (en) Module device of stacked semiconductor packages and method for fabricating the same
CN101341593B (zh) 多晶片集成电路封装及形成其的方法
US7772687B2 (en) Multiple electronic component containing substrate
US6731013B2 (en) Wiring substrate, semiconductor device and package stack semiconductor device
US6731014B2 (en) Semiconductor package substrate, semiconductor package
US7973310B2 (en) Semiconductor package structure and method for manufacturing the same
US7352058B2 (en) Methods for a multiple die integrated circuit package
CN104769714B (zh) 包括交替形成台阶的半导体裸芯堆叠的半导体器件
US20090127682A1 (en) Chip package structure and method of fabricating the same
JP2006303114A (ja) 多段構成半導体モジュールおよびその製造方法
JP2011009514A (ja) 半導体装置の製造方法
US20090310322A1 (en) Semiconductor Package
KR20070090809A (ko) 반도체 장치
KR101332859B1 (ko) 원 레이어 섭스트레이트를 갖는 반도체 패키지를 이용한 팬 아웃 타입 반도체 패키지 및 이의 제조 방법
CN102412225A (zh) Bga半导体封装及其制造方法
US20080061416A1 (en) Die attach paddle for mounting integrated circuit die
US11362057B2 (en) Chip package structure and manufacturing method thereof
CN116666347A (zh) 一种多芯片的封装方法及多芯片封装结构
CN101958292B (zh) 印刷电路板、封装件及其制造方法
CN215266296U (zh) 大板级扇出基板预埋芯片的封装结构
US20230048468A1 (en) Semiconductor emi shielding component, semiconductor package structure and manufacturing method thereof
CN101527292B (zh) 芯片封装结构
KR20070019359A (ko) 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법
JP2002329810A (ja) 半導体パッケージ集合体およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20101222