CN1930682A - 用于晶片级芯片尺寸封装的各种结构/高度的凸块 - Google Patents

用于晶片级芯片尺寸封装的各种结构/高度的凸块 Download PDF

Info

Publication number
CN1930682A
CN1930682A CNA2004800418869A CN200480041886A CN1930682A CN 1930682 A CN1930682 A CN 1930682A CN A2004800418869 A CNA2004800418869 A CN A2004800418869A CN 200480041886 A CN200480041886 A CN 200480041886A CN 1930682 A CN1930682 A CN 1930682A
Authority
CN
China
Prior art keywords
projection cube
different shape
tube core
shape projection
epoxy resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800418869A
Other languages
English (en)
Inventor
庄汉生
永汉·M·林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanpack Solutions Pte Ltd
Original Assignee
Advanpack Solutions Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanpack Solutions Pte Ltd filed Critical Advanpack Solutions Pte Ltd
Publication of CN1930682A publication Critical patent/CN1930682A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种管芯，包括：基板；二个或更多的各种形状的凸块结构，其具有形成在基板之上的焊料线；及形成在基板之上的环氧树脂层。环氧树脂层具有顶部表面，其中：(a)焊料线在环氧树脂层顶部表面之下；(b)焊料线在环氧树脂层顶部表面之上；或(c)一些焊料线在环氧树脂层顶部表面之下而一些焊料线在环氧树脂层顶部表面之上。

Description

用于晶片级芯片尺寸封装的各种结构/高度的凸块
技术领域
本发明总地涉及半导体芯片互连的制造，尤其涉及用于晶片级芯片尺寸封装(wafer level-chip scale packages：WL-CSP)的凸块(bump)制造。
背景技术
用于晶片级芯片尺寸封装(WL-CSP)的凸块的改进为业界所需求。
授予Fan等人的美国专利第6,486,054 B1号描述一种实现坚固的焊料凸块(solder bump)高度的方法。
授予Cornell等人的美国专利第6,184,581 B1号描述一种焊料凸块输入/输出焊盘(pad)，用于表面安装电路器件且相邻输入/输出焊盘也具有三角形或菱形。
授予Coapman等人的美国专利第5,926,731号描述了一种用于控制焊料凸块形状和支座高度(stand-off height)的方法。
授予Dudderar等人的美国专利第6,297,551 B1号描述了一种具有改进的EMI特性的集成电路封装。
授予Chance等人美国专利第4,430,690号描述了一种具金属渗透和焊料条接触的低电感MLC电容器。
发明内容
因此，本发明的目的是提供一种改进的用于晶片级芯片尺寸封装的凸块设计。
其他目的将在后文中介绍。
已经发现，本发明之上述及其他目的能够以下面的方法完成。详细来说，管芯(die)包括：基板；二个或更多的各种形状的凸块结构，其具有形成在基板之上的焊料线(solder line)；及形成在基板之上的环氧树脂层(epoxylayer)。环氧树脂层具有顶部表面，其中：(a)焊料线在环氧树脂层顶部表面之下；(b)焊料线在环氧树脂层顶部表面之上；或(c)一些焊料线在环氧树脂层顶部表面之下而一些焊料线在环氧树脂层顶部表面之上。
附图说明
从下面结合附图的描述中，本发明的特征和优点将更清楚地被理解，附图中相似的附图标记表示相似或对应的元件、区域和部分，附图中：
图1和2概略说明了本发明环氧树脂在焊料线之上的第一优选具体实施例，图1为图2沿线1-1的剖面图；
图3和4概略说明了本发明环氧树脂在焊料线之下的第二优选具体实施例，图3为图4沿线3-3的剖面图；
图5和6概略说明了本发明环氧树脂在焊料线之上和之下的第三优选具体实施例，图5为图6沿线5-5的剖面图；
图7-15概略说明了根据本发明的方法形成的晶片级芯片尺寸封装(WL-CSP)的形成；
图16概略说明了以可变高度凸块安装堆叠的管芯/芯片；
图17概略说明了以可变高度凸块安装到双高度基板的倒装芯片。
具体实施方式
第一实施例：环氧树脂层22′在焊料线14上方-图1和2
如图1所示，在本发明的第一实施例中，环氧树脂层22′的顶部在形成在管芯(die)/芯片(chip)基板10之上的各种形状凸块结构11、15、17、19的各个焊料线14之上。
环氧树脂层22′优选为由热固性树脂或填底(underfill)涂覆材料构成。
图2为图1的俯视图，而图1则为图2在线1-1的剖面图。
在本发明中，如图2所示，凸块结构11、15、17、19为各种形状。举例来说，凸块结构11、15、17、19可以为：
a)圆形凸块结构11，其直径优选为约40-300μm；
b)壁状(wall)凸块结构15，形成为例如方形或矩形，其宽度优选为约40-300μm，更优选为约100-200μm；且，若为矩形，其长优选为约300-3000μm，更优选为约350-1200μm；
c)条块状(bar)凸块结构17，其宽度优选为约40-300μm，长度优选达约3000μm，更优选为约1500μm，具良好的电流承载能力；或
d)环状凸块结构19，其外直径优选为约150-3000μm，内直径优选为约100-2500μm。
每一凸块结构11、15、17、19包括各焊料12、16、18、20于其上，定义焊料线14。对于形成例如方形或矩形的壁状凸块结构15，该方形或矩形结构可包括内凸块结构(如图2所示)或外凸块结构12′。
应注意其他形状也是可以的。
这些各种形状的凸块结构11、15、17、19提供了加强的电或热性能。例如，方形或矩形壁状凸块结构15可以被使用为用于RF应用的屏蔽，例如：内部I/O可是噪声敏感的；或RF屏蔽件(RF shield)或法拉第箱(Faradaycage)。
尽管图2更清楚地说明了凸块结构11、15、17、19的各种形状，然而图2仅说明了此凸块结构11、15、17、19的示例组合，而不限制本发明的范围。
第二实施例：环氧树脂层22″在焊料线14下方-图3和4
如图3所示，在本发明的第二实施例中，环氧树脂层22_″的顶部在形成在管芯/芯片基板10之上的各种形状凸块结构11、15、17、19的各个焊料线14之下。
环氧树脂层22_″优选为由热固性树脂或填底涂覆材料构成。
图4为图3的俯视图，而图3则为图4在线3-3的剖面图。
在本发明中，再次更详细地如图4所示，凸块结构11、15、17、19为各种形状。举例来说，凸块结构11、15、17、19可以为：
a)圆形凸块结构11，其直径优选为约40-300μm；
b)壁状凸块结构15，形成例如方形或矩形，其宽优选为约40-300μm，更优选为约100-200μm；且，若为矩形时，其长优选为约300-3000μm，更优选为约350-1200μm；
c)条块状凸块结构17，其宽优选为约40-300μm，长达约3000μm且更优选为约1500μm，具良好的电流承载能力；或
d)环状凸块结构19，其外直径优选为约150-3000μm，内直径优选为约100-2500μm。
每一凸块结构11、15、17、19包括各焊料12、16、18、20于其上，定义焊料线14。对于形成例如方形或矩形的壁状凸块结构15，该方形或矩形结构则可包括内(如图4所示)或外凸块结构12_′。
应注意也可以为其他形状。
这些各种形状的凸块结构11、15、17、19提供增强了的电或热性能。例如方形或矩形壁状凸块结构15可以被使用为用于RF应用的屏蔽，例如：I/O可是噪声敏感的；或RF屏蔽件，或法拉第箱。
尽管图4更清楚地说明了凸块结构11、15、17、19的各种形状，但是图4仅说明了这样的凸块结构11、15、17、19的示例组合，且未限制本发明的范围。
第三实施例：环氧树脂层22′在焊料线214′下方及焊料线214″上方-图5和6
应注意对于堆迭管芯(stacked die)或多层基板(multi-tier substrates)如IC或MEMS应用，各种形状的凸块结构211、215、217、219(11、15、17、19)具有两组高度是必须的。
如图5所示，在本发明的第三实施例中，各种形状的凸块结构211、215、217、219包括第一组具有第一高度的各种形状凸块结构215、217、219及第二组具有第二高度的各种形状凸块结构211，第二高度较第一高度小，因而环氧树脂层22的顶部表面在各种形状凸块结构215、217、219的焊料线214′之下并在各种形状凸块结构211的各焊料线214″之上，各种形状的凸块结构211、215、217、219的每个形成在管芯/芯片基板10之上。
应注意环氧树脂层22的顶部可如所需地在各种形状凸块结构211、215、217、219的任意组合的上方/下方，图5和6所示仅为其中一示例组合。
环氧树脂层22优选为由热固性树脂或填底涂覆材料构成。
图5为图6的俯视图，图5则为图6在线5-5的剖面图。
在本发明中，再次更清楚地如图6所示，凸块结构211、215、217、219为各种形状。举例来说，凸块结构211、215、217、219可以为：
a)圆形凸块结构211，其直径优选为约40-300μm；
b)壁状凸块结构215，形成例如正方形或矩形，其宽优选为约40-300μm，更优选为约100-200μm；且，若为矩形，其长优选为约500-3000μm且更优选为约500-1500μm；
c)条块状凸块结构217，其宽优选为约40-300μm，长度达约3000μm，具良好的电流承载能力；或
d)环状凸块结构219，其外直径优选为约150-3000μm，内直径优选为约100-2500μm。
每一凸块结构211、215、217、219包括各焊料212、216、218、220于其上，定义焊料线214′、214″。对于形成例如方形或矩形的壁状凸块结构215，该方形或矩形结构则可包含内(如图6所示)或外凸块结构212_′。
应注意也可以为其他形状。
这些各种形状的凸块结构211、215、217、219提供增强了的电或热性能。举例来说，方形或矩形壁状凸块结构215可以被使用做为用于RF应用的屏蔽，例如：内I/O可是噪声敏感的；或RF屏蔽件或法拉第箱。
图6更清楚地说明了凸块结构211、215、217、219的各种形状，然而图6仅说明此凸块结构211、215、217、219的示例组合，而非限制本发明的范围。
凸块结构11、15、17、19；211、215、217、219的形成顺序以形成晶片级芯片尺寸封装100-图7-15
图7-15说明形成凸块结构11、15、17、19；211、215、217、219的顺序以形成晶片级芯片尺寸封装(WL-CSP)100(应注意芯片举例来说可以为倒装芯片(flip chip))。为了易于理解和简化，凸块结构11、15、17、19；211、215、217、219由单一复合最终凸块结构90代表。
应注意，图7-13代表完整的晶片/管芯/芯片基板10的一部分，如图14所示，以及图15则为从图14的整个晶片/管芯/芯片基板10切割的晶片WL-CSP 100。
图7为图8的俯视图，而图8则为图7沿线8-8的剖面图。
初始结构-图7和8
图7和8包含初步的凸块结构90，其形成在晶片/管芯/芯片基板10之上，可具有各种初始形状，(见图1-6及这里的说明)。
初步的凸块结构90每个包含下柱形金属部分92，优选为由具有非回流特性、能被涂覆以其他金属的能力或高熔点特性且更优选能被涂覆以其他金属并具有优选约65-120μm且更优选为约65-85μm高度的导电金属构成；上部分94优选由易熔(eutectic)焊料或无铅焊料构成且厚度优选为约35-60μm且更优选为约35-40μm。
应注意为了简化及易于理解，尽管图7-15中没有明确示出，最后的单一复合最终凸块结构90可以包含两组总高度-见图5-6(第三实施例)；以及图16-17及这些相关说明。
助焊剂处理(Fluxing)-图9
如图9所示，在助焊剂处理步骤，助焊剂96形成在各上部分94上直至优选为约1-10μm且更优选为5-7μm的厚度从而形成第一中间初步凸块结构90′。助焊剂96优选为水溶性的。
焊料/焊料球98放置-图10
如图10所示，各焊料/焊料球98形成在助焊剂96上从而形成第二中间初步凸块结构90″。焊料/焊料球98优选为由易熔或无铅焊料构成。焊料球98也可使用焊料膏印刷(易熔或无铅焊料)来形成。对于焊料膏则不需要球放置。
回流(Reflow)-图11
如图11所示，焊料/焊料球98经历回流工艺从而形成回流的焊料/焊料球98′、定义焊料线14及形成最终凸块结构90。回流工艺优选为约100-260℃的温度及约5-10分钟并且更优选为5-7分钟。
环氧树脂22涂覆-图12
如图12所示，初始环氧树脂层22形成在晶片/管芯/芯片基板10及最终凸块结构90(凸块结构11、15、17、19；211、215、217、219)之上从而至少覆盖最终凸块结构90。初始环氧树脂层22优选通过旋转涂覆(spincoating)形成，即通过旋转(spinning)/转动(rotary)运动涂覆环氧树脂于晶片/管芯/芯片基板10上，其中环氧树脂利用环氧树脂量分配器或等效装置被注于晶片/管芯/芯片基板10的中心上，然后旋转晶片/管芯/芯片基板10从而均匀地分布环氧树脂于晶片/管芯/芯片基板10之上并至少于最终的凸块结构90之上从而形成初始环氧树脂层22。
等离子体蚀刻-图13
如图13所示，晶片/管芯/芯片基板10放置于等离子体蚀刻机中且利用等离子体蚀刻来蚀刻初始环氧树脂层22至预设厚度，即：
向下蚀刻环氧树脂层22至焊料线14之上从而形成第一实施例的最终环氧树脂层22′(见图1-2)；
向下蚀刻环氧树脂层22至焊料线14之下从而形成第二实施例的最终环氧树脂层22″(见图3-4)；
蚀刻环氧树脂层22从而形成在一些焊料线214″之上及其他焊料线214′之下的最终环氧树脂层22(为求简化，在图13-15中未示出)。
等离子体蚀刻优选使用氧及CF4(四氟甲烷)离子。等离子体蚀刻依下列参数进行：
RF功率：优选为约1000-1200瓦；更优选为约1000至1200瓦；及
温度：优选为约60-100℃；及
时间：优选为约15-20分钟且更优选为约15分钟。
如此完成环氧树脂22′/22″涂覆的晶片/管芯/芯片基板10，如图13和14所示。
切割晶片/管芯/芯片-图15
如图15所示，图14的环氧树脂22′/22″涂覆的晶片/管芯/芯片基板10被切割从而形成完成的晶片级芯片尺寸封装(WL-CSP)100。
如上所述，对于堆迭管芯或多层基板(IC或MEMS应用)，晶片级芯片尺寸封装(WL-CSP)100的最终凸块结构90优选由两组最终凸块结构90构成；其一具有第一高度(90A)及另一具有小于第一高度的第二高度(90B)(第三实施例)。
此在如现在所讨论的图16和17中更容易理解。
利用可变高度凸块90的堆叠管芯/芯片安装-图16
如图16所示，使用根据本发明形成的在第一芯片(芯片1)10上具有有第一高度的第一组最终凸块结构90A及有比第一高度小的第二高度的第二组最终凸块结构90B的晶片级芯片尺寸封装(WL-CSP)100实现堆迭管芯/芯片安装。
如图所示，第一组最终凸块结构90A的焊料线14′在环氧树脂层22顶部之上而第二组最终凸块结构90B的焊料线14″在环氧树脂层22顶部之下。
环氧树脂层22优选为由热固性树脂或填底涂覆材料构成。
第二芯片(芯片2)50置放到具有较低的第二高度的第二组最终凸块结构90B使得它和第一芯片(芯片1)与基板60齐平地安装。如图14所示，第二芯片(芯片2)50优选为置放在第一芯片(芯片1)的中央部分之上。
置放到双高度基板的倒装芯片-图17
如图17所示，采用双高度的最终凸块结构90A、90B的倒装芯片安装到双高度基板62，其中基板62的较低高度部分66安装到倒装芯片基板10′上具有第一高度的第一组最终凸块结构90A，而基板62的较高高度部分64安装到倒装芯片基板10′上具有比第一高度小的第二高度的第二组最终凸块结构90B。
如图所示，第一组最终凸块结构90A的焊料线14′在环氧树脂层22顶部之上而第二组最终凸块结构90B的焊料线14″在环氧树脂层22顶部之下。
本发明的优点
本发明的一个或多个具体实施例的优点包括：
1)快速工艺；
2)需最少的加工；
3)各种凸块形状及尺寸；
4)两个或更多各种高度凸块的灵活性；
5)更好的电或热性能；及
6)易于设计。
虽然这里已经说明并描述了本发明的具体实施例，但并非意在限制本发明，除了权利要求所定义。

Claims (35)

1.一种管芯，包括：
基板；
二个或更多形成在该基板之上的各种形状的凸块结构；该二个或更多各种形状凸块结构的每个具有焊料线；及
形成在该基板之上的环氧树脂层；该环氧树脂层具有顶部表面，其中：
(a)所述焊料线在该环氧树脂层顶部表面之下；
(b)所述焊料线在该环氧树脂层顶部表面之上；或
(c)一些所述焊料线在该环氧树脂层顶部表面之下且一些所述焊料线在该环氧树脂层顶部表面之上。
2.如权利要求1所述的管芯，其中该二个或更多各种形状凸块结构中的一个或更多具有第一高度且该二个或更多各种形状凸块结构中的一个或更多具有比该第一高度小的第二高度。
3.如权利要求1所述的管芯，其中该二个或更多各种形状凸块结构具有圆形、矩形、方形、条块形或环形。
4.如权利要求1所述的管芯，其中该二个或更多各种形状凸块结构中的至少一个具有条块形，其宽为约40-300μm且长达约3000μm。
5.如权利要求1所述的管芯，其中该二个或更多各种形状凸块结构中的至少一个具有圆形，其直径为约40-300μm。
6.如权利要求1所述的管芯，其中该二个或更多各种形状凸块结构中的至少一个具有矩形，其宽为约40-300μm且长为约300-3000μm。
7.如权利要求1所述的管芯，其中该二个或更多各种形状凸块结构中的至少一个具有矩形，其宽为约100-200μm且长为约350-1200μm。
8.如权利要求1所述的管芯，其中该二个或更多各种形状凸块结构中的至少一个具有方形，其宽为约40-300μm。
9.如权利要求1所述的管芯，其中该二个或更多各种形状凸块结构中的至少一个具有方形，其宽为约100-200μm。
10.如权利要求1所述的管芯，其中该二个或更多各种形状凸块结构中的至少一个具有环形，其外直径为约150-3000μm且外直径为约100-2500μm。
11.如权利要求1所述的管芯，其中该二个或更多各种形状凸块结构中的至少一个具有方形及/或矩形并被使用为RF屏蔽件或法拉第箱。
12.如权利要求1所述的管芯，其中该环氧树脂层由热固性树脂或填底涂覆材料构成。
13.一种管芯，包括：
基板；
二个或更多形成在该基板之上的各种形状的凸块结构；该二个或更多各种形状凸块结构的每个具有焊料线；该二个或更多各种形状凸块结构的一个或更多具有第一高度且该二个或更多各种形状凸块结构的一个或更多具有比第一高度小的第二高度；及
形成在基板之上的环氧树脂层；该环氧树脂层具有顶部表面，其中：
(a)所述焊料线在该环氧树脂层顶部表面之下；
(b)所述焊料线在该环氧树脂层顶部表面之上；或
(c)一些所述焊料线在该环氧树脂层顶部表面之下且一些所述焊料线在该环氧树脂层顶部表面之上。
14.如权利要求13所述的管芯，其中该二个或更多各种形状凸块结构具有圆形、矩形、方形、条块形或环形。
15.如权利要求13所述的管芯，其中该二个或更多各种形状凸块结构中的至少一个具有条块形，其宽为约40-300μm且长达约3000μm。
16.如权利要求13所述的管芯，其中该二个或更多各种形状凸块结构中的至少一个具有圆形，其直径为约40-300μm。
17.如权利要求13所述的管芯，其中该二个或更多各种形状凸块结构中的至少一个具有矩形，其宽为约40-300μm且长为约300-3000μm。
18.如权利要求13所述的管芯，其中该二个或更多各种形状凸块结构中的至少一个具有矩形，其宽为约100-200μm且长为约350-1200μm。
19.如权利要求13所述的管芯，其中该二个或更多各种形状凸块结构中的至少一个具有方形，其宽为约40-300μm。
20.如权利要求13所述的管芯，其中该二个或更多各种形状凸块结构中的至少一个具有方形，其宽为约100-200μm。
21.如权利要求13所述的管芯，其中该二个或更多各种形状凸块结构中的至少一个具有环形，其外直径约150-3000μm且外直径为约100-2500μm。
22.如权利要求13所述的管芯，其中该二个或更多各种形状凸块结构中的至少一个具有方形和/或矩形并被使用为RF屏蔽件或法拉第箱。
23.如权利要求13所述的管芯，其中该环氧树脂层由热固性树脂或填底涂覆材料构成。
24.如权利要求13所述的管芯，其中该二个或更多各种形状凸块结构具有二组高度。
25.一种管芯，包含：
基板；
形成在该基板之上的二个或更多各种形状的凸块结构；该二个或更多各种形状凸块结构的每个具有焊料线；该二个或更多各种形状凸块结构具有圆形、矩形、方形、条块形或环形；及
形成在该基板之上的环氧树脂层；该环氧树脂层具有顶部表面，其中：
(a)所述焊料线在该环氧树脂层顶部表面之下；
(b)所述焊料线在该环氧树脂层顶部表面之上；或
(c)一些所述焊料线在该环氧树脂层顶部表面之下且一些所述焊料线在该环氧树脂层顶部表面之上。
26.如权利要求25所述的管芯，其中该二个或更多各种形状凸块结构中的一个或更多具有第一高度且该二个或更多各种形状凸块结构中的一个或更多具有比第一高度小的第二高度。
27.如权利要求25所述的管芯，其中该二个或更多各种形状凸块结构中的至少一个具有条块形，其宽为约40-300μm且长达约3000μm。
28.如权利要求25所述的管芯，其中该二个或更多各种形状凸块结构中的至少一个具有圆形，其直径为约40-300μm。
29.如权利要求25所述的管芯，其中该二个或更多各种形状凸块结构中的至少一个具有矩形，其宽为约40-300μm且长为约300-3000μm。
30.如权利要求25所述的管芯，其中该二个或更多各种形状凸块结构中的至少一个具有矩形，其宽为约100-200μm且长为约350-1200μm。
31.如权利要求25所述的管芯，其中该二个或更多各种形状凸块结构中的至少一个具有方形，其宽为约40-300μm。
32.如权利要求25所述的管芯，其中该二个或更多各种形状凸块结构中的至少一个具有方形，其宽为约100-200μm。
33.如权利要求25所述的管芯，其中该二个或更多各种形状凸块结构中的至少一个具有环形，其外直径为约150-3000μm且外直径为约100-2500μm。
34.如权利要求25所述的管芯，其中该二个或更多各种形状凸块结构中的至少一个具有方形和/或矩形并被使用为RF屏蔽件或法拉第箱。
35.如权利要求25所述的管芯，其中该环氧树脂层由热固性树脂或填底涂覆材料构成。
CNA2004800418869A 2003-12-19 2004-12-17 用于晶片级芯片尺寸封装的各种结构/高度的凸块 Pending CN1930682A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/742,306 2003-12-19
US10/742,306 US20050133933A1 (en) 2003-12-19 2003-12-19 Various structure/height bumps for wafer level-chip scale package

Publications (1)

Publication Number Publication Date
CN1930682A true CN1930682A (zh) 2007-03-14

Family

ID=34678418

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800418869A Pending CN1930682A (zh) 2003-12-19 2004-12-17 用于晶片级芯片尺寸封装的各种结构/高度的凸块

Country Status (7)

Country Link
US (1) US20050133933A1 (zh)
EP (1) EP1704594A4 (zh)
JP (1) JP2007515068A (zh)
KR (1) KR20060130107A (zh)
CN (1) CN1930682A (zh)
TW (1) TWI265582B (zh)
WO (1) WO2005059997A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100585845C (zh) * 2007-04-25 2010-01-27 佳能株式会社 半导体装置制造方法
CN101740530A (zh) * 2008-11-25 2010-06-16 三星电子株式会社 集成电路基底
CN101924047A (zh) * 2009-06-11 2010-12-22 瑞萨电子株式会社 半导体器件及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI233170B (en) * 2004-02-05 2005-05-21 United Microelectronics Corp Ultra-thin wafer level stack packaging method and structure using thereof
WO2005088696A1 (en) * 2004-02-11 2005-09-22 Infineon Technologies Ag Semiconductor package with contact support layer and method to produce the package
KR100810242B1 (ko) * 2007-02-13 2008-03-06 삼성전자주식회사 반도체 다이 패키지와 그를 이용한 내장형 인쇄회로 기판
US8492197B2 (en) 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US10804233B1 (en) 2011-11-02 2020-10-13 Maxim Integrated Products, Inc. Wafer-level chip-scale package device having bump assemblies configured to maintain standoff height
US10276525B2 (en) * 2016-11-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
US11581287B2 (en) * 2018-06-29 2023-02-14 Intel Corporation Chip scale thin 3D die stacked package
US11239167B2 (en) 2019-12-04 2022-02-01 International Business Machines Corporation Cu—Cu bonding for interconnects on bridge chip attached to chips and packaging substrate
US11171006B2 (en) 2019-12-04 2021-11-09 International Business Machines Corporation Simultaneous plating of varying size features on semiconductor substrate

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4430690A (en) * 1982-10-07 1984-02-07 International Business Machines Corporation Low inductance MLC capacitor with metal impregnation and solder bar contact
US5251806A (en) * 1990-06-19 1993-10-12 International Business Machines Corporation Method of forming dual height solder interconnections
US5147084A (en) * 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
US5712192A (en) * 1994-04-26 1998-01-27 International Business Machines Corporation Process for connecting an electrical device to a circuit substrate
JP3310499B2 (ja) * 1995-08-01 2002-08-05 富士通株式会社 半導体装置
JP3146345B2 (ja) * 1996-03-11 2001-03-12 アムコー テクノロジー コリア インコーポレーティド バンプチップスケール半導体パッケージのバンプ形成方法
KR100246333B1 (ko) * 1997-03-14 2000-03-15 김영환 비 지 에이 패키지 및 그 제조방법
US5926731A (en) * 1997-07-02 1999-07-20 Delco Electronics Corp. Method for controlling solder bump shape and stand-off height
JP3644205B2 (ja) * 1997-08-08 2005-04-27 株式会社デンソー 半導体装置及びその製造方法
JPH1174312A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置およびはんだバンプの形成方法
US6184581B1 (en) * 1997-11-24 2001-02-06 Delco Electronics Corporation Solder bump input/output pad for a surface mount circuit device
JP3654485B2 (ja) * 1997-12-26 2005-06-02 富士通株式会社 半導体装置の製造方法
US6225699B1 (en) * 1998-06-26 2001-05-01 International Business Machines Corporation Chip-on-chip interconnections of varied characteristics
JP3975569B2 (ja) * 1998-09-01 2007-09-12 ソニー株式会社 実装基板及びその製造方法
JP2000100851A (ja) * 1998-09-25 2000-04-07 Sony Corp 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法
JP3723364B2 (ja) * 1998-12-22 2005-12-07 三洋電機株式会社 半導体装置の製造方法
US6190940B1 (en) * 1999-01-21 2001-02-20 Lucent Technologies Inc. Flip chip assembly of semiconductor IC chips
JP3756689B2 (ja) * 1999-02-08 2006-03-15 沖電気工業株式会社 半導体装置及びその製造方法
US6965166B2 (en) * 1999-02-24 2005-11-15 Rohm Co., Ltd. Semiconductor device of chip-on-chip structure
JP3397181B2 (ja) * 1999-09-03 2003-04-14 カシオ計算機株式会社 半導体装置及びその製造方法
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
JP3772066B2 (ja) * 2000-03-09 2006-05-10 沖電気工業株式会社 半導体装置
US7057292B1 (en) * 2000-05-19 2006-06-06 Flipchip International, Llc Solder bar for high power flip chips
DE10065895C1 (de) * 2000-11-17 2002-05-23 Infineon Technologies Ag Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung
JP2002190497A (ja) * 2000-12-21 2002-07-05 Sony Corp フリップチップ実装用の封止樹脂
US6734539B2 (en) * 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
DE10103390B4 (de) * 2001-01-26 2005-09-22 Robert Bosch Gmbh Verfahren und System zum Herstellen einer im Wesentlichen ringförmigen Lotverbindung
JP2002232123A (ja) * 2001-01-31 2002-08-16 Mitsubishi Electric Corp 複合回路基体の製造方法
JP2002231749A (ja) * 2001-02-01 2002-08-16 Casio Comput Co Ltd 半導体装置およびその接合構造
JP4465891B2 (ja) * 2001-02-07 2010-05-26 パナソニック株式会社 半導体装置
US6653563B2 (en) * 2001-03-30 2003-11-25 Intel Corporation Alternate bump metallurgy bars for power and ground routing
US6732913B2 (en) * 2001-04-26 2004-05-11 Advanpack Solutions Pte Ltd. Method for forming a wafer level chip scale package, and package formed thereby
JP3850261B2 (ja) * 2001-10-25 2006-11-29 イビデン株式会社 半導体チップ
US6486054B1 (en) * 2002-01-28 2002-11-26 Taiwan Semiconductor Manufacturing Company Method to achieve robust solder bump height
JP2003297868A (ja) * 2002-04-05 2003-10-17 Hitachi Ltd 半導体装置およびその製造方法
JP4627957B2 (ja) * 2002-05-29 2011-02-09 日立化成工業株式会社 半導体装置の製造方法及び積層型半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100585845C (zh) * 2007-04-25 2010-01-27 佳能株式会社 半导体装置制造方法
CN101740530A (zh) * 2008-11-25 2010-06-16 三星电子株式会社 集成电路基底
CN101924047A (zh) * 2009-06-11 2010-12-22 瑞萨电子株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20050133933A1 (en) 2005-06-23
EP1704594A4 (en) 2010-05-12
TWI265582B (en) 2006-11-01
KR20060130107A (ko) 2006-12-18
WO2005059997A1 (en) 2005-06-30
TW200525670A (en) 2005-08-01
EP1704594A1 (en) 2006-09-27
JP2007515068A (ja) 2007-06-07

Similar Documents

Publication Publication Date Title
US11270990B2 (en) Contoured package-on-package joint
CN1930682A (zh) 用于晶片级芯片尺寸封装的各种结构/高度的凸块
CN1162901C (zh) 半导体装置的制造方法
CN1819133A (zh) 半导体装置的制造方法以及电连接部的处理方法
CN1236489C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1812081A (zh) 半导体装置及其安装体
US6750549B1 (en) Variable pad diameter on the land side for improving the co-planarity of ball grid array packages
CN1516898A (zh) 半导体装置及其制造方法
TW200917380A (en) Semiconductor device and method of manufacturing the same
CN1421019A (zh) Cof组件的制造方法
CN1914720A (zh) 具有接触支撑层的半导体封装以及制造该封装的方法
CN1301543C (zh) 半导体晶片、半导体装置及其制造方法、电路基板及电子机器
CN1521804A (zh) 半导体装置及其制造方法、半导体晶片、电路基板及电子机器
CN1701649A (zh) 焊料供给方法
US10269588B2 (en) Integrated circuit underfill scheme
CN1301542C (zh) 半导体晶片、半导体装置及其制造方法、电路基板及电子机器
CN1531068A (zh) 电子装置及其制造方法
JP2007059638A (ja) 半導体装置およびその製造方法
CN1330398A (zh) 管芯级封装及其制造方法
CN1315187C (zh) 形成晶片级别芯片规模封装的方法及由此形成的封装
CN1139983C (zh) 集成电路封装基板上的倒装芯片焊垫
CN1267086A (zh) 电子封装方法
US20100015762A1 (en) Solder Interconnect
CN1871702A (zh) 用于形成互连结构的焊膏以及由焊膏形成的互连结构
JP2011134750A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20070314