CN1330398A - 管芯级封装及其制造方法 - Google Patents

管芯级封装及其制造方法 Download PDF

Info

Publication number
CN1330398A
CN1330398A CN01121013A CN01121013A CN1330398A CN 1330398 A CN1330398 A CN 1330398A CN 01121013 A CN01121013 A CN 01121013A CN 01121013 A CN01121013 A CN 01121013A CN 1330398 A CN1330398 A CN 1330398A
Authority
CN
China
Prior art keywords
solder ball
electronic device
circuit board
convex surface
weight ratios
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01121013A
Other languages
English (en)
Inventor
H·M·达拉
G·J·高登兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1330398A publication Critical patent/CN1330398A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明一般涉及高性能电互连结构及其方法。更具体说,本发明涉及集成电路芯片封装,尤其涉及通过提供焊料互连的半导体晶片的进一步加工处理、测试、划片和老化,得到多个确优管芯,利用与工业标准球栅阵列和表面安装技术兼容的方法,将它们直接固定于电路板上,同时保持电路板的再加工能力,从而避免第一级封装。

Description

管芯级封装及其制造方法
本发明一般涉及高性能电互连结构及其制造方法。具体说，本发明涉及集成电路芯片封装，尤其涉及通过提供焊料互连的半导体晶片的进一步加工处理、测试、划片和老化，得到多个确优管芯，利用与工业标准球栅阵列和表面安装技术兼容的技术，将它们直接固定于电路板上，同时保持电路板的再加工能力，从而避免第一级封装。
例如半导体芯片等电子器件一般安装于通常称为半导体芯片载体的第一电路化基板上。这种组件可以含有一个或多个电子器件，称为组件、多芯片组件(MCM)或第一级电子封装。然后，这些组件安装于称为印刷电路板上的第二电路化基板上。然而，该组件还已知为插件板、母板或第二级电子封装。根据功能的复杂性，计算机能够实现两级或三级封装体系。从成本角度出发，用于第二和第三级电子封装的基板一般由有机材料构成。
随着微处理器、微控制器、高密度存储芯片等的出现，单个这样的器件也可以实现相当复杂的电子功能，代替第一级封装或MCM上的大量器件。这种单芯片组件的封装率为约70％，封装率定义为硅管芯面积除以第一级封装的面积。手持式电子装置的不断发展，需要更薄、更轻和更高效的封装。为满足这些要求，在市场上产生了更高封装率芯片级封装(CSP)的压力。多数CSP中，利用引线键合法将管芯固定于电路化柔性膜上，管芯和柔性膜借助于弹性层隔离，称作细间距球栅阵列(FBGA)、微球栅阵列(μ-BGA)、小球栅阵列(mBGA)等的接触突点阵列固定于电路化柔性体的背面上，提供用于第二级固定的装置。这些CSPs具有提高到85％的封装效率，即便是昂贵的，并且具有与引线键合有关的电感，也可以使CSPs适应提高的要求。一般认为具有100％封装率的封装(即，封装尺寸等于管芯尺寸)最符合要求，然而，该行业无法克服裸芯片封装的缺点。这些缺点有：(a)缺乏不利用底部填料(包封)的可靠互连，(b)组件与常规表面安装技术(SMT)不兼容，(c)提供确优芯片(KGD)的测试和老化困难，因此，需要将IC管芯直接固定于第二级封装上的实际方法。为作出判断，可以检测目前用于第一和第二级封装的有效方法。
目前，存在三种已知用于第一级封装的芯片结合方法。这三种方法在Tummala和Rymascwesky的“Handbook of E1ectronic Packages(电子封装手册)”中都有记载，这里引入该公开作参考。
简言之，第一种方法是引线键合法，芯片可以物理地直接引线固定于第二级封装板上。然而，关于这种应用而言，由于所用金属丝的电感，尤其是1GHz以上的RF应用，性能严重受损。另外，引线键合与SMT技术不兼容。此外，利用引线键合直接固定于板上的芯片无法再加工。然而，如上所述，由于第一级封装的减少的形成因素，芯片级封装采用了引线键合技术，并且变得更普遍。
第二种最常用的方法是TAB(载带自动键合)。许多CSP采用了TAB技术，它们具有与上面已讨论过的引线键合技术相同或类似的缺点。
第一经级封装第三种最普通的结合方法是C4(控制熔塌芯片连接)结合法。已转让给International Business MachinesCorporation，Armink，New York的美国专利5634268(Dalal等人)和5796591(Dalal等人)教导了一种通过C4/锡帽技术结合芯片与有机中间体的方法，所说中间体然后利用球栅阵列(BGA)固定于插件板上，这种类型的封装称作直接芯片安装组件(DCAM)，属于倒装芯片封装(FCIP)一般分类，这里引入这些文献作参考。如果IC芯片利用C4型小焊料球直接固定于插件板上或第二极封装上，则被称为倒装芯片安装(FCA)，属于电路板上的倒装芯片(FCOB)类。芯片和插件板间的环氧型底层填料主要用于缩短芯片焊料球的疲劳寿命，然而，这种环氧底层填料的应用使得插件板无法再加工。
现有利用第二级互连的焊料球的三类一级封装，PbGA(塑料球栅阵列)80，DCAM(直接芯片安装组件)70和CSP(芯片级封装)60，图1中示出了这些封装以及本发明的管芯极封装(DLP)50。可以从图1清楚地看到，印刷电路板或插件板或叠片10具有利用不同互连方式固定于其上的芯片或器件晶片20。
第一级芯片结合中其应用的焊料球的材料和几体形状规格都与第二级安装极不相同。第一，对于管芯尺寸接近第一级封装尺寸的情况来说，第二级焊料球安装在有机叠片间，热失配造成的应力远小于安装于硅管芯和有机叠片间的第一级焊料球上的热失配应力。第二，C4为其最佳例子的芯片焊料球中锡含量必须非常低，主要有三个理由：a)使熔点在约300℃以上，以防止热迁移引起焊料球中的有害空洞，因此产生可靠性问题；b)减少锡与所需要的BLM中的铜或镍的反应，以便在多次回流中保持机械完整性；c)改善热疲劳寿命。另外，第一级安装的焊料球，C4，一般直径为0.075-0.15mm，它们由高铅焊料(锡小于5％)构成，除需要底层填料外，在有机叠片上结合时，还需要用锡帽。用于第二级PbGA或DCAM安装的焊料球，BGA主要由共晶焊料构成，球直径一般为0.8-1.5mm。CSP技术的焊料球，FBGA，μ-BGA，mBGA等，直径一般为0.4-0.8mm，它们或者由硬金属突点构成或由共晶焊料构成。一般采用球设置技术形成这些球。由于球设置设备的发展，近年来，CSP线路图会使球尺寸减小到0.3mm。
除了与低于约0.8mm的球设置有关的设备问题外，比BGA球更小的μ-BGA球还会缩短热疲劳寿命。器件操作的开/关循环期间，焊料结合点会经受应力循环。应力的大小直接与基板材料的热膨胀系数差、器件操作的“开”和“关”循环间的温度差(进而取决于芯片功率和冷却效率)、离中性点(DNP)的最远距离成正比，该应力与球结合点的直径及结合点的高度成反比。由于与硅和陶瓷基板间的TCE差相比，硅与有机叠片间存在很大的TCE差的缘故，在硅芯片直接安装于有机叠片上时，热疲劳问题更严重。为了加强结合，采用了硬金属突点。然而，硬金属会管芯钝化产生高应力，造成很差的可靠性。如上所述，这种方案具有低于100％的封装效率。另外，这些方案由于梁式引线或引线键合的高电感而存在高频性能损失，由于弹性体和包封，存在介电损失。
美国专利5492266(Hoebener等人)公开了一种在母板上的细间距接触上淀积焊料的焊膏丝网印刷法，芯片的高熔点C4球将与所说焊料结合，该专利已转让给International Business MachinesCorporation，Armink，New York，这里引入该文献作参考。
本发明是一种提供互连的新颖方法和结构，可以以低成本和100％的封装效率制造高性能封装。
因此，本发明的一个目的是提供一种方法和结构，该方法和结构将提供一种电互连，能够以最小可能体积，制造低成本高RF性能封装。
本发明的再一目的是提供一种利用管芯级球栅阵列(DLBGA)，制造硅器件直接安装于插件板或母板上称作管芯级封装(DLP)的可靠组件的方法。
本发明再一目的是利用一种局部熔塌的锡帽盖的高熔点焊料球，连接硅器件芯片与插件板或母板，所说焊料球这里称之为管芯级球栅阵列(DLBGA)，其尺寸大于标准C4球，但小于用于标准球栅阵列(BGA)技术的球，以便DLBGA的焊料结合可靠性等于或好于BGA的可靠性。
本发明再一目的是利用锡帽盖的高熔点DLBGA焊料球，连接硅器件芯片与插件板或母板。
本发明还一目的是提供利用C4技术、焊料丝网印刷、焊料球设置或焊料球传递工艺，单独或组合式直接连接半导体器件与插件板或母板的方法，由此，可以形成具有与半导体器件上的C4型BLM接触的高熔点焊料的高可靠性焊料结合点(DLBGA)，其尺寸大于标准C4球，但远小于标准球栅阵列(BGA)技术中所用的球。
本发明又一目的是提供一种不用环氧基底部填料(包封)的器件管芯与有机基板间的可靠焊料结合。
本发明还有一目的是提供一种将硅器件直接结合于插件板或母板上的可现场替换的组件。
本发明又一目的是提供一种带有与标准测试插座兼容的可直接安装互连的器件芯片，因此，该器件芯片可单独测试或老化，以提供KGD。
本发明再一目的是提供一种可利用现有工业标准设备，以高成品率制造的可直接安装焊料互连。
本发明又一目的是定义焊料互连结构。
本发明再一目的是提供一种选择焊料互连的尺寸、体积和结构的方法。
因此，一方面，本发明包括一种结合电子器件与电路板的方法，包括以下步骤：
(a)在所说电子器件上形成BLM，使所说BLM通过至少一个通孔柱电连接到所说电子器件的内部电路，
(b)在所说BLM的至少一部分上形成凸面金属焊盘，
(c)在所说电路板上形成焊料球，使所说焊料球通过至少一个接触焊盘与所说电路板的内部电路电连接，
(d)结合所说焊料球与所说凸面焊盘，在所说焊料球和所说凸面焊盘间的边界处形成合金，从而结合所说电子器件与所说电路板。
另一方面，本发明包括一种结合电子器件与电路板的方法，包括以下步骤：
(a)在所说电子器件上形成BLM，使所说BLM通过至少一个通孔柱电连接到所说电子器件的内部电路，
(b)在所说BLM的至少一部分上形成焊料球，并回流所说焊料球，
(c)在所说电路板上形成接触焊盘，使所说接触焊盘与所说电路板的内部电路电连接，
(d)在所说接触焊盘的至少一部分上形成金属化帽，
(e)结合所说焊料球与所说金属化帽，以使在所说焊料球和所说金属化帽间的边界处形成合金，从而结合所说电子器件与所说电路板。
再一方面，本发明包括一种结合电子器件与电路板的方法，包括以下步骤：
(a)在所说电子器件上形成BLM，使所说BLM通过至少一个通孔柱电连接到所说电子器件的内部电路，
(b)在所说BLM的至少一部分上形成凸面金属焊盘，
(c)在所说凸面金属焊盘的至少一部分上形成金属帽，
(d)在所说电路板上形成接触焊盘，使所说接触焊盘与所说电路板的内部电路电连接，
(e)在所说接触焊盘的至少一部分上形成金属化帽，
(f)在所说金属化帽的至少一部分上形成焊盘球，回流所说焊料球，
(g)结合所说焊料球与所说凸面金属焊盘，以便在所说焊料球和所说凸面金属焊盘和所说金属帽间的边界处形成第一合金，在所说焊球和所说金属化帽间的边界处形成第二合金，从而结合所说电子器件与所说电路板。
又一方面，本发明包括一种具有凸面金属帽/焊盘的电子器件。
再一方面，本发明包括一种结合电子器件与电路板的方法，包括以下步骤：
(a)在所说电子器件上形成BLM，使所说BLM通过至少一个通孔柱电连接到所说电子器件的内部电路，
(b)在所说BLM的至少一部分上形成焊料球，并回流所说焊料球，
(c)在所说焊料球的至少一部分上形成金属化帽，
(d)在所说电路板上形成接触焊盘，使所说接触焊盘与所说电路板的内部电路电连接，
(e)结合带有所说金属化帽的所说焊料球与所说接触焊盘，以便在所说焊料球和所说接触焊盘间的边界处形成合金，从而结合所说电子器件与所说电路板。
相信是新颖的且为本发明的基本特征的本发明的特征具体记载于所附权利要求书中。附图只是为了展示，并未按比例画。另外，图中类似的数字表示类似的结构。然而，参考以下结合附图的详细介绍，可以很好地理解本发明自身及其结构和操作方法。
图1示出了具有PbGA、DCAM、CSP和DLP封装的印刷电路板(卡)。
图2A和2B是本发明一个实施例的剖面图。
图3A和3B是本发明另一实施例的剖面图。
图4A和4B是本发明再一实施例的剖面图。
图2A和2B示出了本发明实施例的剖面图，其中芯片或器件晶片20至少具有一个与最后一级芯片导体线21连接的通孔柱24，还带有钝化层22，并且已被加工成具有限制球形的金属(BLM)26。在该BLM26上，形成有凸面金属焊盘23。然而，应理解，芯片互连导线21、通孔或通孔柱24、芯片最终钝化层22和BLM 26在典型半导体集成电路(IC)晶片处理过程中形成。
凸面焊盘23较好是高熔点焊料焊盘23。形成这种凸面焊盘23的方式有许多。一种方式是通过金属掩模，在BLM 26上汽相淀积至少一层例如焊料23等金属层23，然后，回流之，形成凸面金属焊盘23。焊料焊盘23较好是例如97Pb/3Sn料焊盘等高熔点焊料焊盘。焊料焊盘23也可以是已形成且然后回流形成凸面形状的低熔点或共晶焊料合金焊盘23。
在至少具有一个例如铜焊盘14的接触焊盘的印刷电路板或插件板或叠片10上，形成料球15。插件板10可任意地具有掩模或钝化层12，用于形成焊盘14。焊料球15较好是已形成且然后回流形成球形的低熔点或共晶焊料合金球15。
正如图2B所更清楚地展示的，芯片20和电路板10在热环境中彼此靠近，允许两个接点即凸面焊盘23和焊料球15局部回流结合芯片20与电路10。该结合工艺期间，凸面焊盘23与焊料球15的上部相互作用，部分凸面焊盘28和部分焊料球25形成原位合金27。该原位合金27具有介于例如高铅凸面焊盘23等焊盘23的组分和例如共晶焊料球15等焊料球15的组分之间的组分。
图3A和3B是本发明另一实施例的剖面图。至少具有一个通孔柱24并具有钝化层22的该器件晶片或芯片20已加工成具有限制球形的金属(BLM)26。在该BLM 26上，形成有例如焊料球35等金属35。
焊料球35较好是例如97Pb/3Sn焊料球35等高熔点焊料球或焊料球35。焊料球35也可以是已形成且然后回流形成球形的低熔点或共晶焊料合金球35。
形成这种焊料球35的方式有许多。一种方式是在BLM 26上至少丝网印刷一层金属35例如焊料35，然后回流丝网印刷的焊料，形成焊料球35。另一种方式是利用例如用于C4工艺的蒸发法，通过金属掩模淀积97Pb/3Sn焊料。由于球的几何形状，尤其是球的高度，远大于C4球，金属掩模较厚，一般介于约6密耳到约12密耳之间。然而，根据已转让给International Business Machines Corporation，Armonk，New York的美国专利5922496(Dalal等人)的教导，掩模中的孔可以通过腐蚀掩模金属形成，从而使刀缘处于孔壁内，这里引入该文献作参考。应理解，如果需要得到更厚的厚度，则需要改进标准C4蒸发工艺，以便包括多于一个蒸发循环。
再一种方式将采用球传递技术，例如已转让给InternationalBusiness Machines Corporation，Armonk，New York的美国专并5244143(Ference等人)和5775569(Berger等人)中公开的注模焊料(IMS)，该技术中，焊膏丝网印刷在具有腐蚀成半球形凹腔的模具上，晶片排列在该模具上，并从模具腔将焊料球回流到晶片结构上，这里引入这些文献作参考。
还有一种方式是采用球设置技术。将给定组分和直径的焊料球机械设置在BLM 26上，然后回流。
如先前讨论的，在至少具有一个钝化层12的印刷电路板或插件板或叠片10上，形成至少一个接触焊盘14，例如铜焊盘14。然后，处理插件板10，在焊盘14上至少涂敷一层金属36，从图3A中可以更清楚地看到。金属36较好是或者通过丝网印刷膏或电镀淀积的共晶焊料。
如图3B中更清楚地展示的，在热环境中使芯片20和电路板10彼此靠近，使它们结合。该结合工艺期间，焊料球35与电路焊盘14上的金属36的上部相互作用，形成不完整的焊料球38和共晶焊料部分37。
所属领域的技术人员应理解，如已转让给InternationalBusiness Machines Corporation，Armonk，New York的美国专利5634268(Dalal等人)中教导的，可以选择不用金属36涂敷铜焊盘14，但在高熔点焊料球35上提供低熔点金属帽，例如锡，这里引入上述文献作参考。
图4A和4B是本发明再一实施例的剖面图，其中加工至少具有一个通孔柱24、还具有钝化层22的芯片或器件晶片20，使之具有限制球形的金属(BLM)26。在该BLM 26上，形成有凸面金属焊盘23。
凸面焊盘23较好是高熔点焊料焊盘或凸面焊料突点23。形成这种凸面金属焊盘23有许多方式，较好的方式是利用C4技术的蒸发法，通过金属掩模，淀积高熔点焊料。另一种方式是在BLM 26上丝网印刷至少一层金属，例如焊料，然后回流之，形成凸面金属焊盘23。再一种方式是通过掩模蒸发高熔点焊料合金。
在凸面焊盘23上，至少形成一个金属帽43。金属帽43较好是锡帽43，或低熔点金属帽43。形成金属帽43的方式有许多。较好的方式是利用蒸发法，通过金属掩模淀积锡。另一种方式是在凸面焊盘23上丝网印刷至少一层金属43，例如锡43。
如先前讨论的，在至少具有一个钝化层12的印刷电路板或插件板或叠片10上，形成至少一个接触焊盘14，例如铜焊盘14。然后，处理插件板10，在焊盘14上至少涂敷一层金属36，从图4A中可以更清楚地看到。金属36较好是丝网印刷的共晶焊膏。然后在金属层36上形成焊料球45。具有希望直径的球形焊料合金组分45设置在丝网印刷的膏36上。焊料球45较好是高熔点焊料。
如图4B中更清楚地展示的，在热环境中使芯片20和电路板10彼此靠近，使它们结合。该结合工艺期间，锡帽43同时与凸面焊盘23的上部和高熔点球45的上表面相互作用。此时，共晶焊膏36与焊料球45反应。如先前所讨论和图4B所清楚地展示的，结合工艺期间，焊料球45与锡帽43的上部相互作用，形成不完整的焊料球46和共晶焊料部分47及不完整的凸面焊盘28。
另外，多数焊料结合采用高熔点焊料球，并且采用基于断裂力学原理的几何形状，可以使焊料结合产生与PbGA同样的疲劳强度，因此不需要环氧基包封加强疲劳强度。除节约包封成本外，本发明使所固定器件具有充分的可再加工性。焊料球尺寸大到足以进行测试或老化。类似地，还可以为管芯级封装(DLP)制造采用插座的器件，例如确优管芯。
实例
下面的实例意在进一步展示本发明，并不想以任何方式限制本发明的范围。
例1
图2A和2B的器件晶片20配有高熔点凸面焊料焊盘23，它具有选择的直径，但厚度仅为约2-约5密耳。这种小厚度使得蒸发工艺更简单。另外，除通过掩模蒸发外，也可以采用类似于IMS的焊料传递法、丝网印刷和移画印花法、或蒸发法在器件晶片20上制造为约2-约5密耳的较小高度高熔点焊料焊盘23。
然后，首先，丝网印刷其它各种SMT封装用的焊膏；对准并设置其它各种SMT元件，然后在涂有有机保护膜或热气焊料(HASL)的铜结构上，设置与用于器件的上的焊料球相同直径的球形焊料球15，从而制备插件板或电路板叠片10，以接收这些器件20。然后，在约210℃至约240℃的标准SMT回流温度下，回流具有所设置的焊料球15和其它各种SMT元件的组件的电路板10，如图2A所示。然后，利用非净化焊剂(a no clean flux)，在这些点上排列并设置具有高熔点焊料焊盘23的器件20，并在约210℃-约240℃的标准SMT回流温度下回流，如图2B所示。应理解，这里为了工艺方便和使蒸发工艺容易进行，使晶片20上的焊料焊盘23具有小高度。另外，现场形成的合金27可具有约10％-63％间的锡含量的组分。
例2
在图3A和3B所示的实施例中，利用先前讨论的任何方法，例如蒸发、电镀、焊膏丝网印刷、IMS、球设置、移画印花法等，在器件晶片20上提供没有锡帽的高熔点焊料球35。以约350℃回流了这些焊料球35后，对器件进行电测试，然后是晶片划片。
然后，通过在电路板10的铜结构14上，丝网印刷共晶焊膏36，制备用于标准SMT安装的插件板或电路板10。如果存在的话，在该步骤用丝网印刷的焊膏涂敷其它任何SMT点。还应注意，叠片10上和芯片点下的铜结构14接收共晶焊膏。在叠片上排列并设置具有高熔点焊料球35的芯片20，然后是图3B所示的标准SMT回流工艺。所属领域的技术人员应理解，插件板或电路板10上的铜结构14上的共晶焊料37也可以通过在铜结构14上蒸发形成于叠片10上。还应理解，有利的是在芯片20上的高熔点焊料球35上形成锡帽，可以在铜结构14上采用粘贴或电镀方式选择提供共晶焊料36。
例3
如图4A和4B所示，用锡帽掩模再掩蔽具有小高度的高熔点凸面焊盘突点23的例1的晶片，通过蒸发，淀积约1-约2密耳厚的锡43。
然后，通过丝网印刷用于SMT封装结合的焊膏36，制备插件板或电路板叠片10，以接收这些器件。这里，接收本发明的器件的铜结构14必须用共晶焊膏14丝网印刷。然后，设置其它所有SMT器件，然后，在对应于器件芯片20的焊料球足迹的叠片的铜结构14上，设置与器件所用焊料球直径相同的高熔点焊料球45。然后，在约210℃-约240℃间的标准SMT回流温度下，回流该组件。然后，利用非净化焊剂，在这些点上排列并设置具有高熔点凸面焊料焊盘23且具有低熔点金属帽43的器件20，并在约210℃-约240℃间的标准SMT回流温度下，进行回流，如图4B所示。
尽管以上结合特定优选实施例具体介绍了本发明，但显然，在上述介绍的教导下，许多替代、改进和变化对于所属领域的技术人员来说是很明显的。因此，使所附权利要求书包括落在本发明范围和精神内的所有替代、改进和变化。

Claims (55)

1.结合电子器件与电路板的方法，包括以下步骤：
(a)在所说电子器件上形成BLM，使所说BLM通过至少一个通孔柱与所说电子器件的内部电路电连接，
(b)在所说BLM的至少一部分上形成凸面金属焊盘，
(c)在所说电路板上形成焊料球，使所说焊料球通过至少一个接触焊盘与所说电路板的内部电路电连接，
(d)结合所说焊料球与所说凸面焊盘，以便在所说焊料球和所说凸面焊盘间的边界处形成合金，从而结合所说电子器件与所说电路板。
2.根据权利要求1的方法，其中所说凸面金属焊盘通过丝网印刷法形成，然后部分回流形成凸面形状。
3.根据权利要求1的方法，其中所说凸面金属焊盘的最大厚度为约0.020mm至约0.10mm之间。
4.根据权利要求1的方法，其中所说凸面金属焊盘含约63至约97重量比的铅，其余重量比为锡。
5.根据权利要求1的方法，其中所说凸面金属焊盘含约1至约10重量比的铅，其余重量比为锡。
6.根据权利要求1的方法，其中所说BLM的直径为约0.15mm至约0.65mm。
7.根据权利要求1的方法，其中所说电子器件选自由器件晶片、芯片、电容器和电阻器构成的组中。
8.根据权利要求1的方法，其中所说电路板选自环氧的刚性叠片、特氟隆、玻璃或聚酰亚胺柔性基板构成的组中。
9.根据权利要求1的方法，其中所说焊料球的基本直径为约0.15mm至约0.65mm。
10.根据权利要求1的方法，其中所说焊料球的体积为约0.001mm3至约1.0mm3。
11.根据权利要求1的方法，其中所说焊料球含约63至约97重量比的铅，其余重量比为锡。
12.根据权利要求1的方法，其中所说焊料球含约1至约10重量比的铅，其余重量比为锡。
13.根据权利要求1的方法，其中通过利用蒸发或电镀淀积技术，通过至少一个金属掩模或有机模板，淀积金属或合金形成所说凸面金属焊盘。
14.根据权利要求1的方法，其中利用球设置法或焊膏丝网印刷法在电路板上形成所说焊料球。
15.根据权利要求1的方法，其中通过球传递法、注模法或移画印花法将所说焊料球固定于所说电路板上。
16.根据权利要求1的方法，其中所说焊料球或所说凸面金属焊盘选自由铅、锡、铋、金、铟、银、镉和它们的合金构成的组中。
17.结合电子器件与电路板的方法，包括以下步骤：
(a)在所说电子器件上形成BLM，使所说BLM通过至少一个通孔柱与所说电子器件的内部电路电连接，
(b)在所说BLM的至少一部分上形成焊料球，并回流所说焊料球，
(c)在所说电路板上形成接触焊盘，使所说接触焊盘与所说电路板的内部电路电连接，
(d)在所说接触焊盘的至少一部分上形成金属化帽，
(e)结合所说焊料球与所说金属化帽，以便在所说焊料球和所说金属化帽间的边界处形成合金，从而结合所说电子器件与所说电路板。
18.根据权利要求17的方法，其中所说金属化帽通过丝网印刷法或蒸发法形成。
19.根据权利要求17的方法，其中所说金属化帽的最大厚度为约0.020mm至约0.08mm。
20.根据权利要求17的方法，其中所说金属化帽含约37重量比的铅，约63重量比的锡。
21.根据权利要求17的方法，其中所说电子器件选自由器件晶片、芯片、电容器和电阻器构成的组中。
22.根据权利要求17的方法，其中所说电路板选自环氧的刚性叠片、特氟隆、玻璃或聚酰亚胺柔性基板构成的组中。
23.根据权利要求17的方法，其中所说焊料球的基本直径为约0.15mm至约0.65mm。
24.根据权利要求17的方法，其中所说焊料球的体积为约0.001mm3至约1.0mm3。
25.根据权利要求17的方法，其中所说焊料球含约97重量比的铅，约1-约3重量比的锡。
26.根据权利要求17的方法，其中所说焊料球含约37％至约97％的铅。
27.根据权利要求17的方法，其中通过利用蒸发或电镀淀积技术，通过至少一个金属掩模或模板，淀积金属或合金形成所说焊料球。
28.根据权利要求17的方法，其中利用球设置法或焊膏丝网印刷法在所说器件上形成所说焊料球。
29.根据权利要求17的方法，其中通过球传递法、注模法或移画印花法将所说焊料球固定于所说器件上。
30.根据权利要求17的方法，其中所说焊料球或所说金属化帽选自由铅、锡、铋、金、铟、银、镉和它们的合金构成的组中。
31.结合电子器件与电路板的方法，包括以下步骤：
(a)在所说电子器件上形成BLM，使所说BLM通过至少一个通孔柱与所说电子器件的内部电路电连接，
(b)在所说BLM的至少一部分上形成凸面金属焊盘，
(c)在所说凸面金属焊盘的至少一部分上形成金属帽，
(d)在所说电路板上形成接触焊盘，使所说接触焊盘与所说电路板的内部电路电连接，
(c)在所说接触焊盘的至少一部分上形成金属化帽，
(f)在所说金属化帽的至少一部分上形成焊料球，并回流所说焊流球，
(g)结合所说焊料球与所说凸面金属焊盘，以便在所说焊料球和所说凸面金属焊盘及所说金属帽间的边界形成第一合金，在所说焊料球和所说金属化帽间的边界处形成第二合金，从而结合所说电子器件与所说电路板。
32.根据权利要求31的方法，其中所说凸面金属焊盘通过丝网印刷法形成，然后部分回流形成凸面形状。
33.根据权利要求31的方法，其中通过金属掩模或有机模板，利用蒸发或电镀淀积金属，形成凸面形状，从而形成所说凸面金属焊盘。
34.根据权利要求31的方法，其中所说凸面金属焊盘的最大厚度为约0.020至约0.10mm。
35.根据权利要求31的方法，其中所说凸面金属焊盘含约93-约97重量比的铅，其余重量比为锡。
36.根据权利要求31的方法，其中金属化帽由丝网印刷法形成。
37.根据权利要求31的方法，其中通过金属掩模或模板，利用蒸发或电镀技术，淀积金属形成所说金属化帽。
38.根据权利要求31的方法，其中所说金属化帽的最大厚度为约0.020至约0.10mm。
39.根据权利要求31的方法，其中所说金属化帽含约37重量比的铅，约63重量比的锡。
40.根据权利要求31的方法，其中所说电子器件选自由器件晶片、芯片、电容器或电阻器构成的组中。
41.根据权利要求31的方法，其中所说电路板选自环氧的刚性叠片、特氟隆、玻璃或聚酰亚胺柔性基板构成的组中。
42.根据权利要求31的方法，其中所说焊料球的基本直径为约0.15mm至约0.65mm。
43.根据权利要求31的方法，其中所说BLM的直径为约0.15mm至约0.65mm。
44.根据权利要求31的方法，其中所说焊料球的体积为约0.001mm3至约1.0mm3。
45.根据权利要求31的方法，其中所说焊料球含约97重量比的铅，约1-约3重量比的锡。
46.根据权利要求31的方法，其中利用球设置法或焊膏丝网印刷法在电路板上形成所说焊料球。
47.根据权利要求31的方法，其中所说焊料球或所说金属化帽选自由铅、锡、铋、金、铟、银、镉和它们的合金构成的组中。
48.一种具有凸面金属焊盘的电子器件。
49.根据权利要求48的电子器件，其中所说凸面金属焊盘的最大厚度为约0.02mm至约0.10mm。
50.根据权利要求48的电子器件，其中一部分所说凸面金属焊盘含约97的铅，约1-约3重量比的锡。
51.根据权利要求48的电子器件，其中所说凸面金属化焊盘具有第二金属构成的帽。
52.根据权利要求51的电子器件，其中所说第二金属帽的最大厚度为约0.020mm至约0.10mm。
53.根据权利要求51的电子器件，其中所说第二金属帽含约97的铅，约1-约3重量比的锡。
54.根据权利要求51的电子器件，其中所说第二金属是锡或其合金。
55.结合电子器件与电路板的方法，包括以下步骤：
(a)在所说电子器件上形成BLM，使所说BLM通过至少一个通孔柱与所说电子器件的内部电路电连接，
(b)在所说BLM的至少一部分上形成焊料球，并回流所说焊料球，
(c)在所说焊料球的至少一部分上形成金属化帽，
(d)在所说电路板上形成接触焊盘，使所说接触焊盘与所说电路板的内部电路电连接，
(e)结合带有所说金属化帽的所说焊料球与所说接触焊盘，以便在所说焊料球和所说接触焊盘间的边界处形成合金，从而结合所说电子器件与所说电路板。
CN01121013A 2000-06-16 2001-06-14 管芯级封装及其制造方法 Pending CN1330398A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US59675400A 2000-06-16 2000-06-16
US09/596,754 2000-06-16

Publications (1)

Publication Number Publication Date
CN1330398A true CN1330398A (zh) 2002-01-09

Family

ID=24388556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01121013A Pending CN1330398A (zh) 2000-06-16 2001-06-14 管芯级封装及其制造方法

Country Status (2)

Country Link
CN (1) CN1330398A (zh)
HK (1) HK1041981A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100468713C (zh) * 2006-05-15 2009-03-11 中芯国际集成电路制造(上海)有限公司 半导体晶片焊料凸块结构及其制造方法
CN100513037C (zh) * 2004-12-05 2009-07-15 国际商业机器公司 改进的焊料互连结构和使用注入模制焊料的方法
CN103123916A (zh) * 2011-10-05 2013-05-29 富士通株式会社 半导体器件、电子器件以及半导体器件制造方法
CN103543365A (zh) * 2012-07-10 2014-01-29 中芯国际集成电路制造(上海)有限公司 互连结构最小间距的测试结构及测试方法
CN106648199A (zh) * 2015-10-29 2017-05-10 辛纳普蒂克斯公司 用于生成可靠电连接的系统和方法
CN108022887A (zh) * 2016-11-01 2018-05-11 深圳市中兴微电子技术有限公司 一种柔性封装结构及其制备方法、可穿戴设备
CN108808440A (zh) * 2018-06-11 2018-11-13 湖北航星光电科技股份有限公司 一种eml器件封装中芯片与基板电互连的结构及制法
CN109165431A (zh) * 2012-04-12 2019-01-08 台湾积体电路制造股份有限公司 迹线上凸块结构的迹线布局方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100513037C (zh) * 2004-12-05 2009-07-15 国际商业机器公司 改进的焊料互连结构和使用注入模制焊料的方法
CN100468713C (zh) * 2006-05-15 2009-03-11 中芯国际集成电路制造(上海)有限公司 半导体晶片焊料凸块结构及其制造方法
CN103123916A (zh) * 2011-10-05 2013-05-29 富士通株式会社 半导体器件、电子器件以及半导体器件制造方法
CN103123916B (zh) * 2011-10-05 2015-08-19 富士通株式会社 半导体器件、电子器件以及半导体器件制造方法
CN109165431A (zh) * 2012-04-12 2019-01-08 台湾积体电路制造股份有限公司 迹线上凸块结构的迹线布局方法
CN103543365A (zh) * 2012-07-10 2014-01-29 中芯国际集成电路制造(上海)有限公司 互连结构最小间距的测试结构及测试方法
CN103543365B (zh) * 2012-07-10 2015-12-16 中芯国际集成电路制造(上海)有限公司 互连结构最小间距的测试结构及测试方法
CN106648199A (zh) * 2015-10-29 2017-05-10 辛纳普蒂克斯公司 用于生成可靠电连接的系统和方法
CN106648199B (zh) * 2015-10-29 2021-10-08 辛纳普蒂克斯公司 用于生成可靠电连接的系统和方法
WO2018082275A1 (zh) * 2016-11-01 2018-05-11 深圳市中兴微电子技术有限公司 一种柔性封装结构及其制备方法、可穿戴设备
CN108022887A (zh) * 2016-11-01 2018-05-11 深圳市中兴微电子技术有限公司 一种柔性封装结构及其制备方法、可穿戴设备
CN108022887B (zh) * 2016-11-01 2019-10-18 深圳市中兴微电子技术有限公司 一种柔性封装结构及其制备方法、可穿戴设备
CN108808440A (zh) * 2018-06-11 2018-11-13 湖北航星光电科技股份有限公司 一种eml器件封装中芯片与基板电互连的结构及制法

Also Published As

Publication number Publication date
HK1041981A1 (zh) 2002-07-26

Similar Documents

Publication Publication Date Title
CN1159956C (zh) 装有芯片封装的电路基板的端电极及其制造方法
US8188585B2 (en) Electronic device and method for producing a device
US7452747B2 (en) Semiconductor package with contact support layer and method to produce the package
US10236276B2 (en) Semiconductor device including vertically integrated groups of semiconductor packages
US20070254406A1 (en) Method for manufacturing stacked package structure
CN1757109A (zh) 具有外部连接器侧管芯的热增强电子倒装芯片封装和方法
US20120280404A1 (en) Stack packages having fastening element and halogen-free inter-package connector
CN101047154A (zh) 半导体装置及其形成方法
CN1700458A (zh) 具有第一和第二导电凸点的半导体封装及其制造方法
CN101060087A (zh) 电极及其制造方法,以及具有该电极的半导体器件
CN1835229A (zh) 半导体器件和制造半导体器件的方法
CN1181619A (zh) 采用焊料上加金属帽的芯片在柔性电路载体上实现倒装片连接
US9218999B2 (en) Packaging process tools and packaging methods for semiconductor devices
CN1832154A (zh) 散热器及使用该散热器的封装体
CN1155067C (zh) 半导体器件的生产方法
CN1453868A (zh) 多芯片封装体及其制造方法
CN1956158A (zh) 焊料凸块的制造方法、中间结构
CN1357911A (zh) 用于球栅阵列封装的薄膜组合上的倒装芯片
CN1330398A (zh) 管芯级封装及其制造方法
US10224313B2 (en) Interconnect structures with intermetallic palladium joints and associated systems and methods
CN1848413A (zh) 覆晶球格阵列封装构造中具有晶体配向(100)的应变硅晶圆
CN100350581C (zh) 整合打线及倒装封装的芯片结构及工艺
CN1202573C (zh) 半导体元件的封装模组及其制程方法
CN1180473C (zh) 高密度集成电路封装结构及其方法
CN1180475C (zh) 高密度集成电路封装结构及其方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1041981

Country of ref document: HK