CN100468713C - 半导体晶片焊料凸块结构及其制造方法 - Google Patents

半导体晶片焊料凸块结构及其制造方法 Download PDF

Info

Publication number
CN100468713C
CN100468713C CNB200610026560XA CN200610026560A CN100468713C CN 100468713 C CN100468713 C CN 100468713C CN B200610026560X A CNB200610026560X A CN B200610026560XA CN 200610026560 A CN200610026560 A CN 200610026560A CN 100468713 C CN100468713 C CN 100468713C
Authority
CN
China
Prior art keywords
semiconductor wafer
layer
welding material
block structure
projected block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB200610026560XA
Other languages
English (en)
Other versions
CN101075595A (zh
Inventor
王津洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB200610026560XA priority Critical patent/CN100468713C/zh
Publication of CN101075595A publication Critical patent/CN101075595A/zh
Application granted granted Critical
Publication of CN100468713C publication Critical patent/CN100468713C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

本发明提供了一种半导体晶片焊料凸块结构及其制造方法通过在衬底表面形成接合盘和钝化层并平坦化所述接合盘和钝化层的表面，使后续沉积的多层金属层表面平坦，提高了焊料凸块端电极回流后的高度和体积的一致性以及纯度。

Description

半导体晶片焊料凸块结构及其制造方法
技术领域
本发明涉及半导体器件制造技术，特别涉及微电子电路中用于倒装封装(Flip Chip)、圆片级封装(WLP)和其它的前沿封装技术的半导体晶片凸块结构及其制造方法。
背景技术
随着半导体器件制造业的飞速发展，半导体器件已经具有深亚微米结构，半导体集成电路(IC)中包含巨大数量的半导体器件。在这种大规模集成电路中，半导体晶片上的微电子集成电路的制造技术包括前段的器件制造和后段的用于元件之间高性能、高密度互连以实现所需功能的互连结构的制造。半导体晶片上的集成电路通常在晶片的表面和内部器件之间具有用于互连的接合焊盘层。随着芯片尺寸的减小和I/O端数的增加，IC芯片引线尺寸和引线间距变得更小，IC端子接合间距可降低至40微米。传统的引线键合一方面会使芯片封装引线键合变得更加困难，另一方面也会使引线间的电磁干扰(Electro Magnetic Interference简称EMI)变得更大，影响芯片封装的电性能。为了使芯片封装获得更好的电性能并能增加I/O端数，传统的丝焊结构已经被新的封装形式，例如低剖面带式载体封装(Tape Carried Package TCP)、薄膜芯片封装(Chip On Film COF)、板上芯片封装(Chip On Board COB)、焊球格栅矩阵封装(Ball Grid Array BGA)、倒装芯片(Flip Chip Package FCP)封装以及晶片级封装(Wafer Level Package WLP)所替代，以满足高性能的器件封装。
在半导体芯片制造技术中通常使用在金属焊盘表面凸起的焊料凸块作为端电极。互连是通过芯片上呈阵列分布的焊料凸块(solder bump)与基板上的电极对准接合实现的。为了实现IC多层结构芯片层与层之间、内部器件与外部器件之间的互连，焊料凸块通常形成在半导体芯片周围的外部端子或有源区的预定区域阵列中形成的与外部连接的端子上。在这里，除非另有说明，焊料凸块还包括焊料“球”(ball)。器件的可靠性很大程度上取决于每个焊料凸块的结构和材料以及它们的电互连的效力。而焊接质量的好坏和焊料凸块之间间距的缩小在很大程度上取决于焊料凸块或焊料球的高度和体积的一致性。
申请号为200410049093.3的中国专利介绍了一种焊料凸块的形成方法。图1A至图1F为现有焊料凸块形成过程示意图。如图1A所示，首先在具有焊盘104的衬底102上形成一层钝化层106，其只覆盖焊盘104的边缘部分从而使钝化层106和焊盘104的表面形成非平坦的结构。在接下来的工艺步骤中，在焊盘104和钝化层106表面相继淀积一层耐热金属层108(通常为铬Cr或钛Ti)和金属浸润层110(通常为铜Cu)，如图1B所示。然后涂布光刻胶112并图案化光刻胶在与焊盘相应位置形成沟槽114，如图1C所示。接着，如图1D所示，在沟槽114中填充材料为锡(Sn)或银(Ag)的焊料，去除光刻胶112后便形成了如图1E所示的蘑菇形焊接端电极120。之后刻蚀耐热金属层108和金属浸润层110，最后通过端电极回流工艺将端电极熔成如图1F所示的球形端电极120。如前所述，由于钝化层106和焊盘104的表面为非平坦结构，在其上形成的耐热金属层108和浸润层110均为非平坦的，导致端电极120的顶部出现如图1E所示的凹陷现象，凹陷的程度取决于凸块下金属(under bump Metallurgy UBM)材料不平坦的程度。对于现有的焊料凸块来说每个凸块的UBM层的平坦程度是不同的，因此导致端电极120顶部凹陷程度的不同，使端电极焊料的体积存在差异，进而使后续回流工艺后形成的球形端电极120的体积和高度的一致性劣化，限制了焊料凸块间距的进一步缩小。此外，由于端电极材料直接与浸润层接触，浸润层的铜极易扩散到端电极材料锡中形成铜锡合金，影响焊接质量。
发明内容
有鉴于此，本发明的目的在于提供一种半导体晶片焊料凸块结构及其制造方法，采用平坦化表面多层UBM层的设计提高焊料凸块端电极的高度和体积的一致性以及纯度，以解决现有技术的焊料凸块高度和体积一致性差的问题。
为达到上述目的，本发明提供了一种半导体晶片焊料凸块结构，包括:
衬底；在衬底表面形成的接合盘和钝化层；在所述接合表面形成的金属叠层结构；以及在所述金属叠层结构上形成的端电极。
所述接合盘和钝化层的表面为平坦结构。
所述金属叠层结构至少包括一层金属，且覆盖所述钝化层的边缘的距离为至少6um。
所述金属叠层结构包括耐热层、浸润层、附着层和阻挡层。
所述耐热层的材料为铬Cr、钛Ti、钽Ta或钨化钛TiW。
所述耐热层的厚度为500～2000
Figure C200610026560D0008130015QIETU
。
所述浸润层的材料为铜Cu、镍Ni或金Au。
所述浸润层的厚度为2000～6000
Figure C200610026560D0008130015QIETU
。
所述附着层的材料为Cu。
所述附着层的厚度为2-10um。
所述阻挡层的材料为Ni。
所述阻挡层的厚度为1-6um。
所述接合盘底层有一稳固盘。
所述端电极的直径为120～140um，高度为90～110um，接合盘的宽度为80～100um，稳固盘的宽度为110～130um。
所述附着层的厚度为10-40um。
所述端电极的直径为24～38um，高度为18～32um，所述接合盘的宽度为10～30um，稳固盘的宽度为30～50um。
所述端电极的材料为锡Sn、铅Pb、银Ag或它们的合金。
所述图形钝化层由氧化硅、氮化硅、氮氧化硅、聚酰亚胺、苯三聚丁烯(benzocyclobutene)等介电材料或它们的混合物组成。
所述接合盘的材料为铜Cu或铝Al。
所述阻挡层与端电极材料接触。
所述耐热层与接合盘接触。
相应的，本发明还提供了一种半导体晶片焊料凸块结构的制造方法，包括:提供半导体衬底；在衬底表面形成接合盘和钝化层；平坦化所述接合盘和钝化层的表面；沉积第一金属叠层；涂布光刻胶并图案化所述光刻胶形成沟槽；在所述沟槽中电镀第二金属叠层；电镀端电极材料；去除光刻胶并刻蚀所述第一金属叠层；回流端电极。
所述接合盘和钝化层的表面为平坦结构。
所述沟槽的宽度大于所述接合盘的宽度。
所述第一金属叠层包括耐热层和浸润层。
所述耐热层的材料为铬Cr、钛Ti、钽Ta或钨化钛TiW。所述耐热层的厚度为500～2000
Figure C200610026560D0008130015QIETU
。
所述浸润层的材料为铜Cu、镍Ni或金Au。所述浸润层的厚度为2000～6000
Figure C200610026560D0008130015QIETU
。
所述第二金属叠层包括附着层和阻挡层。
所述附着层的材料为Cu，所述附着层的厚度为2-10um。
所述阻挡层的材料为Ni，所述阻挡层的厚度为1-6um。
在所述接合盘底层还形成有一稳固盘。
所述端电极的直径为120～140um，高度为90～110um，所述接合盘的宽度为80～100um，稳固盘的宽度为110～130um。
所述附着层的厚度为10-40um。
所述端电极的直径为24～38um，高度为18～32um，所述接合盘的宽度为10～30um，稳固盘的宽度为30～50um。所述端电极的材料为锡Sn、铅Pb、银Ag、铜Cu或它们的合金。
所述图形钝化层由氧化硅、氮化硅、氮氧化硅、聚酰亚胺、苯三聚丁烯(benzocyclobutene)等介电材料或它们的混合物组成。
所述接合盘的材料为铜Cu或铝Al。
所述阻挡层与端电极材料接触。
所述耐热层与接合盘接触。
所述耐热层覆盖所述钝化层的边缘的距离为至少6um。
由于采用了上述技术方案，与现有技术相比，本发明具有以下优点:
(1)本发明的半导体晶片焊料凸块结构及其制造方法通过化学机械研磨(CMP)将焊盘和钝化层平坦化，使在焊盘和钝化层上形成的UBM层为平坦的，本发明的UBM层包括耐热层、浸润层、附着层和阻挡层，上述各层均为平坦的，在电镀端电极材料时，端电极表面不会出现规则的凹陷。因此，在UBM层上形成的端电极的体积一致性提高，回流后形成的球形端电极的体积和高度的一致性得到了很大程度的改善。由于采用了平坦化设计，焊料凸块的高度和体积的一致性更加易于控制，能够获得高度一致性和高质量的焊料凸块。此外，本发明的焊料凸块还可以采用更厚的附着层的厚度，其带来的好处就是在端电极的体积更小，可以进一步缩小焊盘的尺寸，焊料凸块之间的间距也能够进一步缩小至40um，焊点密度更高，可以很容易延伸至间距更小的I/O设计，有利于半导体器件的进一步小型化。
(2)本发明焊料凸块的UBM层结构采用了耐热金属层(Cr)、金属浸润层(Cu)、附着层(Cu)和阻挡层(Ni)混合介质膜层结构。这种结构将小张应力薄膜Cr/Cu与大压应力电镀膜Cu/Ni结合在一起，使得两种膜层之间具有良好的浸润作用。这种低应力结构非常有利于无铅焊料(例如锡和银焊料)在UBM层上形成焊料球。此外，这种多层异质利用优化的Cr/Cu/Cu/Ni结构能够有效地阻止不希望的金属间化合物的形成和迁移。阻挡层(Ni)能够阻止Cu和焊料锡之间的相互扩散，这种材料设计能够有效地减少锡焊料球中铜锡合金Cu6Sn5的生长，消除相邻的附着层(Cu)中因另一种铜锡合金Cu3Sn的形成而产生的孔隙。这将极大地增加无铅焊料凸块焊料球的形成完整性和接合可靠性。在焊料为银(Ag)时，本发明的结构能够防止Ag在湿法刻蚀和后续形成凸块的工艺步骤中迁移到附着层(Cu)中，从而减小了Ag的消耗。
附图说明
图1A至图1F为现有焊料凸块形成过程示意图；
图2为本发明半导体晶片焊料凸块结构第一实施例的示意图；
图3A至图3H为说明本发明半导体晶片焊料凸块结构制造方法的剖面图；
图4为本发明半导体晶片焊料凸块结构第二实施例的示意图；
图5为本发明半导体晶片焊料凸块结构的制造方法流程图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
本发明的半导体晶片焊料凸块结构及其制造方法通过化学机械研磨(CMP)将接合盘(即焊盘)和钝化层平坦化，使得在其上形成的UBM层为平坦结构。其中的UBM层结构采用了耐热金属层(refractory metal layer)、金属浸润层(wetting layer)、附着层和阻挡层混合叠层结构。图2为本发明半导体晶片焊料凸块结构示意图。如图2所示，本发明的焊料凸块结构包括在衬底302上形成的焊盘304和钝化层306，优选地，焊盘304底层可以有一稳固盘303，以增强结构的机械强度，焊盘304的材料可以是铜或铝，其厚度为
Figure C200610026560D00111
钝化层306的材料包括氧化硅、氮化硅、氮氧化硅、聚酰亚胺、苯三聚丁烯(benzocyclobutene)等介电材料或它们的混合物。焊盘304和钝化层306通过化学机械研磨(CMP)方法被研磨成齐平的表面结构。也就是说焊盘304和钝化层306的表面是平坦的。在焊盘304表面依次为耐热金属层308、金属浸润层310、附着层316和阻挡层318，且覆盖钝化层306的边缘部分，钝化层306的边缘部分被覆盖的宽度d为至少6um。上述四层金属又被称为凸块下金属(UBM)层，其中耐热金属层308的材料可以是铬Cr、钛Ti、钽Ta或钨化钛TiW等，本发明优选为Cr，厚度在500到
Figure C200610026560D00112
之间。金属浸润层310的材料可以是铜Cu、镍Ni或金Au等，本发明优选为Cu，厚度在2000至6000
Figure C200610026560D0008130015QIETU
。附着层316的材料为Cu，厚度为2-10um；阻挡层318的材料为Ni，厚度为1-6um。本发明焊料凸块UBM层的这种多层异质Cr/Cu/Cu/Ni结构能够有效地阻止不希望的金属间化合物的形成和迁移。焊料端电极320形成于阻挡层318之上，为球形，其直径为约为130um，高度约为100um，其材料可以为锡Sn、银Ag或它们的合金。由于采用了平坦的表面结构使得焊料端电极320高度和体积的一致程度达到90％以上。
图3A至图3H为说明本发明半导体晶片焊料凸块结构制造方法的剖面图。如图所示，本发明半导体晶片焊料凸块结构制造方法首先在衬底302上形成焊盘304，优选地，在焊盘304底层具有一稳固盘303，以增强结构的机械强度，其材料可以为铝Al或铜Cu，厚度为6000-12000埃(Angstrom)。然后在焊盘304和衬底302表面，利用掩膜、化学气相淀积(CVD)等工艺淀积钝化层306，钝化层306钝化层为氧化硅、氮化硅、氮氧化硅、聚酰亚胺、苯三聚丁烯(benzocyclobutene)等介电材料或它们的混合物且只覆盖焊盘304的边缘部分，如图3A所示。在接下来的工艺步骤中，在衬底表面淀积一层与钝化层同样材料或硬度稍高材料的辅助研磨层，厚度为500-2000埃(Angstrom)，淀积辅助研磨层的目的是为了在后续的CMP过程中，使CMP对焊盘304和钝化层306表面的辅助研磨层的研磨速率相等，防止出现焊盘304被过研磨形成凹陷的现象。通过利用CMP研磨辅助研磨层和在焊盘304边缘的钝化层306，使焊盘304和钝化层306表面形成平坦的表面结构，如图3B所示。随后在焊盘304和钝化层306表面利用物理气相淀积(PVD)，例如交流溅射法依次沉积一层厚度在500到
Figure C200610026560D00121
之间的耐热金属层308和一层厚度在2000至
Figure C200610026560D00122
的金属浸润层310，如图3C所示，耐热金属层308的材料为铬Cr、钛Ti、钽Ta或钨化钛TiW等，本实施例优选为Cr。金属浸润层310的材料为铜Cu、镍Ni或金Au等，本发明优选为Cu。
接下来在衬底表面涂布光刻胶312，通过光刻、显影、等离子除渣刻蚀等工艺形成与焊盘304位置对应的沟槽314，其宽度大于焊盘304的宽度，如图3D所示。然后，在沟槽314中利用电镀的方法首先形成一层材料为Cu、厚度为2-10um的附着层316，然后再电镀一层材料为Ni、厚度为1-6um的阻挡层318。耐热金属层308、金属浸润层310、附着层316和阻挡层318构成所谓凸块下金属(UBM)层。本发明的UBM层结构在平坦的焊盘表面形成，因此为平坦化结构。在接下来的工艺步骤中继续在沟槽314中的UBM层表面电镀焊料端电极320。焊料端电极320的上表面为半圆形，其材料为锡Sn、铅Pb、银Ag或它们的合金，如图3E所示。
接着，采用干法或湿法去除光刻胶312，这时的焊料端电极320为如图3F所示的蘑菇形状。然后利用钝化层306为刻蚀停止层，刻蚀耐热金属层308和金属浸润层310，形成如图3G所示的焊料凸块，其中耐热金属层308和金属浸润层310覆盖钝化层306的宽度d为至少6um。最后经过回流工艺，形成球形的焊料端电极320，如图3H所示。
本发明的半导体晶片焊料凸块结构的制造方法通过CMP将焊盘304和钝化层306表面平坦化，使得UBM层也为平坦的。因此，形成在UBM层上的端电极320的形状规则，每个焊料凸块的端电极焊料体积趋于一致，回流后形成的球形端电极的体积和高度的一致性得到了很大程度的改善。由于采用了平坦化设计，焊料凸块高度的一致性更加易于控制，能够获得高密度、高度一致性和高质量的焊料凸块。焊料凸块之间的间距能够进一步缩小，有利于半导体器件的进一步小型化。本发明焊料凸块的UBM层结构采用了耐热金属层(Cr)、金属浸润层(Cu)、附着层(Cu)和阻挡层(Ni)混合介质膜层结构。这种结构将小张应力薄膜Cr/Cu与大压应力电镀膜Cu/Ni结合在一起，使得两种膜层之间具有良好的浸润作用，在受热过程中材料间的热应力得以释放。这种低应力结构非常有利于无铅焊料(例如锡和银焊料)在UBM层上形成形状规则的焊料球。此外，这种多层异质利用优化的Cr/Cu/Cu/Ni结构能够有效地阻止不希望的金属间化合物的形成和迁移。阻挡层(Ni)能够阻止Cu和焊料锡之间的相互扩散，这种材料设计能够有效地减少锡焊料球中铜锡合金Cu6Sn5的生长，消除相邻的附着层(Cu)中因另一种铜锡合金Cu3Sn的形成而产生的孔隙。这将极大地增加无铅焊料凸块焊料球的形成完整性和接合可靠性。在焊料为银(Ag)时，本发明的结构能够防止Ag在湿法刻蚀和后续形成凸块的工艺步骤中迁移到附着层(Cu)中，从而减小了Ag的消耗。
图4为本发明半导体晶片焊料凸块结构第二实施例的示意图。如图4所示，在本发明焊料凸块的另一个实施例中，与本发明焊料凸块结构的第一实施例相比，焊盘304和稳固盘303、钝化层306、耐热金属层308、金属浸润层310、附着层316和阻挡层318的材料以及它们之间的位置关系不变。不同的是本实施例中焊料凸块的体积更小，端电极的直径为24～38um，高度为18～32um，焊盘的宽度为10～30um。这种体积更小的焊料凸块的附着层316的厚度为10-40um，远厚于第一实施例中的附着层316的厚度。这样在形成焊料端电极时，能够保证电镀端电极材料的体积进一步缩小，回流后形成的端电极的直径更小，焊盘可以相应缩小，更加有利于焊料凸块密度的提高。相应的，在本实施例中焊料凸块的制造过程中，电镀附着层316的厚度增加到10-40um，其它工艺参数与上述第一实施例基本相同。
图5为本发明半导体晶片焊料凸块结构的制造方法流程图。如图5所示，本发明的半导体晶片焊料凸块结构制造方法在衬底上形成金属焊盘和稳固盘(S102)；然后在焊盘和衬底表面淀积钝化层(S104)；在衬底表面淀积一层与钝化层同样材料的辅助研磨层(S106)；利用CMP研磨辅助研磨层使焊盘和钝化层表面平坦化(S108)；随后在焊盘表面沉积耐热金属层(S110)；在耐热金属层表面沉积金属浸润层(S112)；接下来在衬底表面涂布光刻胶(S114)；通过光刻、显影、等离子除渣刻蚀等工艺形成与焊盘位置对应的沟槽(S116)；在沟槽中电镀附着层(S118)；然后再电镀阻挡层(S120)；在接下来的工艺步骤中继续电镀焊料端电极(S122)；接着，采用干法或湿法去除光刻胶(S124)；然后刻蚀金属浸润层(S126)和刻蚀耐热金属层(S128)；最后经过回流工艺形成焊料端电极(S130)。其中沟槽的宽度要大于焊盘的宽度；所述耐热层的材料为铬Cr、钛Ti、钽Ta或钨化钛TiW，耐热层的厚度为50
Figure C200610026560D00131
所述浸润层的材料为铜Cu、镍Ni或金Au，浸润层的厚度为2000
Figure C200610026560D00141
所述附着层的材料为Cu，其厚度随焊盘宽度的变化而变化；所述阻挡层的材料为Ni，阻挡层的厚度为1-6um；所述端电极的材料为锡Sn、铅Pb、银Ag或它们的合金；所述钝化层包括氧化硅、氮化硅、氮氧化硅、聚酰亚胺、苯三聚丁烯(benzocyclobutene)等介电材料或它们的混合物；焊盘的材料为铜Cu或铝Al；所述阻挡层与端电极材料接触；所述耐热层与焊盘接触；所述耐热层覆盖所述钝化层的边缘的距离为至少6um。
虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。钝化层可以为多层，焊盘底层附加有稳固盘，UBM层也可以不限于四层，只要是每层均为平坦结构，均落在本发明的保护范围内。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种变更与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (39)

1、一种半导体晶片焊料凸块结构，包括:
衬底；
在衬底表面形成的接合盘和钝化层；
在所述接合盘表面形成的金属叠层结构；以及
在所述金属叠层结构上形成的端电极，
其特征在于，
所述接合盘和钝化层的表面为平坦结构；
所述接合盘底层有一稳固盘。
2、如权利要求1所述的半导体晶片焊料凸块结构，其特征在于:所述金属叠层结构至少包括一层金属，且覆盖所述钝化层的边缘的距离为至少6um。
3、如权利要求2所述的半导体晶片焊料凸块结构，其特征在于:所述金属叠层结构包括耐热层、浸润层、附着层和阻挡层。
4、如权利要求3所述的半导体晶片焊料凸块结构，其特征在于:所述耐热层的材料为铬Cr、钛Ti、钽Ta或钨化钛TiW。
5、如权利要求4所述的半导体晶片焊料凸块结构，其特征在于:所述耐热层的厚度为500～2000
Figure C200610026560C0002163343QIETU
。
6、如权利要求3所述的半导体晶片焊料凸块结构，其特征在于:所述浸润层的材料为铜Cu、镍Ni或金Au。
7、如权利要求6所述的半导体晶片焊料凸块结构，其特征在于:所述浸润层的厚度为2000～6000
Figure C200610026560C0002163343QIETU
。
8、如权利要求3所述的半导体晶片焊料凸块结构，其特征在于:所述附着层的材料为Cu。
9、如权利要求8所述的半导体晶片焊料凸块结构，其特征在于:所述附着层的厚度为2-10um。
10、如权利要求3所述的半导体晶片焊料凸块结构，其特征在于:所述阻挡层的材料为Ni。
11、如权利要求10所述的半导体晶片焊料凸块结构，其特征在于:所述阻挡层的厚度为1-6um。
12、如权利要求1所述的半导体晶片焊料凸块结构，其特征在于:
所述端电极的直径为120～140um，高度为90～110um，接合盘的宽度为80～100um，稳固盘的宽度为110～130um。
13、如权利要求7所述的半导体晶片焊料凸块结构，其特征在于:所述附着层的厚度为10-40um。
14、如权利要求1所述的半导体晶片焊料凸块结构，其特征在于:所述端电极的直径为24～38um，高度为18～32um，所述接合盘的宽度为10～30um，稳固盘的宽度为30～50um。
15、如权利要求12或14所述的半导体晶片焊料凸块结构，其特征在于:所述端电极的材料为锡Sn、铅Pb、银Ag或它们的合金。
16、如权利要求1所述的半导体晶片焊料凸块结构，其特征在于:所述图形钝化层由氧化硅、氮化硅、氮氧化硅、聚酰亚胺、苯三聚丁烯(benzocyclobutene)介电材料或它们的混合物组成。
17、如权利要求1所述的半导体晶片焊料凸块结构，其特征在于:所述接合盘的材料为铜Cu或铝Al。
18、如权利要求11所述的半导体晶片焊料凸块结构，其特征在于:所述阻挡层与端电极材料接触。
19、如权利要求1或5所述的半导体晶片焊料凸块结构，其特征在于:所述耐热层与接合盘接触。
20、一种半导体晶片焊料凸块结构的制造方法，包括:
提供半导体衬底；
在衬底表面形成稳固盘；在衬底和稳固盘表面形成接合盘和钝化层；
平坦化所述接合盘和钝化层的表面，所述接合盘和钝化层的表面成为平坦结构；
沉积第一金属叠层；
涂布光刻胶并图案化所述光刻胶形成沟槽；
在所述沟槽中电镀第二金属叠层；
电镀端电极材料；
去除光刻胶并刻蚀所述第一金属叠层；
回流端电极。
21、如权利要求20所述的半导体晶片焊料凸块结构的制造方法，其特征在于:所述沟槽的宽度大于所述接合盘的宽度。
22、如权利要求20所述的半导体晶片焊料凸块结构的制造方法，其特征在于:所述第一金属叠层包括耐热层和浸润层。
23如权利要求22所述的半导体晶片焊料凸块结构的制造方法，其特征在于:所述耐热层的材料为铬Cr、钛Ti、钽Ta或钨化钛TiW。
24、如权利要求23所述的半导体晶片焊料凸块结构的制造方法，其特征在于:所述耐热层的厚度为500～2000
Figure C200610026560C0002163343QIETU
。
25、如权利要求22所述的半导体晶片焊料凸块结构的制造方法，其特征在于:所述浸润层的材料为铜Cu、镍Ni或金Au。
26、如权利要求25所述的半导体晶片焊料凸块结构的制造方法，其特征在于:所述浸润层的厚度为2000～6000
Figure C200610026560C0002163343QIETU
。
27、如权利要求20所述的半导体晶片焊料凸块结构的制造方法，其特征在于:所述第二金属叠层包括附着层和阻挡层。
28、如权利要求27所述的半导体晶片焊料凸块结构的制造方法，其特征在于:所述附着层的材料为Cu。
29、如权利要求28所述的半导体晶片焊料凸块结构的制造方法，其特征在于:所述附着层的厚度为2-10um。
30、如权利要求27所述的半导体晶片焊料凸块结构的制造方法，其特征在于:所述阻挡层的材料为Ni。
31、如权利要求30所述的半导体晶片焊料凸块结构的制造方法，其特征在于:所述阻挡层的厚度为1-6um。
32、如权利要求20所述的半导体晶片焊料凸块结构的制造方法，其特征在于:所述端电极的直径为120～140um，高度为90～110um，所述接合盘的宽度为80～100um，稳固盘的宽度为110～130um。
33、如权利要求28所述的半导体晶片焊料凸块结构的制造方法，其特征在于:所述附着层的厚度为10-40um。
34、如权利要求20或33所述的半导体晶片焊料凸块结构的制造方法，其特征在于:所述端电极的直径为24～38um，高度为18～32um，所述接合盘的宽度为10～30um，稳固盘的宽度为30～50um。
35、如权利要求32或34所述的半导体晶片焊料凸块结构的制造方法，其特征在于:所述端电极的材料为锡Sn、铅Pb、银Ag、铜Cu或它们的合金。
36、如权利要求20所述的半导体晶片焊料凸块结构的制造方法，其特征在于:所述图形钝化层由氧化硅、氮化硅、氮氧化硅、聚酰亚胺、苯三聚丁烯(benzocyclobutene)介电材料或它们的混合物组成。
37、如权利要求20所述的半导体晶片焊料凸块结构的制造方法，其特征在于:所述接合盘的材料为铜Cu或铝Al。
38、如权利要求20、27或30所述的半导体晶片焊料凸块结构的制造方法，其特征在于:所述阻挡层与端电极材料接触。
39、如权利要求22所述的半导体晶片焊料凸块结构的制造方法，其特征在于:所述耐热层与接合盘接触。
40、如权利要求39所述的半导体晶片焊料凸块结构的制造方法，其特征在于:所述耐热层覆盖所述钝化层的边缘的距离为至少6um。
CNB200610026560XA 2006-05-15 2006-05-15 半导体晶片焊料凸块结构及其制造方法 Active CN100468713C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200610026560XA CN100468713C (zh) 2006-05-15 2006-05-15 半导体晶片焊料凸块结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200610026560XA CN100468713C (zh) 2006-05-15 2006-05-15 半导体晶片焊料凸块结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101075595A CN101075595A (zh) 2007-11-21
CN100468713C true CN100468713C (zh) 2009-03-11

Family

ID=38976517

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610026560XA Active CN100468713C (zh) 2006-05-15 2006-05-15 半导体晶片焊料凸块结构及其制造方法

Country Status (1)

Country Link
CN (1) CN100468713C (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI394253B (zh) 2009-03-25 2013-04-21 Advanced Semiconductor Eng 具有凸塊之晶片及具有凸塊之晶片之封裝結構
CN101853828B (zh) * 2009-04-03 2012-12-26 日月光半导体制造股份有限公司 具有凸块的芯片及具有凸块的芯片的封装结构
TWI394221B (zh) 2009-04-30 2013-04-21 Advanced Semiconductor Eng 具有測試銲墊之矽晶圓及其測試方法
US8993431B2 (en) 2010-05-12 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating bump structure
US9048135B2 (en) 2010-07-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Copper pillar bump with cobalt-containing sidewall protection
US8581420B2 (en) 2010-10-18 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Under-bump metallization (UBM) structure and method of forming the same
CN102456586A (zh) * 2010-10-27 2012-05-16 立锜科技股份有限公司 改善凸块结构封装可行性的接合垫平坦化工艺
CN102487023A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 凸点及其形成方法
CN102306631B (zh) * 2011-07-20 2013-01-23 中国科学院上海微系统与信息技术研究所 一种基于电镀工艺改善Sn-Ag焊料性能的方法
CN102270590A (zh) * 2011-09-01 2011-12-07 苏州晶方半导体科技股份有限公司 晶圆级封装结构及封装方法
CN102496580B (zh) * 2011-12-19 2016-02-03 南通富士通微电子股份有限公司 一种焊料凸点的形成方法
TWI467718B (zh) * 2011-12-30 2015-01-01 Ind Tech Res Inst 凸塊結構以及電子封裝接點結構及其製造方法
US9754909B2 (en) * 2015-05-26 2017-09-05 Monolithic Power Systems, Inc. Copper structures with intermetallic coating for integrated circuit chips
CN108538735B (zh) * 2017-03-02 2020-05-29 中芯国际集成电路制造(上海)有限公司 金属凸块装置及其制造方法
KR102495582B1 (ko) * 2018-02-08 2023-02-06 삼성전자주식회사 평탄화된 보호막을 갖는 반도체 소자 및 그 제조방법
CN110634900A (zh) * 2019-09-27 2019-12-31 华天科技（昆山）电子有限公司 Fsi结构的图像传感器的晶圆级封装方法及封装结构
CN112582354A (zh) * 2019-09-30 2021-03-30 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及封装方法
CN112582287A (zh) * 2019-09-30 2021-03-30 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及封装方法
CN111554581A (zh) * 2020-04-07 2020-08-18 厦门通富微电子有限公司 一种导电柱的形成工艺及封装体
CN111640675A (zh) * 2020-05-28 2020-09-08 通富微电子股份有限公司技术研发分公司 一种系统级封装方法
CN111627870A (zh) * 2020-05-28 2020-09-04 通富微电子股份有限公司技术研发分公司 一种半导体封装器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1181841A (zh) * 1995-03-20 1998-05-13 北卡罗来纳州微电子中心 焊料凸点的制造方法和含有钛阻挡层的结构
CN1330398A (zh) * 2000-06-16 2002-01-09 国际商业机器公司 管芯级封装及其制造方法
US6362090B1 (en) * 1999-11-06 2002-03-26 Korea Advanced Institute Of Science And Technology Method for forming flip chip bump and UBM for high speed copper interconnect chip using electroless plating method
US20030011069A1 (en) * 2001-07-13 2003-01-16 Kazutaka Shibata Semiconductor device
US20060030139A1 (en) * 2002-06-25 2006-02-09 Mis J D Methods of forming lead free solder bumps and related structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1181841A (zh) * 1995-03-20 1998-05-13 北卡罗来纳州微电子中心 焊料凸点的制造方法和含有钛阻挡层的结构
US6362090B1 (en) * 1999-11-06 2002-03-26 Korea Advanced Institute Of Science And Technology Method for forming flip chip bump and UBM for high speed copper interconnect chip using electroless plating method
CN1330398A (zh) * 2000-06-16 2002-01-09 国际商业机器公司 管芯级封装及其制造方法
US20030011069A1 (en) * 2001-07-13 2003-01-16 Kazutaka Shibata Semiconductor device
US20060030139A1 (en) * 2002-06-25 2006-02-09 Mis J D Methods of forming lead free solder bumps and related structures

Also Published As

Publication number Publication date
CN101075595A (zh) 2007-11-21

Similar Documents

Publication Publication Date Title
CN100468713C (zh) 半导体晶片焊料凸块结构及其制造方法
CN100578746C (zh) 允许使用高含锡量焊块的凸块下金属化层
US7449771B1 (en) Multiple leadframe laminated IC package
US9865555B2 (en) Self-aligned under bump metal
US10037956B2 (en) Copper-containing C4 ball-limiting metallurgy stack for enhanced reliability of packaged structures and method of making same
US6750133B2 (en) Selective ball-limiting metallurgy etching processes for fabrication of electroplated tin bumps
US6590295B1 (en) Microelectronic device with a spacer redistribution layer via and method of making the same
CN101350381B (zh) 凸点发光二极管及其制造方法
US7906425B2 (en) Fluxless bumping process
US9373596B2 (en) Passivated copper chip pads
US20070069394A1 (en) Solder bump structure for flip chip semiconductor devices and method of manufacture therefore
US20020086520A1 (en) Semiconductor device having bump electrode
US8637391B2 (en) Flip chip semiconductor assembly with variable volume solder bumps
CN109979903A (zh) 具有凸块结构的半导体器件和制造半导体器件的方法
CN110707013A (zh) 一种电镀法制作大锡球方法
JPH11354563A (ja) 半導体配線の構造
CN110739237A (zh) 一种新型电镀法制作大锡球方法
CN100541751C (zh) 晶圆结构及其形成方法
US20040113273A1 (en) Under-bump-metallurgy layer for improving adhesion
CN101894766B (zh) 焊料凸块制作方法
WO2024007356A1 (zh) 一种半导体结构、封装器件及半导体结构的制造方法
TW201034141A (en) Fine pitch bump structure and its manufacturing process
TW483057B (en) Semiconductor device with bump electrode
TW200515514A (en) Method of fabricating under bump metallurgy structure and semiconductor wafer with solder bumps

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111116

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation