CN112582354A - 晶圆级芯片封装结构及封装方法 - Google Patents
晶圆级芯片封装结构及封装方法 Download PDFInfo
- Publication number
- CN112582354A CN112582354A CN201910944670.1A CN201910944670A CN112582354A CN 112582354 A CN112582354 A CN 112582354A CN 201910944670 A CN201910944670 A CN 201910944670A CN 112582354 A CN112582354 A CN 112582354A
- Authority
- CN
- China
- Prior art keywords
- layer
- wafer
- packaging
- packaged
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 112
- 238000000034 method Methods 0.000 title claims abstract description 71
- 229910052751 metal Inorganic materials 0.000 claims abstract description 126
- 239000002184 metal Substances 0.000 claims abstract description 126
- 238000003466 welding Methods 0.000 claims abstract description 15
- 238000005520 cutting process Methods 0.000 claims abstract description 12
- 238000005538 encapsulation Methods 0.000 claims description 40
- 230000008569 process Effects 0.000 claims description 21
- 239000005022 packaging material Substances 0.000 claims description 15
- 238000009713 electroplating Methods 0.000 claims description 12
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 238000000227 grinding Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000009286 beneficial effect Effects 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000004904 shortening Methods 0.000 abstract description 2
- 238000005336 cracking Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 275
- 235000012431 wafers Nutrition 0.000 description 154
- 239000010949 copper Substances 0.000 description 27
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 22
- 229910052802 copper Inorganic materials 0.000 description 22
- 239000000463 material Substances 0.000 description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 239000010936 titanium Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 229910052719 titanium Inorganic materials 0.000 description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- 239000003822 epoxy resin Substances 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 229920000647 polyepoxide Polymers 0.000 description 7
- 239000002344 surface layer Substances 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000012858 packaging process Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910002027 silica gel Inorganic materials 0.000 description 3
- 239000000741 silica gel Substances 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种晶圆级封装结构及封装方法，封装方法包括：提供待封装晶圆；制备导电柱；于待封装晶圆中制备凹槽结构；形成封装层，延伸至凹槽结构中；制备引出焊垫；显露形成于凹槽结构中的封装层；自凹槽结构对应的位置进行切割。本发明采用基于凹槽结构切割晶圆的晶圆级封装方法，在扇出型晶圆级封装中，有利于保护芯片，防止晶圆破裂，有利于缩短制程，减小作业周期，提升产品产率，有利于产品成本的降低，采用表贴层还实现了对晶圆级芯片进行有效的六面封装，更好的包装芯片，提高产品的可靠性，采用基于平坦化辅助层及金属连接层制备的引出焊垫进行待封装芯片的电性引出，可以提高引出的电学性能及连接稳定性，提高封装结构的整体性能。
Description
技术领域
本发明属于半导体封装技术领域，特别是涉及一种晶圆级芯片封装结构及封装方法。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高，以及新型的集成电路出现，封装技术在集成电路产品中扮演着越来越重要的角色，在整个电子系统的价值中所占的比例越来越大。同时，随着集成电路特征尺寸达到纳米级，晶体管向更高密度、更高的时钟频率发展，封装也向更高密度的方向发展。
由于扇出晶圆级封装(fowlp)技术由于具有小型化、低成本和高集成度等优点，以及具有更好的性能和更高的能源效率，扇出晶圆级封装(fowlp)技术已成为高要求的移动/无线网络等电子设备的重要的封装方法，是目前最具发展前景的封装技术之一。
然而，现有的扇出型封装中，对于晶圆级的封装结构来说难以实现简单有效的全面封装并且封装过程容易造成晶圆破裂等问题，封装制程较长，制备周期长，影响作业效率。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶圆级芯片封装结构及封装方法，用于解决现有技术中难以实现简单有效的全面封装以及容易造成晶圆破裂、制程周期较长的问题。
为实现上述目的及其他相关目的，本发明提供一种晶圆级芯片封装方法，所述封装方法包括如下步骤：
提供待封装晶圆，所述待封装晶圆具有相对的第一表面及第二表面；
于所述第一表面制备导电柱，所述导电柱与所述待封装晶圆电连接；
于所述待封装晶圆中制备凹槽结构，所述凹槽结构自所述第一表面延伸至所述待封装晶圆内部，以将所述待封装晶圆分成若干个待封装芯片；
于所述第一表面上形成包围所述导电柱并显露所述导电柱顶部的封装层，且所述封装层延伸至所述凹槽结构中；
于所述封装层上制备引出焊垫，所述引出焊垫与所述导电柱电连接；
对所述待封装晶圆的第二表面进行减薄以显露形成于所述凹槽结构中的所述封装层；
自所述凹槽结构对应的位置对所述待封装晶圆进行切割，以得到封装结构。
可选地，所述凹槽结构的深度不超过所述待封装晶圆厚度的二分之一。
可选地，形成所述凹槽结构之前还包括步骤：于所述待封装晶圆第二表面形成支撑膜层。
可选地，形成所述封装层的步骤包括：于所述待封装晶圆的所述第一表面上形成封装材料层，且所述封装材料层的上表面高于所述导电柱的上表面；对所述封装材料层进行减薄以得到所述封装层。
可选地，所述封装材料层的上表面高出所述导电柱的上表面的距离大于50微米。
可选地，研磨后得到的所述封装层的上表面的粗糙度小于0.2微米。
可选地，所述引出焊垫包括平坦化辅助层以及位于所述平坦化辅助层上的金属连接层，其中，所述平坦化辅助层基于溅射工艺制备，所述金属连接层基于电镀工艺制备。
可选地，形成所述引出焊垫之前还包括于所述封装层上制备重新布线层的步骤，所述引出焊垫通过所述重新布线层与所述导电柱电连接，制备所述重新布线层的步骤包括：于所述封装层的上表面形成介质层及金属叠层结构，所述金属叠层结构与所述导电柱电连接，所述金属叠层结构位于所述介质层内，所述金属叠层结构包括若干层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。
可选地，对所述待封装晶圆进行切割之前还包括步骤：于所述待封装晶圆的所述第二表面形成表贴层，所述表贴层与所述待封装晶圆及所述凹槽结构中的所述封装层均接触。
本发明还提供一种晶圆级芯片封装结构，所述晶圆级芯片封装结构优选基于本发明的所述晶圆级芯片封装方法制备得到，所述封装结构包括：
封装晶圆，所述封装晶圆具有相对的第一表面及第二表面；
导电柱，形成于所述封装晶圆的第一表面，并与所述封装晶圆电连接；
凹槽结构，所述凹槽结构贯穿所述封装晶圆以将所述封装晶圆分成若干个封装芯片；
封装层，形成于所述封装晶圆的第一表面上，所述封装层延伸至所述凹槽结构中且所述封装层包围所述导电柱并显露所述导电柱的顶部；以及
引出焊垫，形成于所述封装层上，并与所述导电柱电连接。
可选地，所述封装层的上表面的粗糙度小于0.2微米。
可选地，所述引出焊垫包括平坦化辅助层及位于所述平坦化辅助层上的金属连接层。
可选地，所述引出焊垫与所述封装层之间还形成有重新布线层，所述引出焊垫通过所述重新布线层与所述导电柱电连接，所述重新布线层包括介质层及金属叠层结构，所述金属叠层结构与所述导电柱电连接，所述金属叠层结构位于所述介质层内，所述金属叠层结构包括若干层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。
可选地，所述晶圆级芯片封装结构还包括表贴层，所述表贴层形成于所述封装晶圆的所述第二表面上，且所述表贴层与所述封装芯片及所述凹槽结构中的所述封装层均接触。
本发明还提供一种芯片封装结构，所述芯片封装结构优选基于本发明的所述晶圆级芯片封装方法制备得到，所述封装结构包括：
封装芯片，所述封装芯片具有相对的第一表面及第二表面；
导电柱，形成于所述封装芯片的第一表面，并与所述封装芯片电连接；
封装层，形成于所述封装芯片的第一表面上，并延伸至所述待封装晶圆的侧面，所述封装层包围所述导电柱并显露所述导电柱的顶部；以及
引出焊垫，形成于所述封装层上，并与所述导电柱电连接。
可选地，所述封装层的上表面的粗糙度小于0.2微米。
可选地，所述引出焊垫包括平坦化辅助层及位于所述平坦化辅助层上的金属连接层。
可选地，所述引出焊垫与所述封装层之间还形成有重新布线层，所述引出焊垫通过所述重新布线层与所述导电柱电连接，所述重新布线层包括介质层及金属叠层结构，所述金属叠层结构与所述导电柱电连接，所述金属叠层结构位于所述介质层内，所述金属叠层结构包括若干层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间以将相邻的所述金属线层电连接。
可选地，所述芯片封装结构还包括表贴层，形成于所述封装芯片的所述第二表面上，且所述表贴层与所述封装芯片及所述封装芯片侧面的所述封装层均接触。
如上所述，本发明晶圆级芯片封装结构及封装方法，本发明采用基于凹槽结构切割晶圆的晶圆级封装方法，在扇出型晶圆级封装中，有利于保护芯片，防止晶圆破裂，并有利于缩短制程，减小作业周期，提升产品产率，并有利于产品成本的降低，本发明采用表贴层还实现了对晶圆级芯片进行有效的六面封装，更好的包装芯片，提高产品的可靠性，采用基于平坦化辅助层及金属连接层制备的引出焊垫进行待封装芯片的电性引出，可以提高引出的电学性能以及连接稳定性，提高封装结构的整体性能。
附图说明
图1显示为本发明晶圆级芯片封装方法的工艺流程图。
图2显示为本发明晶圆级芯片封装方法中提供待封装晶圆的结构示意图。
图3显示为本发明晶圆级芯片封装方法中形成导电柱的结构示意图。
图4显示为本发明晶圆级芯片封装方法中形成凹槽结构的结构示意图。
图5显示为本发明晶圆级芯片封装方法中形成封装材料层的结构示意图。
图6显示为本发明晶圆级芯片封装方法中形成封装层的结构示意图。
图7显示为本发明晶圆级芯片封装方法中形成引出焊垫的结构示意图。
图8显示为本发明晶圆级芯片封装方法中进行第二表面减薄的结构示意图。
图9显示为本发明晶圆级芯片封装方法中形成表贴层的结构示意图。
图10显示为本发明晶圆级芯片封装方法中进行切割示意图。
图11显示为本发明晶圆级芯片封装方法中切割后得到芯片封装结构的结构示意图。
元件标号说明
100 待封装晶圆
100a 封装晶圆
100b 封装芯片
1001 电极区域
101 导电柱
102 凹槽结构
103 支撑膜层
104 封装材料层
105 封装层
106 引出焊垫
106a 平坦化辅助层
106b 金属连接层
107 表贴层
S1～S7 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1-图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一：
如图1所示，本发明提供一种晶圆级芯片封装方法，所述封装方法包括如下步骤：
提供待封装晶圆，所述待封装晶圆具有相对的第一表面及第二表面；
于所述第一表面制备导电柱，所述导电柱与所述待封装晶圆电连接；
于所述待封装晶圆中制备凹槽结构，所述凹槽结构自所述第一表面延伸至所述待封装晶圆内部，以将所述待封装晶圆分成若干个待封装芯片；
于所述第一表面上形成包围所述导电柱并显露所述导电柱顶部的封装层，且所述封装层延伸至所述凹槽结构中；
于所述封装层上制备引出焊垫，所述引出焊垫与所述导电柱电连接；
对所述待封装晶圆的第二表面进行减薄以显露形成于所述凹槽结构中的所述封装层；
自所述凹槽结构对应的位置对所述待封装晶圆进行切割，以得到封装结构。
下面将结合附图详细说明本发明的晶圆级芯片的封装方法。
如图1中的S1及图2所示，提供待封装晶圆100，所述待封装晶圆100具有相对的第一表面及第二表面。
具体的，所述待封装晶圆100具有相对的第一表面及第二表面，所述第一表面可以是芯片的正面，另外，所述第二表面可以是待封装晶圆100的背面，在一示例中，所述待封装晶圆100还具有电极区域1001，所述电极区域1001设置在所述第一表面处，以实现待封装芯片的电连接。在本示例中，所述待封装晶圆100为晶圆级芯片，晶圆上还可以形成有多个芯片以进行封装。其中，所述待封装晶圆100可以是直接来自商家的晶圆(Incoming wafertype from CTM)。
如图1中的S2及图3所示，于所述第一表面制备导电柱101，所述导电柱101与所述待封装晶圆100电连接。
具体的，还在所述待封装晶圆100上制备导电柱101，如可以是导电铜柱，在一示例中，所述导电柱101制备在所述电极区域1001上，以实现待封装晶圆100的电连接，所述导电柱101的制备工艺可以采用本领域常用的导电连接柱的制备工艺，如铜柱制备工艺。在一示例中，所述铜柱的制备工艺可以包括：先对来料晶圆进行预清洗，之后再在所述来料晶圆上表面溅射一层钛层，再在所述钛层上溅射一层铜层，接着，在铜层上沉积光刻胶层并对光刻胶层进行图形化，显露出需要形成铜柱的区域，进而在图形化的光刻胶开口中通过电镀的工艺电镀铜，之后再去除周围的光刻胶层，此时显露出溅射的铜层，再将初始溅射的铜层和钛层进行刻蚀去除，最终形成包括Ti/Cu/Cu的导电柱101。
如图1中的S3及图4所示，于所述待封装晶圆100中制备凹槽结构102，所述凹槽结构102自所述第一表面延伸至所述待封装晶圆100内部，以将所述待封装晶圆100分成若干个待封装芯片。
作为示例，所述凹槽结构102的深度不超过所述待封装晶圆100厚度的二分之一。
作为示例，形成所述凹槽结构102之前还包括步骤：于所述待封装晶圆100第二表面形成支撑膜层103。
具体的，该步骤中在所述待封装晶圆100上制备凹槽结构102，所述凹槽结构102将所述待封装晶圆100分成若干个需要进行独立封装的芯片，所述凹槽结构102的数量依据实际需求设定，可以采用机械切割或者激光切割的方式形成所述凹槽结构102，本实施例中优选采用机械切割的方式形成所述凹槽结构，以有利于凹槽结构深度的精确控制。在一示例中，所述凹槽结构102的位置对应形成在两个导电柱101对应的待封装晶圆100之间，优选位于相邻导电柱101的中心，在一可选示例中，所述凹槽结构102的深度不超过所述待封装晶圆100厚度的二分之一，这里的深度指的是待封装晶圆100表面至凹槽结构102底部之间的距离，从而有利于防止待封装晶圆100的碎裂，可选地，所述凹槽结构102深度为待封装晶圆100的1/2，且所述凹槽结构102深度大于所述待封装晶圆100的所述电极区域1001的深度。
具体的，在一示例中，形成所述凹槽结构102之前还在待封装晶圆100的第二表面上形成支撑膜层103，所述支撑膜层作为载体可以是一胶膜，从而可以作为切割载体保护所述待封装晶圆100，在一示例中，可以在形成所述凹槽结构102之后且进行下一步封装之前去除该支撑膜层。
如图1中的S4及图5-6所示，于所述第一表面上形成包围所述导电柱101并显露所述导电柱101顶部的封装层105，且所述封装层105延伸至所述凹槽结构102中。
作为示例，形成所述封装层105的步骤包括：于所述待封装晶圆100的所述第一表面上形成封装材料层104，且所述封装材料层104的上表面高于所述导电柱101的上表面；对所述封装材料层104进行减薄以得到所述封装层105。
作为示例，所述封装材料层104的上表面高出所述导电柱101的上表面的距离大于50微米。
作为示例，研磨后得到的所述封装层105的上表面的粗糙度小于0.2微米。
具体的，采用封装层105封装所述待封装晶圆100的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述封装层105的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。可以是先在待封装完成的结构上形成封装材料层104，然后，还包括减薄所述封装层105材料层的步骤，将所述导电柱101显露于所述封装层105，其中，在一示例中，在形成所述封装材料层104的过程中，控制所述封装材料层104的上表面与所述导电柱101的上表面之间的距离大于50微米，优选大于100微米，从而有利于改善待封装晶圆100整体的厚度均匀性在封装过程中的影响，并有利于后续研磨的进行。在一可选示例中，研磨后得到的所述封装层105(如epoxy树脂)的上表面的粗糙度小于0.2微米，有利于后续制程的进行，还可以提升引出焊垫106(landing pad)或者重新布线层(RDL)对所述封装层105，如树脂材料表面的粘附力。
如图1中的S5及图7所示，于所述封装层105上制备引出焊垫106，所述引出焊垫106与所述导电柱101电连接。
作为示例，所述引出焊垫106包括平坦化辅助层106a以及位于所述平坦化辅助层106a上的金属连接层106b，其中，所述平坦化辅助层106a基于溅射工艺制备，所述金属连接层106b基于电镀工艺制备。
作为示例，形成所述引出焊垫106之前还包括于所述封装层105上制备重新布线层的步骤，所述引出焊垫106通过所述重新布线层与所述导电柱101电连接，制备所述重新布线层的步骤包括：于所述封装层105的上表面形成介质层及金属叠层结构，所述金属叠层结构与所述导电柱101电连接，所述金属叠层结构位于所述介质层内，所述金属叠层结构包括若干层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。
具体的，形成所述封装层105之后在所述封装层105上形成与所述导电柱101电连接的引出焊垫106，其中，所述引出焊垫106可以直接与所述导电柱101电连接，也可以是通过设置在引出焊垫106与封装层105之间的重新布线层进而与所述导电柱101电连接。
在一示例中，形成所述引出焊垫106的步骤包括：
于所述封装层105或所述重新布线层上制备图形化表面层(图中未示出)，所述图形化表面层显露所述重新布线层上待形成所述引出焊垫106的焊垫区域；或者可以直接显露所述导电柱101的上表面，此时导电柱101的上表面构成所述焊垫区域，以及
基于所述图形化表面层于所述焊垫区域上形成所述引出焊垫106，在一示例中，所述引出焊垫106包括自下而上依次叠置的平坦化辅助层106a及金属连接层106b，采用溅射工艺制备所述平坦化辅助层106a，采用电镀工艺制备所述金属连接层106b。在一示例中，还可以在工艺之后去除所述图形化表面层。
作为示例，所述平坦化辅助层106a包括自下而上依次叠置的钛层和铜层，所述金属连接层106b112b包括自下而上依次叠置的铜层、镍层及金层。
作为示例，所述平坦化辅助层106a的厚度小于0.3μm。
具体的，于所述重新布线层或所述封装层105上制备引出焊垫106，所述引出焊垫106与所述重新布线层中的金属线层电连接或与导电柱101之间电连接，其中，采用所述平坦化辅助层106a及所述金属连接层106b构成所述引出焊垫106，所述平坦化辅助层106a可以作为直接形成在所述重新布线层的金属线层表面的材料层，为后续金属连接层106b的制备提供结构基础，使其可以更平坦，特别是在电镀形成所述金属连线层时，在图形化表面层形成的槽中电镀时容易出现高度不平的情况，从而影响电学性能及连接稳定性，形成所述平坦化辅助层106a有利于上述情况的改善解决，在一示例中，所述平坦化辅助层106a采用溅射工艺制备，采用金属电镀的方式制备金属连接层106b，提升了产品的性能和可靠性，可选地，所述平坦化辅助层106a的厚度小于0.3μm，可以是0.8μm、1.5μm，从而有利于两层结构层的厚度在构成引出焊垫106时的布置。在一示例中，所述平坦化辅助层106a包括自下而上依次叠置的钛层和铜层，所述金属连接层106b包括自下而上依次叠置的铜(Cu)层、镍层(Ni)及金(Au)层。当然，在其他示例中，也可以是其他材料层，并不以此为限。
具体的，所述重新布线层可以包括若干介质层及若干依据图形需求排布的金属线层，相邻两金属线层之间通过金属插塞连接。所述介质层的材料可以为环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。在本实施例中，所述介质层的材料可以为PI(聚酰亚胺)，以进一步降低工艺难度以及工艺成本。所述金属线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合，在本实施例中，所述金属线层的材料为铜，所述金属插塞材料为铜。
如图1中的S6及图8-9所示，对所述待封装晶圆100的第二表面进行减薄以显露形成于所述凹槽结构102中的所述封装层105。
作为示例，对所述待封装晶圆100进行切割之前还包括步骤：于所述待封装晶圆100的所述第二表面形成表贴层107，所述表贴层107与所述待封装晶圆100及所述凹槽结构102中的所述封装层105均接触。
具体的，该步骤中对所述待封装晶圆100进行背面研磨，使得所述凹槽结构102的所述封装层105自所述凹槽结构102底部显露，以实现后续的切割，在一示例中，进行完上述研磨之后，还包括在研磨后的表面上形成表贴层107的步骤，所述表贴层107的材料可以是PI(聚酰亚胺)或epoxy(环氧树脂)，所述表贴层107可以进一步增加巩固产品的可靠性，同时，所述表贴层107的形成可以使得所述表贴层107及所述封装层105共同将待封装的芯片封装，实现其六面封装的效果。
如图1中的S7及图10-11所示，自所述凹槽结构102对应的位置对所述待封装晶圆100进行切割，以得到封装结构。
具体的，最后对形成的封装结构进行切割，对所述凹槽结构102中形成的所述封装层105进行切割，从而得到需要的封装结构，上述切割方式有利于保护待封装晶圆100的完整性，防止晶圆碎裂，本发明的封装方式直接从客户wafer上对die进行六面全塑封，缩短制程的同时，也增加了产品的可靠性。
实施例二：
如图10所示，参考图1-9，本发明还提供一种晶圆级芯片封装结构，所述晶圆级芯片封装结构优选基于本发明的所述晶圆级芯片封装方法制备得到，所述封装结构包括：
封装晶圆100a，所述封装晶圆100a具有相对的第一表面及第二表面；
导电柱101，形成于所述封装晶圆100a的第一表面，并与所述封装晶圆100a电连接；
凹槽结构102，所述凹槽结构102贯穿所述封装晶圆100a以将所述封装晶圆100a分成若干个封装芯片；
封装层105，形成于所述封装晶圆100a的第一表面上，所述封装层105延伸至所述凹槽结构102中且所述封装层105包围所述导电柱101并显露所述导电柱101的顶部；以及
引出焊垫106，形成于所述封装层105上，并与所述导电柱101电连接。
具体的，所述封装晶圆100a具有相对的第一表面及第二表面，所述第一表面可以是芯片的正面，另外，所述第二表面可以是封装晶圆100a的背面，在一示例中，所述封装晶圆100a还具有电极区域1001，所述电极区域1001设置在所述第一表面处，以实现封装芯片的电连接。在本示例中，所述封装晶圆100a为晶圆级芯片，晶圆上还可以形成有多个芯片以进行封装。其中，所述封装晶圆100a可以是直接来自商家的晶圆(Incoming wafer typefrom CTM)。这里需要说明的是，所述封装晶圆100a即经所述待封装晶圆100a100进行封装处理后得到的晶圆，本领域技术人员应能够理解二者的关系，这里为了区分二者的名称采用封装晶圆100a及待封装晶圆100a100。
具体的，所述封装晶圆100a上还制备有导电柱101，如可以是导电铜柱，在一示例中，所述导电柱101制备在所述电极区域1001上，以实现封装晶圆100a的电连接，在一示例中，最终形成包括溅射Ti/溅射Cu/电镀铜Cu的导电柱101。
具体的，所述封装晶圆100a上形成有凹槽结构102，所述凹槽结构102将所述封装晶圆100a分成若干个需要进行独立封装的芯片，所述凹槽结构102的数量依据实际需求设定，在一示例中，所述凹槽结构102的位置对应形成在两个导电柱101对应的待封装晶圆100a100之间，优选位于相邻导电柱101的中心。
作为示例，所述封装层105的上表面的粗糙度小于0.2微米。
具体的，所述封装层105的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。在一可选示例中，研磨后得到的所述封装层105(如epoxy树脂)的上表面的粗糙度小于0.2微米，有利于后续制程的进行，还可以提升引出焊垫106(landing pad)或者重新布线层(RDL)对所述封装层105，如树脂材料表面的粘附力。
作为示例，所述引出焊垫106包括平坦化辅助层106a及位于所述平坦化辅助层106a上的金属连接层106b。
作为示例，所述引出焊垫106与所述封装层105之间还形成有重新布线层，所述引出焊垫106通过所述重新布线层与所述导电柱101电连接，所述重新布线层包括介质层及金属叠层结构，所述金属叠层结构与所述导电柱101电连接，所述金属叠层结构位于所述介质层内，所述金属叠层结构包括若干层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。
具体的，所述引出焊垫106可以直接与所述导电柱101电连接，也可以是通过设置在引出焊垫106与封装层105之间的重新布线层进而与所述导电柱101电连接。采用所述平坦化辅助层106a及所述金属连接层106b构成所述引出焊垫106，所述平坦化辅助层106a可以作为直接形成在所述重新布线层的金属线层表面的材料层，为后续金属连接层106b的制备提供结构基础，使其可以更平坦，特别是在电镀形成所述金属连线层时，在图形化表面层形成的槽中电镀时容易出现高度不平的情况，从而影响电学性能及连接稳定性，形成所述平坦化辅助层106a有利于上述情况的改善解决，在一示例中，所述平坦化辅助层106a采用溅射工艺制备，采用金属电镀的方式制备金属连接层106b，提升了产品的性能和可靠性，可选地，所述平坦化辅助层106a的厚度小于0.3μm，可以是0.8μm、1.5μm，从而有利于两层结构层的厚度在构成引出焊垫106时的布置。在一示例中，所述平坦化辅助层106a包括自下而上依次叠置的钛层和铜层，所述金属连接层106b包括自下而上依次叠置的铜(Cu)层、镍层(Ni)及金(Au)层。当然，在其他示例中，也可以是其他材料层，并不以此为限。
具体的，所述重新布线层可以包括若干介质层及若干依据图形需求排布的金属线层，相邻两金属线层之间通过金属插塞连接。所述介质层的材料可以为环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。在本实施例中，所述介质层的材料可以为PI(聚酰亚胺)，以进一步降低工艺难度以及工艺成本。所述金属线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合，在本实施例中，所述金属线层的材料为铜，所述金属插塞材料为铜。
作为示例，所述晶圆级芯片封装结构还包括表贴层107，所述表贴层107形成于所述封装晶圆100a的所述第二表面上，且所述表贴层107与所述封装芯片及所述凹槽结构102中的所述封装层105均接触。
具体的，在一示例中，还在研磨后的表面上，即所述第二表面上，形成有表贴层107，所述表贴层107的材料可以是PI(聚酰亚胺)或epoxy(环氧树脂)，所述表贴层107可以进一步增加巩固产品的可靠性，同时，所述表贴层107的形成可以使得所述表贴层107及所述封装层105共同将待封装的芯片封装，实现其六面封装的效果。
实施例三：
如图11所示，并参考图1-10，本发明还提供一种芯片封装结构，所述芯片封装结构优选基于本发明的所述晶圆级芯片封装方法制备得到，所述封装结构包括：
封装芯片100b，所述封装芯片100b具有相对的第一表面及第二表面；
导电柱101，形成于所述封装芯片100b的第一表面，并与所述封装芯片100b电连接；
封装层105，形成于所述封装芯片100b的第一表面上，并延伸至所述待封装晶圆100的侧面，所述封装层105包围所述导电柱101并显露所述导电柱101的顶部；以及
引出焊垫106，形成于所述封装层105上，并与所述导电柱101电连接。
可选地，所述封装层105的上表面的粗糙度小于0.2微米。
可选地，所述引出焊垫106包括平坦化辅助层106a及位于所述平坦化辅助层106a上的金属连接层106b。
可选地，所述引出焊垫106与所述封装层105之间还形成有重新布线层，所述引出焊垫106通过所述重新布线层与所述导电柱101电连接，所述重新布线层包括介质层及金属叠层结构，所述金属叠层结构与所述导电柱101电连接，所述金属叠层结构位于所述介质层内，所述金属叠层结构包括若干层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间以将相邻的所述金属线层电连接。
可选地，所述芯片封装结构还包括表贴层107，形成于所述封装芯片100b的所述第二表面上，且所述表贴层107与所述封装芯片100b及所述封装芯片100b侧面的所述封装层105均接触。
具体的，本实施例还提供一种芯片封装结构，其中，所述芯片封装结构基于本发明实施例一提供的晶圆级芯片封装方法封装得到，与实施例二的不同在于，在实施例二的结构中，将封装好的晶圆沿着所述凹槽结构102进行切割得到本实施例三的封装芯片，也即所述封装芯片即经所述待封装晶圆100进行封装处理后得到的芯片，本领域技术人员应能够理解二者的关系，这里为了区分采用封装芯片进行命名，相关内容参考实施例一及实施例二的描述。
综上所述，本发明提供一种晶圆级封装结构及封装方法，封装方法包括：提供待封装晶圆，所述待封装晶圆具有相对的第一表面及第二表面；于所述第一表面制备导电柱，所述导电柱与所述待封装晶圆电连接；于所述待封装晶圆中制备凹槽结构，所述凹槽结构自所述第一表面延伸至所述待封装晶圆内部，以将所述待封装晶圆分成若干个待封装芯片；于所述第一表面上形成包围所述导电柱并显露所述导电柱顶部的封装层，且所述封装层延伸至所述凹槽结构中；于所述封装层上制备引出焊垫，所述引出焊垫与所述导电柱电连接；对所述待封装晶圆的第二表面进行减薄以显露形成于所述凹槽结构中的所述封装层；自所述凹槽结构对应的位置对所述待封装晶圆进行切割，以得到封装结构。通过上述方案，本发明采用基于凹槽结构切割晶圆的晶圆级封装方法，在扇出型晶圆级封装中，有利于保护芯片，防止晶圆破裂，并有利于缩短制程，减小作业周期，提升产品产率，并有利于产品成本的降低，本发明采用表贴层还实现了对晶圆级芯片进行有效的六面封装，更好的包装芯片，提高产品的可靠性，采用基于平坦化辅助层及金属连接层制备的引出焊垫进行待封装芯片的电性引出，可以提高引出的电学性能以及连接稳定性，提高封装结构的整体性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (19)
1.一种晶圆级芯片封装方法，其特征在于，所述封装方法包括如下步骤：
提供待封装晶圆，所述待封装晶圆具有相对的第一表面及第二表面；
于所述第一表面制备导电柱，所述导电柱与所述待封装晶圆电连接；
于所述待封装晶圆中制备凹槽结构，所述凹槽结构自所述第一表面延伸至所述待封装晶圆内部，以将所述待封装晶圆分成若干个待封装芯片；
于所述第一表面上形成包围所述导电柱并显露所述导电柱顶部的封装层，且所述封装层延伸至所述凹槽结构中；
于所述封装层上制备引出焊垫，所述引出焊垫与所述导电柱电连接；
对所述待封装晶圆的第二表面进行减薄以显露形成于所述凹槽结构中的所述封装层；
自所述凹槽结构对应的位置对所述待封装晶圆进行切割，以得到封装结构。
2.根据权利要求1所述的晶圆级芯片封装方法，其特征在于，所述凹槽结构的深度不超过所述待封装晶圆厚度的二分之一。
3.根据权利要求1所述的晶圆级芯片封装方法，其特征在于，形成所述凹槽结构之前还包括步骤：于所述待封装晶圆的第二表面形成支撑膜层。
4.根据权利要求1所述的晶圆级芯片封装方法，其特征在于，形成所述封装层的步骤包括：于所述待封装晶圆的所述第一表面上形成封装材料层，且所述封装材料层的上表面高于所述导电柱的上表面；对所述封装材料层进行减薄以得到所述封装层。
5.根据权利要求4所述的晶圆级芯片封装方法，其特征在于，所述封装材料层的上表面高出所述导电柱的上表面的距离大于50微米。
6.根据权利要求4所述的晶圆级芯片封装方法，其特征在于，研磨后得到的所述封装层的上表面的粗糙度小于0.2微米。
7.根据权利要求1所述的晶圆级芯片封装方法，其特征在于，所述引出焊垫包括平坦化辅助层以及位于所述平坦化辅助层上的金属连接层，其中，所述平坦化辅助层基于溅射工艺制备，所述金属连接层基于电镀工艺制备。
8.根据权利要求1所述的半导体晶圆级芯片封装方法，其特征在于，形成所述引出焊垫之前还包括于所述封装层上制备重新布线层的步骤，所述引出焊垫通过所述重新布线层与所述导电柱电连接，制备所述重新布线层的步骤包括：于所述封装层的上表面形成介质层及金属叠层结构，所述金属叠层结构与所述导电柱电连接，所述金属叠层结构位于所述介质层内，所述金属叠层结构包括若干层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。
9.根据权利要求1-8中任意一项所述的晶圆级芯片封装方法，其特征在于，对所述待封装晶圆进行切割之前还包括步骤：于所述待封装晶圆的所述第二表面形成表贴层，所述表贴层与所述待封装晶圆及所述凹槽结构中的所述封装层均接触。
10.一种晶圆级芯片封装结构，其特征在于，所述封装结构包括：
封装晶圆，所述封装晶圆具有相对的第一表面及第二表面；
导电柱，形成于所述封装晶圆的第一表面，并与所述封装晶圆电连接；
凹槽结构，所述凹槽结构贯穿所述封装晶圆以将所述封装晶圆分成若干个封装芯片；
封装层，形成于所述封装晶圆的第一表面上，所述封装层延伸至所述凹槽结构中且所述封装层包围所述导电柱并显露所述导电柱的顶部；以及
引出焊垫，形成于所述封装层上，并与所述导电柱电连接。
11.根据权利要求10所述的晶圆级芯片封装结构，其特征在于，所述封装层的上表面的粗糙度小于0.2微米。
12.根据权利要求10所述的晶圆级芯片封装结构，其特征在于，所述引出焊垫包括平坦化辅助层及位于所述平坦化辅助层上的金属连接层。
13.根据权利要求10所述的晶圆级芯片封装结构，其特征在于，所述引出焊垫与所述封装层之间还形成有重新布线层，所述引出焊垫通过所述重新布线层与所述导电柱电连接，所述重新布线层包括介质层及金属叠层结构，所述金属叠层结构与所述导电柱电连接，所述金属叠层结构位于所述介质层内，所述金属叠层结构包括若干层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。
14.根据权利要求10-13中任意一项所述的晶圆级芯片封装结构，其特征在于，所述晶圆级芯片封装结构还包括表贴层，所述表贴层形成于所述封装晶圆的所述第二表面上，且所述表贴层与所述封装芯片及所述凹槽结构中的所述封装层均接触。
15.一种芯片封装结构，其特征在于，所述封装结构包括：
封装芯片，所述封装芯片具有相对的第一表面及第二表面；
导电柱，形成于所述封装芯片的第一表面，并与所述封装芯片电连接；
封装层，形成于所述封装芯片的第一表面上，并延伸至所述待封装晶圆的侧面，所述封装层包围所述导电柱并显露所述导电柱的顶部；以及
引出焊垫，形成于所述封装层上，并与所述导电柱电连接。
16.根据权利要求15所述的芯片封装结构，其特征在于，所述封装层的上表面的粗糙度小于0.2微米。
17.根据权利要求15所述的芯片封装结构，其特征在于，所述引出焊垫包括平坦化辅助层及位于所述平坦化辅助层上的金属连接层。
18.根据权利要求15所述的芯片封装结构，其特征在于，所述引出焊垫与所述封装层之间还形成有重新布线层，所述引出焊垫通过所述重新布线层与所述导电柱电连接，所述重新布线层包括介质层及金属叠层结构，所述金属叠层结构与所述导电柱电连接，所述金属叠层结构位于所述介质层内，所述金属叠层结构包括若干层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。
19.根据权利要求15-18中任意一项所述的芯片封装结构，其特征在于，所述芯片封装结构还包括表贴层，形成于所述封装芯片的所述第二表面上，且所述表贴层与所述封装芯片及所述封装芯片侧面的所述封装层均接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910944670.1A CN112582354A (zh) | 2019-09-30 | 2019-09-30 | 晶圆级芯片封装结构及封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910944670.1A CN112582354A (zh) | 2019-09-30 | 2019-09-30 | 晶圆级芯片封装结构及封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112582354A true CN112582354A (zh) | 2021-03-30 |
Family
ID=75117253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910944670.1A Pending CN112582354A (zh) | 2019-09-30 | 2019-09-30 | 晶圆级芯片封装结构及封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112582354A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1428851A (zh) * | 2001-12-25 | 2003-07-09 | 譁裕实业股份有限公司 | 基片或芯片输入输出接点上金属凸块结构及其制造方法 |
| KR20070018699A (ko) * | 2005-08-09 | 2007-02-14 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| CN101075595A (zh) * | 2006-05-15 | 2007-11-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体晶片焊料凸块结构及其制造方法 |
| CN105742465A (zh) * | 2016-04-15 | 2016-07-06 | 深圳大道半导体有限公司 | 半导体发光芯片 |
| CN106024749A (zh) * | 2015-03-31 | 2016-10-12 | 意法半导体有限公司 | 具有柱和凸块结构的半导体封装体 |
| CN108511401A (zh) * | 2018-05-03 | 2018-09-07 | 江阴长电先进封装有限公司 | 一种半导体芯片的封装结构及其封装方法 |
-
2019
- 2019-09-30 CN CN201910944670.1A patent/CN112582354A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1428851A (zh) * | 2001-12-25 | 2003-07-09 | 譁裕实业股份有限公司 | 基片或芯片输入输出接点上金属凸块结构及其制造方法 |
| KR20070018699A (ko) * | 2005-08-09 | 2007-02-14 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| CN101075595A (zh) * | 2006-05-15 | 2007-11-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体晶片焊料凸块结构及其制造方法 |
| CN106024749A (zh) * | 2015-03-31 | 2016-10-12 | 意法半导体有限公司 | 具有柱和凸块结构的半导体封装体 |
| CN105742465A (zh) * | 2016-04-15 | 2016-07-06 | 深圳大道半导体有限公司 | 半导体发光芯片 |
| CN108511401A (zh) * | 2018-05-03 | 2018-09-07 | 江阴长电先进封装有限公司 | 一种半导体芯片的封装结构及其封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10128211B2 (en) | Thin fan-out multi-chip stacked package structure and manufacturing method thereof | |
| US10276545B1 (en) | Semiconductor package and manufacturing method thereof | |
| WO2017049928A1 (zh) | 一种芯片封装结构及封装方法 | |
| CN113257778B (zh) | 一种3d堆叠且背部导出的扇出型封装结构及其制造方法 | |
| CN215069984U (zh) | 双层堆叠的3d扇出型封装结构 | |
| CN215069985U (zh) | 三维堆叠的扇出型封装结构 | |
| CN110783282A (zh) | 封装结构 | |
| CN110957284A (zh) | 芯片的三维封装结构及其封装方法 | |
| CN107425031B (zh) | 背照式cmos传感器的封装结构及封装方法 | |
| CN212084995U (zh) | 晶圆级封装结构 | |
| CN210467768U (zh) | 晶圆级芯片封装结构 | |
| CN114975409A (zh) | 双层塑封的3d扇出型封装结构及其封装方法 | |
| CN210182380U (zh) | 半导体封装结构 | |
| CN210467804U (zh) | 晶圆级芯片封装结构 | |
| CN209804638U (zh) | 扇出型天线封装结构 | |
| CN112582354A (zh) | 晶圆级芯片封装结构及封装方法 | |
| CN211045375U (zh) | 晶圆级芯片封装结构 | |
| CN210224005U (zh) | 一种扇出型天线封装结构 | |
| CN112582287A (zh) | 晶圆级芯片封装结构及封装方法 | |
| KR101411810B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| CN113130412A (zh) | 半导体芯片封装结构及其制备方法 | |
| CN112151395A (zh) | 三维扇出型指纹识别芯片的封装结构及封装方法 | |
| CN112151394A (zh) | 三维扇出型指纹识别芯片的封装结构及封装方法 | |
| CN111276503A (zh) | 一种光学器件的扇出型封装方法及光学器件 | |
| CN210722993U (zh) | 芯片的三维封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City) Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd. Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province Applicant before: SJ Semiconductor (Jiangyin) Corp. |