CN112582287A - 晶圆级芯片封装结构及封装方法 - Google Patents

晶圆级芯片封装结构及封装方法 Download PDF

Info

Publication number
CN112582287A
CN112582287A CN201910944686.2A CN201910944686A CN112582287A CN 112582287 A CN112582287 A CN 112582287A CN 201910944686 A CN201910944686 A CN 201910944686A CN 112582287 A CN112582287 A CN 112582287A
Authority
CN
China
Prior art keywords
layer
chip
packaged
packaging
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910944686.2A
Other languages
English (en)
Inventor
徐罕
陈彦亨
吴政达
林正忠
薛亚媛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201910944686.2A priority Critical patent/CN112582287A/zh
Publication of CN112582287A publication Critical patent/CN112582287A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种晶圆级封装结构及封装方法，封装方法包括：提供支撑基底，形成临时键合层；将待封装芯片固定于临时键合层上；制备导电柱；采用封装层封装待封装芯片；制备重新布线层；制备引出焊垫；基于述临时键合层剥离支撑基底。本发明采用基于平坦化辅助层及金属连接层制备的引出焊垫进行待封装芯片的电性引出，可以提高引出的电学性能以及连接稳定性，提高封装结构的整体性能，采用先进行贴片，再进行重新布线层制备的方式在扇出型晶圆级封装中，有利于缩短制程，减小作业周期，提升产品产率，有利于产品成本的降低，实现了对晶圆级芯片进行有效的六面封装，更好的包装芯片，提高产品的可靠性。

Description

晶圆级芯片封装结构及封装方法
技术领域
本发明属于半导体封装技术领域，特别是涉及一种晶圆级芯片封装结构及封装方法。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高，以及新型的集成电路出现，封装技术在集成电路产品中扮演着越来越重要的角色，在整个电子系统的价值中所占的比例越来越大。同时，随着集成电路特征尺寸达到纳米级，晶体管向更高密度、更高的时钟频率发展，封装也向更高密度的方向发展。
由于扇出晶圆级封装(fowlp)技术由于具有小型化、低成本和高集成度等优点，以及具有更好的性能和更高的能源效率，扇出晶圆级封装(fowlp)技术已成为高要求的移动/无线网络等电子设备的重要的封装方法，是目前最具发展前景的封装技术之一。
然而，现有的扇出型封装中，在晶圆级封装中待封装芯片的焊垫引出结构相对简单，电学性能及稳定性能有待改进，同时，对于晶圆级的封装结构来说难以实现简单有效的全面封装，并且封装制程较长，制备周期长，影响作业效率。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶圆级芯片封装结构及封装方法，用于解决现有技术中芯片引出焊垫电学性能及稳定性等较差等问题。
为实现上述目的及其他相关目的，本发明提供一种晶圆级芯片封装方法，所述封装方法包括如下步骤：
提供支撑基底，并于所述支撑基底上形成临时键合层；
提供待封装芯片，所述待封装芯片具有相对的第一表面及第二表面，将所述待封装芯片固定于所述临时键合层上；
于所述待封装芯片的第二表面制备导电柱，所述导电柱与所述待封装芯片电连接；
采用封装层封装所述待封装芯片，所述导电柱的顶面显露于所述封装层；
于所述封装层上制备重新布线层，所述重新布线层与所述导电柱电连接；
于所述重新布线层远离所述封装层的一侧制备引出焊垫，以通过所述重新布线层及所述导电柱实现所述待封装芯片的电性引出，其中，所述引出焊垫至少包括自下而上依次叠置的平坦化辅助层以及金属连接层；以及
基于所述临时键合层剥离所述待封装芯片及所述支撑基底。
可选地，形成所述临时键合层之后还包括步骤：于所述临时键合层上形成粘附保护层，且所述待封装芯片固定于所述粘附保护层上。
可选地，所述粘附保护层包括聚酰亚胺层。
可选地，形成所述临时键合层之后还包括步骤：于所述临时键合层上形成表贴层，并使所述待封装芯片的第一表面与所述贴片膜相接触，所述封装层及所述贴片膜将所述待封装芯片包覆。
可选地，所述贴片膜的边缘与所述支撑基底的边缘之间具有预留空间，所述贴片膜的大小和所述待封装芯片一致，所述封装层形成于所述待封装芯片上并延伸至所述预留空间。
可选地，制备所述重新布线层的步骤包括：于所述封装层的上表面形成介质层及金属叠层结构，所述金属叠层结构与所述导电柱电连接，以将所述待封装芯片电性引出，其中，所述金属叠层结构位于所述介质层内，所述金属叠层结构包括若干层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。
可选地，所述临时键合层包括光热转换层，采用激光照射所述光热转换层，以使所述光热转换层与所述待封装芯片及所述支撑基底分离，进而剥离所述待封装芯片及所述支撑基底。
可选地，所述贴片膜的边缘与所述支撑基底的边缘之间具有预留空间，所述贴片膜的大小和所述待封装芯片一致，所述封装层形成于所述待封装芯片上并延伸至所述预留空间。
可选地，形成所述引出焊垫的步骤包括：
于所述重新布线层上制备图形化表面层，所述图形化表面层显露所述重新布线层上待形成所述引出焊垫的焊垫区域；
基于所述图形化表面层于所述焊垫区域上形成所述引出焊垫，且所述引出焊垫的上表面高于所述图形化表面层的上表面，其中，采用溅射工艺制备所述平坦化辅助层，采用电镀工艺制备所述金属连接层。
可选地，所述平坦化辅助层包括自下而上依次叠置的钛层和铜层，所述金属连接层包括自下而上依次叠置的铜层、镍层及金层，所述平坦化辅助层的厚度小于0.3μm，所述图形化表面层上表面低于所述镍层上表面。
一种晶圆级芯片封装结构，其中，所述封装结构优选采用本发明的封装方法封装得到的结构，所述封装结构包括：
待封装芯片，所述待封装芯片具有相对的第一表面及第二表面；
导电柱，形成于所述待封装芯片的第二表面，并与所述待封装芯片电连接；
封装层，形成于所述待封装芯片的第二表面并延伸至所述待封装芯片的侧部，且所述导电柱的顶面显露于所述封装层；
重新布线层，形成于所述封装层上，所述重新布线层与所述导电柱电连接；以及
引出焊垫，形成于所述重新布线层远离所述封装层的一侧，所述引出焊垫通过所述重新布线层及所述导电柱实现所述待封装芯片的电性引出，其中，所述引出焊垫至少包括自下而上依次叠置的平坦化辅助层以及金属连接层。
可选地，所述待封装芯片的第一表面上还形成有粘附保护层。
可选地，所述粘附保护层包括聚酰亚胺层。
可选地，所述封装结构还包括贴片膜，所述贴片膜贴置于所述待封装芯片的第一表面，所述封装层及所述贴片膜将所述待封装芯片包覆。
可选地，所述贴片膜的边缘与所述支撑基底的边缘之间具有预留空间，所述贴片膜的大小和所述待封装芯片一致，所述封装层形成于所述待封装芯片上并延伸至所述预留空间。
可选地，所述封装结构还包括图形化表面层，所述图形化表面层形成于所述重新布线层远离所述封装层的一层，所述图形化表面层显露所述重新布线层上形成所述引出焊垫的焊垫区域，所述引出焊垫经由所述图形化表面层形成于所述焊垫区域上，且所述引出焊垫的上表面高于所述图形化表面层的上表面。
可选地，所述平坦化辅助层包括自下而上依次叠置的钛层和铜层，所述金属连接层包括自下而上依次叠置的铜层、镍层及金层，所述平坦化辅助层的厚度小于0.3μm，所述图形化表面层上表面低于所述镍层上表面。
如上所述，本发明晶圆级芯片封装结构及封装方法，本发明的晶圆级封装中采用基于平坦化辅助层及金属连接层制备的引出焊垫进行待封装芯片的电性引出，可以提高引出的电学性能以及连接稳定性，提高封装结构的整体性能，采用先进行贴片(固定待封装芯片)，再进行重新布线层制备的方式，在扇出型晶圆级封装中，有利于缩短制程，减小作业周期，提升产品产率，并有利于产品成本的降低，制程少，封装速度快，产出效率高，本发明还实现了对晶圆级芯片进行有效的六面封装，更好的包装芯片，提高产品的可靠性。
附图说明
图1显示为本发明晶圆级芯片封装方法的工艺流程图。
图2显示为本发明晶圆级芯片封装方法中提供支撑基底形成临时键合层的结构示意图。
图3显示为本发明晶圆级芯片封装方法中形成贴片膜的结构示意图。
图4显示为本发明晶圆级芯片封装方法中固定待封装芯片的结构示意图。
图5显示为本发明晶圆级芯片封装方法中形成导电柱的结构示意图。
图6显示为本发明晶圆级芯片封装方法中形成封装材料层的结构示意图。
图7显示为本发明晶圆级芯片封装方法中形成封装层的结构示意图。
图8显示为本发明晶圆级芯片封装方法中形成重新布线层的结构示意图。
图9显示为本发明晶圆级芯片封装方法中形成图形化表面层的结构示意图。
图10显示为本发明晶圆级芯片封装方法中形成引出焊垫的结构示意图。
图11显示为本发明晶圆级芯片封装方法中分离支撑基底后的结构示意图。
元件标号说明
100 支撑基底
101 临时键合层
102 粘附保护层
103 贴片膜
104 待封装芯片
105 电极区域
106 导电柱
107 封装材料层
108 封装层
109 重新布线层
110 图形化表面层
111 焊垫区域
112 引出焊垫
112a 平坦化辅助层
112b 金属连接层
S1～S7 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1-图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一：
如图1所示，本发明提供一种晶圆级芯片封装方法，所述封装方法包括如下步骤：
提供支撑基底，并于所述支撑基底上形成临时键合层；
提供待封装芯片，所述待封装芯片具有相对的第一表面及第二表面，将所述待封装芯片固定于所述临时键合层上；
于所述待封装芯片的第二表面制备导电柱，所述导电柱与所述待封装芯片电连接；
采用封装层封装所述待封装芯片，所述导电柱的顶面显露于所述封装层；
于所述封装层上制备重新布线层，所述重新布线层与所述导电柱电连接；
于所述重新布线层远离所述封装层的一侧制备引出焊垫，以通过所述重新布线层及所述导电柱实现所述待封装芯片的电性引出，其中，所述引出焊垫至少包括自下而上依次叠置的平坦化辅助层以及金属连接层；以及
基于所述临时键合层剥离所述待封装芯片及所述支撑基底。
下面将结合附图详细说明本发明的晶圆级芯片的封装方法。
如图1中的S1及图2所示，提供支撑基底100，并于所述支撑基底上形成临时键合层101。
作为示例，所述支撑基底100包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。在一示例中，所述支撑基底100的透光率不小于50％，以有利于后续基于临时键合层进行支撑基底的分离，在本实施例中，所述支撑基底100选用为玻璃衬底，所述玻璃衬底成本较低，容易在其表面形成临时键合层101，且能降低后续的剥离工艺的难度。
作为示例，所述临时键合层101包括光热转换层(LTHC)，通过旋涂工艺形成于所述支撑基底100上后，通过固化工艺使其固化成型。光热转换层(LTHC)性能稳定，表面较光滑，有利于后续获得平坦的，在后续的剥离工艺中，剥离的难度较低。
作为示例，于所述临时键合层101上形成表贴层103，并使所述待封装芯片104的第一表面与所述贴片膜103相接触，所述封装层108及所述贴片膜103将所述待封装芯片104包覆。在一示例中，可以是将所述贴片膜103先形成在所述临时键合层101上，再在所述贴片膜上形成待封装芯片，也可以是现将所述贴片膜103形成在所述待封装芯片表面，再将二者形成在所述临时键合层上。
作为示例，形成所述临时键合层101之后还包括步骤：于所述临时键合层101上形成粘附保护层102，且所述待封装芯片104固定于所述粘附保护层101上，此时，当存在所述贴片膜103时，所述贴片膜103形成于所述粘附保护层102的表面。
作为示例，所述粘附保护层102包括聚酰亚胺层。
具体的，在一示例中，如图3所示，本发明中设置一贴片膜103，所述贴片膜103与后续形成的封装层108将待封装芯片104进行封装，从而实现芯片的六面封装，在一示例中，所述贴片膜103可以是DAF(die-attach film)膜，其可以包括环氧树脂膜层，其中，在晶圆级封装中，本发明在晶圆表面设置一贴片膜103，从而可以基于所述贴片膜103实现芯片晶圆级六面封装，同时可以对芯片的背面还起到保护作用。在一示例中，所述贴片膜103(如所述DAF膜)的厚度介于10-40微米之间，可以是15微米、20微米、30微米、32微米、35微米等等，在一示例中，选择为32-40微米，以有利于所述待封装芯片104的六面封装。其中，将所述待封装芯片104固定于所述临时键合层102上，可以是待封装芯片直接固定在临时键合层上，也可以是基于其他材料层固定于所述分离层上。
具体的，在一示例中，还包括在所述临时键合层101与所述贴片膜103之间形成粘附保护层102的步骤，其中，可选地，所述粘附保护层102的材料可以是PI(聚酰亚胺)，所述粘附保护层102可以实现待封装芯片104的黏贴，是待封装芯片104可以更好地形成在所述支撑基底100上，也方便后段制成的进行，同时所述粘附保护层102还可以在后续的临时键合层101剥离时起到中间层的保护作用，如保护所述贴片膜103在分离时不受损伤。
如图1中的S2及图4所示，提供待封装芯片104，所述待封装芯片104具有相对的第一表面及第二表面，将所述待封装芯片104固定于所述临时键合层101上。
具体的，在一示例中，当存在所述贴片膜103时，将所述待封装芯片104固定于所述贴片膜103上，并使所述待封装芯片104的第一表面与所述贴片膜103相接触。
作为示例，所述贴片膜103的边缘与所述支撑基底100的边缘之间具有预留空间，所述贴片膜103的大小和所述待封装芯片104一致，所述封装层108形成于所述待封装芯片104上并延伸至所述预留空间。
具体的，该示例中，将所述待封装芯片104形成于所述贴片膜103(die bonding)上，其中，所述待封装芯片104具有相对的第一表面及第二表面，所述第一表面可以是芯片的背面，另外，所述第二表面可以是待封装芯片104的正面，在一示例中，所述待封装芯片104还具有电极区域105，所述电极区域105设置才所述第二表面处，以实现所述待封装芯片104的电连接。在本示例中，所述待封装芯片104为晶圆级芯片，晶圆上还可以形成有多个芯片以进行封装。
具体的，在一示例中，所述贴片膜103的边缘与所述支撑基底100的边缘之间具有预留空间，如图4所示，也即所述贴片膜103设置在所述支撑基底100或所述粘附保护层102上之后，显露于所述贴片膜103接触的下层材料层，显露的部分构成所述预留空间，在一可选示例中，所述贴片膜103的中心与下层材料层的中心重合，且各自关于该中心对称，从而形成均匀对称的所述预留空间。可选地，所述待封装芯片104的第一表面与所述贴片膜103相接触时，二者刚好完全重合，当然，也可以是所述第一表面没有完全占据所述贴片膜103的表面，贴片膜103的面积大于所述第一表面面积，本示例中，选择待封装芯片104，即待封装晶圆的背面的大小形状与所述贴片膜103一致，从而可以有利于提高密封效果，有利于六面封装稳定性的提高。
如图1中的S3及图5所示，于所述待封装芯片104的第二表面制备导电柱106，所述导电柱106与所述待封装芯片104电连接。
具体的，还在所述待封装芯片104上制备导电柱106，如可以是导电铜柱，在一示例中，所述导电柱106制备在所述电极区域105上，以实现待封装芯片104的电连接，所述导电柱106的制备工艺可以采用本领域常用的导电连接柱的制备工艺，如铜柱制备工艺。
如图1中的S4及图6-7所示，采用封装层108封装所述待封装芯片104，所述导电柱106的顶面显露于所述封装层108，在一示例中，当存在所述贴片膜103时，所述封装层108及所述贴片膜103将所述待封装芯片104包覆。
具体的，采用封装层108封装所述待封装芯片104的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述封装层108的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。可以是先在待封装完成的结构上形成封装材料层107，然后，还包括减薄所述封装层108材料层的步骤，将所述导电柱106显露于所述封装层108。
具体的，在一示例中，封装后的所述封装层108呈倒U型结构于所述待封装芯片104上，优选为对称结构，可选地，当所述贴片膜103与所述待封装芯片104的尺寸一致时，所述封装层108的一表面与所述支撑基底100或者所述粘附保护层102(当存在时)相接触，将所述贴片膜103及所述待封装芯片104的侧面同时封装在一起，从而可以有利于提高封装结构的稳定性，提高封装效果。
如图1中的S5及图8所示，于所述封装层108上制备重新布线层109，所述重新布线层109与所述导电柱106电连接。
作为示例，制备所述重新布线层109的步骤包括：于所述封装层108的上表面形成介质层及金属叠层结构，所述金属叠层结构与所述导电柱106电连接，以将所述待封装芯片104电性引出，其中，所述金属叠层结构位于所述介质层内，所述金属叠层结构包括若干层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。
具体的，该步骤中，在封装层108上制备重新布线层109，所述重新布线层109与所述导电柱106电连接，以实现与待封装芯片104的电连接，本发明中，先进行贴片再进行重新布线层109的封装，也就是说，本发明先贴die(先进行待封装芯片104的贴片)，再进行所述重新布线层109(RDL)的制备，这种方式的扇出型封装(Fan-out wafer level package)，在fan-out封装领域里可有利于缩短制程，减少作业的周期(cycle time)，提升产品的产率(throughput)，降低产品成本(cost)。
另外，所述重新布线层109可以包括若干介质层及若干依据图形需求排布的金属线层，相邻两金属线层之间通过金属插塞连接。所述介质层的材料可以为环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。在本实施例中，所述介质层的材料可以为PI(聚酰亚胺)，以进一步降低工艺难度以及工艺成本。所述金属线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合，在本实施例中，所述金属线层的材料为铜，所述金属插塞材料为铜。
如图1中的S6及图9-10所示，于所述重新布线层109远离所述封装层108的一侧制备引出焊垫112，以通过所述重新布线层109及所述导电柱106实现所述待封装芯片的电性引出，所述引出焊垫至少包括自下而上依次叠置的平坦化辅助层112a以及金属连接层112b。
作为示例，形成所述引出焊垫112的步骤包括：
于所述重新布线层109上制备图形化表面层110，所述图形化表面层110显露所述重新布线层109上待形成所述引出焊垫112的焊垫区域111；以及
基于所述图形化表面层110于所述焊垫区域111上形成所述引出焊垫112，且所述引出焊垫112的上表面高于所述图形化表面层110的上表面，其中，采用溅射工艺制备所述平坦化辅助层112a，采用电镀工艺制备所述金属连接层112b。
作为示例，所述平坦化辅助层112a包括自下而上依次叠置的钛层和铜层，所述金属连接层112b包括自下而上依次叠置的铜层、镍层及金层。
作为示例，所述平坦化辅助层112a的厚度小于0.3μm，所述图形化表面层110上表面低于所述镍层上表面。
具体的，于所述重新布线层109的另一面制备引出焊垫112，所述引出焊垫112与所述重新布线层109中的金属线层电连接，其中，本发明的方案中，采用所述平坦化辅助层112a及所述金属连接层112b构成所述引出焊垫112，所述平坦化辅助层112a可以作为直接形成在所述重新布线层的金属线层表面的材料层，为后续金属连接层的制备提供结构基础，使其可以更平坦，特别是在电镀形成所述金属连线层112b时，在图形化表面层110形成的槽中电镀时容易出现高度不平的情况，从而影响电学性能及连接稳定性，形成所述平坦化辅助层112a有利于上述情况的改善解决，在一示例中，所述平坦化辅助层采用溅射工艺制备，采用金属电镀的方式制备金属连接层，提升了产品的性能和可靠性，可选地，所述平坦化辅助层的厚度小于0.3μm，可以是0.8μm、1.5μm，从而有利于两层结构层的厚度在构成引出焊垫时的布置。在一示例中，所述平坦化辅助层112a包括自下而上依次叠置的钛层和铜层，所述金属连接层112b包括自下而上依次叠置的铜(Cu)层、镍层(Ni)及金(Au)层。当然，在其他示例中，也可以是其他材料层，并不以此为限。在一示例中，当所述金属连接层包括多种金属构成的叠层结构时，所述图形化表面层的上表面与各叠层中抗氧化性较强的叠层相对应优选地，所述图形化表面层的厚度不小于所述金属连接层的厚度的二分之一，在本示例中，所述图形化表面层110上表面低于所述镍层上表面，且所述图形化表面层110上表面高于所述镍层下表面，以利于提高引出焊垫的性能。
另外，在一示例中，在形成所述引出焊垫112之前还在所述重新布线层109上形成图形化表面层110，在一示例中，所述图形化表面层110的材料可以是PI，其中，可以是先在所述重新布线层109上形成一层PI材料层，再对其进行图形化，使得该层材料层显露出所述重新布线层109上需要制备焊垫的金属区域，即所述焊盘区域，而将其他区域进行覆盖，形成所述图形化表面层110，也进一步实现对所述封装结构的保护，提高封装的可靠性，在一可选示例中，所述图形化表面层110的上表面高于所述重新布线层109的上表面，有利于后续引出焊垫112的制备实施，提高引出焊垫112的可靠性，提高整体封装结构的电学稳定性。
如图1中的S7及图11所示，基于所述临时键合层101剥离所述待封装芯片104及所述支撑基底100。
作为示例，所述临时键合层101包括光热转换层，其中，采用激光照射所述光热转换层，以使所述光热转换层与所述待封装芯片104及所述支撑基底100分离，进而剥离所述待封装芯片104及所述支撑基底100。
具体的，所述临时键合层101为光热转换层，此处采用激光照射所述光热转换层，以使所述光热转换层与所述封装层108、所述待封装芯片104及所述支撑基底100分离，或者，在一示例中，当存在所述贴片膜103时，将所述贴片膜103及所述封装层108与所述支撑基底100分离，又或者在一示例中是将所述粘附保护层102与所述支撑基底100进行分离，进而剥离待封装芯片104及所述支撑基底100，从而得到包括封装层108和贴片膜103将待封装芯片104六面封装的封装结构。另外，本发明的支撑基底100，如玻璃基底(glass wafer)作为制程中临时性载体，可以重复使用，有利于产品的成本的降低。
实施例二：
如图11所示，并参考图1-10，本发明还提供一种晶圆级芯片封装结构，其中，所述封装结构优选采用本发明的封装方法封装得到，所述封装结构包括：
待封装芯片104，所述待封装芯片104具有相对的第一表面及第二表面；
导电柱106，形成于所述待封装芯片104的第二表面，并与所述待封装芯片104电连接；
封装层108，形成于所述待封装芯片104的第二表面并延伸至所述待封装芯片104的侧部，且所述导电柱106的顶面显露于所述封装层108；
重新布线层109，形成于所述封装层108上，所述重新布线层109与所述导电柱106电连接；以及
引出焊垫112，形成于所述重新布线层109远离所述封装层108的一侧，所述引出焊垫112通过所述重新布线层109及所述导电柱106实现所述待封装芯片104的电性引出，其中，所述引出焊垫112至少包括自下而上依次叠置的平坦化辅助层112a以及金属连接层112b。
作为示例，所述封装结构还包括贴片膜103，所述贴片膜103贴置于所述待封装芯片104的第一表面，所述封装层108及所述贴片膜103将所述待封装芯片104包覆。
具体的，在一示例中设置一贴片膜103，所述贴片膜103与后续形成的封装层108将待封装芯片104进行封装，从而实现芯片的六面封装，在一示例中，所述贴片膜103包括DAF(die-attach film)膜层，可以采用树脂材料贴片膜103，包括环氧树脂膜，其中，在晶圆级封装中，本发明在晶圆表面设置一贴片膜103，从而可以基于所述贴片膜103实现芯片晶圆级六面封装，同时可以对芯片的背面还起到保护作用。在一示例中，所述贴片膜103(如所述DAF膜)的厚度介于10-40微米之间，可以是15微米、20微米、30微米、32微米、35微米等等，在一示例中，选择为32-40微米，以有利于所述待封装芯片104的六面封装。
作为示例，所述待封装芯片104的第一表面上还形成有粘附保护层102。
在一示例中，当存在所述贴片膜103时，所述贴片膜103形成于所述粘附保护层102的表面，所述粘附保护层102及所述封装层108将所述贴片膜103及所述待封装芯片104包覆。
作为示例，所述粘附保护层102包括聚酰亚胺层。
具体的，在一示例中，还在所述临时键合层101与所述贴片膜103之间形成有粘附保护层102，其中，可选地，所述粘附保护层102的材料可以是PI(聚酰亚胺)，所述粘附保护层102可以实现待封装芯片104的黏贴，是待封装芯片104可以更好地形成在所述支撑基底100上，也方便后段制成的进行，同时所述粘附保护层102还可以在后续的临时键合层101剥离时起到中间层的保护作用，如保护所述贴片膜103在分离时不受损伤。
作为示例，所述封装结构还包括图形化表面层110，所述图形化表面层110形成于所述重新布线层109远离所述封装层108的一层，且所述图形化表面层110显露所述重新布线层109上形成所述引出焊垫112的焊垫区域111，所述引出焊垫112经由所述图形化表面层110形成于所述焊垫区域111上，且所述引出焊垫的上表面高于所述图形化表面层的上表面。
作为示例，所述平坦化辅助层112a包括自下而上依次叠置的钛层和铜层，所述金属连接层112b包括自下而上依次叠置的铜层、镍层及金层。
作为示例，所述平坦化辅助层112a的厚度小于0.3μm，所述图形化表面层110上表面低于所述镍层上表面。
具体的，于所述重新布线层109的另一面制备引出焊垫112，所述引出焊垫112与所述重新布线层109中的金属线层电连接，其中，本发明的方案中，采用所述平坦化辅助层112a及所述金属连接层112b构成所述引出焊垫112，所述平坦化辅助层112a可以作为直接形成在所述重新布线层的金属线层表面的材料层，为后续金属连接层的制备提供结构基础，使其可以更平坦，特别是在电镀形成所述金属连线层112b时，在图形化表面层110形成的槽中电镀时容易出现高度不平的情况，从而影响电学性能及连接稳定性，形成所述平坦化辅助层112a有利于上述情况的改善解决，在一示例中，所述平坦化辅助层采用溅射工艺制备，采用金属电镀的方式制备金属连接层，提升了产品的性能和可靠性，可选地，所述平坦化辅助层的厚度小于0.3μm，可以是0.8μm、1.5μm，从而有利于两层结构层的厚度在构成引出焊垫时的布置。在一示例中，所述平坦化辅助层112a包括自下而上依次叠置的钛层和铜层，所述金属连接层112b包括自下而上依次叠置的铜(Cu)层、镍层(Ni)及金(Au)层。当然，在其他示例中，也可以是其他材料层，并不以此为限。在一示例中，当所述金属连接层包括多种金属构成的叠层结构是，所述图形化表面层的上表面与各叠层中抗氧化性较强的叠层相对应优选地，所述图形化表面层的厚度不小于所述金属连接层的厚度的二分之一，在本示例中，所述图形化表面层110上表面低于所述镍层上表面，且所述图形化表面层110上表面高于所述镍层下表面，以利于提高引出焊垫的性能。
另外，在一示例中，在形成所述引出焊垫112之前还在所述重新布线层109上形成图形化表面层110，在一示例中，所述图形化表面层110的材料可以是PI，其中，可以是先在所述重新布线层109上形成一层PI材料层，再对其进行图形化，使得该层材料层显露出所述重新布线层109上需要制备焊垫的金属区域，即所述焊盘区域，而将其他区域进行覆盖，形成所述图形化表面层110，也进一步实现对所述封装结构的保护，提高封装的可靠性，在一可选示例中，所述图形化表面层110的上表面高于所述重新布线层109的上表面，有利于后续引出焊垫112的制备实施，提高引出焊垫112的可靠性，提高整体封装结构的电学稳定性。
具体的，所述导电柱106可以是导电铜柱，所述导电柱106制备在所述电极区域105上，以实现待封装芯片104的电连接，所述封装层108的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。可以是先在待封装完成的结构上形成封装材料层107，具体的，在一示例中，封装后的所述封装层108呈倒U型结构于所述待封装芯片104上，优选为对称结构，可选地，当所述贴片膜103与所述待封装芯片104的尺寸一致时，所述封装层108的一表面与所述支撑基底100或者所述粘附保护层102(当存在时)相接触，将所述贴片膜103及所述待封装芯片104的侧面同时封装在一起，从而可以有利于提高封装结构的稳定性，提高封装效果。
具体的，在一示例中，所述重新布线层109包括介质层及金属叠层结构，所述金属叠层结构与所述导电柱106电连接，以将所述待封装芯片104电性引出，其中，所述金属叠层结构位于所述介质层内，所述金属叠层结构包括若干层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。进一步，所述导电柱106与所述金属层电连接。其中，所述重新布线层109可以包括若干介质层及若干依据图形需求排布的金属线层，相邻两金属线层之间通过金属插塞连接。所述介质层的材料可以为环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。在本实施例中，所述介质层的材料可以为PI(聚酰亚胺)，以进一步降低工艺难度以及工艺成本。所述金属线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合，在本实施例中，所述金属线层的材料为铜，所述金属插塞材料为铜。
作为示例，当存在所述贴片膜103时，所述贴片膜103的边缘与所述支撑基底100的边缘之间具有预留空间，所述贴片膜103的大小和所述待封装芯片104一致，所述封装层108形成于所述待封装芯片104上并延伸至所述预留空间。
具体的，所述待封装芯片104具有相对的第一表面及第二表面，所述第一表面可以是芯片的背面，另外，所述第二表面可以是待封装芯片104的正面，在一示例中，所述待封装芯片104还具有电极区域105，所述电极区域105设置才所述第二表面处，以实现所述待封装芯片104的电连接。在本示例中，所述待封装芯片104为晶圆级芯片，晶圆上还可以形成有多个芯片以进行封装。
具体的，在一示例中，所述贴片膜103的边缘与所述支撑基底100的边缘之间具有预留空间，如图4所示，也即所述贴片膜103设置在所述支撑基底100或所述粘附保护层102上之后，显露于所述贴片膜103接触的下层材料层，显露的部分构成所述预留空间，在一可选示例中，所述贴片膜103的中心与下层材料层的中心重合，且各自关于该中心对称，从而形成均匀对称的所述预留空间。可选地，所述待封装芯片104的第一表面与所述贴片膜103相接触时，二者刚好完全重合，当然，也可以是所述第一表面没有完全占据所述贴片膜103的表面，贴片膜103的面积大于所述第一表面面积，本示例中，选择待封装芯片104，即待封装晶圆的背面的大小形状与所述贴片膜103一致，从而可以有利于提高密封效果，有利于六面封装稳定性的提高。
综上所述，本发明提供一种晶圆级封装结构及封装方法，封装方法包括：提供支撑基底并于所述支撑基底上形成临时键合层；于所述临时键合层上形成贴片膜；提供待封装芯片，所述待封装芯片具有相对的第一表面及第二表面，将所述待封装芯片固定于所述贴片膜上，并使所述待封装芯片的第一表面与所述贴片膜相接触；于所述待封装芯片的第二表面制备导电柱，所述导电柱与所述待封装芯片电连接；采用封装层封装所述待封装芯片，所述导电柱的顶面显露于所述封装层，所述封装层及所述贴片膜将所述待封装芯片包覆；于所述封装层上制备重新布线层，所述重新布线层与所述导电柱电连接；于所述重新布线层远离所述封装层的一侧制备引出焊垫，以通过所述重新布线层及所述导电柱实现所述待封装芯片的电性引出，其中，所述引出焊垫至少包括自下而上依次叠置的平坦化辅助层以及金属连接层。通过上述方案，本发明的晶圆级封装中采用基于平坦化辅助层及金属连接层制备的引出焊垫进行待封装芯片的电性引出，可以提高引出的电学性能以及连接稳定性，提高封装结构的整体性能，采用先进行贴片(固定待封装芯片)，再进行重新布线层制备的方式，在扇出型晶圆级封装中，有利于缩短制程，减小作业周期，提升产品产率，并有利于产品成本的降低，实现了对晶圆级芯片进行有效的六面封装，更好的包装芯片，提高产品的可靠性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (16)

1.一种晶圆级芯片封装方法，其特征在于，所述封装方法包括如下步骤：
提供支撑基底，并于所述支撑基底上形成临时键合层；
提供待封装芯片，所述待封装芯片具有相对的第一表面及第二表面，将所述待封装芯片固定于所述临时键合层上；
于所述待封装芯片的第二表面制备导电柱，所述导电柱与所述待封装芯片电连接；
采用封装层封装所述待封装芯片，所述导电柱的顶面显露于所述封装层；
于所述封装层上制备重新布线层，所述重新布线层与所述导电柱电连接；
于所述重新布线层远离所述封装层的一侧制备引出焊垫，以通过所述重新布线层及所述导电柱实现所述待封装芯片的电性引出，其中，所述引出焊垫至少包括自下而上依次叠置的平坦化辅助层以及金属连接层；以及
基于所述临时键合层剥离所述待封装芯片及所述支撑基底。
2.根据权利要求1所述的晶圆级芯片封装方法，其特征在于，形成所述临时键合层之后还包括步骤：于所述临时键合层上形成粘附保护层，所述待封装芯片固定于所述粘附保护层上。
3.根据权利要求2所述的晶圆级芯片封装方法，其特征在于，所述粘附保护层包括聚酰亚胺层。
4.根据权利要求1所述的晶圆级芯片封装方法，其特征在于，形成所述临时键合层之后还包括步骤：于所述临时键合层上形成表贴层，并使所述待封装芯片的第一表面与所述贴片膜相接触，所述封装层及所述贴片膜将所述待封装芯片包覆。
5.根据权利要求4所述的晶圆级芯片封装方法，其特征在于，所述贴片膜的边缘与所述支撑基底的边缘之间具有预留空间，所述贴片膜的大小和所述待封装芯片一致，所述封装层形成于所述待封装芯片上并延伸至所述预留空间。
6.根据权利要求1所述的晶圆级芯片封装方法，其特征在于，制备所述重新布线层的步骤包括：于所述封装层的上表面形成介质层及金属叠层结构，所述金属叠层结构与所述导电柱电连接，以将所述待封装芯片电性引出，其中，所述金属叠层结构位于所述介质层内，所述金属叠层结构包括若干层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。
7.根据权利要求1所述的晶圆级芯片封装方法，其特征在于，所述临时键合层包括光热转换层，其中，采用激光照射所述光热转换层，以使所述光热转换层与所述待封装芯片及所述支撑基底分离，进而剥离所述待封装芯片及所述支撑基底。
8.根据权利要求1-7中任意一项所述的晶圆级芯片封装方法，其特征在于，形成所述引出焊垫的步骤包括：
于所述重新布线层上制备图形化表面层，所述图形化表面层显露所述重新布线层上待形成所述引出焊垫的焊垫区域；以及
基于所述图形化表面层于所述焊垫区域上形成所述引出焊垫，且所述引出焊垫的上表面高于所述图形化表面层的上表面，其中，采用溅射工艺制备所述平坦化辅助层，采用电镀工艺制备所述金属连接层。
9.根据权利要求8所述的晶圆级芯片封装方法，其特征在于，所述平坦化辅助层包括自下而上依次叠置的钛层和铜层，所述金属连接层包括自下而上依次叠置的铜层、镍层及金层，所述平坦化辅助层的厚度小于0.3μm，所述图形化表面层上表面低于所述镍层上表面。
10.一种晶圆级芯片封装结构，其特征在于，所述封装结构包括：
待封装芯片，所述待封装芯片具有相对的第一表面及第二表面；
导电柱，形成于所述待封装芯片的第二表面，并与所述待封装芯片电连接；
封装层，形成于所述待封装芯片的第二表面并延伸至所述待封装芯片的侧部，且所述导电柱的顶面显露于所述封装层；
重新布线层，形成于所述封装层上，所述重新布线层与所述导电柱电连接；以及
引出焊垫，形成于所述重新布线层远离所述封装层的一侧，所述引出焊垫通过所述重新布线层及所述导电柱实现所述待封装芯片的电性引出，其中，所述引出焊垫至少包括自下而上依次叠置的平坦化辅助层以及金属连接层。
11.根据权利要求10所述的晶圆级芯片封装结构，其特征在于，所述待封装芯片的第一表面上还形成有粘附保护层。
12.根据权利要求11所述的晶圆级芯片封装结构，其特征在于，所述粘附保护层包括聚酰亚胺层。
13.根据权利要求10所述的晶圆级芯片封装结构，其特征在于，所述封装结构还包括贴片膜，所述贴片膜贴置于所述待封装芯片的第一表面，所述封装层及所述贴片膜将所述待封装芯片包覆。
14.根据权利要求13所述的晶圆级芯片封装结构，其特征在于，所述贴片膜的边缘与所述支撑基底的边缘之间具有预留空间，所述贴片膜的大小和所述待封装芯片一致，所述封装层形成于所述待封装芯片上并延伸至所述预留空间。
15.根据权利要求10-14中任意一项所述的晶圆级芯片封装结构，其特征在于，所述封装结构还包括图形化表面层，所述图形化表面层形成于所述重新布线层远离所述封装层的一层，所述图形化表面层显露所述重新布线层上形成所述引出焊垫的焊垫区域，所述引出焊垫经由所述图形化表面层形成于所述焊垫区域上，且所述引出焊垫的上表面高于所述图形化表面层的上表面。
16.根据权利要求15所述的晶圆级芯片封装结构，其特征在于，所述平坦化辅助层包括自下而上依次叠置的钛层和铜层，所述金属连接层包括自下而上依次叠置的铜层、镍层及金层，所述平坦化辅助层的厚度小于0.3μm，所述图形化表面层上表面低于所述镍层上表面。
CN201910944686.2A 2019-09-30 2019-09-30 晶圆级芯片封装结构及封装方法 Pending CN112582287A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910944686.2A CN112582287A (zh) 2019-09-30 2019-09-30 晶圆级芯片封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910944686.2A CN112582287A (zh) 2019-09-30 2019-09-30 晶圆级芯片封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN112582287A true CN112582287A (zh) 2021-03-30

Family

ID=75116702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910944686.2A Pending CN112582287A (zh) 2019-09-30 2019-09-30 晶圆级芯片封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN112582287A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113327900A (zh) * 2021-06-18 2021-08-31 广东佛智芯微电子技术研究有限公司 基于铜箔载板的高散热板级扇出封装结构及其制备方法
WO2024183832A1 (zh) * 2023-03-08 2024-09-12 思瑞浦微电子科技(上海)有限责任公司 封装结构及封装方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1535479A (zh) * 2000-08-16 2004-10-06 ض� 封装的管芯封装件上的直接增加层
CN1913141A (zh) * 2005-08-09 2007-02-14 精工爱普生株式会社 半导体装置及其制造方法
CN101075595A (zh) * 2006-05-15 2007-11-21 中芯国际集成电路制造(上海)有限公司 半导体晶片焊料凸块结构及其制造方法
CN105161431A (zh) * 2015-08-12 2015-12-16 中芯长电半导体（江阴）有限公司 晶圆级芯片封装方法
CN106663672A (zh) * 2014-07-01 2017-05-10 德州仪器公司 批量封装低引脚计数嵌入式半导体芯片的结构及方法
CN107910307A (zh) * 2017-12-28 2018-04-13 江阴长电先进封装有限公司 一种半导体芯片的封装结构及其封装方法
CN108417480A (zh) * 2018-03-16 2018-08-17 成都海威华芯科技有限公司 一种降低晶圆研磨正面损伤方法
CN109755375A (zh) * 2019-03-20 2019-05-14 中芯长电半导体（江阴）有限公司 扇出型led的封装结构及封装方法
CN110218528A (zh) * 2019-07-05 2019-09-10 北京理工大学 一种半导体封装用uv固化胶及其制备方法
CN210467768U (zh) * 2019-09-30 2020-05-05 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1535479A (zh) * 2000-08-16 2004-10-06 ض� 封装的管芯封装件上的直接增加层
CN1913141A (zh) * 2005-08-09 2007-02-14 精工爱普生株式会社 半导体装置及其制造方法
CN101075595A (zh) * 2006-05-15 2007-11-21 中芯国际集成电路制造(上海)有限公司 半导体晶片焊料凸块结构及其制造方法
CN106663672A (zh) * 2014-07-01 2017-05-10 德州仪器公司 批量封装低引脚计数嵌入式半导体芯片的结构及方法
CN105161431A (zh) * 2015-08-12 2015-12-16 中芯长电半导体（江阴）有限公司 晶圆级芯片封装方法
CN107910307A (zh) * 2017-12-28 2018-04-13 江阴长电先进封装有限公司 一种半导体芯片的封装结构及其封装方法
CN108417480A (zh) * 2018-03-16 2018-08-17 成都海威华芯科技有限公司 一种降低晶圆研磨正面损伤方法
CN109755375A (zh) * 2019-03-20 2019-05-14 中芯长电半导体（江阴）有限公司 扇出型led的封装结构及封装方法
CN110218528A (zh) * 2019-07-05 2019-09-10 北京理工大学 一种半导体封装用uv固化胶及其制备方法
CN210467768U (zh) * 2019-09-30 2020-05-05 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113327900A (zh) * 2021-06-18 2021-08-31 广东佛智芯微电子技术研究有限公司 基于铜箔载板的高散热板级扇出封装结构及其制备方法
WO2024183832A1 (zh) * 2023-03-08 2024-09-12 思瑞浦微电子科技(上海)有限责任公司 封装结构及封装方法

Similar Documents

Publication Publication Date Title
US10128211B2 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US10276545B1 (en) Semiconductor package and manufacturing method thereof
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US10553458B2 (en) Chip packaging method
WO2020125073A1 (zh) 一种Flash芯片堆叠的扇出封装结构及其制造方法
US11742296B2 (en) Electronic package and manufacturing method thereof
CN212084995U (zh) 晶圆级封装结构
CN110957284A (zh) 芯片的三维封装结构及其封装方法
CN210467768U (zh) 晶圆级芯片封装结构
CN111370386A (zh) 扇出型系统级封装结构及其制作方法
CN112582287A (zh) 晶圆级芯片封装结构及封装方法
CN107425031B (zh) 背照式cmos传感器的封装结构及封装方法
CN210692529U (zh) 天线封装结构
CN211045375U (zh) 晶圆级芯片封装结构
CN112151394A (zh) 三维扇出型指纹识别芯片的封装结构及封装方法
CN210467804U (zh) 晶圆级芯片封装结构
CN112582354B (zh) 晶圆级芯片封装结构及封装方法
CN110164859B (zh) 扇出型指纹识别芯片的封装结构及封装方法
CN210692485U (zh) 天线封装结构
CN209929301U (zh) 半导体封装结构
CN209880614U (zh) 扇出型指纹识别芯片的封装结构
CN209843707U (zh) 扇出型指纹识别芯片的封装结构
CN210182380U (zh) 半导体封装结构
CN112582284A (zh) 晶圆级芯片封装结构及封装方法
CN210722993U (zh) 芯片的三维封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: SJ Semiconductor (Jiangyin) Corp.