CN1428851A - 基片或芯片输入输出接点上金属凸块结构及其制造方法 - Google Patents

基片或芯片输入输出接点上金属凸块结构及其制造方法 Download PDF

Info

Publication number
CN1428851A
CN1428851A CN01136936A CN01136936A CN1428851A CN 1428851 A CN1428851 A CN 1428851A CN 01136936 A CN01136936 A CN 01136936A CN 01136936 A CN01136936 A CN 01136936A CN 1428851 A CN1428851 A CN 1428851A
Authority
CN
China
Prior art keywords
metal
alloy
compound
making step
terminal pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01136936A
Other languages
English (en)
Inventor
蒋邦民
陈玄芳
周淑金
林志荣
卢明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUAYU INDUSTRY Co Ltd
Industrial Technology Research Institute ITRI
Original Assignee
HUAYU INDUSTRY Co Ltd
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HUAYU INDUSTRY Co Ltd, Industrial Technology Research Institute ITRI filed Critical HUAYU INDUSTRY Co Ltd
Priority to CN01136936A priority Critical patent/CN1428851A/zh
Publication of CN1428851A publication Critical patent/CN1428851A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

一种基片或芯片I/O接点上金属凸块结构，由多层金属重叠在接点连接盘的金属导电体上组成。其外层或上层金属较内层或下层金属薄，且导电性、接触性、及抗蚀性都好，并形成柱状体，顶部接点平坦无延伸物，使凸块接点的导电功能及接触性能好而且不易腐蚀；利用光致抗蚀剂和曝光、显影结合的无电极电镀法形成所需图案和形状的物体，光致抗蚀剂的作用是辅助无电极电镀以便沉积成所需要的图案和形状。

Description

基片或芯片输入输出接点上金属凸块结构及其制造方法
技术领域
本发明涉及一种基片或芯片输入输出(I/O)接点上金属凸块结构，特别涉及这样一种基片或芯片I/O接点上金属凸块结构，其中重叠多层金属，多层金属的外层或上层金属较内层或下层金属薄，且外层或上层金属较内层或下层金属的导电性、接触性、及抗蚀性都好，并且形成柱状体，凸块顶部接点部位平坦无延伸物，使凸块接点具有较好的导电功能和接触性能，而且不易腐蚀。
背景技术
目前电镀金凸块的作法如图1所示，具体的制作步骤为：(1)喷射钛钨及金、(2)涂敷光致抗蚀剂、(3)曝光、(4)显影、(5)电镀金、(6)除去光致抗蚀剂、及(7)蚀刻所说的喷射层。但这种方法存在诸如设备成本太高或每次只能处理1-2片、无法大量同时生产的缺点。
为了改善现有技术的这种缺点，开发了“无电极电镀镍/金凸块的方法”，所谓“无电极电镀法”是使溶液中的金属离子还原析出在物体上形成金属膜的方法，一般来说有二种：
1、化学还原法-利用还原剂使金属离子还原而在被镀物上析出，或先置换后再析出。
2、置换法-其条件是被镀物要比溶液中的金属更容易失去电子，因此被镀物失去电子，而溶解于溶液中，同时溶液中的金属离子得到电子，而在被镀物表面析出。
无电极电镀镍/金凸块方法的制造过程，如图2所示，具体的过程为：(1)锌置换、(2)无电极镀镍、(3)浸渍镀金(置换镀金)等。这种制造方法即具有如可以降低设备成本、以及可以大量生产的优点，但是，很可惜的是，但却存在着“无法制成细线”的缺点。
有鉴于传统的“电镀金凸块方法”或“无电极电镀镍/金凸块方法”存在着上述缺点，本发明人针对这些缺点提出改进的方案。
发明内容
本发明的目的旨在提供一种基片或芯片I/O接点上金属凸块结构，按照本发明的这种基片或芯片I/O接点上金属凸块结构，即，利用掩模程序加上无电极电镀过程可达到设备成本低、可批量生产、可制成细线的特性。
参照结合下列附图所作的说明就可以完全理解本发明的详细结构、应用原理、作用、与效果。
附图说明
图1为公知的制作金凸块的流程图；
图2为公知的制作金凸块的第二种流程图；
图3为本发明的第1种金属凸块结构图；
图4为本发明的第2种金属凸块结构图；
图5为本发明的第3种金属凸块结构图；
图6为本发明的第4种金属凸块结构图；
图7为本发明的第5种金属凸块结构图；
图8为本发明的第6种金属凸块结构图；
图9为本发明的第7种金属凸块结构图；
图10为本发明的第8种金属凸块结构图；
图11为本发明的第9种金属凸块结构图；
图12为本发明的第10种金属凸块结构图；
图13为本发明的第11种金属凸块结构图；
图14为本发明的第12种金属凸块结构图；
图15为本发明的第1种制作流程图；
图16为本发明的第2种制作流程图；
图17为本发明的第3种制作流程图；
图18为本发明的第4种制作流程图；
图19为本发明的第5种制作流程图；
图20为本发明的第6种制作流程图；
图21为本发明的第7种制作流程图；
图22为本发明的第8种制作流程图；
图23为本发明的第9种制作流程图；
图24为本发明的第10种制作流程图；
图25为本发明的第11种制作流程图；
图26为本发明的第12种制作流程图。
具体实施方式
本发明的这种基片或芯片I/O接点上金属凸块结构，如图3-14所示，是由多层金属重叠在接点连接盘(pad)的金属导电体上组成，该多层金属的材料为金属、合金或其化合物，其重叠的外层或上层金属较内层或下层金属薄，且外层或上层金属较内层或下层金属的导电性、接触性、及抗蚀性都好，并且形成柱状体，该凸块顶部接点部位平坦无延伸物，以使该凸块接点有较好的导电性能及接触性能，并且不易腐蚀；其中，内层或下层金属为镍Ni或其化合物，其外层或上层金属为金(Au)所组成；而且，其外层金属延伸至柱状体周边，将内层或下层金属全部包含覆盖，以防止内层金属被腐蚀。凸块周边不超出连接盘面积，或者使凸块周边超出连接盘面积，但周边不超过两个连接盘间距的二分之一的位置。
导电体最好由铝、铜、银或金，或其合金构成，以便于构成金属凸块及选用金属凸块的相同或不同金属，并使其结合性能良好；构成基片或芯片I/O接点上金属凸块的方法，是使用无电极电镀金属的过程，配合涂敷光致抗蚀剂，曝光，显影、及除去光致抗蚀剂的过程，在I/O接点连接盘的金属导电体上构成多层金属；或使用无电极电镀金属过程，利用金属离子在溶液中的置换方法或在含有还原剂的溶液中利用化学还原方法，单独使用或重复混合使用这两种过程，并对于溶液成分或浓度进行调整，沉积单一金属、其合金、或其化合物，以构成多层金属叠层，使叠层的外层或上层金属较内层或下层金属薄，形成凸块顶部的接点部位平坦并且没有延伸物的金属凸块。
基本上如图3所示，在基片或芯片I/O接点连接盘上形成第一种多层金属凸块结构：上层或外层(A)的部分是一种金属，其合金或其化合物，上层或外层的厚度大约相同，下层或内层(B)的部分是另一种不同于(A)的金属，其合金或其化合物，下层在沉积时受到光致抗蚀剂的约束，当连接盘上原有金属为铝(Al)时，(A)为金(Au)，其合金或其化合物，(B)为镍(Ni)，其合金或其化合物。
如图4所示，在基片或芯片I/O接点连接盘上形成第二种多层金属凸块结构：上层或外层(A)的部分是一种金属，其合金或其化合物，上层与外层的厚度不同，下层或内层(B)的部分是另一种不同于(A)的金属，其合金或其化合物，下层在沉积时受到光致抗蚀剂的约束，当连接盘上原有金属为铝(Al)时，(A)为金(Au)，其合金或其化合物，(B)为镍(Ni)，其合金或其化合物。
如图5所示，在基片或芯片I/O接点连接盘上形成第三种多层金属凸块结构：上层(A)的部分是一种金属，其合金或其化合物，下层(B)的部分是另一种不同于(A)的金属，其合金或其化合物，上层及下层在沉积时都受到光致抗蚀剂的约束，当连接盘上原有金属为铝(Al)时，(A)为金(Au)，其合金或其化合物，(B)为镍(Ni)，其合金或其化合物。
如图6所示，在基片或芯片I/O接点连接盘上形成第四种多层金属凸块结构：上层或外层(A)的部分是一种金属，其合金或其化合物，下层或内层(B)的部分是另一种不同于(A)的金属，其合金或其化合物，下层在沉积时没有受到光致抗蚀剂的约束，当连接盘上原有金属为铝(Al)时，(A)为金(Au)，其合金或其化合物，(B)为镍(Ni)，其合金或其化合物。
如图7所示，在基片或芯片I/O接点连接盘上形成第五种多层金属凸块结构：上层(A)的部分是一种金属，其合金或其化合物，下层(B)的部分是另一种不同于(A)的金属，其合金或其化合物，下层在沉积时没有受到光致抗蚀剂的约束，当连接盘上原有金属为铝(Al)时，(A)为金(Au)，其合金或其化合物，(B)为镍(Ni)，其合金或其化合物。
如图8所示，在基片或芯片I/O接点连接盘上形成第六种多层金属凸块结构：上层或外层(A)的部分是一种金属，其合金或其化合物，下层或内层(B)的部分是另一种不同于(A)的金属，其合金或其化合物，下层在沉积时没有受到光致抗蚀剂的约束，当连接盘上原有金属为铝(Al)时，(A)为金(Au)，其合金或其化合物，(B)为镍(Ni)，其合金或其化合物。
如图9所示，在基片或芯片I/O接点连接盘上形成第七种多层金属凸块结构：最上层或最外层(A)的部分是一种金属，其合金或其化合物，最上层或最外层的厚度大约相同，中间层(B)的部分是另一种不同于(A)的金属，其合金或其化合物，中间层在沉积时受到光致抗蚀剂的约束，最下层或最内层(C)的部分是另一种不同于(A)与(B)的金属，其合金或其化合物，当连接盘上原有金属为铜(Cu)时，(A)为金(Au)，其合金或其化合物，(B)为镍(Ni)，其合金或其化合物，(C)为钯(Pd)，其合金或其化合物。
如图10所示，在该基片与芯片I/O接点连接盘上形成第8种多层金属凸块结构：最上层或最外层(A)的部分是一种金属，其合金或其化合物，最上层与最外层的厚度不同，中间层(B)的部分是另一种不同于(A)的金属，其合金或其化合物，中间层在沉积时受到光致抗蚀剂的约束，最下层及最内层(C)的部分是另一种不同于(A)与(B)的金属，其合金或其化合物，当连接盘上原有金属为铜(Cu)时，(A)为金(Au)，其合金或其化合物，(B)为镍(Ni)，其合金或其化合物，(C)为钯(Pd)，其合金或其化合物。
如图11所示，在该基片或芯片I/O接点连接盘上形成第9种多层金属凸块结构：最上层(A)的部分是一种金属，其合金或其化合物，中间层(B)的部分是另一种不同于(A)的金属，其合金或其化合物，上层及中间层在沉积时受到光致抗蚀剂的约束，最下层(C)的部分是另一种不同于(A)与(B)的金属，其合金或其化合物，当连接盘上原有金属为铜(Cu)时，(A)为金(Au)，其合金或其化合物，(B)为镍(Ni)，其合金或其化合物，(C)为钯(Pd)，其合金或其化合物。
如图12所示，在该基片或芯片I/O接点连接盘上形成第10种多层金属凸块结构：最上层或最外层(A)的部分是一种金属，其合金或其化合物，中间层(B)的部分是另一种不同于(A)的金属，其合金或其化合物，中间层在沉积时没有受到光致抗蚀剂的约束，最下层或最内层(C)的部分是另一种不同于(A)与(B)的金属，其合金或其化合物，当连接盘上原有金属为铜(Cu)时，(A)为金(Au)，其合金或其化合物，(B)为镍(Ni)，其合金或其化合物，(C)为钯(Pd)，其合金或其化合物。
如图13所示，在基片或芯片I/O接点连接盘上形成第11种多层金属凸块结构：最上层(A)的部分是一种金属，其合金或其化合物，中间层(B)的部分是另一种不同于(A)的金属，其合金或其化合物，中间层在沉积时没有受到光致抗蚀剂的约束，最下层(C)的部分是另一种不同于(A)与(B)的金属，其合金或其化合物，当连接盘上原有金属为铜(Cu)时，(A)为金(Au)，其合金或其化合物，(B)为镍(Ni)，其合金或其化合物，(C)为钯(Pd)，其合金或其化合物。
如图14所示，在基片或芯片I/O接点连接盘上形成第12种多层金属凸块结构：最上层或最外层(A)的部分是一种金属，其合金或其化合物，中间层(B)的部分是另一种不同于(A)的金属，其合金或其化合物，中间层在沉积时没有受到光致抗蚀剂的约束，最下层或最内层(C)的部分是另一种不同于(A)与(B)的金属，其合金或其化合物，当连接盘上原有金属为铜(Cu)时，(A)为金(Au)，其合金或其化合物，(B)为镍(Ni)，其合金或其化合物，(C)为钯(Pd)，其合金或其化合物。
在基片或芯片I/O接点连接盘上制造多层金属凸块结构的第一种制造方法基本上包括如图15所示的制作步骤：
(1)涂敷光致抗蚀剂；
(2)加掩模曝光；
(3)显影，露出连接盘上金属；
(4)进行无电极电镀的前处理；
(5)利用无电极电镀方法镀上一层金属；
(6)除去光致抗蚀剂；
(7)利用无电极电镀方法在制作步骤(5)的金属表层上镀上另一种金属，从而构成凸块。
其中，制作过程(7)的金属层的主要目的是：1.保护在制作步骤(5)得到的金属层不被腐蚀。2.使凸块顶端可用于连接接合(bonding)。3.增加导电性，减少电阻值。
当连接盘上原有金属为铝(Al)时，其过程改为：
(4)连接盘铝(Al)表层被置换为锌(Zn)，其合金或其化合物；
(5)在制作步骤(4)锌(Zn)被置换为镍(Ni)，其合金或其化合物；
(7)在制作步骤(5)，镍(Ni)的上边缘及周边表层被置换或沉积为金(Au)，其合金或其化合物；
从而可以构成凸块。
在基片或芯片I/O接点连接盘上制造多层金属凸块结构的第二种制造方法基本上包括如图16所示的制作步骤：
(1)涂敷光致抗蚀剂；
(2)加掩模曝光；
(3)显影，露出连接盘上金属；
(4)进行无电极电镀的前处理；
(5)利用无电极电镀方法镀上一层金属；
(6)利用无电极电镀方法在步骤(5)中制作的金属上表层镀上另一种金属；
(7)除去光致抗蚀剂；
(8)再用无电极电镀方法在制作步骤(5)的金属周边镀上与制作步骤(6)相同的一层金属，从而可以构成凸块。当连接盘上原有金属为铝(Al)时，其过程改为：
(4)连接盘铝(Al)表层被置换为锌(Zn)，其合金或其化合物；
(5)在制作步骤(4)的锌(Zn)金属被置换为镍(Ni)，其合金或其化合物；
(6)在制作步骤(5)的镍(Ni)的上边缘表层被置换或沉积为金(Au)，其合金或其化合物；
(8)在制作步骤(5)的镍(Ni)周边表层被置换或沉积为金(Au)，其合金或其化合物；
从而可以构成凸块。
在基片或芯片I/O接点连接盘上制造多层金属凸块结构的第3种制造方法包括如图17所示的制作步骤：
(1)涂敷光致抗蚀剂；
(2)加掩模曝光；
(3)显影，露出连接盘上金属；
(4)进行无电极电镀的前处理；
(5)利用无电极电镀方法镀上一层金属；
(6)利用无电极电镀方法在制作步骤(5)的金属上表层镀上另一种金属；
(7)除去光致抗蚀剂，从而可以构成凸块。
连接盘上原有金属为铝(Al)时，其过程改为：
(4)连接盘铝(Al)表层被置换为锌(Zn)，其合金或其化合物；
(5)在制作步骤(4)的锌(Zn)金属被置换为镍(Ni)，其合金或其化合物；
(6)在制作步骤(5)的镍(Ni)的上边缘表层被置换或沉积为金(Au)，其合金或其化合物；
从而可以构成凸块。
在基片或芯片I/O接点连接盘上制造多层金属凸块结构的第4种制造方法包括如图18所示的制作步骤：
(1)进行无电极电镀的前处理；
(2)利用无电极电镀方法镀上一层金属；
(3)利用无电极电镀方法在步骤(2)的金属表层镀上另一种金属；
(4)涂敷光致抗蚀剂；
(5)加掩模曝光；
(6)显影，露出接点顶端金属；
(7)利用无电极电镀的方法在制作步骤(3)顶部镀上较厚的一层相同金属；
(8)除去光致抗蚀剂；
从而可以构成凸块。
当连接盘上原有金属为铝(Al)时，其过程改为：
(1)连接盘铝(Al)表层被置换为锌(Zn)，其合金或其化合物；
(2)在制作步骤(1)的锌(Zn)金属被置换为镍(Ni)，其合金或其化合物；
(3)在制作步骤(2)的镍(Ni)金属表层被置换或沉积为金(Au)，其合金或其化合物；
(8)在制作步骤(3)的金(Au)顶部镀上较厚的一层金(Au)，其合金或其化合物；
从而可以构成凸块。
在基片或芯片I/O接点连接盘上制造多层金属凸块结构的第5种制造方法包括如图19所示的制作步骤：
在基片或芯片I/O接点连接盘上依次进行如下过程：
(1)进行无电极电镀的前处理；
(2)利用无电极电镀方法镀上一层金属；
(3)涂敷光致抗蚀剂；
(4)加掩模曝光；
(5)显影，露出接点顶端金属；
(6)利用无电极电镀方法在制作步骤(2)金属表层镀上另一种金属；
(7)除去光致抗蚀剂；
从而可以构成凸块。
连接盘上原有金属为铝(Al)，其过程改为：
(1)连接盘铝(Al)表层被置换为锌(Zn)，其合金或其化合物；
(2)在制作步骤(1)的锌(Zn)金属被置换为镍(Ni)，其合金或其化合物；
(3)在制作步骤(2)的镍(Ni)金属表层被置换或沉积为金(Au)，其合金或其化合物；
从而可以构成凸块。
在基片或芯片I/O接点连接盘上制造多层金属凸块结构的第6种制造方法包括如图20所示的制作步骤：
在基片或芯片I/O接点连接盘上依次进行如下过程：
(1)进行无电极电镀的前处理；
(2)利用无电极电镀方法镀上一层金属；
(3)涂敷光致抗蚀剂；
(4)加掩模曝光；
(5)显影，露出该接点顶端金属；
(6)利用无电极电镀的方法在制作步骤(2)的金属表层镀上另一种金属；
(7)除去光致抗蚀剂；
(8)利用无电极电镀方法在制作步骤(2)的金属周边及制作步骤(6)的金属上层镀上较厚的一层与制作步骤(6)相同的金属；
从而可以构成凸块。
连接盘上原有金属为铝(Al)，其过程改为：
(1)连接盘铝(Al)表层被置换为锌(Zn)，其合金或其化合物；
(2)在制作步骤(1)的锌(Zn)金属被置换为镍(Ni)，其合金或其化合物；
(3)在制作步骤(2)的镍(Ni)金属被置换或沉积为金(Au)，其合金或其化合物；
(8)在制作步骤(2)的金属的周边及制作步骤(6)的金属的上部镀上一层较厚的与制作步骤(6)相同的金属；
从而可以构成凸块。
在基片或芯片I/O接点连接盘上制造多层金属凸块结构的第7种制造方法基本上包括如图21所示的制作步骤：
(1)涂敷光致抗蚀剂；
(2)加掩模曝光；
(3)显影，露出连接盘上金属；
(4)进行无电极电镀的前处理；
(5)以无电极电镀的方法镀上一层金属；
(6)除去光致抗蚀剂；
(7)利用无电极电镀的方法在制作步骤(5)的金属表层镀上另一种金属，从而可以构成凸块。
其中，制作步骤(7)的金属层的主要目的是：1.保护制作步骤(5)的金属层不被腐蚀，2.使凸块顶端可以进行连接接合(bonding)，3.增加导电性，减少电阻值。
当连接盘上原有金属为铜(Cu)时，其过程改为：
(4)在连接盘铜(Cu)表层镀上钯(Pd)，其合金或其化合物；
(5)在制作步骤(4)的钯(Pd)上镀上镍(Ni)，其合金或其化合物；
(7)在制作步骤(5)的镍(Ni)的上缘及周边表层被置换或沉积为金(Au)，其合金或其化合物；
从而可以构成凸块。
在基片或芯片I/O接点连接盘上制造多层金属凸块结构的第8种制造方法基本上包括如图22所示的制作步骤：
(1)涂敷光致抗蚀剂；
(2)加掩模曝光；
(3)显影，露出连接盘上金属；
(4)进行无电极电镀的前处理；
(5)利用无电极电镀方法镀上一层金属；
(6)利用无电极电镀的方法在制作步骤(5)的金属上表层镀上另一种金属；
(7)除去光致抗蚀剂；
(8)再利用无电极电镀的方法在制作步骤(5)的金属周边镀上与制作步骤(6)的金属相同的一层金属，从而可以构成凸块。
连接盘上原有金属为铜(Cu)时，其过程改为：
(4)在连接盘铜(Cu)表层上镀上钯(Pd)，其合金或其化合物；
(5)在制作步骤(4)的钯(Pd)上镀上镍(Ni)，其合金或其化合物；
(6)在制作步骤(5)的镍(Ni)的上边缘表层被置换或沉积为金(Au)，其合金或其化合物；
(8)在制作步骤(5)的镍(Ni)的周边表层被置换或沉积为金(Au)，其合金或其化合物；
从而可以构成凸块。
在基片或芯片I/O接点连接盘上制造多层金属凸块结构的第9种制造方法包括如图23所示的制作步骤：
(1)涂敷光致抗蚀剂；
(2)加掩模曝光；
(3)显影，露出连接盘上金属；
(4)进行无电极电镀的前处理；
(5)利用无电极电镀方法镀上一层金属；
(6)利用无电极电镀方法在制作步骤(5)的金属上表层镀上另一种金属；
(7)除去光致抗蚀剂，从而可以构成凸块。
连接盘上原有金属为铜(Cu)时，其过程改为：
(4)在连接盘铜(Cu)表层上镀上钯(Pd)，其合金或其化合物；
(5)在制作步骤(4)的钯(Pd)上镀上镍(Ni)，其合金或其化合物；
(6)制作步骤(5)的镍(Ni)的上边缘表层被置换或沉积为金(Au)，其合金或其化合物；
从而可以构成凸块。
在基片或芯片I/O接点连接盘上制造多层金属凸块结构的第10种制造方法包括如图24所示的制作步骤：
(1)进行无电极电镀的前处理；
(2)利用无电极电镀方法镀上一层金属；
(3)利用无电极电镀方法在制作步骤(2)的金属表层镀上另一种金属；
(4)涂敷光致抗蚀剂；
(5)加掩模曝光；
(6)显影、露出该接点顶端金属；
(7)利用无电极电镀的方法在制作步骤(3)的金属的顶部镀上较厚的一层相同的金属；
(8)除去光致抗蚀剂；
从而可以构成凸块。
当连接盘上原有金属为铜(Cu)时，其过程改为：
(1)在连接盘铜(Cu)表层上镀上钯(Pd)，其合金或其化合物；
(2)在制作步骤(1)的钯(Pd)金属上镀上镍(Ni)，其合金或其化合物；
(3)制作步骤(2)的镍(Ni)金属表层被置换或沉积为金(Au)，其合金或其化合物；
(7)在制作步骤(3)的金(Au)的顶部镀上较厚的一层金(Au)，其合金或其化合物；
从而可以构成凸块。
在基片或芯片I/O接点连接盘上制造多层金属凸块结构的第11种制造方法包括如图25所示的制作步骤：
在基片或芯片I/O接点连接盘上依次进行如下过程：
(1)进行无电极电镀的前处理；
(2)利用无电极电镀方法镀上一层金属；
(3)涂敷光致抗蚀剂；
(4)加掩模曝光；
(5)显影、露出该接点顶端金属；
(6)利用无电极电镀方法在制作步骤(2)的金属表层镀上另一种金属；
(7)除去光致抗蚀剂；
从而可以构成凸块。
当连接盘上原有金属为铜(Cu)时，其过程改为：
(1)在连接盘铜(Cu)表层被镀上钯(Pd)，其合金或其化合物；
(2)在制作步骤(1)的钯(Pd)金属上镀上镍(Ni)，其合金或其化合物；
(3)制作步骤(2)的镍(Ni)金属表层被置换或沉积为金(Au)，其合金或其化合物；
从而可以构成凸块。
在基片或芯片I/O接点连接盘上制造多层金属凸块结构的第12种制造方法包括如图26所示的制作步骤：
在基片或芯片I/O接点连接盘上依次进行如下过程：
(1)进行无电极电镀的前处理；
(2)利用无电极电镀方法镀上一层金属；
(3)涂敷光致抗蚀剂；
(4)加掩模曝光；
(5)显影、露出该接点顶端金属；
(6)利用无电极电镀方法在制作步骤(2)的金属表层镀上另一种金属；
(7)除去光致抗蚀剂；
(8)利用无电极电镀的方法在该制作步骤(2)的金属周边及制作步骤(6)的金属上层镀上较厚的一层与制作步骤(6)的金属相同的金属；
从而可以构成凸块。
连接盘上原有金属为铜(Cu)时，其过程改为：
(1)连接盘铜(Cu)表层被镀上钯(Pd)，其合金或其化合物；
(2)在制作步骤(1)钯(Pd)金属被镀上镍(Ni)，其合金或其化合物；
(3)制作步骤(2)的镍(Ni)金属被置换或沉积为金(Au)，其合金或其化合物；
(8)在制作步骤(2)的金属的周边及制作步骤(6)的金属的上部镀上一层较厚的与制作步骤(6)相同的金属；
从而可以构成凸块。
从上述本发明提供的基片或芯片I/O接点上的金属凸块结构及其制造方法可以看出，本发明提供的制造方法形成的多层金属叠层的外层或上层金属较内层或下层金属薄。举例来说，目前市场上的金凸块只有一种做法，就是先以喷射或蒸镀的方式作一层薄薄的离子层，其厚度为0.05--0.08μm，再以电镀的方式作20--25μm的金凸块。因此，外层或上层金属为20--25μm，内层金属或下层金属为0.05--0.08μm，所以外层或上层金属较内层或下层金属厚，而本发明提供的制造方法是先以无电镀镍作一20--25μm厚的金属层，再以无电镀金作一0.05--0.08μm厚的金属层，所以外或上层金属较内或下层金属薄。
由于外层或上层金属为金，内或下层金属为镍，金的导电性是所有金属中最好的，所以外层或上层金属的导电性比内层或下层金属好。同理，其接触性也好。当然，由于其外层或上层金属为金，内层或下层金属为镍，金的抗腐蚀性是所有金属中最好的，所以外层或上层金属的抗腐蚀性比内层或下层金属的抗腐蚀性强。
综上所述，本发明的这种基片或芯片I/O接点上的金属凸块结构确实具有如下的特性：多层金属叠层的外层或上层金属较内层或下层金属薄，且外层或上层金属较内层或下层金属的导电性、接触性、及抗蚀性都好，并且形成柱状体，凸块顶部接点部位平坦无延伸物，使凸块接点具有较好的导电功能及接触性能且不易腐蚀。
必须说明的是，以上所述是本发明的优选的具体实例。如果按照本发明的构思所作的改变、所产生的效果都没有超出说明书及附图覆盖的精神，则均应落在本发明的权利要求的范围之内。

Claims (35)

1、一种基片或芯片输入输出接点上金属凸块结构，它是由多层金属重叠在接点连接盘的金属导电体上组成，其特征在于：多层金属重叠的外层或上层金属较内层或下层金属薄，且较内层或下层金属的导电性、接触性、及抗蚀性都好的外层或上层金属是柱状体。
2、如权利要求1所述的金属凸块结构，其特征在于多层重叠金属使用的是金属，其合金或其化合物。
3、如权利要求1所述的金属凸块结构，其特征在于由两层金属重叠在接点连接盘上面形成，其内层或下层为镍(Ni)，其合金或其化合物，其外层或上层为金(Au)，其合金或其化合物。
4、如权利要求3所述的金属凸块结构，其特征在于内层或下层金属、其合金、或其化合物在沉积时受光致抗蚀剂约束。
5、如权利要求3所述的金属凸块结构，其特征在于外或上层金属、其合金或其化合物在沉积时受光致抗蚀剂约束。
6、如权利要求3所述的金属凸块结构，其特征在于内层或下层金属，其合金或其化合物及外层或上层金属，其合金或其化合物在沉积时都受光致抗蚀剂约束。
7、如权利要求1所述的金属凸块结构，其特征在于由三层金属重叠在接点连接盘上面而成，最内层或最下层为钯(Pd)，中间层为镍(Ni)，其合金或其化合物，最外层或最上层为金(Au)，其合金所组成者。
8、如权利要求7所述的金属凸块结构，其特征在于最内层或最下层金属，其合金或其化合物及中间层金属，其合金或其化合物在沉积时受光致抗蚀剂约束。
9、如权利要求7所述的金属凸块结构，其特征在于最外层或最上层金属，其合金或其化合物及中间层金属，其合金或其化合物在沉积时受光致抗蚀剂约束。
10、如权利要求7所述的金属凸块结构，其特征在于最内层或最下层金属，其合金或其化合物及中间层金属，其合金或其化合物及最外层或最上层金属，其合金或其化合物在沉积时都受光致抗蚀剂约束。
11、如权利要求1所述的金属凸块结构，其特征在于多层金属的外层金属并未延伸至柱状体周边，全部包含覆盖内层或下层金属。
12、如权利要求1所述的金属凸块结构，其特征在于多层金属的外层金属延伸至柱状体周边，全部包含覆盖内层或下层金属，以防止内层金属被腐蚀。
13、如权利要求1所述的金属凸块结构，其特征在于将金属凸块设置在I/O接点连接盘上，凸块周边不超出连接盘面积。
14、如权利要求1所述的金属凸块结构，其特征在于将金属凸块设置在I/O接点连接盘上，凸块周边超出连接盘面积，但周边不超过最近两连接盘间距的二分之一的位置。
15、如权利要求1所述的金属凸块结构，其特征在于将I/O接点连接盘的导电体是由铝、铜、镍、银或金，或其合金或化合物构成，以便于设置及选用金属凸块的相同或不同金属，以使其结合性能良好。
16.如权利要求1、3、5、6、7、9、10、11或12中所述的金属凸块结构，其特征在于所述的外层或上层金属的厚度为0.05--0.08μm。
17、一种基片或芯片I/O接点上金属凸块的制造方法，其特征在于所述的方法使用无电极电镀金属过程，配合涂敷光致抗蚀剂、曝光、显影、除去光致抗蚀剂的过程，其中，使用无电极电镀金属过程包括金属离子在溶液中的置换方法或在含有还原剂的溶液中的化学还原方法，单独或重复混合这两种过程，并对于溶液的成分或浓度进行调整，沉积单一金属，其合金或其化合物，从而可以构成多层金属叠层，形成凸块顶部接点部位平坦且无延伸物的金属凸块。
18、如权利要求17所述的基片或芯片I/O接点上金属凸块的制造方法，其特征在于在基片或芯片I/O接点连接盘上依次进行如下过程：
(1)涂敷光致抗蚀剂，(2)加掩模曝光，(3)显影，露出连接盘上金属，(4)进行无电极电镀的前处理，(5)利用无电极电镀的方法镀上一层金属，(6)除去光致抗蚀剂，(7)利用无电极电镀方法在制作步骤(5)的金属表层镀上另一种金属，从而可以构成凸块。
19、如权利要求18所述的基片或芯片I/O接点上金属凸块的制造方法，其特征在于：连接盘上原有金属为铝(Al)时，其制作步骤(4)(5)(7)过程分别改为：
(4)连接盘铝(Al)表层被置换为锌(Zn)，其合金或其化合物；
(5)制作步骤(4)的锌(Zn)金属被置换为镍(Ni)，其合金或其化合物；
(7)在制作步骤(5)的镍(Ni)的上边缘及周边表层被置换或沉积为金(Au)，其合金或其化合物；从而可以构成凸块。
20、如权利要求18所述的基片或芯片I/O接点上金属凸块的制作方法，其特征在于：连接盘上原有金属为铜(Cu)时，其制作步骤(4)(5)(7)分别改为：
(4)在连接盘铜(Cu)表层镀上钯(Pd)，其合金或其化合物；
(5)在步骤(4)的钯(Pd)上镀上镍(Ni)，其合金或其化合物；
(7)制作步骤(5)的(Ni)的上边缘及周边表层被置换或沉积为金(Au)，其合金或其化合物；
从而可以构成凸块。
21、如权利要求17所述的基片或芯片I/O接点上金属凸块的制造方法，其特征在于在基片或芯片I/O接点连接盘上依次进行如下过程：
(1)涂敷光致抗蚀剂，(2)加掩模曝光，(3)显影，露出连接盘上金属，(4)进行无电极电镀的前处理，(5)利用无电极电镀方法镀上一层金属，(6)利用无电极电镀方法在制作步骤(5)的金属上表层镀上另一种金属，(7)除去光致抗蚀剂，(8)再利用无电极电镀方法在制作步骤(5)的金属周边镀上与制作步骤(6)的金属相同的一层金属，从而可以构成凸块。
22、如权利要求21所述的基片或芯片I/O接点上金属凸块的制造方法，其特征在于：连接盘上原有金属为铝(Al)时，其制作步骤(4)(5)(6)(8)分别改为：
(4)连接盘铝(Al)表层被置换为锌(Zn)，其合金或其化合物；
(5)在制作步骤(4)的锌(Zn)金属被置换为镍(Ni)，其合金或其化合物；
(6)在制作步骤(5)的镍(Ni)上连缘表层被置换或沉积为金(Au)，其合金或其化合物；
(8)在制作步骤(5)的镍(Ni)周边表层被置换或沉积为金(Au)，其合金或其化合物；
从而可以构成凸块。
23、如权利要求21所述的基片或芯片I/O接点上金属凸块的制造方法，其特征在于连接盘上原有金属为Cu时，其制作步骤(4)(5)(6)(8)分别改为：
(4)连接盘铜Cu表层镀上钯(Pd)，其合金或其化合物；
(5)在制作步骤(4)的钯(Pd)金属镀上镍(Ni)，其合金或其化合物；
(6)制作步骤(5)的镍的(Ni)上边缘表层被置换或沉积为金(Au)，其合金或其化合物；
(8)制作步骤(5)的镍(Ni)周边表层被置换或沉积为金(Au)，其合金或其化合物；
从而可以构成凸块。
24、如权利要求17所述的基片或芯片I/O接点上金属凸块的制造方法，其特征在于基片或芯片I/O接点连接盘上依次进行如下过程：
(1)涂敷光致抗蚀剂，(2)加掩模曝光，(3)显影，露出连接盘上金属，(4)进行无电极电镀的前处理，(5)利用无电极电镀的方法镀上一层金属，(6)利用无电极电镀的方法在该制作步骤(5)的金属上表层镀上另一种金属，(7)除去光致抗蚀剂，从而可以构成凸块。
25、如权利要求24所述的基片或芯片I/O接点上金属凸块的制造方法，其特征在于连接盘上原有金属为铝(Al)时，其制作步骤(4)(5)(6)分别改为：
(4)连接盘铝(Al)表层被置换为锌(Zn)，其合金或其化合物；
(5)在制作步骤(4)的锌(Zn)金属被置换为镍(Ni)，其合金或其化合物；
(6)在制作步骤(5)的镍(Ni)上边缘表层被置换或沉积为金(Au)，其合金或其化合物；
从而可以构成凸块。
26、如权利要求24所述的基片或芯片I/O接点上金属凸块的制造方法，其特征在于连接盘上原有金属为铜(Cu)时，其制作步骤(4)(5)(6)分别改为：
(4)连接盘铜Cu表层被镀上钯(Pd)，其合金或其化合物；
(5)制作步骤(4)的钯(Pd)金属镀上镍(Ni)，其合金或其化合物；
(6)制作步骤(5)的镍(Ni)的上边缘表层被置换或沉积为金(Au)，其合金或其化合物；
从而可以构成凸块。
27、如权利要求17所述的基片或芯片I/O接点上金属凸块的制造方法，其特征在于在基片或芯片I/O接点连接盘上依次进行如下过程：
(1)进行无电极电镀的前处理；
(2)利用无电极电镀方法镀上一层金属；
(3)利用无电极电镀方法在制作步骤(2)的金属表层镀上另一种金属；
(4)涂敷光致抗蚀剂；
(5)加掩模曝光；
(6)显影、露出接点顶端金属；
(7)利用无电极电镀方法在该制作步骤(3)的金属的顶部镀上较厚的一层相同的金属；
(8)除去光致抗蚀剂；
从而可以构成凸块。
28、如权利要求27所述的基片或芯片I/O接点上金属凸块的制造方法，其特征在于连接盘上原有金属为铝(Al)时，其制作步骤(1)(2)(3)(7)分别改为：
(1)连接盘铝(Al)表层被置换为锌(Zn)，其合金或其化合物；
(2)制作步骤(1)的锌(Zn)金属被置换为镍(Ni)，其合金或其化合物；
(3)制作步骤(2)的镍(Ni)金属表层被置换或沉积为金(Au)，其合金或其化合物；
(7)在制作步骤(3)金(Au)的顶部镀上较厚的一层金(Au)，其合金或其化合物；
从而可以构成凸块。
29、如权利要求27所述的基片或芯片I/O接点上金属凸块的制造方法，其特征在于连接盘上原有金属为铜(Cu)时，其制作步骤(1)(2)(3)(7)分别改为：
(1)连接盘铜(Cu)表层镀上钯(Pd)，其合金或其化合物；
(2)在制作步骤(1)的钯(Pd)上镀上镍(Ni)，其合金或其化合物；
(3)在制作步骤(2)的镍(Ni)金属被置换或沉积为金(Au)，其合金或其化合物；
(7)在制作步骤(3)的金(Au)的顶部镀上较厚的一层金(Au)，其合金或其化合物；
从而可以构成凸块。
30、如权利要求17所述的基片或芯片I/O接点上金属凸块的制造方法，其特征在于在基片或芯片I/O接点连接盘上次进行如下过程：
(1)进行无电极电镀的前处理；
(2)利用无电极电镀方法镀上一层金属；
(3)涂敷光致抗蚀剂；
(4)加掩模曝光；
(5)显影，露出该接点顶端金属；
(6)利用无电极电镀方法在制作步骤(2)的金属表层镀上另一种金属；
(7)除去光致抗蚀剂；
从而可以构成凸块。
31、如权利要求30所述的基片或芯片I/O接点上金属凸块的制造方法，其特征在于连接盘上原有金属为铝(Al)时，其制作步骤(1)(2)(3)分别改为：
(1)连接盘铝(Al)表层被置换为锌(Zn)，其合金或其化合物；
(2)制作步骤(1)的锌(Zn)金属被置换为镍(Ni)，其合金或其化合物；
(3)制作步骤(2)的镍(Ni)金属表层被置换或沉积为金(Au)；
从而可以构成凸块。
32、如权利要求30所述的基片或芯片I/O接点上金属凸块的制造方法，其特征在于连接盘上原有金属为铜(Cu)时，其制作步骤(1)(2)(3)分别改为：
(1)连接盘铜Cu表层镀上钯(Pd)，其合金或其化合物；
(2)在制作步骤(1)的钯(Pd)金属上镀上镍(Ni)，其合金或其化合物；
(3)制作步骤(2)的镍(Ni)金属表层被置换或沉积为金(Au)；
从而可以构成凸块。
33、如权利要求17所述的基片或芯片I/O接点上金属凸块的制造方法，其特征在于在基片或芯片I/O接点连接盘上依次进行如下过程：
(1)进行无电极电镀的前处理；
(2)利用无电极电镀的方法镀上一层金属；
(3)涂敷光致抗蚀剂；
(4)加掩模曝光；
(5)显影、露出该接点顶端金属；
(6)利用无电极电镀方法在制作步骤(2)的金属表层镀上另一种金属；
(7)除去光致抗蚀剂；
(8)利用无电极电镀方法在制作步骤(2)的金属周边及制作步骤(6)的金属上层镀上较厚的一层与制作步骤(6)的金属相同的金属；
从而可以构成凸块。
34、如权利要求33所述的基片或芯片I/O接点上金属凸块的制造方法，其特征在于连接盘上原有金属为铝(Al)时，其制作步骤(1)(2)(3)(8)分别改为：
(1)连接盘Al表层被置换为锌(Zn)，其合金或其化合物；
(2)在制作步骤(1)的锌(Zn)金属被置换为镍(Ni)，其合金或其化合物；
(3)在制作步骤(2)的镍(Ni)金属被置换或沉积为金(Au)，其合金或其化合物；
(8)在制作步骤(2)金属的周边及制作步骤(6)的金属的上部镀上一层较厚的与制作步骤(6)的金属相同的金属；
从而可以构成凸块。
35、如权利要求33所述的基片或芯片I/O接点上金属凸块的制造方法，其特征在于连接盘上原有金属为铜(Cu)时，其制作步骤(1)(2)(3)(8)分别改为：
(1)连接盘铜Cu表层镀上钯(Pd)，其合金或其化合物；
(2)在制作步骤(1)的钯(Pd)金属镀上镍(Ni)，其合金或其化合物；
(3)在制作步骤(2)的镍(Ni)金属被置换或沉积为金(Au)，其合金或其化合物；
(8)在制作步骤(2)的金属的周边及制作步骤(6)的金属的上部镀上一层较厚的与制作步骤(6)的金属相同的金属；
从而可以构成凸块。
CN01136936A 2001-12-25 2001-12-25 基片或芯片输入输出接点上金属凸块结构及其制造方法 Pending CN1428851A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN01136936A CN1428851A (zh) 2001-12-25 2001-12-25 基片或芯片输入输出接点上金属凸块结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN01136936A CN1428851A (zh) 2001-12-25 2001-12-25 基片或芯片输入输出接点上金属凸块结构及其制造方法

Publications (1)

Publication Number Publication Date
CN1428851A true CN1428851A (zh) 2003-07-09

Family

ID=4674019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01136936A Pending CN1428851A (zh) 2001-12-25 2001-12-25 基片或芯片输入输出接点上金属凸块结构及其制造方法

Country Status (1)

Country Link
CN (1) CN1428851A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104008983A (zh) * 2014-05-04 2014-08-27 清华大学 一种金属凸点制造方法
CN104170082A (zh) * 2012-02-24 2014-11-26 德克萨斯仪器股份有限公司 系统级封装件及其制造方法
CN112582354A (zh) * 2019-09-30 2021-03-30 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及封装方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104170082A (zh) * 2012-02-24 2014-11-26 德克萨斯仪器股份有限公司 系统级封装件及其制造方法
CN104170082B (zh) * 2012-02-24 2021-09-03 德克萨斯仪器股份有限公司 系统级封装件及其制造方法
CN104008983A (zh) * 2014-05-04 2014-08-27 清华大学 一种金属凸点制造方法
CN104008983B (zh) * 2014-05-04 2016-10-12 清华大学 一种金属凸点制造方法
CN112582354A (zh) * 2019-09-30 2021-03-30 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及封装方法
CN112582354B (zh) * 2019-09-30 2024-09-03 盛合晶微半导体(江阴)有限公司 晶圆级芯片封装结构及封装方法

Similar Documents

Publication Publication Date Title
CN1190840C (zh) 半导体装置用引线框架
CN1227957C (zh) 电路装置的制造方法及电路装置
CN1216419C (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
CN1697148A (zh) 半导体器件及制造该半导体器件的方法
CN1836325A (zh) 用于封装集成电路器件的方法和设备
CN1185709C (zh) 半导体装置及其制造方法
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN1231103C (zh) 柔性布线基板的制造方法
CN1260750C (zh) 固体电解电容器及其制造方法
CN101055857A (zh) 半导体器件及其制造方法
CN1307363A (zh) 半导体器件及其制造方法、化学机械研磨装置和方法
CN101076884A (zh) 半导体器件及其制造方法、线路板及其制造方法、半导体封装件和电子装置
CN1882224A (zh) 配线基板及其制造方法
CN1674269A (zh) 多层布线基板制造用层间构件及其制造方法
CN1498749A (zh) 带载体的极薄铜箔及其制造方法以及印刷配线基板
CN1572129A (zh) 焊料包覆球及其制造方法和半导体连接构造的形成方法
CN1841719A (zh) 多层接线板及其制造方法
CN1893080A (zh) 具有mim电容器的半导体装置及其制造方法
CN1327263A (zh) 半导体器件及其制造方法、层叠型半导体器件和电路基板
CN1893078A (zh) 电子基板、电子基板的制造方法、及电子设备
CN1174409A (zh) 半导体器件及其制造方法
CN1574300A (zh) 封装组件和半导体封装
CN1225750A (zh) 半导体封装的制造方法和集合电路基板
CN1956632A (zh) 用于镀覆印刷电路板的方法以及由此制造的印刷电路板
CN1369911A (zh) 导线框、使用该导线框的半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication