CN1956632A - 用于镀覆印刷电路板的方法以及由此制造的印刷电路板 - Google Patents

用于镀覆印刷电路板的方法以及由此制造的印刷电路板 Download PDF

Info

Publication number
CN1956632A
CN1956632A CNA2006101498151A CN200610149815A CN1956632A CN 1956632 A CN1956632 A CN 1956632A CN A2006101498151 A CNA2006101498151 A CN A2006101498151A CN 200610149815 A CN200610149815 A CN 200610149815A CN 1956632 A CN1956632 A CN 1956632A
Authority
CN
China
Prior art keywords
printed circuit
circuit board
palladium
pcb
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101498151A
Other languages
English (en)
Inventor
任奎赫
全星郁
杨德桭
安东基
李哲敏
韩美贞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
YMT Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
YMT Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd, YMT Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN1956632A publication Critical patent/CN1956632A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/42—Coating with noble metals
    • C23C18/44—Coating with noble metals using reducing agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54—Contact plating, i.e. electroless electrochemical plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/073—Displacement plating, substitution plating or immersion plating, e.g. for finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemically Coating (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明披露了一种用于镀覆印刷电路板的方法以及根据该方法制造的印刷电路板。在该方法中，铜(Cu)或铜合金层的裸露焊接部分或引线接合部分被镀覆钯(Pd)或钯合剂，然后通过基于离子化趋势的无电替代镀覆工艺将金(Au)或金合金沉积在钯或钯合金镀层上。具有优异的硬度、延展性、以及抗腐蚀性，钯适于用在连接器和基板之间并且即使在较低厚度使用时也满足印刷电路板的要求，大大地缩短了工艺时间。因此，经常在表面安装技术的无电镀的镍和无电镀的金成品上出现的黑焊盘问题可极好地被解决。特别是，可防止在刚性－柔性或柔性印刷电路板中出现的致命的弯曲裂纹。

Description

用于镀覆印刷电路板的方法 以及由此制造的印刷电路板
相关申请的交叉参考
本申请要求于2005年10月25日提交的题为“用于镀覆印刷电路板的方法以及由此生产的印刷电路板”的韩国专利申请第10-2005-0100787号的优先权，其全文以引用方式并入本申请中。
技术领域
本发明大体上涉及一种用于镀覆印刷电路板的方法以及由此制造的印刷电路板，更具体地，本发明涉及一种用于镀覆印刷电路板的方法以及由此制造的印刷电路板，其中所述方法包括通过无电镀的替代镀覆在印刷电路板内的裸铜上形成钯或钯合金镀层并且在通过无电镀的替代镀覆在钯或钯合金镀层上形成金或金合金镀层。通过该方法制造的这种印刷电路板在半导体封装方面非常可靠。
背景技术
通常，大多数刚性、柔性、以及刚性-柔性的印刷电路板(PCB)具有连接盘(land)，半导体元件通过引线接合过程置于该连接盘上，并且元件如IC芯片、RAM等通过焊接过程置于该连接盘上。参照图1可以更好的理解这点，图1为PCB典型模型、BGA、多芯片组件(module)(下文中称为“MCM”)、以及照相机组件的平面图。如图1所示，通常需要引线接合过程的连接盘2、3(下文中称为“引线接合连接盘”)和需要焊接过程的连接盘(下文称作“焊接连接盘”)(未示出)由铜制成。如果它们保持裸露或外表暴露，这些铜层很可能由于随时间氧化或腐蚀而丧失焊接或引线接合性质。因此，为了维持焊接或引线接合性质，这些裸露或暴露的铜层通常用镍电镀或无电镀。镀镍层防止铜长期受腐蚀性空气的影响。此外，镀镍层作为界面膜起着重要的作用，用于防止铜层和随后镀覆的金层互相扩散。因此，引线接合金以电镀的或无电镀的方式镀覆至约0.5μm的厚度，以便赋予促进引线接合过程的性质。
这些镀覆过程在本领域是熟知的。例如，韩国专利公开第2000-53621号披露了一种用于制造PCB的方法，包括利用光致成像阻焊(photosolder resist)(PSR)将无电镀镍相施加给铜的暴露区域以形成无电镀镍层，以及利用镀金液形成镀金层，该镀金液包括至少一种水溶性金化合物、至少一种导电盐、至少一种还原剂、以及水。
韩国专利公开第2003-0080547号建议在无电镀镍后引入金(Au)-银(Ag)合金镀层。日本专利公开第Hei 7-7243号披露了一种镀覆过程，其中，非晶体的初级镍层和晶体二级镍层以无电镀方式形成在铜区之上，随后基于置换反应无电镀金。在美国专利第5235139号和6733823号中存在用于在铜上镀镍-金的先进技术。
在印刷电路板中，在镀镍或镍合金之后镀较厚的金，原因如下。
当在镀镍或镍合金之后镀较薄的金(闪镀金，通常小于0.1μm)时，会导致不良的引线可焊性。引线可焊性的良好水平需要增加镀金层的厚度。通常，0.5μm或更厚的镀金层表现出5gf或更大的力，符合引线可焊性的良好水平。
为了更好的理解本发明的背景，参照图2，示出了在印刷电路板上镀金的常见过程。
首先，如图2所示，具有形成图案的电路(未示出)的基板1和其上的铜层2和3可选地被镀金的靶标光致成像阻焊层(photosolder resist layer)4覆盖，即，铜层2和3是暴露的。当使用CSP、BGA、或照相机组件印刷电路板时，暴露的铜区2被镍溶液电镀以形成至少5μm厚的镀镍层，随后通过电镀过程形成至少5μm厚的镀金层7。在这种情形中，对于电镀过程需要引线。并且作为天线，引线在半导体组装后会引发噪音现象。最近，已提出通过蚀刻去除引线。然而，这样的去除难以完全实行。
另一方面，对于MCM印刷电路板，不存在引线。在这种情形种，用无电镀镍溶液在85℃处理暴露的铜区3达20分钟，以形成包含5wt％到9wt％的磷的5μm厚的镍磷合金层，随后首先用包含柠檬酸的闪镀金溶液进行镀金处理(初级镀金)，并且接着用含有硫代硫酸钠和亚硫酸钠作为还原剂的厚镀金溶液进行镀金处理(次级镀金)，以形成至少0.5μm厚的镀金层。进行两次镀金的原因如下。由于当次级镀金溶液被铜污染后，其寿命显著减少，因此初级金层用作防止第二初级层受到铜的影响的缓冲。
用第一和第二镀覆溶液在85℃完成两次镀覆过程需要100分钟，以便使镀金层达到约0.5μm厚。此外，镀覆溶液具有非常短的寿命，造成生产成本的增加。
刚性-柔性或柔性印刷电路板(其对于可携带电子器件的小型化和多功能具有极大要求)在出售之前受到严格的处理条件，如弯曲和变形。当受到这样的严格的处理条件时，具有无电镀镍和浸镀金层的印刷电路板表现出对它们的有用性致命的问题，因为镍-磷合金的高固有强度和该合金由于热处理的结构变化导致弯曲裂纹。
对于低电流和高频率的应用中的使用，高密度的PCB必须具有良好的电气性质。虽然随着磷含量变化，常见的形成在印刷电路板上的镍-磷合金镀层的电阻率在50到80Ω/cm的范围内。伴随这样的高电阻率，总计3-6μm的镀层厚度引起所谓的“趋肤效应”，其指得是随着频率增加通过导体的信号穿行将仅在导线的外表面进行的现象。因此，其上镀镍的PCB不适用于低电流、高频率的应用中。
发明内容
为了解决现有技术中遇到的问题，本申请的发明人对于在PCB上形成金属镀层进行了深入而彻底的研究，发现：铜层和镀金层之间的钯或钯合金镀层的夹层可以显著减少镀金层的厚度而不降低引线可焊性或可焊性，从而导致了本发明。
因此，本发明的一个目的是提供一种用于镀覆印刷电路板的方法，其确保印刷电路板具有优良的可焊性和引线可焊性，以及由此制造的印刷电路板。
本发明的另一目的是提供一种用于镀覆印刷电路板的方法，其可以显著减少生产成本并极大提高生产率而不出现包括弯曲裂纹的常见技术问题，以及由此制造的印刷电路板。
本发明的又一目的是提供一种用于镀覆印刷电路板的方法，其不采用引线，由此允许高度可靠地在该板上形成高度密集的电路，以及由此制造的印刷电路板。
为了达到上述目的，本发明的一个方面提供了一种用于镀覆印刷电路板的方法，包括下述步骤：
(a)提供了一种具有预定电路图案的印刷电路板，具有用于其上表面装配半导体的引线接合部分以及用于连接外部部分和印刷电路板的焊接部分；
(b)在印刷电路板内除了引线接合部分和焊接部分的其余部分形成光致成像阻焊层；
(c)在引线接合部分和焊接部分上形成无电镀的(electroless)钯或钯合金镀层；以及
(d)用含有水溶性金化合物的替代型浸镀金溶液沉浸钯或钯合金镀层以在钯或钯合金镀层上形成无电镀的金或金合金镀层。
在该方法的优选改变中，该钯合金镀层包括91到99.9wt％的钯(Pd)，以及0.1到9.0wt％的磷(P)或硼(B)。
在又一优选的改变中，金合金镀层包括99到99.99wt％的金(Au)，以及0.01到1.0wt％的铊(Tl)、硒(Se)或其混合物。
优选地，该钯或钯合金镀层的厚度在0.05到2.0μm的范围内。
优选地，该金或金合金镀层的厚度在0.01到0.25μm的范围内。
在又一改变中，步骤(c)在60℃到80℃的范围内进行1到30分钟。
在又一改变中，步骤(d)在70℃到90℃的范围内进行1到30分钟。
该印刷电路板可以从包括刚性型、柔性型、以及刚性-柔性型的组中选择。
根据本发明的又一方面，提供了一种具有预定电路图案的印刷电路板，具有用于其上表面装配半导体的引线接合部分以及用于连接外部部分和印刷电路板的焊接部分，其中该引线接合部分和该焊接部分的每个包括：
铜或铜合金层；
形成在铜或铜合金层之上的无电镀的钯或钯合金镀层；以及
形成在该钯或钯合金镀层之上的无电镀的金或金合金镀层。
附图说明
通过下面结合附图的详细描述，将更清楚地理解本发明的上述和其它目的、特征和优点，其中：
图1为示出了条型印刷电路板的结构的顶部的示图；
图2为示意性地示出了常见的在印刷电路板上的镀覆过程的示图；
图3为示意性地示出了根据本发明的实施方式在印刷电路板上形成金属镀层的示图；
图4A为根据本发明的实施方式形成在印刷电路板上的金属镀层的层状结构的示意性横截面图；以及
图4B为根据本发明的另一实施方式形成在印刷电路板上的金属镀层的层状结构的示意性横截面图。
具体实施方式
下面，将参照附图详细描述本发明。
在本发明中，如上所述，作为铜(Cu)或铜合金层的暴露的焊接或引线接合部分，用钯(Pd)或钯合金镀覆，随后通过无电镀的替代镀覆工艺，在该钯或钯合金镀层上形成金(Au)或金合金镀层，其不需要引线，由此提供了高可靠性、简单、以及低生产成本的用于BGA(球栅阵列)、CSP(芯片尺寸封装)或照相机组件的高密度刚性、柔性或刚性-柔性印刷电路板。
参照图3，示出了根据本发明的实施方式的用于在印刷电路板上形成金属镀层的方法。
可以看出，首先，具有组成图案的电路(未示出)、用于使半导体和该基板互连的引线接合部分12、13、以及用于与外部部件互连的焊接部分(未示出)(所有这些通常利用光刻法形成)的刚性、柔性或刚性-柔性基板11被作为抗镀物起作用的(如下所述)光致成像阻焊层14覆盖。在阻焊层14上应用组成图案的干膜后，进行曝光和显影处理，以在相应于引线接合部分12、13和焊接部分(未示出)的所选区域剥离阻焊层。
在由此暴露的引线接合部分12、13和焊接部分(未示出)上，以无电方式镀覆钯或钯合金，以形成钯或钯合金镀层15。下面，将更详细的描述在导电层12、13上形成无电镀的钯或钯合金镀层15。
当利用次磷酸钠作为还原剂时，钯可以通过以下方式镀覆在铜上。
【反应1】
【反应2】
采用二甲基胺硼烷(dimethylamineboran)(DMAB)作为还原剂，可以利用下面的反应3和4在铜上进行无电镀钯。
【反应3】
【反应4】
通过上述反应1-4的机制，可以在铜上镀钯。
在本发明中，在镀覆液中所用的还原剂决定了镀覆纯钯或钯合金(钯-磷，钯-硼)。例如，在本发明中所用的典型的无电镀钯溶液可以从Y.M.Technology，Co.，LTD.商购获得，商标名称为PAGODA-钯，其包括作为钯来源的硫酸钯(PdSO4)、作为还原剂的次磷酸钠或二甲基胺硼烷、作为络合剂的乳酸、以及作为缓冲剂的琥珀酸，但不限于此。为了获得镀钯层的更致密的结构，无电镀的镀钯溶液的pH优选在4.5到5.5的范围内。
在约60℃到80℃进行钯或钯合金镀覆过程1到30分钟以便使钯或钯合金镀层的厚度在0.05到2.0μm的范围内。镀覆温度低于60℃或镀覆时间短于1分钟将导致镀层太薄而不能满足对于印刷电路板必须的可焊性和引线可焊性的要求。另一方面，当进行的镀覆过程高于80℃或长于30分钟时，所得到的镀层变得较厚但是过度刚性到使得印刷电路板的柔性降低的程度。在这种条件下，厚度增加率不够高到足以满足对于可焊性和引线可焊性的要求，导致经济方面的不利。
通过无电镀覆过程形成的钯或钯合金镀层15优选包括91到99.9wt％的钯(Pd)和0.1到9.0wt％的磷(P)和/或硼(B)。
当钯合金镀层15包括钯-磷时，优选它具有的磷含量为5到9wt％。当磷含量少于5wt％时，该镀层显示出良好的可焊性，但是不良的耐腐蚀性和引线可焊性。另一方面，超过9wt％的磷含量提高了耐腐蚀性和引线可焊性，但降低了可焊性。
在包括钯-硼合金的钯合金镀层15中，硼(B)含量优选在0.5到5wt％的范围内。如果硼含量少于0.5wt％，那么可以实现良好的可焊性(solderability)，但是也会导致不良的耐腐蚀性。高于5wt％的硼含量会增加硬度到脆性的程度并降低可焊性。
随后，为了给予感兴趣的区域可焊性和引线可焊性，使无电镀的钯或钯合金镀层15与含有水溶性金化合物的替代型浸镀金溶液接触，以形成无电镀的镀金层或镀金合金层16。钯或钯合金镀层15上的金或金合金镀层16的形成利用基于离子化倾向的置换反应，如下面的反应5所示。
【反应5】
根据该反应，形成镀金层或镀金合金层16。
本发明中所用的无电镀的镀金液的实例可以从Y.M.Technology，Co.，LTD，Korea商购获得，商标名为PAGODA-Gold，其包括作为金来源的氰化金、作为螯合剂的次氮基乙酸钠(sodiumnitriloacetate)、以及作为络合剂的柠檬酸，但是不限于此。无电镀的镀金液的pH优选在4到7的范围内。
在约70～90℃进行这种镀覆过程1～30min，以形成厚度范围为0.01～0.25μm的金或金合金镀层16。低于70℃的镀覆温度或少于1min的镀覆时间使获得具有均匀表面的镀层很困难。另一方面，当在高于90℃或长于30min进行镀覆过程时，防焊油墨(solder resistink)易于被除去，因而金或金合金镀层是脆性的。
特别地，根据无电镀金工艺形成的金合金镀层16包括99～99.99wt％的金和0.01～1wt％的硒(se)和铊(Tl)中之一或二者。
纯金镀层的可焊性和引线可焊性优异。在金合金镀层中，铊和/或硒用作欠电位沉积(underpotential deposit)，以便提高镀覆速率，并且该沉积结构为有助于引线可焊性的晶粒相(grain phase)。
参照图4A和4B，示出了镀覆在印刷电路板上的层的层状结构。
如图4A和4B所示，该层包括在位于引线接合部分和焊接部分上的铜箔100上的无电镀的钯或钯合金镀层200，以及形成在钯或钯合金镀层上的金镀层300和金合金镀层301。
具有优异的可焊性和引线可焊性，形成在无电镀的钯或钯合金镀层200上的金镀层300或金合金镀层301对于焊接、固定安装在其上的元件表现出良好的润湿性。
除了防止铜或铜合金扩散至外部金属镀层外，无电镀的钯或钯合金镀层200用作用于焊接和引线接合的支撑体(support)。无电镀的钯或钯合金镀层200的厚度优选在0.05～2.0μm的范围，并且更优选在0.1～0.3μm的范围。当薄于0.05μm时，无电镀的钯或钯合金镀层200不能够足以防止铜或铜合金箔免于腐蚀。另一方面，当无电镀的钯或钯合金镀层200厚于2.0μm时，就会出现张力增大，导致脆性。
沉积在无电镀的钯或钯合金镀层200上的金镀层300或金合金镀层301优选具有0.01～0.25μm的厚度。薄于0.01μm的金镀层300或金合金镀层301不能够对无电镀的钯或钯合金镀层的腐蚀提供防护。另一方面，当形成的金镀层300或金合金镀层301的厚度大于0.25μm时，过多的厚度仅仅轻微地提高质量，导致经济上的缺陷，并使得结构变脆。
印刷电路板具有这样的金属层结构，其中铜或铜合金层、无电镀的钯或钯合金镀层、以及无电镀的金或金合金镀层以递升次序加以层叠，则这样的印刷电路板具有以下优点。
首先是，因为其没有导线，所以当PCB应用于BGA、CSP以及相机组件时其可基本上排除噪音，并允许如导线那么多的电路被进一步安装在其上，使得可将其制成高密度刚性、柔性、或刚性-柔性板。
其次，PCB的制造可利用简单的工艺实现而不需要去除导线(例如，回蚀)。
第三，闪镀金(约0.1μm)可代替厚镀金(0.5μm)，因而降低60％的生产成本。
再次，当应用于MCM或相机组件时，相对常见的情况而言，该PCB减少了60％的制造时间。
最后，没有需要电的工艺。
如上所述，根据本发明的在印刷电路板上镀覆金属的方法使得印刷电路板的制造简单并确保印刷电路板的可焊性和引线可焊性以及可靠性。当应用于CSP、BGA或相机组件印刷电路板时，本发明的方法使得在没有导线的情况下制造印刷电路板成为可能，从而基本上消除了由导线引起的噪音并提供用于印刷电路板的高密度电路。在MCM和相机组件印刷电路板中，本发明的方法可在较短时间内进行并允许将金镀层的厚度降低至传统的1/3，从而降低生产成本。
具有优异的硬度、延展性和抗腐蚀性，钯可适于用在连接器和基板之间并即使当以较低厚度应用时也满足印刷电路板的要求，大大地减少了工艺时间。因此，经常在表面安装技术的无电镀的镍和无电镀的金成品上出现的黑焊盘的问题可被彻底地解决。
另外，可防止在广泛用于便携式电子装置如手机(其功能增多而尺寸降低)的刚性-柔性或柔性印刷电路板中出现致命的弯曲裂纹。特别地，用于根据本发明镀覆的方法可应用于所有种类的印刷电路板。
本发明的更好理解可利用以下实施例来实现，其中的实施例用于说明而不能解释为限制本发明。
在下面的实施例中，将除了铜引线接合部分和焊球的焊接部分之外，其整个表面覆盖了光致成像阻焊层(由Daiyoink制造，商标名称为AS-303)的印刷电路板(尺寸400×505mm，厚度0.2±0.02mm，铜层厚度10～30μm)在45℃脱脂3min(利用SAC 161，由韩国Y.M.Technology，Co.，LTD制造)并蚀刻至深度为0.5～1.0μm(利用SE 520L，由韩国Y.M.Technology，Co.，LTD制造)，以从铜层除去氧化物。将铜层用钯溶液(由韩国Y.M.Technology，Co.，LTD制造，商标名称为CATA 855)进行催化处理，接着用水、酸、以及水这样的顺序进行清洗。然后，将钯、接着金或金合金以如下所述的无电工艺进行连续镀覆。接着该无电镀覆，利用基于三唑的试剂(由韩国Y.M.Technology，Co.，LTD制造，市场上的商标名称为POST-PAGODA)进行后加工，以便在清洗和干燥工艺之前对所得的层赋予亲水性。
实施例1
在预处理的印刷电路板的铜层上，将由钯∶磷的比率为96.7∶3.3(wt％)构成的钯-磷合金镀覆至厚度为0.2μm，接着在钯磷合金镀层上形成厚度为0.05μm的金镀层。
实施例2
除了使用由钯∶硼的比率为99.3∶0.7(wt％)构成的钯-硼合金代替钯-磷之外，重复实施例1中的相同步骤。
实施例3
除了使用纯钯代替钯合金之外，重复实施例1中的相同步骤。
实施例4
除了金镀层的厚度为0.15μm之外，重复实施例1中的相同步骤。
实施例5
除了金镀层的厚度为0.25μm之外，重复实施例1中的相同步骤。
实施例6
在预处理的印刷电路板的铜层上，将由钯∶磷的比率为96.7∶3.3(wt％)构成的钯-磷合金镀覆至厚度为0.4μm，接着在钯磷合金镀层上形成厚度为0.1μm的金镀层。
实施例7
除了将钯-磷镀覆至0.9μm的厚度之外，重复实施例5中的相同步骤。
实施例8
除了包括金(Au)∶铊(Tl)比率为99.98∶0.01(wt％)的金合金形成的金镀层的厚度为0.15μm之外，重复实施例1中的相同步骤。
对比实施例1
在催化处理之后，上述的预处理印刷电路板以无电镀的工艺利用由镍∶磷比率为91.3∶8.7(wt％)构成镍-磷合金进行镀覆至厚度为5μm。进行无电镀的替代金镀覆工艺以形成厚度为0.1μm的金镀层。
对比实施例2
在上述预处理的印刷电路板上，将锡(Sn)通过取代反应沉积至厚度为1.2μm。在催化处理之后，以无电镀的镀覆工艺将金镀层形成至厚度为0.05μm。
在以下条件下进行金属镀覆。
为了由纯钯、钯-磷、或钯-硼形成镀层，利用具有表1a、1b以及1c所示组分的溶液在70℃进行无电镀的钯镀覆工艺。
如上所述实现在铜层上的钯的镀覆。落入根据本发明的范围的镀层厚度需要约1～30min的时间。
表1a
用于无电镀覆Pd或Pd-P合金的组分
  组分   含量   备注
  氯化钯   2.0g/l   6水合物
  次磷酸钠   25g/l
  乙二胺四乙酸   15g/l
  甲酸   20g/l
  琥珀酸钠   15g/l
  稳定剂   5ppm
  促进剂   5ppm   含硫化合物
使用条件：温度70℃、pH9.0～9.5(用氨水进行调节)
表1b
用于无电镀覆Pd或Pd-B合金的组分
  组分   含量   备注
  硫酸钯   2.0g/l   6水合物
  乙二胺四乙酸   2.5g/l
  乳酸   15g/l
  柠檬酸   10g/l
  稳定剂   5ppm
  促进剂   5ppm   含硫化合物
使用条件：温度70℃、pH6.0～7.0(用硫磺酸进行调节)
表1c
用于无电镀覆纯Pd的组分
  组分   含量   备注
  硫酸钯   2.0g/l   6水合物
  甲酸   10g/l
  乙二胺   15g/l
  琥珀酸钠   10g/l
  稳定剂   5ppm
  促进剂   5ppm   含硫化合物
使用条件：温度70℃、pH4.5～5.5(用氨水进行调节)
在利用上表中列出的镀覆溶液进行镀覆工艺的同时，对由此形成的钯或钯合金镀层的厚度随着时间加以检测，并在下表2中给出所得结果。
表2
Pd或Pd合金镀层的厚度随着时间的变化
 时间(min)  厚度(μm)
 1  0.05
 5  0.6
 10  1
 20  1.6
 30  2
为了在无电镀的钯或钯合金镀层上形成金镀层或金合金镀层，利用具有表3所示组分的溶液进行无电镀的镀覆工艺。
表3
用于金或金合金镀覆的组分
  组分   含量   备注
  磷酸二氢钠   20～50g/l
  次氮基乙酸钠   50～100g/l
  柠檬酸铵   50～100g/l
  碳酸铊   10～50ppm   仅用于合金镀覆
  氧化硒   10～50ppm   仅用于合金镀覆
  氰化金   2～5g/l
  氰化钾   1～10g/l
在85℃利用镀覆溶液(用硫磺酸将其pH调节至4.5～5.0)进行镀覆工艺的同时，对由此形成的金或金合金镀层的厚度随着时间加以检测，并在下表4中给出所得结果。
表4
Au或Au合金镀层的厚度随着时间的变化
 时间(min)  厚度(μm)
 1  0.01
 5  0.08
 10  0.15
 20  0.20
 30  0.25
如上所述实现在无电镀的钯或钯合金镀层上镀覆金或金合金。落入根据本发明范围的镀层厚度需要约1～30min的时间。
在以上述方式和条件形成金属镀层之后，在80℃进行清洗和干燥15min。如下所述对镀层的可焊性和引线可焊性进行检测。在表6中，归纳了可焊性、引线可焊性、弯曲性、晶须观察(whiskerobservation)和离子迁移的试验结果。
<可焊性>
进行焊球剪切试验和焊球铺展试验。
1)焊球剪切试验
※条件：
接合测试仪：DAGE 4000
定位：5μm
剪切速度：200μm/s
焊球尺寸：0.35mmФ(Alpha Metal Co.)
焊球材料：Sn/Ag/Cu(96.5/3/0.5)wt％
助焊剂(RMA型)：EF-9301(Alpha Metal Co.)
回流机器：KOKI
回流条件：250℃(峰值温度)
※评价：
通常进行焊球剪切试验以评价焊球附着于焊盘的强度。在上述相同的条件下，将在其中形成的具有焊球凸点的试样固定在工作台上，并使用预定加载以预定剪切高度进行剪切试验。用记录针(stylus)记录在凸点破坏时检测到的值。
※评价的标准：
将焊球剪切强度超过200gf的焊球确定为标准的。
2)焊球铺展试验
※条件：
焊球尺寸：0.35mmФ(Alpha Metal Co.)
焊球材料：Sn/Ag/Cu(96.5/3/0.5)wt％
助焊剂(RMA型)：EF-9301(Alpha Metal Co.)
回流机器：KOKI
回流条件：250℃(峰值温度)
※评价：
在熔融焊盘之后，将尺寸为0.35mmФ的焊球置于焊盘上，然后使其通过回流机器。确定焊球的铺展面积。较大的铺展面积表示更好的可焊性。
※评价标准：
当回流后其尺寸为回流前尺寸的三倍大(例如，1.05mmФ或更大)时，将焊球确定为标准的。
<引线可焊性>
这用于检查焊接引线和焊接部分之间的焊接强度。在引线接合试验仪K&S 1484中，将引线接合部分在175℃热老化1小时，然后置于下表5给出的条件中。
表5
焊接条件
  条件
  Au引线   1mil
  时间(1st/2nd)   15m/s，25m/s
  力(1st/2nd)   70gf/100gf
  功率(1st/2nd)   16mW/80mW
  预处理加热温度   100℃
  H/B温度   200℃
在引线接合之后，检测需要用来将引线与部分分开的最小力和平均力(单位：gf)。如果所观察到的具体最小规格为3或更高并且平均力为5或更高，则确定引线可焊性为良好。
<离子迁移>
※评价：
在根据IPC 9201制备的试验样品上，连续形成无电镀的钯或钯合金镀层和无电镀的金镀层，在此之后，在处于苛刻条件下的SIR系统的恒温箱中检测试样超过500小时的表面电阻率，其中的苛刻条件包括85％的相对湿度、85℃的温度、以及10伏特的直流电压。在这个试验中使用的水具有10～18MΩ/cm的电阻率。
※评价的标准
离子迁移引起镀层表面电阻率的降低。当检测到具有的表面电阻率为1×106Ω/cm或更低时，确定试验样品经过了离子迁移，因此确定为有缺陷的。
<弯曲性>
※评价：
弯曲半径(R)＝2.0mm
样品宽度：1cm
加载重量：100g
弯曲角：180°
RPM＝25
样品数量：10个
※评价的标准
在根据评价条件被弯曲10次之后，如果在样品中没有观察到弯曲裂纹，则确定该样品是可接受的。
<晶须试验>
※测试：
在室温下被放置1,000小时之后，在显微镜下观察试样以确定是否有晶须产生及其多长。
※评价的标准：
当晶须长至25μm或更长的长度时，确定该试样为有缺陷的。
表6
性能试验的结果
实施例   对比实施例
  1   2   3   4   5   6   7   8   1   2
  平均镀层μm   Au(合金) 0.05 0.05 0.05 0.15 0.25 0.1 0.25   (Tl)0.15 0.1 0.05
  Pd(合金)   (P)0.2   (B)0.2   0.2   (P)0.2   (P)0.2   (P)0.4   (p)0.9   (p)0.2
Ni(合金)   (P)5
  Sn   1.2
  可焊性   剪切(gf)   390   370   375   440   450   380   500   450   550   490
  铺展(mmФ)   1.37   1.37   1.39   1.43   1.45   1.41   1.48   1.47   1.35   1.52
  引线可焊性   最小(g)   9.1   8.9   9.0   9.5   9.5   9.6   10.0   9.6   4.5   3.4
平均(g) 10.8 10.5 10.7 11.3 11.6 11.7 12.2 11.6 8.6 5.7
  表面电阻率(Ω)   2.8×108   3.7×108   8.2×108   5.3×108   6.0×108   4.1×108   6.3×108   4.9×108   9.8×108   -
弯曲裂纹 无 无 无 无 无 无 无 无   出现 无
  裂纹出现的弯曲圈数   ≥20   ≥20   ≥20   ≥20   ≥20   ≥20   ≥20   ≥20   1.6   ≥20
晶须 无 无 无 无 无 无 无 无 无   47μm
※焊球剪切试验和引线接合试验的值为20次测量的平均值。
从结果中可以看出，在钯或钯合金镀层上具有金或金合金镀层的试样满足性能的所有要求，同时在无电镀的镍/无电镀的金镀覆中观察到弯曲裂纹缺陷以及浸渍薄镀覆中观察到晶须产生缺陷。
实施例9
对在实施例1～8中获得的印刷电路板进行如下的可靠性试验。
<镀层厚度的测量>
为了测试它们是否适合使用，利用镀层厚度测量系统(由CMI制造，商标名称为CMI 900)对钯或钯合金镀层以及金或金合金镀层的厚度进行测量。
<孔隙率试验>
将镀覆处理的印刷电路板浸入硝酸中，以通过肉眼观察孔隙的产生检查钯或钯合金镀层以及金或金合金镀层是否被侵蚀。
<耐热试验>
在将印刷电路板在下表7给出的条件下通过回流设备三次之后，检测钯镀层或钯和金镀层的表面颜色是否发生改变。而且，利用胶带检查钯或钯合金镀层与金或金合金镀层是否彼此分开。
<粘结力试验>
将印刷电路板在下表7给出的条件下通过回流设备三次。将铝引线接合在焊料部分。以预定力拉动铝引线以检查钯或钯合金镀层与金或金合金镀层之间以及金或金合金镀层与焊料之间是否出现分开。
表7
性能试验
要求 试验条件   试验结果
  Ex.1   Ex.8
  镀层厚度   Pd或Pd合金镀层：0.05μm或更厚；Au或Au合金镀层：0.01μm或更厚   使用X射线厚度测量系统(CMI900) ○ ○
  孔隙率   没有Au或Au合金镀层的氧化或分层 浸入12％的硝酸15min ○ ○
耐热性   在胶带剥离试验后，没有Au或Au合金镀层的颜色改变或分层   在3次连续通过回流设备之后，进行胶带剥离试验速度：0.7m/min温度：220、240、250℃ ○ ○
  粘结力   在Cu层和环氧(树脂)之间的边界处分层   在3次连续通过回流设备后，拉动铝引线   ○   ○
○：满足要求。
根据试验结果，发现根据本发明的合金镀层具有满足试验要求的物理性能。
如前所述，本发明可用来制造高密度的刚性印刷电路板，其中在该印刷电路板上表面安装了BGA、CSP或相机组件，因为没有用于电镀的其它导线，以及可用于制造在其上安装了BGA、CSP或相机组件的刚性-柔性或柔性印刷电路板，其中进行焊接和引线接合工艺。
本发明的方法使得可以省去用于不需要的导线的回蚀工艺，因此简化了印刷电路板的制造。
另外，引线接合的性能(其由厚的金镀覆获得)也可通过镀覆具有金或金合金的薄的钯或钯合金镀层获得，其导致大大地降低了生产成本和提高了生产能力。
具有优异的硬度、延展性以及抗腐蚀性，钯可适合用于连接器和基板之间并且即使在较低厚度下也满足印刷电路板的要求，因此大大地缩短了工艺时间。因此，由于本发明的方法可替代传统的无电镍镀覆以及无电镀的金镀覆工艺，所以其可以是黑焊盘问题的最佳解决方案，其中黑焊盘问题经常在用于表面安装技术中的无电镀的镍以及无电镀的金成品上发生。
特别地，可防止在广泛用于便携式电子装置如手机(其功能增多而尺寸降低)的刚性-柔性或柔性印刷电路板中出现的致命的弯曲裂纹。
综上所述，根据本发明的用于金属镀覆的方法可用于所有种类的印刷电路板。
如前面所述，根据本发明，无电镀的纯钯镀层或由钯-磷或钯-硼组成的无电钯合金镀层形成在刚性、柔性或刚性-柔性印刷电路板的铜箔上，并通过无电镀的浸镀被镀覆有金或金合金。
除了防止钯或钯合金镀层免于外部腐蚀空气的影响之外，根据本发明所得的金属镀层表现出优异的可焊性和引线可焊性，并因此确保了具有半导体的高封装可靠性的基板。
由于所有镀层是通过无电或浸镀工艺形成的，所以即使对于BGA、CSP以及相机组件印刷电路板也不需要导线，同时省去了用于去除导线的回蚀工艺。因此，本发明有助于简化印刷电路板的制造。另外，没有导线获得了在其中其它电路可以被图案化的空间，从而使得可以制造高密度的BGA、CSP或相机组件。
在刚性、柔性或刚性-柔性印刷电路板，如MCM、相机组件等中都没有导线，尽管在钯镀层上的金较薄，但是确保了优异的引线可焊性并能够在大大缩短的时间内形成，导致显著降低生产成本并加大增大了生产能力。
尽管已经披露了用于描述目的的本发明的优选具体实施方式，但是在不背离由所附权利要求所披露的本发明的范围和精神的情况下，本领域的技术人员可理解，可作出各种更改、附加以及替换。

Claims (14)

1.一种用于镀覆印刷电路板的方法，包括以下步骤：
(a)提供具有预定电路图案的印刷电路板，其具有用于在其上表面安装半导体的引线接合部分以及用于将外部部分连接所述印刷电路板的焊接部分；
(b)在印刷电路板内除了引线接合部分和焊接部分的其余部分形成光致成像阻焊层；
(c)在所述引线接合部分和所述焊接部分上形成无电镀的钯或钯合金镀层；以及
(d)用包含水溶性金化合物的替代型浸镀金溶液浸渍所述钯或钯合金镀层，以在所述钯或钯合金镀层上形成无电镀的金或金合金镀层。
2.根据权利要求1所述的方法，其中，所述钯合金镀层包括91～99.9wt％的钯(pd)、以及0.1～9.0wt％的磷(P)或硼(B)。
3.根据权利要求1所述的方法，其中，所述金合金镀层包括99～99.99wt％的金(Au)、以及0.01～1.0wt％的铊(Tl)、硒(Se)或其混合物。
4.根据权利要求1所述的方法，其中，所述钯或钯合金镀层的厚度为0.05～2.0μm。
5.根据权利要求1所述的方法，其中，所述金或金合金镀层的厚度为0.01～0.25μm。
6.根据权利要求1所述的方法，其中，在60～80℃进行所述步骤(c)1～30分钟。
7.根据权利要求1所述的方法，其中，在70～90℃进行所述步骤(d)1～30分钟。
8.根据权利要求1所述的方法，其中，所述印刷电路板选自由刚性型、柔性型、以及刚性-柔性型组成的组。
9.一种具有预定电路图案的印刷电路板，其具有用于在其上表面安装半导体的引线接合部分以及用于将外部部分连接所述印刷电路板的焊接部分，其中，每一个所述引线接合部分和所述焊接部分包括：
铜或铜合金层；
在铜或铜合金层上形成的无电镀的钯或钯合金镀层；以及
在所述钯或钯合金镀层上形成的无电镀的金或金合金镀层。
10.根据权利要求9所述的印刷电路板，其中，所述钯合金镀层包括91～99.9wt％的钯(pd)、以及0.1～9.0wt％的磷(P)或硼(B)。
11.根据权利要求9所述的印刷电路板，其中，所述金合金镀层包括99～99.99wt％的金(Au)、以及0.01～1.0wt％的铊(Tl)、硒(Se)或其混合物。
12.根据权利要求9所述的印刷电路板，其中，所述钯或钯合金镀层的厚度为0.05～2.0μm。
13.根据权利要求9所述的印刷电路板，其中，所述金或金合金镀层的厚度为0.01～0.25μm。
14.根据权利要求9所述的印刷电路板，其中，所述印刷电路板选自由刚性型、柔性型、以及刚性-柔性型组成的组。
CNA2006101498151A 2005-10-25 2006-10-25 用于镀覆印刷电路板的方法以及由此制造的印刷电路板 Pending CN1956632A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050100787 2005-10-25
KR1020050100787A KR100688833B1 (ko) 2005-10-25 2005-10-25 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판

Publications (1)

Publication Number Publication Date
CN1956632A true CN1956632A (zh) 2007-05-02

Family

ID=38004094

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101498151A Pending CN1956632A (zh) 2005-10-25 2006-10-25 用于镀覆印刷电路板的方法以及由此制造的印刷电路板

Country Status (5)

Country Link
US (1) US20070104929A1 (zh)
JP (1) JP2007123883A (zh)
KR (1) KR100688833B1 (zh)
CN (1) CN1956632A (zh)
TW (1) TW200718312A (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101657069B (zh) * 2009-08-28 2011-12-28 华为终端有限公司 印刷电路板的表面处理方法及印刷电路板
CN102605359A (zh) * 2011-01-25 2012-07-25 台湾上村股份有限公司 化学钯金镀膜结构及其制作方法、铜线或钯铜线接合的钯金镀膜封装结构及其封装工艺
CN102703885A (zh) * 2012-06-04 2012-10-03 汕头超声印制板公司 一种用于pcb板的镀金工艺
CN103314651A (zh) * 2010-12-23 2013-09-18 安美特德国有限公司 用于获得对印刷电路板和ic基板上的铜线键合的钯表面修饰的方法
CN104066267A (zh) * 2014-06-03 2014-09-24 深圳市创智成功科技有限公司 铜基材的化学镀层结构及其工艺
CN106341943A (zh) * 2015-07-09 2017-01-18 旭德科技股份有限公司 线路板及其制作方法
CN106574388A (zh) * 2014-08-14 2017-04-19 微软技术许可有限责任公司 具有经镀覆的电接触的电子设备
CN107546513A (zh) * 2016-06-28 2018-01-05 福伊特专利有限公司 电接触耦连器
CN109563624A (zh) * 2016-10-05 2019-04-02 小岛化学药品株式会社 无电解镀钯金工艺
CN111937090A (zh) * 2018-03-26 2020-11-13 富士胶片株式会社 导电性膜、触控面板传感器、触控面板
CN112074075A (zh) * 2015-10-06 2020-12-11 Lg伊诺特有限公司 柔性电路板
CN112609173A (zh) * 2020-12-10 2021-04-06 安徽环瑞电热器材有限公司 一种抗腐蚀材料及制作方法
CN113874551A (zh) * 2019-07-31 2021-12-31 昭和电工株式会社 层叠体及其制造方法
TWI776457B (zh) * 2020-04-08 2022-09-01 韓商Ｙｍｔ股份有限公司 包括複數層鍍層的高密度印刷電路板及其製造方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100291312A1 (en) * 2007-10-22 2010-11-18 National Institute For Materials Science Electroless plating method for alloy coating film and plating liquid
KR20090054817A (ko) * 2007-11-27 2009-06-01 삼성전기주식회사 인쇄회로기판
KR100885673B1 (ko) 2008-01-25 2009-03-02 와이엠티 주식회사 솔더링 및 와이어 본딩을 위한 은-팔라듐 도금층이 형성된고밀도 인쇄회로기판 및 그 도금방법
KR101004063B1 (ko) * 2008-09-05 2010-12-24 삼성엘이디 주식회사 니켈-금 도금방법 및 인쇄회로기판
JP5306789B2 (ja) * 2008-12-03 2013-10-02 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP2012511105A (ja) * 2008-12-05 2012-05-17 オーエムジー、アメリカズ、インク 無電解パラジウムめっき液及び使用法
KR101058635B1 (ko) * 2008-12-23 2011-08-22 와이엠티 주식회사 무전해 니켈 도금액 조성물, 연성인쇄회로기판 및 이의 제조 방법
CN101525744B (zh) * 2009-04-27 2011-12-21 深圳市创智成功科技有限公司 印刷线路板的表面处理方法
JP5680342B2 (ja) * 2009-09-02 2015-03-04 Tdk株式会社 めっき膜、プリント配線板及びモジュール基板
KR101189631B1 (ko) 2009-10-15 2012-10-10 서울대학교산학협력단 무전해 금도금 방법 및 이에 의해 제조된 센서
JP5442400B2 (ja) * 2009-11-13 2014-03-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP5552934B2 (ja) * 2010-07-20 2014-07-16 Ｔｄｋ株式会社 被覆体及び電子部品
KR101184796B1 (ko) 2010-12-29 2012-09-20 와이엠티 주식회사 기판 구조물 및 그 제조 방법
JP5835947B2 (ja) * 2011-05-30 2015-12-24 セーレン株式会社 金属膜パターンが形成された樹脂基材
JP5978587B2 (ja) * 2011-10-13 2016-08-24 日立化成株式会社 半導体パッケージ及びその製造方法
JP6020070B2 (ja) * 2011-11-17 2016-11-02 Tdk株式会社 被覆体及び電子部品
JP5983336B2 (ja) * 2011-11-17 2016-08-31 Tdk株式会社 被覆体及び電子部品
US9468108B2 (en) * 2012-09-07 2016-10-11 Abacus Finance Group LLC Method and structure for forming contact pads on a printed circuit board using zero under cut technology
EP2887779A1 (en) 2013-12-20 2015-06-24 ATOTECH Deutschland GmbH Silver wire bonding on printed circuit boards and IC-substrates
JP5720827B2 (ja) * 2014-04-09 2015-05-20 Tdk株式会社 被覆体及び電子部品
JP2016076534A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 金属ポスト付きプリント配線板およびその製造方法
JP6503687B2 (ja) * 2014-10-23 2019-04-24 イビデン株式会社 プリント配線板
JP6427454B2 (ja) * 2015-03-31 2018-11-21 日鉄ケミカル＆マテリアル株式会社 銅張積層板及びプリント配線板
US9603258B2 (en) 2015-08-05 2017-03-21 Uyemura International Corporation Composition and method for electroless plating of palladium phosphorus on copper, and a coated component therefrom
CN105430927B (zh) * 2015-12-29 2017-12-26 潍坊学院 一种印制电路板化学镀钯的方法及设备
JP6329589B2 (ja) * 2016-06-13 2018-05-23 上村工業株式会社 皮膜形成方法
TWI612180B (zh) * 2017-07-19 2018-01-21 Triumphant Gate Ltd 化學置換鍍金溶液及雜質鎳及雜質銅的連續純化系統
KR102124324B1 (ko) * 2018-11-14 2020-06-18 와이엠티 주식회사 도금 적층체 및 인쇄회로기판
TWI726760B (zh) * 2020-07-01 2021-05-01 健鼎科技股份有限公司 電路板結構的製造方法
CN113993291A (zh) * 2021-11-03 2022-01-28 苏州统硕科技有限公司 基于电子产品加工的镍金施工工艺
CN114190012B (zh) * 2021-12-02 2023-02-28 深圳市金晟达电子技术有限公司 芯片载板的制造方法及芯片载板
CN116546736A (zh) * 2023-06-20 2023-08-04 清远市富盈电子有限公司 一种含有两种表面处理的pcb板制作方法及pcb板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5235139A (en) * 1990-09-12 1993-08-10 Macdermid, Incorprated Method for fabricating printed circuits
JPH07314603A (ja) * 1993-12-28 1995-12-05 Nippon Denkai Kk 銅張積層体、多層プリント回路板及びそれらの処理方法
JP3331261B2 (ja) * 1994-08-19 2002-10-07 日本エレクトロプレイテイング・エンジニヤース株式会社 無電解金めっき液
US6156413A (en) * 1996-10-25 2000-12-05 Canon Kabushiki Kaisha Glass circuit substrate and fabrication method thereof
DE19745602C1 (de) * 1997-10-08 1999-07-15 Atotech Deutschland Gmbh Verfahren und Lösung zur Herstellung von Goldschichten
US6071130A (en) * 1998-11-30 2000-06-06 3Com Corporation Surface mounted contact block
JP2002167676A (ja) * 2000-11-24 2002-06-11 Millenium Gate Technology Co Ltd 無電解金メッキ方法
US6733823B2 (en) * 2001-04-03 2004-05-11 The Johns Hopkins University Method for electroless gold plating of conductive traces on printed circuit boards
US6586683B2 (en) * 2001-04-27 2003-07-01 International Business Machines Corporation Printed circuit board with mixed metallurgy pads and method of fabrication
JP2003100952A (ja) 2001-09-25 2003-04-04 Kyocera Corp 配線基板
JP2003234552A (ja) 2002-02-07 2003-08-22 Kyocera Corp 配線基板
TWI262041B (en) * 2003-11-14 2006-09-11 Hitachi Chemical Co Ltd Formation method of metal layer on resin layer, printed wiring board, and production method thereof

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101657069B (zh) * 2009-08-28 2011-12-28 华为终端有限公司 印刷电路板的表面处理方法及印刷电路板
CN103314651B (zh) * 2010-12-23 2016-12-28 安美特德国有限公司 用于获得对印刷电路板和ic基板上的铜线键合的钯表面修饰的方法
CN103314651A (zh) * 2010-12-23 2013-09-18 安美特德国有限公司 用于获得对印刷电路板和ic基板上的铜线键合的钯表面修饰的方法
CN102605359A (zh) * 2011-01-25 2012-07-25 台湾上村股份有限公司 化学钯金镀膜结构及其制作方法、铜线或钯铜线接合的钯金镀膜封装结构及其封装工艺
CN102703885A (zh) * 2012-06-04 2012-10-03 汕头超声印制板公司 一种用于pcb板的镀金工艺
CN102703885B (zh) * 2012-06-04 2014-09-03 汕头超声印制板公司 一种用于pcb板的镀金工艺
CN104066267A (zh) * 2014-06-03 2014-09-24 深圳市创智成功科技有限公司 铜基材的化学镀层结构及其工艺
CN106574388A (zh) * 2014-08-14 2017-04-19 微软技术许可有限责任公司 具有经镀覆的电接触的电子设备
CN106341943A (zh) * 2015-07-09 2017-01-18 旭德科技股份有限公司 线路板及其制作方法
CN106341943B (zh) * 2015-07-09 2019-05-24 旭德科技股份有限公司 线路板及其制作方法
CN112074075A (zh) * 2015-10-06 2020-12-11 Lg伊诺特有限公司 柔性电路板
CN112074075B (zh) * 2015-10-06 2023-06-09 Lg伊诺特有限公司 柔性电路板
CN107546513A (zh) * 2016-06-28 2018-01-05 福伊特专利有限公司 电接触耦连器
CN109563624A (zh) * 2016-10-05 2019-04-02 小岛化学药品株式会社 无电解镀钯金工艺
CN109563624B (zh) * 2016-10-05 2020-03-03 小岛化学药品株式会社 无电解镀钯金工艺
CN111937090A (zh) * 2018-03-26 2020-11-13 富士胶片株式会社 导电性膜、触控面板传感器、触控面板
CN111937090B (zh) * 2018-03-26 2022-03-11 富士胶片株式会社 导电性膜、触控面板传感器、触控面板
CN113874551A (zh) * 2019-07-31 2021-12-31 昭和电工株式会社 层叠体及其制造方法
CN113874551B (zh) * 2019-07-31 2023-10-03 株式会社力森诺科 层叠体及其制造方法
US12031213B2 (en) 2019-07-31 2024-07-09 Resonac Corporation Laminate
TWI776457B (zh) * 2020-04-08 2022-09-01 韓商Ｙｍｔ股份有限公司 包括複數層鍍層的高密度印刷電路板及其製造方法
CN112609173A (zh) * 2020-12-10 2021-04-06 安徽环瑞电热器材有限公司 一种抗腐蚀材料及制作方法

Also Published As

Publication number Publication date
TW200718312A (en) 2007-05-01
US20070104929A1 (en) 2007-05-10
JP2007123883A (ja) 2007-05-17
KR100688833B1 (ko) 2007-03-02

Similar Documents

Publication Publication Date Title
CN1956632A (zh) 用于镀覆印刷电路板的方法以及由此制造的印刷电路板
CN1244139C (zh) 半导体器件和半导体组件
CN1171298C (zh) 半导体器件
CN1295783C (zh) 电子装置
CN1265691C (zh) 多层印刷布线板及其制造方法
CN1322010A (zh) 凸起的形成方法、半导体器件及其制造方法、电路板及电子机器
CN1080981C (zh) 印刷电路板
CN1268041C (zh) 螺旋接触器的接头和螺旋接触器
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN1574300A (zh) 封装组件和半导体封装
JP6088950B2 (ja) スタッドバンプ構造およびその製造方法
CN1538518A (zh) 导体衬底，半导体器件及其制造方法
CN101049057A (zh) 多层印刷电路板及多层印刷电路板的制造方法
CN1443625A (zh) 焊料
CN1325136A (zh) 板状体和半导体器件的制造方法
CN1572129A (zh) 焊料包覆球及其制造方法和半导体连接构造的形成方法
CN1882224A (zh) 配线基板及其制造方法
CN1306676A (zh) 半导体装置用引线框架
CN1315823A (zh) 电路装置的制造方法及电路装置
CN1514499A (zh) 压电振荡器以及使用压电振荡器的便携式电话装置以及使用压电振荡器的电子设备
CN101076884A (zh) 半导体器件及其制造方法、线路板及其制造方法、半导体封装件和电子装置
TWI386523B (zh) ＳｎＢ電鍍液以及使用該電鍍液的電鍍方法
CN1855462A (zh) 电子部件搭载用基板和电子部件
CN101040372A (zh) 金合金焊线
CN111785701A (zh) 一种预电镀镍钯金引线框架及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication