CN1306676A - 半导体装置用引线框架 - Google Patents

半导体装置用引线框架 Download PDF

Info

Publication number
CN1306676A
CN1306676A CN00800926A CN00800926A CN1306676A CN 1306676 A CN1306676 A CN 1306676A CN 00800926 A CN00800926 A CN 00800926A CN 00800926 A CN00800926 A CN 00800926A CN 1306676 A CN1306676 A CN 1306676A
Authority
CN
China
Prior art keywords
copper
epithelium
lead frame
zinc
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00800926A
Other languages
English (en)
Other versions
CN1190840C (zh
Inventor
关和光
吉江崇
佐藤晴信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN1306676A publication Critical patent/CN1306676A/zh
Application granted granted Critical
Publication of CN1190840C publication Critical patent/CN1190840C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4922—Contact or terminal manufacturing by assembling plural parts with molding of insulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

一种在树脂密封式半导体装置中使用的由铜或铜合金构成的半导体装置用引线框架,具备:由铜或铜合金构成的引线框架本体;在该引线框架本体上边形成,用由锌或铜-锌合金构成的下层和由厚度0.02～0.4的铜构成的上层构成的2层的基底电镀皮膜;和在由该基底电镀皮膜的该铜构成的上层的至少内部引线的金属丝键合部分上边形成的贵金属电镀皮膜。该引线框架与密封树脂之间的贴紧性优良,也没有贵金属电镀液(特别是银电镀液)的污染、贵金属电镀皮膜的外观也好、耐蚀性和耐湿性都优良、外装镀锡皮膜的外观和贴紧性也好。

Description

半导体装置用引线框架
技术领域
本发明涉及半导体装置用引线框架、其制造方法、使用该引线框架的半导体装置及其制造方法。
背景技术
在在树脂密封式半导体装置中使用的半导体装置用引线框架中，除铁-镍系合金(代表性地说是Fe-42％Ni合金)之外，还可以使用由铜或铜合金构成的铜系素材。
在使用该铜系素材的引线框架的情况下，为使表面平滑化，以及为提高后边要形成的银等的贵金属电镀皮膜的密着性，一般地说在在素材表面上形成了铜触击电镀皮膜之后，使得在管芯垫上和内部引线的金属丝键合部分上，形成用来提高芯片粘接性和金属丝键合性的上述贵金属电镀皮膜。
在使用铜系的素材的情况下，在把半导体芯片装载到引线框架上的半导体装置的组装工序中，采用暴露于150～350℃左右的高温中的办法，易于形成铜的氧化皮膜，因此，存在着密封树脂与由铜合金素材构成的引线框架本体之间的贴紧性受到阻碍的问题。
特别是在素材为铜合金的情况下，当暴露于高温中时，借助于氧从素材表面向素材内部进行氧化，在所形成的铜的氧化膜与铜合金素材之间的界面上形成因铜合金的添加元素而形成的偏析层(由添加元素的氧化物形成的层)，铜的氧化膜与该偏析层一起被剥离下来。这是由铜氧化膜和偏析层与铜合金素材之间的致密度(密度)大不相同，在界面上产生了不匹配而引起的。其结果是，在最终完成半导体装置时，在与密封树脂之间的贴紧性上将会产生问题。
为解决该问题，在特开平5-19820号公报上，提出了这样的半导体装置用引线框架的方案：在由铜或铜合金构成的引线框架素材上边，作为贵金属电镀(银电镀)的基底形成铜-锌合金电镀皮膜。
若用上述所提出的方案的引线框架，则采用使铜-锌电镀皮膜作为对来自氧扩散的势垒起作用抑制上述偏析层的形成的办法，就可以得到与密封树脂之间的贴紧性优良的半导体装置用引线框架。
但是，上述所提方案的引线框架存在着下述(1)～(4)的问题。
(1)在在后工序中进行铜-锌合金电镀皮膜上形成贵金属电镀层(代表性地说银电镀层)时，除铜-锌合金电镀皮膜的锌溶出到贵金属电镀液中产生污染，使贵金属电镀皮膜变成为不均匀之外，还使贵金属电镀皮膜的贴紧性降低。
(2)在对金属丝键合部分施行贵金属电镀(银电镀)时，在一直到内部引线侧面或背面一侧会形成不需要的银电镀皮膜。在剥离该不需要的银电镀皮膜时，铜-锌合金电镀皮膜的锌溶出到剥离液内，不仅损伤铜-锌合金电镀皮膜的本来的势垒功能，还要在剥离后的表面上斑状地产生不均匀，使外观显著地受损。
(3)在半导体装置的组装工序中，在树脂密封后，要在外部引线上形成外装镀锡皮膜。该外装镀锡皮膜在除去了铜-锌合金电镀皮膜后露出来的引线框架素材上边直接形成。在进行该除去时，若在素材表面上残留下铜-锌合金电镀皮膜，则将在镀锡皮膜上产生不均匀斑点，损伤外观的同时，还将降低镀锡皮膜的贴紧性。
(4)未施行贵金属电镀的外部引线部分，如果在表面上存在着腐蚀性高的锌，则不能满足耐蚀性、耐湿性，在装载半导体芯片的半导体装置组装工序之前表面就会变质，存在着作为引线框架不实用的问题。
本发明的叙述
本发明的目的在于提供与密封树脂之间的贴紧性优良、也没有贵金属电镀液(特别是银电镀液)的污染、贵金属电镀皮膜的外观也好、耐蚀性和耐温性都好、外装镀锡皮膜的外观和贴紧性也好的半导体装置用引线框架、其制造方法、使用该引线框架的半导体装置及其制造方法。
为实现上述目的，根据第1发明，可以提供一种半导体装置用引线框架，该引线框架为在树脂密封式半导体装置中使用的由铜或铜合金构成的半导体装置用引线框架，其特征在于含有：
由铜或铜合金构成的引线框架本体；
在该引线框架本体上形成的，用由锌或铜-锌合金构成的下层和由厚度0.02～0.4μm的铜构成的上层构成的2层的基底电镀皮膜；和
在由该基底电镀皮膜的该铜构成的上层的至少内部引线的键合部分上形成的贵金属电镀皮膜。
根据本发明的第2方面，可以提供一种半导体装置用引线框架，该引线框架为在树脂密封式半导体装置中使用的由铜或铜合金构成的半导体装置用引线框架，其特征在于含有：
由铜或铜合金构成的引线框架本体；
在该引线框架本体上边形成的，用由从银、锡、铁、镉、铜-镍合金和铜-镉合金中选出来的一种的金属构成的下层，和由铜构成的上层构成的2层的基底电镀皮膜；和
在由该基底电镀皮膜的该铜构成的上层的至少内部引线的键合部分上形成的贵金属电镀皮膜。
以往，在半导体装置组装工序中，由于在把半导体芯片装载于以铜或铜合金为素材的引线框架上时的加热处理，在铜的基底电镀皮膜与引线框架素材之间的界面上将产生氧化膜，使密封树脂与引线框架之间的贴紧性降低。
在第1的发明中，设有用由锌或铜-锌合金构成的下层和由厚度0.02～0.4μm的铜构成的上层构成的2层的基底电镀皮膜。
通过将由锌或铜-锌合金构成的下层上设置的由铜构成的上层作成为0.02微米以上，就可以防止在基底电镀皮膜与引线框架素材之间的界面处的氧化膜的生成。也就是说，在半导体芯片的装载时的加热处理中，表层的铜电镀皮膜虽然会被氧化，但是在锌或铜-锌合金电镀皮膜氧化之后，氧不能到达引线框架本体的铜合金素材，素材的氧化受到很大抑制，结果由于不能形成合金添加元素的偏析层(合金元素的氧化物层)，所以，可以防止氧化膜与素材界面的剥离。
此外，下层的锌或铜-锌合金电镀皮膜被上层的铜电镀皮膜覆盖了起来，露不出来。因此，除去上述的效果之外，还可以得到下述1)～3)的效果。
1)在在基底电镀皮膜上形成贵金属电镀皮膜(特别是银电镀皮膜)时，可以确保贵金属电镀皮膜的充分的贴紧性，而锌不会溶出污染贵金属电镀液。
2)在剥离内部引线侧面或背面一侧的不需要的贵金属电镀皮膜时，由于锌不溶出到剥离液内，故也可以确保必要的部位的锌或铜锌合金电镀皮膜的功能而且可以确保良好的外观而不会在不形成贵金属电镀皮膜的部位的表面上产生斑状的不均匀。
3)在外部引线的外装镀锡之前进行的用来除去树脂毛刺的碱清洗之际，由于是两性且反应速度快的锌不会溶出到碱清洗液内，故也可以确保良好的外观而不会产生镀锡中的异常析出或由加热引起的镀锡皮膜的不均匀的发生。
另一方面，由于采用把由铜构成的上层的厚度作成为0.4微米以下的办法，在外部引线的外装镀锡之前(在用来除去树脂毛刺的碱清洗之后)，可以助于清洗完全地除去基底电镀皮膜，故不会因残留下基底电镀皮膜而降低镀锡皮膜的外观和贴紧性。
这对于确保良好的焊接强度是特别重要的。就是说，若对由铜或铜合金构成的引线框架素材表面进行通常的锡-铅(Sn-Pb)焊接，则将在素材/焊锡界面上生成Sn3Cu4金属间化合物。所得到的焊接构造[Cu/Sn3Cu4/Sn-Pb]具备高的焊接强度。
对此，在在素材表面上残留有锌的情况下，在进行焊接之际，由于在锌残留部位处在焊锡与素材之间中间存在着锌，故将妨碍Sn3Cu4金属间化合物的生成。结果是由于所得到的焊接构造[Cu/Zn/Sn-Pb]的Cu/Zn界面和Zn/Sn-Pb界面的焊接强度低，故焊接强度降低。
外装镀锡前的基底电镀皮膜的除去，使用浓度10～15v/v％左右、pH1左右的硫酸等的酸是标准的。若使用比这更弱的酸，则除去时间极端地长，若使用比这更强的酸，则外部引线的表面将会变得粗糙，都不实用。
由铜构成的上层的厚度，更为理想的是作成为可以最稳定地得到上述各个效果的0.1～0.3微米。
由锌或锌合金构成的下层，要形成得充分地厚，以便可以防止在铜或铜合金素材与基底电镀皮膜之间的界面处的氧化，而且还要形成得充分地薄，以便可以用外装镀锡前的酸清洗容易地除去。从这种观点来看，可以形成厚度0.001～0.5微米左右，理想的是0.01微米左右的触击电镀皮膜。
在第2发明中，设置用由从银、锡、铁、镉、铜-镍合金和铜-镉合金中选出来的一种的金属构成的下层，和由铜构成的上层构成的2层的基底电镀皮膜。
在第2发明中，由于下层的金属耐蚀性和耐氧化性高且向酸内的溶出也少，故由铜构成的上层的厚度可以比第1发明还薄。一般地说，理想的是把由铜构成的上层的厚度作成为0.1～0.3微米。下层出于与第1发明同样的观点，可以形成厚度0.001～0.5微米左右，理想的是0.01微米左右的触击电镀皮膜。
再有，根据第3发明，可以提供一种在树脂密封式半导体装置中使用的由铜或铜合金构成的半导体装置用引线框架，特征在于具有：
由铜或铜合金构成的引线框架本体；
在该引线框架本体上形成的由铜-镍合金或铜-镉合金构成的基底电镀皮膜；和
在该基底电镀皮膜的至少内引线的金属丝键合部分上形成的贵金属电镀皮膜。
铜-镍合金和铜-镉合金，由于耐蚀性和耐氧化性特别高，向酸中的溶出也少，故可以单独作成为基底电镀皮膜而不要由铜构成的上层。但是，若与设置2层构造的基底电镀皮膜的第1发明和第2发明比较，由于在与贵金属电镀皮膜之间的界面上生成的氧化膜的贴紧性有稍有降低，故理想的是要选择适宜的用途。在这种情况下，基底电镀皮膜出于与第1发明同样的观点，也可以形成厚度0.001～0.5微米左右，理想的是0.01微米左右的触击电镀皮膜。
制造第1发明的半导体装置用引线框架的方法，其特征在于具备下述工序：
形成由铜或铜合金构成的引线框架本体的工序；
在该引线框架本体上，形成由锌或铜-锌合金构成的下层电镀皮膜的工序；
在该由锌或铜-锌合金构成的下层电镀皮膜上，形成厚度0.02～0.4的上层铜电镀皮膜，由此将该下层和该上层构成2层基底电镀皮膜的工序；和
在该铜电镀皮膜的至少内部引线的金属丝键合部分上，形成贵金属电镀皮膜的工序。
上层铜电镀皮膜的厚度，出于与第1发明同样的观点，最为理想的是0.1微米～0.3微米。锌或铜-锌合金的下层，出于与第1发明同样的观点，也可以形成厚度0.001～0.5微米左右，理想的是0.01微米左右的触击电镀皮膜。
此外，使用第1、第2、第3发明的引线框架的半导体装置的构成为：在把半导体芯片装载到引线框架上，用键合金属丝把该半导体芯片与上述内部引线的金属丝键合部分电连起来的同时，树脂密封上述半导体芯片。
一般地说，要除去(剥离)引线框架的外部引线的基底电镀皮膜，在露出来的外部引线上形成镀锡皮膜。
制造第1发明的引线框架的半导体装置的方法，具有下述工序：
形成由铜或铜合金构成的引线框架本体的工序；
在该引线框架本体上，形成由锌或铜-锌合金构成的下层电镀皮膜的工序；
在该由锌或铜-锌合金构成的下层电镀皮膜上，形成厚度0.02～0.4的上层铜电镀皮膜，借助于此，变成为由该下层和该上层构成的基底电镀皮膜的工序；和
在该上层铜电镀皮膜的至少内部引线的金属丝键合部分上，形成贵金属电镀皮膜的工序；
把半导体芯片装载到已形成了该基底电镀皮膜和该贵金属电镀皮膜的引线框架的芯片焊盘上的工序；
用键合金属丝把该半导体芯片与该引线框架的内部引线的金属丝键合部分电连起来的工序；
用密封树脂密封半导体芯片的工序；
除去该引线框架的外部引线上边的由该下层和该上层构成的该基底电镀皮膜的工序；
在已露出来的外部引线上边形成镀锡皮膜的工序。
附图的简单说明
图1的平面图示出了引线框架图形的一个例子。
图2的剖面图示出了引线框架的电镀构成。
图3的剖面图示出了本发明的半导体装置。
图4的剖面图示出了现有的电镀构成的情况下的氧化膜的生长状态。
图5的剖面图示出了图2所示的本发明的电镀构成的情况下的氧化膜的生长状态。
图6的流程图示出了现有的引线框架制造工序与本实施例的引线框架制造工序之间的比较。
图7的流程图示出了标准的半导体装置的组装工序。
优选实施方案
以下，根据附图说明本发明的优选实施方案。
[方案1]
根据第1发明，如图1和图2所示，冲压加工或刻蚀加工铜系素材8，形成具有框架12、内部引线14、外部引线16、连杆(tie-bar)18、芯片焊盘20的引线框架本体10，铜系素材可以使用纯铜、铜-锡合金、铜-锌合金、铜-铁合金、铜-铬合金等种种的素材。
其次，在该引线框架本体10的整个面上形成镀锌皮膜22。镀锌皮膜22的厚度，形成为0.001～0.5微米左右，理想的是0.01微米左右的触击电镀皮膜。
接着，在该镀锌皮膜22的上边形成厚度0.02～0.4微米的镀铜皮膜24。镀铜皮膜24的厚度更为理想的是0.1～0.3微米。
其次，在引线框架本体10的芯片焊盘20上和内部引线14的金属丝键合部分上，形成由银、金、钯、下层钯/上层金的2层等构成的贵金属电镀皮膜26完成半导体装置用引线框架28。另外，在芯片焊盘20上并非非要形成贵金属电镀皮膜26不可。
既没有贵金属电镀液(特别是银电镀液)的污染或贵金属电镀皮膜的贴紧性不良(劣化)、外观不好，周边的镀铜皮膜24的外观也是良好的。
如图3所示，用采用粘接剂32把半导体芯片装载到上述半导体装置用引线框架28上，再用键合金属丝把半导体芯片30与内部引线14的金属丝键合部位电连起来，用密封树脂对半导体芯片30进行树脂密封的办法完成半导体装置38。
对于该半导体装置来说与完成时的密封树脂之间的贴紧性也是良好的。
另外，40是在外部引线16上边形成的外装镀锡皮膜，该外装镀锡皮膜40也可以作成为使得在剥离外部引线16上边的上述镀铜皮膜24和镀锌皮膜22后露了出来的外部引线16上边直接形成。在这种情况下，如上所述，采用把镀铜皮膜24的厚度形成为0.4微米以下，理想的是形成为薄到0.1微米～0.3微米左右的办法，就可以容易且完全地进行在剥离液中的剥离，此外，由于下层的镀锌皮膜22如上所述那样极其之薄，故还可以容易地剥离该镀锡皮膜。这样一来，由于基底电镀皮膜可以完全地剥离，故可以贴紧性良好地而且外观良好地形成镀锡皮膜40。
锌电镀液的组成和电镀条件的一个例子如下。
电镀液的组成NaOH        5g/l
            NaCN       35g/l
            Zn(CN)2   30g/l
电流密度      1A/dm2
浴温度        50℃
铜电镀液的组成和电镀条件的一个例子如下。
电镀液的组成  NaOH    5g/l
              NaCN    35g/l
              K2Cu(CN)3  100g/l
电流密度       3A/dm2
浴温度         50℃
实施例1、2、3
在铜合金素材(Cu-1～3wt％Sn合金。以下同)上边，用上述电镀液形成0.01微米的镀锌皮膜，在该镀锌皮膜上边用上述电镀液形成厚度0.1微米、0.3微米、0.4微米的镀铜皮膜。
[方案2]
根据第1发明，在引线框架本体10上，取代镀锌皮膜22形成铜-锌合金电镀皮膜22。铜-锌电镀皮膜，厚度也形成为0.001～0.5微米左右，理想的是形成0.01微米左右的触击电镀皮膜。
铜-锌电镀皮膜的组成是：铜的比率为10～90wt％，其余为锌。
其次，在铜-锌合金电镀皮膜22上形成镀铜皮膜24。镀铜皮膜24厚度为0.02～0.4微米，理想的是0.1～0.3微米的厚度触击电镀皮膜。铜-锌电镀皮膜与镀铜皮膜之间的贴紧性是良好的。
其次，在引线框架本体10的芯片焊盘20上和内部引线14的金属丝键合部分上，与上述同样，形成由银、金、钯、下层钯/上层金的2层等构成的贵金属电镀皮膜26完成半导体装置用引线框架28。另外，在芯片焊盘20上边并非非要形成贵金属电镀皮膜26不可。
既没有贵金属电镀液(特别是银电镀液)的污染或贵金属电镀皮膜的贴紧性不合格(劣化)、外观不好，周边的镀铜皮膜24的外观也是良好的。
用采用粘接剂32把半导体芯片装载到上述半导体装置用引线框架28上，再用键合金属34把半导体芯片30与内部引线14的金属丝键合部位电连起来，用密封树脂对半导体芯片30进行树脂密封的办法就可以完成半导体装置38。对于该半导体装置38来说与完成时的密封树脂之间的贴紧性也是良好的。另外，与上述同样地形成外装镀锡皮膜40。
铜-锌合金电镀液的组成和电镀条件的一个例子如下。
电镀液的组成  NaOH    5g/l
              NaCN    35g/l
              Zn(CN)2       5g/l
              K2Cu(CN)3 100g/l
电流密度       3A/dm2
浴温度         50℃
实施例4、5、6
在铜合金素材上，用上述电镀液形成0.01微米的铜-锌(铜50-锌50)合金电镀皮膜，在该铜-锌合金电镀皮膜上用上述电镀液，形成厚度0.1微米、0.3微米、0.4微米的镀铜皮膜。
实施例7、8、9
在铜合金素材上，用上述电镀液形成0.01微米的铜-锌(铜80-锌20)合金电镀皮膜，在该铜-锌合金电镀皮膜上用上述电镀液，形成厚度0.1微米、0.3微米、0.4微米的镀铜皮膜。
[方案3]
根据第2发明，在引线框架本体10上边，取代方案1中的镀锌皮膜22形成与锌电镀皮膜22几乎同一厚度的银、锡、铁或镉的电镀皮膜22。没有贵金属电镀液(特别是银电镀液)的污染或贵金属电镀皮膜的贴紧性不合格(劣化)，也没有外观不合格。此外，对于半导体装置来说与完成时的密封树脂之间的贴紧性也是良好的。
实施例10
在铜合金素材上，形成0.01微米的镀银皮膜，在该镀银皮膜上边，形成厚度0.1微米的镀铜皮膜。
实施例11
在铜合金素材上，形成0.01微米的镀锡皮膜，在该镀锡皮膜上边，形成厚度0.1微米的镀铜皮膜。
实施例12
在铜合金素材上，形成0.02微米的镀铁皮膜，在该镀铁皮膜上边，形成厚度0.1微米的镀铜皮膜。
实施例13
在铜合金素材上，形成0.01微米的镀镉皮膜，在该镀镉皮膜上边，形成厚度0.1微米的镀铜皮膜。
[方案4]
根据第3发明，在引线框架本体10上形成铜-镍合金电镀皮膜22。铜-镍合金电镀皮膜22的厚度以0.1微米左右为宜。铜-镍合金电镀液可以使用通常的电镀液。在铜-镍合金电镀皮膜的情况下，铜的比率也是10～90wt％，其余是镍。
其次，在引线框架本体10的芯片焊盘上和内部引线的金属丝键合部分上，形成由银、金、钯、或下层钯/上层金的2层电镀皮膜(镀金皮膜为上层)等构成的贵金属电镀皮膜26完成半导体装置用引线框架。外装电镀皮膜也与上述同样地形成。
在本方案中，也没有贵金属电镀液的污染，此外，对于半导体装置来说与完成时的密封树脂之间的贴紧性也是良好的。
实施例14
在铜合金系素材上，形成厚度0.1微米的铜-镍合金电镀皮膜。
[方案5]
根据第2发明，在引线框架本体10上，形成厚度为0.1微米左右的铜-镍合金电镀皮膜22，在该铜-镍合金电镀皮膜22上形成与方案1同一厚度的镀铜皮膜24，再在内部引线的金属丝键合部分等上形成镀银皮膜26完成半导体装置用引线框架。
在本方案中，也没有贵金属电镀液的污染，此外，对于半导体装置来说与完成时的密封树脂之间的贴紧性也是良好的。
实施例15
在铜合金系素材上，形成厚度0.1微米的铜-镍合金电镀皮膜，在该铜-镍合金电镀皮膜上边形成厚度0.1微米的镀铜皮膜。
[方案6]
根据第3发明，在引线框架本体10上边形成铜-镉合金电镀皮膜22。铜-镉合金电镀皮膜22的厚度以0.1微米左右为宜。铜-镉合金电镀液可以使用通常的电镀液。在铜-镉合金电镀皮膜，铜的比率也是10～90wt％，其余是镉。
其次，在引线框架本体10的芯片焊盘上和内部引线的金属丝键合部分上，形成由银、金、钯、下层钯/上层金的2层等构成的贵金属电镀皮膜26完成半导体装置用引线框架。
在本方案中，也没有贵金属电镀液的污染，此外，对于半导体装置来说与完成时的密封树脂之间的贴紧性也是良好的。
实施例16
在铜合金素材上，形成厚度0.1微米的铜-镉合金电镀皮膜。
[方案7]
根据第2发明，在引线框架本体10上形成0.1微米左右的铜-镉合金电镀皮膜22。在该铜-镉合金电镀皮膜22上形成与方案1同一厚度的镀铜皮膜24，再在内部引线的金属丝键合部分等上形成镀银皮膜完成半导体装置用引线框架。
在本方案中，也没有贵金属电镀液的污染，此外，对于半导体装置来说与完成时的密封树脂之间的贴紧性也是良好的。
实施例17
在铜合金素材上，形成厚度0.1微米的铜-镉合金电镀皮膜，在该铜-镉合金电镀皮膜上形成厚度0.1微米的镀铜皮膜。
此外，为进行比较，在铜合金素材上，如下述那样，形成各种电镀皮膜。
比较例1
在铜合金素材上，形成厚度0.1微米的镀铜皮膜。
比较例2
在铜合金素材上，形成厚度0.3微米的镀铜皮膜。
比较例3
在铜合金素材上，形成厚度0.1微米的铜(50)-锌(50)合金电镀皮膜。
比较例4
在铜合金素材材上，形成厚度0.3微米的铜(50)-锌(50)合金电镀皮膜。
比较例5
在铜合金素材材上，形成厚度0.1微米的铜(80)-锌(20)合金电镀皮膜。
比较例6
在铜合金素材上，形成厚度0.3微米的铜(80)-锌(20)合金电镀皮膜。
比较例7、8
在铜合金素材材上，形成厚度0.01微米的镀锌皮膜，在该镀锡皮膜上形成厚度0.5微米或1.0微米的镀铜皮膜。
比较例9、10
在铜合金素材上，形成厚度0.01微米的铜(50)-锌(50)合金电镀皮膜，在该铜(50)-锌(50)合金电镀皮膜上形成厚度0.5微米或1.0微米的镀铜皮膜。
比较例11、12
在铜合金素材上，形成厚度0.01微米的铜(80)-锌(20)合金电镀皮膜，在该铜(80)-锌(20)合金电镀皮膜上边形成厚度0.5微米或1.0微米的镀铜皮膜。
表1示出了上述各个试验片的加热试验后的氧化膜剥离试验和树脂剪断强度试验的结果。
表1
基底电镀(μm) 加热后(300℃×5分钟)的氧化膜带剥离试验     树脂剪切强度
加热前 270℃×5分钟 300℃×5分钟
实施例1  Cu/Zn 0.1/0.01     ◎    ◎       ◎        ◎
实施例4  Cu/Zn 0.3/0.01     ◎    ◎       ◎        ○
实施例10  Cu/Ag 0.1/0.01     ○    ◎       ○        △
实施例11  Cu/Sn 0.1/0.01     ○    ◎       ○        △
实施例12  Cu/Fe 0.1/0.02     ○    ◎       ○        △
实施例13  Cu/Cd 0.1/0.01     ○    ◎       ○        △
实施例14     Cu-Ni 0.1     ○    ◎       ○        △
实施例15  Cu/Cu-Ni 0.1/0.1     ◎    ◎       ○        ○
实施例16     Cu-Cd 0.1     ○    ◎       ○        △
实施例17  Cu/Cu-Cd 0.1/0.1     ○    ◎       ○        △
比较例1     Cu 0.1     ×    ○       ×        ×
比较例2     Cu 0.3     ×    ◎       ×        ×
带剥离试验(SEMI G62-95试验)×:50～10％剥离○:10～0％剥离◎:0％树脂剪切强度(SEMI G62-996试验)×:＜250gf/mm2△:250～500gf/mm2○:500～50gf/mm2◎:＞750gf/mm2
由表1可知，特别是在实施例1、4的同合金素材上形成锌电镀或铜-锌合金电镀与铜电镀皮膜2层电镀皮膜的情况下，加热后的氧化膜的剥离强度、树脂剪断强度都很优良。
在其它的实施例10～17的情况下，与在铜合金素材上仅仅形成镀铜皮膜(铜触击电镀皮膜)的比较例1和比较例2比较，加热后的氧化膜的剥离强度、树脂剪断强度都很优良。
在氧化膜带剥离试验中，给加热后的试验片表面加上细线粘贴上粘接带，在剥离粘接带时，研究氧化膜何等程度地附着于粘接带一侧上(SEMI G62-95试验方法)。
所谓树脂剪断强度，是在试验片的单面上形成树脂模铸部分，给该树脂模铸部分加上来自横向的外力的情况下，开始产生剥离时的外力的大小(SEMI G62-996试验方法)。
在铜合金系素材的情况下，向铜中混合进锡、铁、磷等的微量成分。
如图4所示，若仅仅在素材8上形成镀铜皮膜，则在进行加热试验的情况下，表层的镀铜皮膜被氧化形成了氧化铜层2之后，还向下层的铜合金素材8中浸透氧，在铜合金素材8表面一侧形成添加元素的偏析层4，由于该氧化铜层2和添加元素的偏析层4的致密度(密度)与铜合金素材8大不相同，易于产生不匹配，故被认为对于每一个偏析层，氧化铜层2都要剥离。
对此，在加热图2所示的本发明的电镀层构成的引线框架的情况下，如图5所示，表层的镀铜皮膜24(图2)因被氧化而首先形成氧化铜层25(图5)。然后浸透到下层中的氧使镀锌皮膜22氧化，形成氧化铜-锌层27。但是，氧不能一直浸透到下层的铜合金素材8，故不能形成图4那样的添加元素的偏析层4。借助于此，氧化铜层的剥离得以大幅度地减轻。在本发明的其它的方案的情况下，也可以抑制铜合金素材8的氧化，结果是可以抑制表层的氧化铜层的剥离。
表2示出了各种基底电镀和电镀特性评价的结果。
表2中的试验方法如下述1)～8)所示。1)封装可靠性试验(MSL)吸湿条件：85℃/85％RH×168小时红外线加热：最高到达240℃×3次(等级Ⅰ，根据JESD 22-B10-B)芯片焊盘背面剥离×：＞80％、△：5～80％、○：0～5％2)基底电镀氧化膜的贴紧性加热条件：300℃×5分钟或400℃×2分钟加热后带剥离试验剥离率×：50～10％、△：＜10％、○：0％3)Ag电镀特性与上述2)相同4)Ag电镀后的基底电镀氧化膜贴紧性与上述2)相同5)    耐蚀性恒温恒温试验：85℃/85％RH×1小时(根据EIAJ,ED-4701)盐水喷雾试验：5％NaCl/35℃×1小时(根据JIS H8502)外观×：不可、△：可、○：良好6)锡电镀性根据下述试验方法：JIS H8645电镀外观试验JIS H8502电镀的耐蚀性试验方法JIS H8504电镀的贴紧性试验方法评价×：不可、△：可、○：良好7)焊接强度高温保持：100℃×1000小时(根据EIAJ,ED-4701B-111)试验片接合部分：15mm×2mm评价×：＜20N/mm2△    ：20～40N/mm2○：＞40N/mm28)综合评价◎ ：效果大○：有效果△：需要改善×：没有效果
                                表2
    基底电镀层 封装可靠性试验(MSL) 基底电镀氧化膜贴紧性 镀银特性 银电镀后基底电镀氧化膜贴紧性 耐蚀性 镀锡性 焊接强度 综合评价
    比较例1     Cu电镀0.1μm     ×     ×   ○         ×    △     ○     ○     ×
    比较例2     Cu电镀0.3μm     ×     ×   ○         ×    △     ○     ○     ×
    比较例3     50Cu-50Zn电镀0.1μm     ○     ◎   △         ×    ×     △     △     ×
    比较例4     50Cu-50Zn电镀0.3μm     ○     ◎   △         ×    △     △     △     ×
    比较例5     80Cu-20Zn电镀0.1μm     ○     ◎   △         ×    ×     △     △     ×
    比较例6     80Cu-20Zn电镀0.3μm     ○     ◎   △         ×    △     △     △     ×
    实施例1  Cu/Zn 2层电镀0.1/0.01μm     ○     ◎   ○         ○    ○     ○     ○     ◎
    实施例2  Cu/Zn 2层电镀0.3/0.01μm     ○     ◎   ○         ○    ○     ○     ○     ◎
    实施例3  Cu/Zn 2层电镀0.4/0.01μm     ○     ◎   ○         ○    ○     ○     ○     ◎
    比较例7  Cu/Zn 2层电镀0.5/0.01μm     ○     ◎   ○         ○    ○     △     △     ○
    比较例8  Cu/Zn 2层电镀1.0/0.01μm     ○     ◎   ○         ○    ○     ×     ×     ○
    实施例4  Cu/50Cu-50Zn 2层电镀0.1/0.01μm     ○     ◎   ○         ○    ○     ○     ○     ◎
    实施例5  Cu/50Cu-50Zn 2层电镀0.3/0.01μm     ○     ◎   ○         ○    ○     ○     ○     ◎
    实施例6  Cu/50Cu-50Zn 2层电镀0.4/0.01μm     ○     ◎   ○         ○    ○     ○     ○     ◎
    比较例9  Cu/50Cu-50Zn 2层电镀0.5/0.01μm     ○     ◎   ○         ○    ○     △     △     ○
    比较例10  Cu/50Cu-50Zn 2层电镀1.0/0.01μm     ○     ◎   ○         ○    ○     ×     ×     ×
    实施例7  Cu/80Cu-20Zn 2层电镀0.1/0.01μm     ○     ◎   ○         ○    ○     ○     ○     ◎
    实施例8  Cu/80Cu-20Zn 2层电镀0.3/0.01μm     ○     ◎   ○         ○    ○     ○     ○     ◎
    实施例9  Cu/80Cu-20Zn 2层电镀0.4/0.01μm     ○     ◎   ○         ○    ○     ○     ○     ◎
    比较例11  Cu/80Cu-20Zn 2层电镀0.5/0.01μm     ○     ◎   ○         ○    ○     △     △     ○
    比较例12  Cu/80Cu-20Zn 2层电镀1.0/0.01μm     ○     ◎   ○         ○    ○     ×     ×     ×
由表2可知，实施例的试验片不论哪一个，在氧化膜的致密性、镀银后的特性、耐蚀性、外装镀锡外观和焊接性方面都比较例的试验片优良。
在比较例1和2中，表明在加热试验后会形成偏析层，氧化膜会剥离。比较例4～6耐热氧化膜的贴紧性虽然是良好的，但是由于锌已露出表面，故在施行镀银之际，锌将溶出到镀银液中，银向试验片一侧析出在试验片背面上产生黑色的斑点，有损于外观。若再继续进行镀银，则会在表面上产生银的晶粒，产生电镀层外观显著受损的问题。在比较例4～6中，加热试验后的镀银皮膜的贴紧性之所以良好，被认为是异常析出的镀银皮膜，借助于加热而变质的缘故。
在进行镀银之际，电镀液在内部引线的侧壁或背面一侧漏出，在该部位上形成贴紧性不好的电镀皮膜。必须剥离除去该镀银皮膜。在镀银剥离特性中，在比较例4～6的情况下，可知锌将溶出到酸性的剥离液中，在之后的加热试验中，与比较例1和比较例2同样，基底电镀皮膜(铜-锌合金电镀层)的氧化膜的贴紧性劣化，使得不能发挥本来的铜-锌合金电镀皮膜的特性。
此外，在比较例1～6中，可知在耐蚀性方面存在着问题。
另一方面，作为外装镀锡电镀的前处理，一般地说在为了除去树脂毛刺而进行了碱清洗之后，用以大约10～15v/v％的硫酸为主剂的剥离液剥离基底电镀皮膜。在进行上述碱清洗之际，用本身为两性金属而且与碱清洗液之间的反应速度快的锌将溶出到碱清洗液中，为此，在之后的镀锡中，镀锡皮膜将进行异常析出，即便是在镀锡皮膜的加热试验中也会发生不均匀，影响电镀层外观。
比较例7、9、11，是形成了厚度0.5微米的镀铜皮膜的例子，外装镀锡的外观稍有劣化，此外焊接强度也稍有降低。人们认为这是因为镀铜皮膜形成得厚，不能充分进行基底电镀皮膜的剥离，残留下若干的锌的缘故。
比较例8、9、12，是形成了厚度1.0微米的镀铜皮膜的例子，上述倾向显著地表现了出来，镀锡皮膜的外观劣化，此外焊接强度也降低了。
图6示出了现有的引线框架制造工序与第1或第2方面的发明的引线框架制造工序的比较。
图7示出了标准的半导体装置的制造工序。
[基底电镀皮膜的铜上层的厚度]
对为了得到本发明的效果所必须的基底电镀皮膜的铜上层的厚度范围详细地进行了研究。
在铜合金(Cu-1～3wt％Sn合金)素材上，形成使由铜(50)-锌(50)合金构成的下层和由铜构成的上层作成为各种的厚度的2层基底电镀皮膜，用与表2同样的方法进行试验。电镀条件与在方案1中说明的方法是相同的。对结果进行归纳后示于表3。
如表3所示，即便是使铜-锌合金下层的厚度在0.01～1.0微米的范围内变化，只要铜上层的厚度在0.02～0.4微米的范围内，对于所有的特性都可以得到良好的结果。
就是说，若铜上层的厚度不足0.02微米，则封装可靠性、基底电镀氧化膜的贴紧性、镀铜后的基底电镀氧化膜的贴紧性、锡电镀性和焊接强度将降低。另一方面，当铜上层的厚度超过了0.4微米时，焊接强度将降低。要想良好地确保这些所有的特性，就必须把基底电镀皮膜的铜上层的厚度作成为0.02～0.4微米的范围内。
                            表3
 Cu厚度(上层)*1  Cu-Zn(50∶50)厚度(下层)*2 封装可靠性试验(MSL) 基底电镀层氧化膜贴紧性 Ag电镀后的基底电镀层氧化膜贴紧性 Ag电镀性 锡电镀性 焊接强度 综合评价
    A     a     ×     ×          ×     ○     △     ○     ×
    b     △     ×          ×     ○     △     ○     ×
    c     △     ×          ×     ○     △     ○     ×
    d     △     ×          ×     ○     ×     ○     ×
    B     a     ○     ○          △     ○     ○     ○     ○
    b     ○     ○          ○     ○     ○     ○     ◎
    c     ○     ○          ○     ○     ○     ○     ◎
    d     ○     ○          ○     ○     ○     ○     ◎
    C     a     ○     ○          ○     ○     ○     ○     ◎
    b     ○     ○          ○     ○     ○     ○     ◎
    c     ○     ○          ○     ○     ○     ○     ◎
    d     ○     ○          ○     ○     ○     ○     ◎
    D     a     ○     ○          ○     ○     ○     ○     ◎
    b     ○     ○          ○     ○     ○     ○     ◎
    c     ○     ○          ○     ○     ○     ○     ◎
    d     ○     ○          ○     ○     ○     ○     ◎
    E     a     ○     ○          ○     ○     ○     △     ○
    b     ○     ○          ○     ○     ○     △     ○
    c     ○     ○          ○     ○     ○     ×     ×
    d     ○     ○          ○     ○     ○     ×     ×
    F     a     ○     ○          ○     ○     ○     ×     ×
    b     ○     ○          ○     ○     ○     ×     ×
    c     ○     ○          ○     ○     ○     ×     ×
    d     ○     ○          ○     ○     ○     ×     ×
*1)上Cu厚度A:0.01μm   *2)下层Cu-Zn厚度a:0.01μm
             B:0.02μm                     b:0.1μm
           C:0.1μm                      c:0.5μm
           D:0.4μm                      d:1.0μm
           E:0.5μm
           F:1.0μm
工业上利用的可能性
本发明提供与密封树脂之间的贴紧性优良、也没有贵金属电镀液(特别是银电镀液)的污染、贵金属电镀皮膜的外观也好、耐蚀性和耐湿性都好、外装镀锡皮膜的外观和贴紧性也好的半导体装置用引线框架、其制造方法、使用该引线框架的半导体装置及其制造方法。
权利要求书按照条约第19条的修改
1．一种在树脂密封式半导体装置中使用的由铜或铜合金构成的半导体装置用引线框架，特征在于具有：
由铜或铜合金构成的引线框架本体；
在该引线框架本体上形成，用由锌或铜-锌合金构成的下层和由厚度0.02～0.4微米的铜构成的上层构成的2层的基底电镀皮膜；和
在由该基底电镀皮膜的该铜构成的上层的至少内部引线的金属丝键合部分上形成的贵金属电镀皮膜。
2．权利要求1所述的半导体装置用引线框架，其特征在于：上述由铜构成的上层的厚度为0.1～0.3微米。
3．权利要求1或2所述的半导体装置用引线框架，其特征是：上述由铜或铜-锌合金构成的下层的厚度为0.001～0.5微米。
4．一种在树脂密封式半导体装置中使用的由铜或铜合金构成的半导体装置用引线框架，特征在于具有：
由铜或铜合金构成的引线框架本体；
在该引线框架本体上形成，用由从银、锡、铁、镉、铜-镍合金和铜-镉合金中选出来的一种的金属构成的下层，和由铜构成的上层构成的2层的基底电镀皮膜；和
在由该基底电镀皮膜的该铜构成的上层的至少内部引线的金属丝键合部分上形成的贵金属电镀皮膜。
5．权利要求4所述的半导体装置用引线框架，其特征在于：上述由铜构成的上层的厚度为0.1～0.3微米。
6．权利要求4或5所述的半导体装置用引线框架，其特征在于：上述由铜或铜-锌合金构成的下层的厚度为0.001～0.5微米。
7．一种在树脂密封式半导体装置中使用的由铜或铜合金构成的半导体装置用引线框架，特征在于具有：
由铜或铜合金构成的引线框架本体；
在该引线框架本体上形成的由铜-镍合金或铜-镉合金构成的基底电镀皮膜；和
在该基底电镀皮膜的至少内引线的金属丝键合部分上边形成的贵金属电镀皮膜。
8．一种半导体装置用引线框架的制造方法，其特征在于具备下述工序：
形成由铜或铜合金构成的引线框架本体的工序；
在该引线框架本体上边，形成由锌或铜-锌合金构成的下层电镀皮膜的工序；
在该由锌或铜-锌合金构成的下层电镀皮膜上边，形成厚度0.02～0.4的上层铜电镀皮膜，借助于此作变成为由该下层和该上层构成的2层的基底电镀皮膜的工序；和
在该上层铜电镀皮膜的至少内部引线的键合部分上，形成贵金属电镀皮膜的工序。
9．权利要求8所述的方法，其特征在于：上述上层镀铜皮膜的厚度为0.1～0.3微米。
10．一种半导体装置，其特征在于：其构成为：在把半导体芯片装载到权利要求1到8中的任何一项所述的半导体装置用引线框架上，用键合金属丝把该半导体芯片与上述内部引线的金属丝键合部分电连起来，树脂密封上述半导体芯片。
11．权利要求10所述的半导体装置，其特征在于除去形成在上述引线框架的外部引线上的电镀皮膜，在露出的外部引线上形成有镀锡皮膜。
12．一种半导体装置的制造方法，其特征是具有下述工序：
形成由铜或铜合金构成的引线框架本体的工序；
在该引线框架本体上边，形成由锌或铜-锌合金构成的下层电镀皮膜的工序；
在该由锌或铜-锌合金构成的下层电镀皮膜上边，形成厚度0.02～0.4的上层铜电镀皮膜，借助于此，变成为由该下层和该上层构成的基底电镀皮膜的工序；和
在该上层铜电镀皮膜的至少内部引线的金属丝键合部分上边，形成贵金属电镀皮膜的工序；
把半导体芯片装载到已形成了该基底电镀皮膜和该贵金属电镀皮膜的引线框架的芯片焊盘上边的工序；
用键合金属丝把该半导体芯片与该引线框架的内部引线的金属丝键合部分电连起来的工序；
用密封树脂密封半导体芯片的工序；
除去该引线框架的外部引线上边的由该下层和该上层构成的该基底电镀皮膜的工序；
在已露出来的外部引线上边形成镀锡皮膜的工序。

Claims (12)

1．一种在树脂密封式半导体装置中使用的由铜或铜合金构成的半导体装置用引线框架，特征在于具有：
由铜或铜合金构成的引线框架本体；
在该引线框架本体上形成，用由锌或铜-锌合金构成的下层和由厚度0.02～0.4微米的铜构成的上层构成的2层的基底电镀皮膜；和
在由该基底电镀皮膜的该铜构成的上层的至少内部引线的金属丝键合部分上形成的贵金属电镀皮膜。
2．权利要求1所述的半导体装置用引线框架，其特征在于：上述由铜构成的上层的厚度为0.1～0.3微米。
3．权利要求1或2所述的半导体装置用引线框架，其特征是：上述由铜或铜-锌合金构成的下层的厚度为0.001～0.5微米。
4．一种在树脂密封式半导体装置中使用的由铜或铜合金构成的半导体装置用引线框架，特征在于具有：
由铜或铜合金构成的引线框架本体；
在该引线框架本体上形成，用由从银、锡、铁、镉、铜-镍合金和铜-镉合金中选出来的一种的金属构成的下层，和由铜构成的上层构成的2层的基底电镀皮膜；和
在由该基底电镀皮膜的该铜构成的上层的至少内部引线的金属丝键合部分上形成的贵金属电镀皮膜。
5．权利要求4所述的半导体装置用引线框架，其特征在于：上述由铜构成的上层的厚度为0.1～0.3微米。
6．权利要求5或6所述的半导体装置用引线框架，其特征在于：上述由铜或铜-锌合金构成的下层的厚度为0.001～0.5微米。
7．一种在树脂密封式半导体装置中使用的由铜或铜合金构成的半导体装置用引线框架，特征在于具有：
由铜或铜合金构成的引线框架本体；
在该引线框架本体上形成的由铜-镍合金或铜-镉合金构成的基底电镀皮膜；和
在该基底电镀皮膜的至少内引线的金属丝键合部分上边形成的贵金属电镀皮膜。
8．一种半导体装置用引线框架的制造方法，其特征在于具备下述工序：
形成由铜或铜合金构成的引线框架本体的工序；
在该引线框架本体上边，形成由锌或铜-锌合金构成的下层电镀皮膜的工序；
在该由锌或铜-锌合金构成的下层电镀皮膜上边，形成厚度0.02～0.4的上层铜电镀皮膜，借助于此作变成为由该下层和该上层构成的2层的基底电镀皮膜的工序；和
在该上层铜电镀皮膜的至少内部引线的键合部分上，形成贵金属电镀皮膜的工序。
9．权利要求9所述的方法，其特征在于：上述上层镀铜皮膜的厚度为0.1～0.3微米。
10．一种半导体装置，其特征在于：其构成为：在把半导体芯片装载到权利要求1到8中的任何一项所述的半导体装置用引线框架上，用键合金属丝把该半导体芯片与上述内部引线的金属丝键合部分电连起来，树脂密封上述半导体芯片。
11．权利要求10所述的半导体装置，其特征在于除去形成在上述引线框架的外部引线上的电镀皮膜，在露出的外部引线上形成有镀锡皮膜。
12．一种半导体装置的制造方法，其特征是具有下述工序：
形成由铜或铜合金构成的引线框架本体的工序；
在该引线框架本体上边，形成由锌或铜-锌合金构成的下层电镀皮膜的工序；
在该由锌或铜-锌合金构成的下层电镀皮膜上边，形成厚度0.02～0.4的上层铜电镀皮膜，借助于此，变成为由该下层和该上层构成的基底电镀皮膜的工序；和
在该上层铜电镀皮膜的至少内部引线的金属丝键合部分上边，形成贵金属电镀皮膜的工序；
把半导体芯片装载到已形成了该基底电镀皮膜和该贵金属电镀皮膜的引线框架的芯片焊盘上边的工序；
用键合金属丝把该半导体芯片与该引线框架的内部引线的金属丝键合部分电连起来的工序；
用密封树脂密封半导体芯片的工序；
除去该引线框架的外部引线上边的由该下层和该上层构成的该基底电镀皮膜的工序；
在已露出来的外部引线上边形成镀锡皮膜的工序。
CNB008009260A 1999-04-08 2000-03-24 半导体装置用引线框架 Expired - Lifetime CN1190840C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP101380/1999 1999-04-08
JP10138099 1999-04-08
JP13462/2000 2000-01-21
JP2000013462 2000-01-21

Publications (2)

Publication Number Publication Date
CN1306676A true CN1306676A (zh) 2001-08-01
CN1190840C CN1190840C (zh) 2005-02-23

Family

ID=26442265

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008009260A Expired - Lifetime CN1190840C (zh) 1999-04-08 2000-03-24 半导体装置用引线框架

Country Status (6)

Country Link
US (1) US6593643B1 (zh)
EP (1) EP1094519A4 (zh)
KR (1) KR100381302B1 (zh)
CN (1) CN1190840C (zh)
TW (1) TW463349B (zh)
WO (1) WO2000062341A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100459293C (zh) * 2004-03-22 2009-02-04 Fci公司 包覆成型的电连接器
CN101994104A (zh) * 2009-08-10 2011-03-30 住友电木株式会社 非电解镍-钯-金镀敷方法、镀敷处理物、印刷布线板、内插板以及半导体装置
CN101465333B (zh) * 2007-12-17 2011-04-20 三星电子株式会社 引线框架及其制造方法
CN104916606A (zh) * 2014-03-10 2015-09-16 精工电子有限公司 半导体装置及其制造方法
CN105702656A (zh) * 2014-12-10 2016-06-22 意法半导体私人公司 在引线互连点上具有镀层的集成电路器件及其形成方法
CN106816424A (zh) * 2015-12-01 2017-06-09 安世有限公司 电子元件及其制造方法、用于该电子元件的引线框架
CN109075150A (zh) * 2016-03-11 2018-12-21 德国艾托特克公司 引线框结构，引线框式表面粘着型电子装置及其制造方法
CN114300365A (zh) * 2021-11-27 2022-04-08 昆山弗莱吉电子科技有限公司 铜合金引线框架的后处理工艺以及铜合金引线框架

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
DE10148120B4 (de) * 2001-09-28 2007-02-01 Infineon Technologies Ag Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
US7078822B2 (en) * 2002-06-25 2006-07-18 Intel Corporation Microelectronic device interconnects
US20040108580A1 (en) * 2002-12-09 2004-06-10 Advanpack Solutions Pte. Ltd. Leadless semiconductor packaging structure with inverted flip chip and methods of manufacture
CN100499099C (zh) 2003-01-16 2009-06-10 松下电器产业株式会社 半导体器件的引线框
JP2005019922A (ja) * 2003-06-30 2005-01-20 Shinko Electric Ind Co Ltd 半導体パッケージ用リードフレーム
KR20060030356A (ko) * 2004-10-05 2006-04-10 삼성테크윈 주식회사 반도체 리이드 프레임과, 이를 포함하는 반도체 패키지와,이를 도금하는 방법
US7268415B2 (en) * 2004-11-09 2007-09-11 Texas Instruments Incorporated Semiconductor device having post-mold nickel/palladium/gold plated leads
US7256481B2 (en) * 2005-11-30 2007-08-14 Texas Instruments Incorporated Leadframes for improved moisture reliability and enhanced solderability of semiconductor devices
DE102006001602A1 (de) * 2006-01-11 2007-05-24 Infineon Technologies Ag Halbleiterbauteil und Verfahren zu seiner Herstellung
WO2008041350A1 (en) * 2006-09-29 2008-04-10 Kabushiki Kaisha Toshiba Joint with first and second members with a joining layer located therebetween containing sn metal and another metallic material; methods for forming the same joint
JP5273922B2 (ja) * 2006-12-28 2013-08-28 株式会社アライドマテリアル 放熱部材および半導体装置
US8129229B1 (en) 2007-11-10 2012-03-06 Utac Thai Limited Method of manufacturing semiconductor package containing flip-chip arrangement
JP5417128B2 (ja) * 2008-11-27 2014-02-12 新光電気工業株式会社 リードフレーム及びその製造方法、及び半導体装置
US10199311B2 (en) 2009-01-29 2019-02-05 Semiconductor Components Industries, Llc Leadless semiconductor packages, leadframes therefor, and methods of making
US9899349B2 (en) * 2009-01-29 2018-02-20 Semiconductor Components Industries, Llc Semiconductor packages and related methods
US8071427B2 (en) * 2009-01-29 2011-12-06 Semiconductor Components Industries, Llc Method for manufacturing a semiconductor component and structure therefor
US10163766B2 (en) 2016-11-21 2018-12-25 Semiconductor Components Industries, Llc Methods of forming leadless semiconductor packages with plated leadframes and wettable flanks
KR20100103015A (ko) * 2009-03-12 2010-09-27 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
JP5634149B2 (ja) * 2010-07-16 2014-12-03 ルネサスエレクトロニクス株式会社 半導体装置
JP2013038330A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置の製造方法及び半導体装置
EP2738290A1 (en) 2011-08-30 2014-06-04 Rohm and Haas Electronic Materials LLC Adhesion promotion of cyanide-free white bronze
JP5930680B2 (ja) * 2011-11-30 2016-06-08 株式会社日立製作所 半導体装置およびその製造方法
JP6095997B2 (ja) * 2013-02-13 2017-03-15 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置の製造方法
JP2014192222A (ja) * 2013-03-26 2014-10-06 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
JP6044936B2 (ja) * 2013-04-24 2016-12-14 Ｓｈマテリアル株式会社 半導体素子搭載用基板の製造方法
JP2015056540A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置及びその製造方法
DE102014213218A1 (de) * 2014-07-08 2016-02-18 Continental Teves Ag & Co. Ohg Sensor mit Opferanode
US9070392B1 (en) 2014-12-16 2015-06-30 Hutchinson Technology Incorporated Piezoelectric disk drive suspension motors having plated stiffeners
US9734852B2 (en) 2015-06-30 2017-08-15 Hutchinson Technology Incorporated Disk drive head suspension structures having improved gold-dielectric joint reliability
JP6763607B2 (ja) * 2017-01-12 2020-09-30 大口マテリアル株式会社 リードフレーム及びその製造方法
US10147697B1 (en) * 2017-12-15 2018-12-04 Nxp Usa, Inc. Bond pad structure for semiconductor device packaging
US10892209B2 (en) 2019-03-25 2021-01-12 Texas Instruments Incorporated Semiconductor device with metal die attach to substrate with multi-size cavity
US11532539B2 (en) 2020-12-29 2022-12-20 Semiconductor Components Industries, Llc Semiconductor package with wettable flank
JP2022113952A (ja) * 2021-01-26 2022-08-05 エイブリック株式会社 半導体装置およびその製造方法
US20230096480A1 (en) * 2021-09-28 2023-03-30 Stmicroelectronics S.R.L. Anti-whisker counter measure using a method for multiple layer plating of a lead frame

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53141577A (en) * 1977-05-17 1978-12-09 Mitsubishi Electric Corp Lead frame for integrated circuit
JPS58181888A (ja) * 1982-04-02 1983-10-24 Furukawa Electric Co Ltd:The 銀被覆材料とその製造方法
JPS60147147A (ja) * 1984-01-10 1985-08-03 Hitachi Cable Ltd 半導体用リ−ドフレ−ム
JPS6341057A (ja) 1986-08-07 1988-02-22 Furukawa Electric Co Ltd:The Ａｇ被覆電子部品用リ−ド材
JPH01212790A (ja) * 1988-02-18 1989-08-25 Kobe Steel Ltd 半導体装置用リードフレーム
JPH04212443A (ja) * 1990-11-13 1992-08-04 Mitsui High Tec Inc リードフレーム
JP2607319B2 (ja) 1991-07-15 1997-05-07 松下電工株式会社 プログラマブルコントローラ
JP2925815B2 (ja) * 1991-10-29 1999-07-28 古河電気工業株式会社 半導体チップ実装用リードフレームとその製造方法
JPH0750377A (ja) * 1993-08-05 1995-02-21 Kobe Steel Ltd 半導体用リードフレーム
US5650661A (en) * 1993-12-27 1997-07-22 National Semiconductor Corporation Protective coating combination for lead frames
JPH07307426A (ja) * 1994-05-13 1995-11-21 Furukawa Electric Co Ltd:The 電子機器部品用銅系条材とその製造方法
JPH09116065A (ja) * 1995-10-17 1997-05-02 Dainippon Printing Co Ltd リードフレーム
KR100266726B1 (ko) * 1995-09-29 2000-09-15 기타지마 요시토시 리드프레임과 이 리드프레임을 갖춘 반도체장치
JP3701373B2 (ja) * 1995-11-17 2005-09-28 大日本印刷株式会社 リードフレームとリードフレームの部分貴金属めっき方法、及び該リードフレームを用いた半導体装置
US6037653A (en) * 1997-03-25 2000-03-14 Samsung Aerospace Industries, Ltd. Semiconductor lead frame having multi-layered plating layer including copper-nickel plating layer
US6203931B1 (en) * 1999-02-05 2001-03-20 Industrial Technology Research Institute Lead frame material and process for manufacturing the same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100459293C (zh) * 2004-03-22 2009-02-04 Fci公司 包覆成型的电连接器
CN101465333B (zh) * 2007-12-17 2011-04-20 三星电子株式会社 引线框架及其制造方法
CN101994104A (zh) * 2009-08-10 2011-03-30 住友电木株式会社 非电解镍-钯-金镀敷方法、镀敷处理物、印刷布线板、内插板以及半导体装置
CN104916606A (zh) * 2014-03-10 2015-09-16 精工电子有限公司 半导体装置及其制造方法
CN104916606B (zh) * 2014-03-10 2018-11-13 艾普凌科有限公司 半导体装置及其制造方法
US10062639B2 (en) 2014-12-10 2018-08-28 Stmicroelectronics Sdn Bhd Integrated circuit device with plating on lead interconnection point and method of forming the device
CN105702656A (zh) * 2014-12-10 2016-06-22 意法半导体私人公司 在引线互连点上具有镀层的集成电路器件及其形成方法
CN105702656B (zh) * 2014-12-10 2019-10-01 意法半导体私人公司 在引线互连点上具有镀层的集成电路器件及其形成方法
US10699990B2 (en) 2014-12-10 2020-06-30 Stmicroelectronics Sdn Bhd Integrated circuit device with plating on lead interconnection point and method of forming the device
CN106816424A (zh) * 2015-12-01 2017-06-09 安世有限公司 电子元件及其制造方法、用于该电子元件的引线框架
CN109075150A (zh) * 2016-03-11 2018-12-21 德国艾托特克公司 引线框结构，引线框式表面粘着型电子装置及其制造方法
CN109075150B (zh) * 2016-03-11 2022-03-01 德国艾托特克公司 引线框结构，引线框式表面粘着型电子装置及其制造方法
CN114300365A (zh) * 2021-11-27 2022-04-08 昆山弗莱吉电子科技有限公司 铜合金引线框架的后处理工艺以及铜合金引线框架
CN114300365B (zh) * 2021-11-27 2023-01-03 昆山弗莱吉电子科技有限公司 铜合金引线框架的后处理工艺以及铜合金引线框架

Also Published As

Publication number Publication date
EP1094519A1 (en) 2001-04-25
EP1094519A4 (en) 2005-01-19
KR100381302B1 (ko) 2003-04-26
TW463349B (en) 2001-11-11
US6593643B1 (en) 2003-07-15
KR20010052602A (ko) 2001-06-25
WO2000062341A1 (fr) 2000-10-19
CN1190840C (zh) 2005-02-23

Similar Documents

Publication Publication Date Title
CN1190840C (zh) 半导体装置用引线框架
CN1294635C (zh) 凸起的形成方法、半导体器件的制造方法
CN1260814C (zh) 导线框、使用该导线框的半导体装置及其制造方法
CN1219322C (zh) 树脂密封型半导体装置及其制造方法
CN1155084C (zh) 引线框架及其制造方法、半导体装置及其制造方法
CN1117395C (zh) 半导体组件的制造方法及半导体组件
CN1226786C (zh) 引线架
CN1227957C (zh) 电路装置的制造方法及电路装置
CN1487629A (zh) 具有钌层的端子以及具有该端子的零件
CN1538518A (zh) 导体衬底，半导体器件及其制造方法
CN1307363A (zh) 半导体器件及其制造方法、化学机械研磨装置和方法
CN1231103C (zh) 柔性布线基板的制造方法
CN1873939A (zh) 半导体器件的制造方法
CN1185702C (zh) 半导体封装的制造方法和集合电路基板
CN1956632A (zh) 用于镀覆印刷电路板的方法以及由此制造的印刷电路板
CN1260750C (zh) 固体电解电容器及其制造方法
CN1697148A (zh) 半导体器件及制造该半导体器件的方法
CN1750284A (zh) 半导体元件及其制造方法和电子部件单元
CN1122300C (zh) 用于电子部件的导件及其制造方法
CN1949500A (zh) 配线板、半导体器件及制造配线板和半导体器件的方法
CN1351376A (zh) 半导体模块及其制造方法
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN1402349A (zh) 半导体装置及其制造方法
CN1909215A (zh) 半导体器件
CN1115716C (zh) 半导体衬底的处理方法和半导体衬底

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20050223

CX01 Expiry of patent term