CN101994104A - 非电解镍-钯-金镀敷方法、镀敷处理物、印刷布线板、内插板以及半导体装置 - Google Patents

非电解镍-钯-金镀敷方法、镀敷处理物、印刷布线板、内插板以及半导体装置 Download PDF

Info

Publication number
CN101994104A
CN101994104A CN2010102547999A CN201010254799A CN101994104A CN 101994104 A CN101994104 A CN 101994104A CN 2010102547999 A CN2010102547999 A CN 2010102547999A CN 201010254799 A CN201010254799 A CN 201010254799A CN 101994104 A CN101994104 A CN 101994104A
Authority
CN
China
Prior art keywords
plating
palladium
built
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102547999A
Other languages
English (en)
Inventor
橘贤也
伊藤哲平
三井保明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Publication of CN101994104A publication Critical patent/CN101994104A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1824—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
    • C23C18/1837—Multistep pretreatment
    • C23C18/1844—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48—Coating with alloys
    • C23C18/50—Coating with alloys with alloys based on iron, cobalt or nickel
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0761—Insulation resistance, e.g. of the surface of the PCB between the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0716—Metallic plating catalysts, e.g. for direct electroplating of through holes; Sensitising or activating metallic plating catalysts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0793—Aqueous alkaline solution, e.g. for cleaning or etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0796—Oxidant in aqueous solution, e.g. permanganate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明的目的是提供一种非电解镍-钯-金镀敷方法，在印刷布线板的端子部分、其它电子部件的端子部分或者其它带金属微细图案的树脂基材等的镀敷处理对象表面上，进行非电解镍-钯-金镀敷，能够抑制金属在作为基底的树脂表面上异常析出，使镀敷处理面的品质优良。还提供一种镀敷处理面品质优良的镀敷处理物，特别是内插板、主板以及使用它们的半导体装置。本发明的方案是，在印刷布线板的端子部分等的被处理部分上进行带金属微细图案基材的非电解镍-钯-金镀敷处理，其中，在赋予钯催化剂的工序之后且在非电解钯镀敷处理之前的任意阶段中，实施选自由利用pH10～14的溶液进行的处理和等离子体处理所构成的组中的至少1种的表面处理。

Description

非电解镍-钯-金镀敷方法、镀敷处理物、印刷布线板、内插板以及半导体装置
技术领域
本发明涉及非电解镍-钯-金镀敷的方法、采用该方法制造的镀敷处理物、特别是主板、内插板(inter poser)等印刷布线板以及采用该印刷布线板的半导体装置。
背景技术
作为半导体装置的印刷布线板，已知有主板以及内插板。内插板是与主板同样的印刷布线板，其介于半导体元件(裸芯片)或者半导体封装与主板之间，并装载于主板上。
内插板与主板同样地可用作安装半导体封装的基板，但是，作为不同于主板的特有使用方法是用作封装基板或者模块基板。
封装基板是指将内插板用作半导体封装的基板。在半导体封装中有如下类型：将半导体元件装载于引线框上，通过引线接合法(wire bonding)连接两者，采用树脂进行密封的类型；将内插板用作封装基板，在该内插板上装载半导体元件，通过引线接合法等方法连接两者，采用树脂进行密封的类型。
将内插板用作封装基板时，在半导体封装的主板连接侧的平面(内插板的下面一侧)上，能够配置相对于主板的连接端子。另外，从内插板的半导体元件连接侧到主板连接侧，布线尺寸阶段性扩大，能够包埋半导体元件与主板之间的布线尺寸间隙。
目前，半导体元件内部电路的线和空间(line and space)达到亚微米水平，与其连接的内插板的半导体元件连接侧的最外层电路的连接端子，线和空间(L/S)设置为数十微米/数十微米的程度。另一方面，内插板的主板连接侧的最外层电路的连接端子的线和空间(L/S)设置为数百微米/数百微米的程度，相对于此，主板的内插板连接侧的最外层电路的连接端子的线和空间(L/S)也设置为数百微米/数百微米的程度。
另一方面，模块基板是指所采用基板是将多个半导体封装或者封装化之前的半导体元件装载于单个模块内的基板。
随着如上所述的技术发展趋势，为顺应布线高密度化以及电路复杂化的进一步发展，多层印刷布线板的内插板也已得到应用。
对于内插板、主板等的印刷布线板上的最外层电路的端子部分，基于确保焊锡接合、引线接合等的连接可靠性的目的，进行金镀敷。作为金镀敷的代表方法之一，有非电解镍-钯-金镀敷法(Electroless NickelElectroless Palladium Electroless Gold)。采用这种方法，对端子部分采用清洁剂处理(cleaner)等适当的方法进行前处理，然后，赋予钯催化剂，然后，依次进行非电解镍镀敷处理、非电解钯镀敷处理以及非电解金镀敷处理。
ENEPIG法(Electroless Nickel Electroless Palladium Immersion Gold：非电解镍-钯浸金法)，是在非电解镍-钯-金镀敷法的非电解金镀敷处理阶段中，进行置换金镀敷(Immersion Gold：浸金镀敷)处理的方法(专利文献1)。
通过将非电解钯镀敷皮膜设置于作为基底镀敷的非电解镍镀敷皮膜与非电解金镀敷皮膜之间，提高了端子部分的导体材料的防扩散性、耐腐蚀性。因为能够谋求防止基底镍镀敷皮膜的扩散，所以能够提高Au-Au接合的可靠性；另外还能够防止由金引起的镍氧化，所以也能够提高热负荷大的无铅焊锡接合的可靠性。
专利文献1：日本特开2008-144188号公报
发明内容
本发明人发现了导致以下现象的原因：在印刷布线板的最外层电路的端子部分进行非电解镍-钯-金镀敷的情况下，在非电解钯镀敷处理阶段中，在支撑导体电路的绝缘膜或者基板的树脂表面的端子部分周围存在钯金属异常析出，降低了镀敷处理面的品质，甚至有时邻接的端子之间会发生短路。
特别是，用于封装基板的内插板的半导体元件连接侧的最外层电路的连接端子，其线和空间(L/S)为数十微米/数十微米的狭小程度，引起短路的可能性高。
本发明是为了解除上述问题而完成的，其目的在于提供一种非电解镍-钯-金镀敷的方法，其中，以印刷布线板的端子部分、或者印刷布线板以外的电子部件的导体电路表面、或者通过树脂基材支撑的金属微细图案的表面作为镀敷处理对象，在该镀敷处理对象的表面上进行非电解镍-钯-金镀敷，能够抑制金属在作为基底的树脂表面上的异常析出，使镀敷处理面的品质优良。
进一步地，本发明的目的还在于提供一种镀敷处理物，特别是内插板、主板以及采用这些内插板或者主板的半导体装置，其中，在微细金属图案的表面上具有非电解镍-钯-金镀敷皮膜，镀敷处理面的品质优良。
本发明的镀敷方法是一种非电解镍-钯-金镀敷的方法，其中，在由树脂构成的支撑表面上设置有金属微细图案而形成的带金属微细图案基材的该金属微细图案上，赋予钯催化剂，然后，进行非电解镍-钯-金镀敷，其特征在于：
在赋予钯催化剂的工序之后并在进行非电解钯镀敷处理之前的任意阶段中，对所述带金属微细图案基材进行表面处理，所述表面处理是选自由利用pH10～14的溶液进行的处理和等离子体处理所构成的组中的至少1种。
通过实施本发明的镀敷方法，能够抑制金属在端子周围的树脂表面上异常析出，在端子表面上形成优良的Ni-Pd-Au皮膜。因此，能够获得品质优良的镀敷处理面、品质优良的镀敷处理物。
本发明的镀敷方法适用于主板、内插板等的印刷布线板的最外层电路的端子部分，特别是适用于内插板的端子部分。在采用本发明镀敷方法对端子部分实施镀敷的印刷布线板上，装载半导体元件或半导体封装，能够获得连接可靠性高的半导体装置。
本发明的镀敷方法也适用于印刷布线板以外的电子部件的导体电路表面。进一步地，在电子部件以外的各领域中，通过本发明的镀敷方法对树脂基材上所支撑的金属微细图案进行镀敷，也能够获得品质优良的镀敷面。
附图说明
图1是表示半导体装置的安装层级结构的一个例子的示意图。
图2是表示采用内插板的半导体封装的一个例子的示意图。
图3是表示本发明的镀敷方法的步骤的方框图。
图4是实施例的形成于试件上的梳齿图案状铜电路。
图5是比较例1所获得的镀敷处理物的端子部分的电子显微镜照片。
图6是实施例1所获得的镀敷处理物的端子部分的电子显微镜照片。
图7是实施例2所获得的镀敷处理物的端子部分的电子显微镜照片。
图8是实施例3所获得的镀敷处理物的端子部分的电子显微镜照片。
图9是实施例4所获得的镀敷处理物的端子部分的电子显微镜照片。
图10是实施例6所获得的镀敷处理物的端子部分的电子显微镜照片。
附图标记的说明
1半导体装置
2主板
3半导体封装
4内插板
5半导体元件
6主板的连接端子
7(7a、7b)主板的阻焊膜层
8内插板的芯基板
9(9a、9b、9c)内插板的半导体元件装载侧的导体电路层
10(10a、10b、10c)内插板的主板连接侧的导体电路层
11(11a、11b)内插板的连接端子
12(12a、12b)内插板的阻焊膜层
13焊锡球
14半导体元件的电极垫(electrode pad)
15焊锡球
16密封材料
20半导体封装
21内插板
22半导体元件
23(23a、23b)内插板的连接端子
24(24a、24b)内插板的阻焊膜层
25半导体元件的电极垫
26金线
27芯片焊接材料固化层
28焊锡球
29密封材料
具体实施方式
本发明的镀敷方法，是在由树脂构成的支撑表面上设置有金属微细图案而形成的带金属微细图案基材的该金属微细图案上，赋予钯催化剂，然后，进行非电解镍-钯-金镀敷，其特征在于：
在赋予钯催化剂的工序之后并且在进行非电解钯镀敷处理之前的任意阶段中，对所述带金属微细图案基材进行表面处理，所述表面处理是选自由利用pH10～14的溶液进行的处理和等离子体处理所构成的组中的至少1种。
本发明的镀敷方法，适用于印刷布线板的最外层电路的端子部分，通过采用该镀敷方法，能够抑制金属在端子周围的树脂表面中异常析出，在端子表面上形成优良的Ni-Pd-Au皮膜。因此，能够获得品质优良的镀敷处理面。
特别是，用于封装基板的内插板的半导体元件连接侧的最外层电路的端子部分，由于线和空间狭小，存在金属在端子间(线间)的树脂表面上异常析出而容易引起短路的问题。本发明的镀敷方法，对这样的线和空间狭小的端子部分特别有效，能够提高产品的成品率。
本发明的镀敷方法也适用于印刷布线板以外的电子部件的导体电路表面。进一步地，在电子部件以外的各领域中，通过对树脂基材上支撑的金属微细图案进行镀敷，能够获得品质优良的镀敷面。
下面，以在印刷布线板的最外层上形成铜电路并且对其端子部分进行镀敷的情况为例，对本发明的镀敷方法进行说明。
图1是表示一种半导体装置的结构的示意图，该半导体装置由将内插板用作封装基板的类型的半导体封装和安装了该半导体封装的主板构成。
图1中的半导体装置1，是通过在主板2上安装半导体封装3而形成。
主板2的两个表面，被阻焊膜层7a、7b所覆盖。半导体封装连接侧的最外层电路的连接端子6从阻焊膜层7a露出。
半导体封装3，是连接端子11b排列于封装下表面的面阵(area array)型封装。在封装下表面的连接端子11b与主板2的封装安装侧的连接端子6之间，通过焊锡球13进行焊锡连接。
半导体封装3，是通过在作为封装基板的内插板4上装载半导体元件5而形成。
内插板4是多层印刷布线板，其芯基板8的半导体元件装载侧依次叠层有3层的导体电路层9a、9b、9c，主板连接侧也依次叠层有3层的导体电路层10a、10b、10c。内插板4的半导体元件装载侧，通过经过3层的导体电路层9a、9b、9c，布线尺寸阶段性缩小。内插板4的两个表面的最外层电路被阻焊膜层12a、12b所覆盖。连接端子11a、11b从阻焊膜层12a、12b露出。
内插板4的半导体元件装载侧的最外层电路的连接端子11a，线和空间多数为10～50μm/10～50μm的情况。另一方面，内插板4的主板连接侧的最外层电路的端子部分11b，线和空间多数为300～500μm/300～500μm的情况。主板2的封装安装侧(内插板连接侧)的最外层电路的连接端子6，线和空间也多数为300～500μm/300～500μm的情况。
半导体元件5，在下表面具有电极垫14，该电极垫14与内插板4的半导体元件装载侧的最外层电路的连接端子11a之间，通过焊锡球15进行焊锡连接。
内插板4与其上所装载的半导体元件之间的空隙，采用环氧树脂等密封材料16进行密封。
图2是表示将内插板用作封装基板的另一种类型的半导体封装(引线接合型)结构的示意图。
图2中的半导体封装20，是在作为封装基板的内插板21上装载半导体元件22而形成。
半导体封装20，是连接端子23b排列于封装下表面的面阵型封装。在该封装下表面的连接端子23b上，配置有焊锡球28。
对于内插板21的详细叠层结构，省略其记载，但该叠层结构是与图1所示的内插板相同的多层印刷布线板。其两表面上的最外层电路被阻焊膜层24a、24b所覆盖，连接端子23a、23b从阻焊膜层24a、24b露出。
半导体元件22，通过环氧树脂等芯片焊接材料固化层27，固定于内插板21的半导体元件装载侧上。
半导体元件22，在上表面上具有电极垫25，该电极垫25与内插板21的半导体元件装载侧的最外层电路的连接端子23a之间，通过金线26进行连接。
半导体封装21的半导体元件装载侧，采用环氧树脂等密封材料29进行密封。
如图示的内插板等的多层印刷布线板，是通过在玻璃布基材环氧树脂覆铜箔叠层板等的芯基板上，积层多个导体电路层来获得。各个导体电路层，可以通过半加成法(semi-additive method)等公知方法形成。作为导体电路层，通常，是在芯基板或者绝缘层上形成由铜或铜合金的箔片或者堆积物构成的导体层，蚀刻成规定的图案形状而形成的导体电路层。但是，只要是能够进行非电解镍-钯-金镀敷处理，就能够适用于本发明。因此，也可以是通过导电膏的印刷来形成的导体电路层。
在内插板的半导体元件连接侧上形成最外层的导体电路，然后，在该导体电路的图案上形成阻焊膜层，覆盖了大部分的电路。但是，为了连接，该电路的端子部分仍然保持露出。对于该端子部分，可实施本发明的镀敷方法。
另外，内插板的主板连接侧的最外层的导体电路以及主板的内插板连接侧的最外层的导体电路，也同上述一样只露出端子部分，而将其它部分通过阻焊膜层进行覆盖。对于该端子部分，可实施本发明的镀敷方法。
图3是表示本发明的镀敷方法的步骤的方框图。
根据本发明对印刷布线板的最外层铜电路的端子部分进行镀敷时，作为赋予钯催化剂的工序之前的前处理，可以根据需要采用1种或2种以上的方法对该端子部分进行表面处理。在图3中，作为前处理，显示出了清洁剂处理(S1a)、软蚀刻(S1b)、酸处理(S1c)、预浸处理(S1d)。但是，也可进行这些处理以外的处理。
在前处理后，通过赋予钯催化剂以及进行非电解镍-钯-金镀敷，形成镍-钯-金(Ni-Pd-Au)皮膜。
在本发明的镀敷方法中，前处理(S1)、赋予钯催化剂的工序(S2)、非电解镍镀敷处理(S3)、非电解钯镀敷处理(S4)、非电解金镀敷处理(S5)，可以同以往一样进行。
在本发明中，在上述步骤中的赋予钯催化剂的工序之后、进行非电解钯镀敷处理之前的任意阶段中，通过选自由利用pH10～14的溶液进行的处理和等离子体处理所组成的组中的1种或2种以上的处理(防止异常析出的处理)，能够防止非电解钯镀敷处理阶段中的异常析出。
赋予钯催化剂的工序之后、进行非电解钯镀敷处理之前的任意阶段，在图3的步骤中，是指赋予钯催化剂的工序与非电解镍镀敷处理之间(S+a)的阶段和非电解镍镀敷处理与非电解钯镀敷处理之间(S+b)的阶段。
在为了防止异常析出而附加2个以上的处理时，可以对它们的顺序进行适当交换。另外，也可以分成(S+a)阶段和(S+b)阶段两个阶段进行2个以上的防止异常析出的处理。
下面按顺序说明S1～S5的各个处理阶段以及作为本发明的特征的防止异常析出的处理的阶段(S+a，S+b)。
<前处理(S1)>
(1)清洁剂处理(S1a)
作为前处理之一的清洁剂处理(S1a)，其施行的目的在于：通过使酸性类型或者碱性类型的清洁剂溶液与端子表面进行接触，从端子表面去除有机皮膜，使端子表面的金属活化，提高端子表面的润湿性。
酸性类型的清洁剂，主要是对端子表面的极薄部分(极浅的部分)进行蚀刻而使表面活化的清洁剂。作为对铜端子有效的清洁剂，可采用含有羟基羧酸、氨水、氯化钠、表面活性剂的溶液(例如，ACL-007，上村工业株式会社制造)。作为对铜端子有效的其它酸性类型清洁剂，也可采用含有硫酸、表面活性剂、氯化钠的溶液(例如，ACL-738，上村工业株式会社制造)，该溶液的润湿性高。
碱性类型的清洁剂，主要是去除有机皮膜的清洁剂。作为对铜端子有效的清洁剂，可采用含有非离子表面活性剂、2-乙醇胺、二乙烯三胺的溶液(例如，ACL-009，上村工业株式会社制造)。
在进行清洁剂处理时，可采用浸渍、喷雾等方法使上述任意的清洁剂与端子部分进行接触，然后，进行水洗。
(2)软蚀刻处理(S1b)
作为其它前处理的软蚀刻处理(S1b)，其施行的目的在于：对端子表面的极薄的部分进行蚀刻以去除氧化膜。作为对铜端子有效的软蚀刻液，可采用含有过硫酸钠和硫酸的酸性溶液。
在进行软蚀刻处理时，可采用浸渍、喷雾等方法使上述软蚀刻液与端子部分进行接触，然后，进行水洗。
(3)酸洗处理(S1c)
作为其它前处理的酸洗处理(S1c)，其施行的目的在于：从端子表面或其旁边的树脂表面去除污物(铜微小颗粒)。
作为对铜端子有效的酸洗液，可采用硫酸。
在进行酸洗处理时，可采用浸渍、喷雾等方法使上述酸洗液与端子部分进行接触，然后，进行水洗。
(4)预浸处理(S1d)
作为其它前处理的预浸处理(S1d)，是指在赋予钯催化剂的工序之前，在浓度与催化剂赋予液基本相同的硫酸中进行的浸渍处理。其施行的目的在于：提高端子表面的亲水性，从而提高对催化剂赋予液中含有的Pd离子的附着性，或是避免先行工序中用过的水洗用水混入到催化剂赋予液中从而可反复再利用所述催化剂赋予液，或是将氧化膜进行去除。作为预浸液，通常可采用硫酸。
在进行预浸处理时，采用上述预浸液对端子部分进行浸渍。另外，在预浸处理后不进行水洗。
<赋予钯催化剂的工序(S2)>
使含Pd2+离子的酸性液(催化剂赋予液)与端子表面进行接触，通过离子化趋势(Cu+Pd2+→Cu2++Pd)在端子表面上将Pd2+离子置换为金属Pd。附着于端子表面上的Pd，作为非电解镀敷的催化剂发生作用。作为Pd2+离子供给源的钯盐，可采用硫酸钯或者氯化钯。
硫酸钯的吸附力比氯化钯弱小，Pd容易去除，因此，适于进行细线成型。作为对铜端子有效的硫酸钯类催化剂赋予液，可采用含有硫酸、钯盐以及铜盐的强酸液(例如，KAT-450，上村工业株式会社制造)，或者含有羟基羧酸、硫酸以及钯盐的强酸液(例如，MNK-4，上村工业株式会社制造)。
另一方面，氯化钯的吸附力、置换性强、Pd的去除难，因此，在容易引起镀敷不附着的条件下进行非电解镀敷时，可获得防止镀敷不附着的效果。
在进行赋予钯催化剂的工序时，可采用浸渍、喷雾等方法使上述催化剂赋予液与端子部分进行接触，然后，进行水洗。
<非电解镍镀敷处理(S3)>
作为非电解镍镀敷浴，例如，可以采用含有水溶性镍盐、还原剂以及络合剂的镀敷浴。非电解镍镀敷浴的详细内容，例如，记载于日本特开平8-269726号公报等中。
作为水溶性镍盐，采用硫酸镍、氯化镍等，其浓度设定为0.01～1mol/L左右。
作为还原剂采用次磷酸、次磷酸钠等次磷酸盐、二甲胺基硼烷、三甲胺基硼烷、联氨等，其浓度设定为0.01～1mol/L左右。
作为络合剂采用苹果酸、琥珀酸、乳酸、柠檬酸等或它们的钠盐等的羧酸类；甘氨酸、丙氨酸、亚氨基二乙酸、精氨酸、谷氨酸等的氨基酸类，其浓度设定为0.01～2mol/L左右。
将该镀敷浴调节为pH4～7、浴温度为40～90℃左右进行使用。当在镀敷浴中，作为还原剂使用次磷酸时，在铜端子表面通过Pd催化剂进行下述的主反应，形成Ni镀敷皮膜。
Ni2++H2PO2 -+H2O+2e-→Ni+H2PO3 -+H2
<非电解钯镀敷处理(S4)>
作为非电解钯镀敷浴，例如，可采用含有钯化合物、络合剂、还原剂、不饱和羧酸化合物的镀敷浴。
作为钯化合物，例如，采用氯化钯、硫酸钯、乙酸钯、硝酸钯、四氨基盐酸钯等，以钯为基准，其浓度设定为0.001～0.5mol/L左右。
作为络合剂，例如，采用氨水或者甲基胺、二甲基胺、亚甲基二胺、EDTA等的胺化合物，其浓度设定为0.001～10mol/L左右。
作为还原剂，例如，采用次磷酸或者次磷酸钠、次磷酸铵等的次磷酸盐等，其浓度设定为0.001～5mol/L左右。
作为不饱和羧酸化合物，例如，采用丙烯酸、甲基丙烯酸、马来酸等的不饱和羧酸，它们的酸酐，它们的钠盐、铵盐等盐，以及它们的乙基酯、苯基酯等的衍生物等，其浓度设定为0.001～10mol/L左右。
将该镀敷浴调节为pH4～10、浴温度为40～90℃左右进行使用。当在镀敷浴中，作为还原剂使用次磷酸时，在铜端子表面进行下述的主反应，形成Pd镀敷皮膜。
Pd2++H2PO2 -+H2O→Pd+H2PO3 -+2H+
<非电解金镀敷处理(S5)>
作为非电解金镀敷浴，例如，可采用含有水溶性金化合物、络合剂以及醛类化合物的镀敷浴。对于非电解金镀敷浴的详细内容，例如，记载于日本特开2008-144188号公报等中。
作为水溶性金化合物，例如，采用氰化金、氰化金钾、氰化金钠、氰化金铵等的氰化金盐，以金为基准，其浓度设定为0.0001～1mol/L左右。
作为络合剂，例如，采用磷酸、硼酸、柠檬酸、葡糖酸、酒石酸、乳酸、苹果酸、亚乙基二胺、三乙醇胺、亚乙基二胺四乙酸等，其浓度设定为0.001～1mol/L左右。
作为醛类化合物(还原剂)，例如，采用甲醛、乙醛等的脂肪族饱和醛类；乙二醛、丁二醛等脂肪族二醛类；丁烯醛等的脂肪族不饱和醛类；苯甲醛、邻-、间-或者对-硝基苯甲醛等的芳香族醛类；葡萄糖、半乳糖等的含醛基(-CHO)的糖类等，其浓度设定为0.0001～0.5mol/L左右。
将该镀敷浴调节为pH5～10、浴温度为40～90℃左右进行使用。在采用该镀敷浴时，在铜端子表面上进行如下2个置换反应，形成Au镀敷皮膜。
Pd+Au+→Pd2++Au+e-
e-+Au+→Au(其中，e-是在Au自动催化剂的作用下对镀敷浴中的成分进行氧化来获得)
<防止异常析出的处理(S+a，S+b)>
本发明人发现如下问题：在上述基本步骤中，在进行非电解钯镀敷处理的阶段(S4)，在端子周围的树脂表面，即在支撑导体电路的树脂表面中的端子周围的区域中，发生钯的异常析出。
上述问题的原因虽然还没有明确，但认为：在赋予钯催化剂的工序的阶段(S2)中，在端子表面上选择性地使足量的Pd附着，然后，难以从作为支撑体的树脂表面上完全去除Pd2+离子。并且认为：在树脂表面上残留的Pd2+离子，在非电解钯镀敷浴中被还原为0价，以该被还原的Pd为核生长Pd金属粒。并且，特别是，对于异常析出在端子周围的树脂表面上局限性发生的理由，可推断为：在端子的附近，镀敷液的反应活性变高，有镍从镍皮膜溶出，在镍溶出位置附近的树脂表面上经常发生从Ni向Pd的置换(溶出Ni+树脂表面Pd2+→Ni2++Pd)。
为了抑制或防止上述异常析出，在本发明的镀敷方法中，在赋予钯催化剂的工序之后、在非电解钯镀敷处理之前的任意阶段中，对端子部分及其附近的树脂表面进行表面处理，该表面处理是选自由利用pH10～14的溶液进行的处理和等离子体处理所构成的组中的一种或2种以上。
利用pH10～14的溶液或者等离子体进行处理，对支撑导体电路的树脂表面的材料进行适度地去除，使该树脂表面粗糙化。通过这些处理，在电路附近的树脂表面上所附着的Pd2+离子与树脂表面的材料一起得以去除，因此推断能够防止异常析出。
作为利用pH10～14的溶液进行的处理，例如，可以采用含氢氧化钠的溶液、含高锰酸盐的溶液、含有含硫有机物的溶液、含氰化钾(KCN)的溶液以及含氰化钠(NaCN)的溶液中任1种或者2中以上来进行处理。可通过浸渍、喷雾等方法，使这些溶液与端子部分接触，然后，进行水洗。
另外，利用上述pH10～14的溶液或者等离子体进行的处理，对于使构成芯基板或者绝缘层的一般性树脂材料进行表面粗糙化是有效的。
作为构成支撑导体电路的芯基板或者绝缘层的树脂材料，例如，可以举出环氧树脂组合物、氰酸酯树脂组合物、聚酰亚胺树脂组合物、聚酰胺树脂组合物、丙烯酸酯树脂组合物等的热固性树脂以及热塑性树脂。
下面，依次说明采用这些溶液进行的表面处理、以及等离子体处理。
(1)采用含氢氧化钠的溶液的处理
作为含氢氧化钠的溶液，可以将NaOH的单纯的水溶液调节为pH10～14的强碱性的浓度后进行使用。对于溶液的pH值，可以将具备电极的pH测试仪放入浴槽中进行确认。
另外，即使是如含NaOH的表面湿润用碱缓冲液的含有NaOH和含有酸性的乙二醇类溶剂的溶液的混合溶液，只要作为混合溶液形成为pH10～14的强碱性的浓度即可。作为与NaOH混合的含有乙二醇类溶剂的溶液，例如，可举出アトテツク社制造的溶胀剂Securiganth P(スウェリングデイップセキユリガントP)建浴液。
(2)采用含高锰酸盐的溶液的处理
对于含高锰酸盐的溶液，可通过NaOH的添加量进行调节为pH10～14的强碱性。
采用高锰酸盐溶液，能够通过下述氧化反应对树脂表面进行粗糙化。
CH4+12MnO4 -+14OH-→CO3 2-+12MnO4 2-+9H2O+O2
2MnO4 2-+2H2O→2MnO2+4OH-+O2
在上述反应式中，CH4表示树脂分子。
作为高锰酸盐溶液，例如，可以将高锰酸碱溶液CP(コンセントレ一トコンパクトCP)建浴液(アトテック社制造的含NaMnO4的氧化剂)与作为OH-供应源的NaOH进行组合使用。
(3)采用含有含硫有机物的溶液的处理
对于含有含硫有机物的溶液，例如，可使用5％NaOH水溶液以及5％HCl水溶液进行调节为pH10～14的强碱性。
含硫有机物，不仅具有使得树脂表面粗糙化的作用，而且，通过使含硫有机物与树脂表面接触，该含硫有机物与附着在树脂表面上的Pd2+形成络离子，能够使Pd2+失活，由此，能够防止异常析出。
作为含硫有机物，只要是化合物中含有硫原子和碳原子的含硫有机物即可，没有特别限制，但是不包括硫代硫酸钠等的含硫但不含碳原子的物质。作为上述含硫有机物，可以例举硫脲衍生物、硫醇类、硫化物、硫氰酸盐类、氨基磺酸或者它们的盐类。
作为硫脲衍生物的具体实例，可举出硫脲、二乙基硫脲、四甲基硫脲、1-苯基-2-硫脲、硫代乙酰胺。
作为硫醇类，可举出2-巯基咪唑、2-巯基噻唑啉、3-巯基-1，2，4-三唑、巯基苯并咪唑、巯基苯并噁唑、巯基苯并噻唑、巯基吡啶等。
作为硫化物，可举出2-氨基苯基二硫化物、四甲基秋兰姆二硫化物、硫二乙酸。
作为硫氰酸盐类，可举出硫氰酸钠、硫氰酸钾、硫氰酸铵。
作为氨基磺酸或其盐类，可举出氨基磺酸、氨基磺酸铵、氨基磺酸钠、氨基磺酸钾。
在这些含硫有机物中，优选含有巯基的硫醇类或含有硫氰基的硫氰酸盐类。
含硫有机物的浓度，优选为0.1～100g/L，特别优选为0.2～50g/L。
(4)采用含氰化钾(KCN)的溶液的处理
含氰化钾(下面，也称作KCN)的溶液，可以基于KCN浓度调节为pH10～14的强碱性。
含KCN的溶液，不仅具有使树脂表面粗糙化的作用，而且，通过使含KCN的溶液与树脂表面接触，形成有附着于树脂表面上的Pd2+与CN-的络离子[Pd(CN)3]-，能够使Pd2+失活，因此，能够防止异常析出。
作为含KCN的溶液，可以使用只含KCN的强碱性溶液。
(5)采用含氰化钠(NaCN)的溶液的处理
含氰化钠(下面，也称作NaCN)的溶液，可以基于NaCN浓度调节为pH10～14的强碱性。
根据与含KCN的溶液相同的机理，含NaCN的溶液能够防止异常析出。
作为含有NaCN的溶液，可以使用只含NaCN的强碱性溶液。
(6)等离子体处理
等离子体处理，是通过使等离子体与被处理面接触，在将污物从铜端子表面上通过氧化分解而去除的同时，适当地去除支撑电路的树脂表面的材料，进行粗糙化处理。通过等离子体处理，在电路附近的树脂表面上附着的Pd2+与树脂表面的材料一起被去除，因此，能够防止异常析出。
作为等离子体处理装置，例如，可采用マ一チ·プラズマ·システム社制造的PCB 2800E。作为等离子体处理的具体实施方式、实施条件，可举出如下述实例。
<等离子体处理的条件>
气体：CF4/O2(2种混合)，或者，CF4/O2/Ar(3种混合)
环境气体压力：10～500mTorr
输出功率：1000W～10000W
时间：60～600秒
可以按照上述步骤实施本发明的镀敷方法，在印刷布线板的最外层电路的端子部分上形成品质优良的Ni-Pd-Au镀敷皮膜，并且，确保获得在端子周围的树脂表面上没有异常析出的品质优良的镀敷处理面。
在采用本发明的镀敷方法进行了端子部分镀敷的印刷布线板上，能够安装半导体封装，制造半导体装置。另外，将通过本发明得到的内插板用作封装基板，并且在该封装基板上装载、连接、密封半导体元件，由此，能够制造半导体封装。作为将内插板用作封装基板的半导体封装的结构，例如是图1和图2所示的结构。上述含有内插板的半导体封装，可采用以往公知的方法进行制造。
采用根据本发明的镀敷方法对端子部分实施了镀敷的印刷布线板，能够获得连接可靠性高的半导体装置。
实施例
下面，通过实施例对本发明进行更详细地说明，但是，本发明的范围并不受实施例的限定。
(试件的制作)
对于后述实施例以及比较例中共同使用的试件(带有铜电路的基板)，按照下述步骤进行制作。
(1)对带有3μm铜箔的总厚度为0.1mm的覆铜箔叠层板(MCL-E-679FG，日立化成制造)，采用5％的盐酸进行表面处理。
(2)在覆铜箔叠层板的铜箔表面上，通过滚筒层压装置对半加成法用干膜(UFG-255，旭化成株式会社制造)进行层压加工。
(3)按规定的图案形状对上述干膜进行曝光(平行光曝光机：EV-0800，小野测器株式会社制造；曝光条件：曝光量为140mJ；持续时间：15分钟)、显影(显影液：1％碳酸钠水溶液；显影时间：40秒)。在图案形状的曝光部上进行电解铜镀敷处理，形成20μm厚的电解铜镀敷皮膜，对干膜进行剥离(剥离液：R-100，三菱瓦斯化学制造；剥离时间：240秒)。
(4)剥离后，通过闪蚀(flash etching)处理(荏原电产的SAC工艺)，去除3μm铜箔种子层(seed layer)。
(5)然后，实施电路粗糙化处理(粗糙化处理液：CZ8101，MEC(メック)株式会社制造；1μm粗糙化条件)，制成具有线和空间(L/S)＝50μm/50μm的梳齿状图案的铜电路的试件。图4中显示出在试件上形成的梳齿状图案的铜电路。
比较例1：空白实验
按下述步骤，进行与后述实施例相同的ENEPIG工序。
(1)清洁剂处理
采用上村工业株式会社制造的ACL-007作为清洁剂溶液，将上述试件在液温为50℃的清洁剂溶液中浸渍5分钟，然后，进行3次水洗。
(2)软蚀刻处理
在清洁剂处理后，采用过硫酸钠和硫酸的混合液作为软蚀刻液，将上述试件在液温为25℃的软蚀刻液中浸渍1分钟，然后，进行3次水洗。
(3)酸洗处理
在软蚀刻处理后，将上述试件在液温为25℃的硫酸中浸渍1分钟，然后，进行3次水洗。
(4)预浸处理
在酸洗处理后，将上述试件在液温为25℃的硫酸中浸渍1分钟。
(5)赋予钯催化剂的工序
在预浸处理后，采用上村工业株式会社制造的KAT-450作为赋予钯催化剂的溶液，在端子部分上赋予钯催化剂。将上述试件在液温为25℃的该赋予钯催化剂的溶液中浸渍2分钟，然后，进行3次水洗。
(6)非电解Ni镀敷处理
在赋予钯催化剂的工序后，将上述试件在液温为80℃的非电解Ni镀敷浴(NPR-4，上村工业株式会社制造)中浸渍35分钟，然后，进行3次水洗。
(7)非电解Pd镀敷处理
在非电解Ni镀敷处理后，将上述试件在液温为50℃的非电解Pd镀敷浴(TPD-30，上村工业株式会社制造)中浸渍5分钟，然后，进行3次水洗。
(8)非电解Au镀敷处理
在非电解Pd镀敷处理后，将上述试件在液温为80℃的非电解Au镀敷浴(TWX-40，上村工业株式会社制造)中浸渍30分钟，然后，进行3次水洗。
实施例1：采用含高锰酸钠的溶液的处理
在比较例1的ENEPIG工序中，在赋予钯催化剂的工序之后、非电解Ni镀敷处理之前的阶段中，按照下述步骤采用含高锰酸钠的溶液进行表面处理。
(1)树脂表面粗糙化处理
将试件在液温为80℃的含高锰酸钠的粗糙化处理液(NaOH：40g/L；アトテツク社制造的高锰酸碱溶液CP(コンセントレ一トコンパクトCP)建浴液：580mL/L；pH＝12.5)中浸渍2分钟，然后，进行3次水洗。
(2)中和处理
在粗糙化处理后，将试件在液温为40℃的中和处理液(アトテック社制造的还原剂Securiganth P500(リダクションセキユリガントP500)建浴液)中浸渍3分钟，然后，进行3次水洗。
实施例2：采用含NaOH的表面润湿用的碱缓冲液以及含高锰酸钠的溶液的处理
在比较例1的ENEPIG工序中，在赋予钯催化剂的工序之后、非电解Ni镀敷处理之前的阶段中，按照下述步骤采用含NaOH的表面润湿用的碱缓冲液以及含高锰酸钠的溶液进行表面处理。
(1)树脂表面膨润处理
将试件在液温为60℃的市售的氢氧化钠(3g/L)与含乙二醇类溶剂的溶液(500mL/L；アトテック社制造的溶胀剂Securiganth P(スウェリングデイップセキユリガントP)建浴液)的混合液(pH12)中浸渍2分钟，然后，进行3次水洗。
(2)树脂表面粗糙化处理
在膨润处理后，将试件在液温为80℃的含高锰酸钠的粗糙化处理液(NaOH：45g/L；アトテック社制造的高锰酸碱溶液CP(コンセントレ一トコンパクトCP)建浴液：0.58L/L；pH＝14)中浸渍2分钟，然后，进行3次水洗。
(3)中和处理
在粗糙化处理后，将试件在液温为40℃的中和处理液(アトテック社制造的还原剂Securiganth P500(リダクションセキユリガントP500)建浴液)中浸渍3分钟，然后，进行3次水洗。
实施例3：等离子体处理
在比较例1的ENEPIG工序中，在非电解Ni镀敷处理之后、非电解Pd镀敷处理之前的阶段中，采用下述装置、条件，进行等离子体处理。
处理装置：PCB 2800E(マ一チ·プラズマ·システム社制造)
处理条件：气体(2种混合)；O2(95％)/CF4(5％)；环境气体压力：250mTorr；功率：2000W；时间：75秒
实施例4：含KCN溶液的处理
在比较例1的ENEPIG工序中，在赋予钯催化剂的工序之后、非电解Ni镀敷处理之前的阶段中，将试件在浓度为20g/L、液温为25℃的含KCN的溶液(pH12)中浸渍1分钟，然后，进行3次水洗。
实施例5：含有含硫有机物的溶液的处理
在比较例1的ENEPIG工序中，在赋予钯催化剂的工序之后、非电解Ni镀敷处理之前的阶段中，按下述步骤进行含有含硫有机物的溶液的处理。
含硫有机物的药液，采用1g/L的巯基噻唑啉的水溶液(pH 12.5)。
实施例6：使用覆铜箔叠层板LαZ-4785GS-B
除了采用带有3μm铜箔的总厚度为0.1mm的覆铜箔叠层板(LαZ-4785GS-B，住友电木株式会社制造)代替实施例1中的覆铜箔叠层板(MCL-E-679FG，日立化成制造)以外，与实施例1同样地进行处理。
(评价)
采用电子显微镜(反射电子像)，对各实施例以及比较例中得到的ENEPIG镀敷处理物的端子部分进行观察，对线间的品质进行评价。
在图5～图10中，分别显示了比较例1以及实施例1～4以及6的电子显微镜照片。比较例1(图5)是空白实验，在端子周围(线间)的树脂表面上有显著的异常析出发生。照片画面的左右两端有2条端子(线)在上下方向上延伸，在该线之间存在有树脂面露出的空间(画面的黑色部分)。在比较例1中，在该空间区域里可观察到大量由异常析出的金属构成的白点。另外，端子线的边界附近，可观察到特别大量的析出。
与此相对，实施例1～4以及6(图6～图10)，在端子周围的树脂表面上没有发生异常析出。虽然没有附加上实施例5(采用含有含硫有机物的溶液的处理)的照片，但是，该实施例5也与其它实施例同样地，观察到在端子周围的树脂表面上没有发生异常析出。

Claims (14)

1.一种非电解镍-钯-金镀敷方法，其中，在由树脂构成的支撑表面上设置有金属微细图案而形成的带金属微细图案基材的该金属微细图案上，赋予钯催化剂，然后，进行非电解镍-钯-金镀敷，其特征在于：
在赋予钯催化剂的工序之后并且在进行非电解钯镀敷处理之前的任意阶段中，对所述带金属微细图案基材进行表面处理，该表面处理是选自由利用pH 10～14的溶液进行的处理和等离子体处理所构成的组中的至少1种。
2.如权利要求1所述的非电解镍-钯-金镀敷方法，其中，所述带金属微细图案基材是印刷布线板，所述金属微细图案是印刷布线板表面的导体电路。
3.如权利要求2所述的非电解镍-钯-金镀敷方法，其中，所述印刷布线板是主板，该主板的镀敷处理部中的导体电路的线和空间L/S为300～500μm/300～500μm。
4.如权利要求2所述的非电解镍-钯-金镀敷方法，其中，所述印刷布线板是内插板。
5.如权利要求4所述的非电解镍-钯-金镀敷方法，其中，所述内插板的半导体元件连接面侧的镀敷处理部中的导体电路的线和空间L/S为10～50μm/10～50μm。
6.如权利要求4所述的非电解镍-钯-金镀敷方法，其中，所述内插板的主板连接面侧的镀敷处理部中的导体电路的线和空间L/S为300～500μm/300～500μm。
7.一种镀敷处理物，在由树脂构成的支撑表面上设置有金属微细图案而形成的带金属微细图案基材的该金属微细图案的表面上，通过权利要求1所述的方法形成有镍-钯-金镀敷层。
8.一种印刷布线板，在印刷布线板表面的导体电路上，通过权利要求1所述的方法形成有镍-钯-金镀敷层。
9.如权利要求8所述的印刷布线板，其中，所述导体电路的具有镍-钯-金镀敷层的部分的线和空间L/S为300～500μm/300～500μm。
10.一种内插板，在内插板表面的导体电路上，通过权利要求1所述的方法形成有镍-钯-金镀敷层。
11.如权利要求10所述的内插板，其中，所述内插板的半导体元件连接面侧的镀敷处理部中的导体电路的线和空间L/S为10～50μm/10～50μm。
12.如权利要求10所述的内插板，其中，所述内插板的主板连接面侧的镀敷处理部中的导体电路的线和空间L/S为300～500μm/300～500μm。
13.一种半导体装置，其在权利要求8所述的印刷布线板上装载有半导体元件。
14.一种半导体装置，其在含有权利要求10所述的内插板的印刷布线板的该内插板上装载有半导体元件。
CN2010102547999A 2009-08-10 2010-08-09 非电解镍-钯-金镀敷方法、镀敷处理物、印刷布线板、内插板以及半导体装置 Pending CN101994104A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009185622 2009-08-10
JP2009-185622 2009-08-10

Publications (1)

Publication Number Publication Date
CN101994104A true CN101994104A (zh) 2011-03-30

Family

ID=43624630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102547999A Pending CN101994104A (zh) 2009-08-10 2010-08-09 非电解镍-钯-金镀敷方法、镀敷处理物、印刷布线板、内插板以及半导体装置

Country Status (5)

Country Link
US (1) US20110051387A1 (zh)
JP (1) JP5573429B2 (zh)
KR (1) KR20110016410A (zh)
CN (1) CN101994104A (zh)
TW (1) TW201109469A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103249256A (zh) * 2012-02-14 2013-08-14 景硕科技股份有限公司 线路图案的表面处理结构
CN104419916A (zh) * 2013-08-26 2015-03-18 深圳崇达多层线路板有限公司 镀厚钯的化学镍钯金镀层的制作方法
CN104955262A (zh) * 2014-03-27 2015-09-30 浙江德汇电子陶瓷有限公司 一种线路板及其制造方法
CN106029946A (zh) * 2014-02-21 2016-10-12 安美特德国有限公司 用于无电镀的预处理方法
CN106521464A (zh) * 2016-12-02 2017-03-22 长沙理工大学 一种还原化学镀金液以及镍钯金镀金方法
CN107135608A (zh) * 2016-02-26 2017-09-05 住友金属矿山株式会社 叠层体的蚀刻方法和使用了其的印刷配线基板的制造方法
CN109563624A (zh) * 2016-10-05 2019-04-02 小岛化学药品株式会社 无电解镀钯金工艺

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5428667B2 (ja) * 2009-09-07 2014-02-26 日立化成株式会社 半導体チップ搭載用基板の製造方法
TW201250950A (en) * 2011-05-19 2012-12-16 Sumitomo Bakelite Co A semiconductor module component and a liquid sealing resin composition
KR101296996B1 (ko) * 2011-07-25 2013-08-14 니혼도꾸슈도교 가부시키가이샤 배선기판
DE102011082537A1 (de) * 2011-09-12 2013-03-14 Robert Bosch Gmbh Leiterplatte und elektrische Bauteile zum Einsatz in aggressiver Umgebung und Verfahren zur Herstellung einer solchen Leiterplatte
US9230899B2 (en) * 2011-09-30 2016-01-05 Unimicron Technology Corporation Packaging substrate having a holder, method of fabricating the packaging substrate, package structure having a holder, and method of fabricating the package structure
KR101301795B1 (ko) * 2011-10-04 2013-08-29 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR20130056629A (ko) * 2011-11-22 2013-05-30 삼성전기주식회사 기판 및 이의 제조방법
JP2013143447A (ja) * 2012-01-10 2013-07-22 Toshiba Corp 半導体装置の製造方法およびボンディング装置
US20130270113A1 (en) * 2012-04-11 2013-10-17 Chuan-Hsing HUANG Electrochemical strip and manufacturing method thereof
US9435761B2 (en) 2012-04-11 2016-09-06 Yutek Tronic Inc. Electrochemical strip and manufacturing method thereof
KR20140035701A (ko) * 2012-09-14 2014-03-24 삼성전기주식회사 금 박막 형성 방법 및 인쇄회로기판
TWI462672B (zh) * 2013-02-08 2014-11-21 Ichia Tech Inc 前驅基板、軟性印刷電路板及其製造方法
JP6280754B2 (ja) * 2014-01-24 2018-02-14 株式会社クオルテック 配線基板、及び配線基板の製造方法
JP6466521B2 (ja) * 2017-06-28 2019-02-06 小島化学薬品株式会社 無電解めっきプロセス
US11291122B2 (en) 2017-09-22 2022-03-29 Intel Corporation Apparatus with a substrate provided with plasma treatment
US11114399B2 (en) * 2017-12-19 2021-09-07 Jx Nippon Mining & Metals Coproration Semiconductor wafer with void suppression and method for producing same
LT6899B (lt) 2020-08-27 2022-04-11 Valstybinis mokslinių tyrimų institutas Fizinių ir technologijos mokslų centras Vario paviršiaus cheminio nikeliavimo būdas, nenaudojant aktyvavimo paladžiu

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4735820A (en) * 1987-05-18 1988-04-05 International Business Machines Corporation Removal of residual catalyst from a dielectric substrate
JPH07207466A (ja) * 1993-12-29 1995-08-08 At & T Corp パラジウム用化学エッチャント
CN1306676A (zh) * 1999-04-08 2001-08-01 新光电气工业株式会社 半导体装置用引线框架
CN1767725A (zh) * 2004-10-26 2006-05-03 精工爱普生株式会社 形成导电图案的方法、线路基底、电子器件和电子设备
CN101153395A (zh) * 2006-09-25 2008-04-02 Mec株式会社 金属除去液及使用该金属除去液的金属除去方法
CN101374386A (zh) * 2007-08-24 2009-02-25 富葵精密组件(深圳)有限公司 印刷电路板的制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4151313A (en) * 1977-03-11 1979-04-24 Hitachi, Ltd. Method for production of printed circuits by electroless metal plating employing a solid solution of metal oxides of titanium, nickel, and antimony as a masking material
US4568562A (en) * 1984-11-28 1986-02-04 General Dynamics, Pomona Division Method of electroless plating employing plasma treatment
US4718972A (en) * 1986-01-24 1988-01-12 International Business Machines Corporation Method of removing seed particles from circuit board substrate surface
WO1988000988A1 (en) * 1986-08-06 1988-02-11 Macdermid, Incorporated Method for manufacture of printed circuit boards
JPH05206121A (ja) * 1992-01-09 1993-08-13 Nec Corp 配線の形成方法
JPH11233920A (ja) * 1998-02-18 1999-08-27 Nippon Avionics Co Ltd プリント配線板とその製造方法
JP2003293143A (ja) * 2002-04-04 2003-10-15 Murata Mfg Co Ltd パラジウム触媒洗浄剤とパラジウム触媒の洗浄方法、及び該洗浄剤を使用した電子部品のめっき方法、並びに電子部品
JP2008109087A (ja) * 2006-09-28 2008-05-08 Hitachi Chem Co Ltd 半導体チップ搭載用基板及び前処理液

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4735820A (en) * 1987-05-18 1988-04-05 International Business Machines Corporation Removal of residual catalyst from a dielectric substrate
JPH07207466A (ja) * 1993-12-29 1995-08-08 At & T Corp パラジウム用化学エッチャント
CN1306676A (zh) * 1999-04-08 2001-08-01 新光电气工业株式会社 半导体装置用引线框架
CN1767725A (zh) * 2004-10-26 2006-05-03 精工爱普生株式会社 形成导电图案的方法、线路基底、电子器件和电子设备
CN101153395A (zh) * 2006-09-25 2008-04-02 Mec株式会社 金属除去液及使用该金属除去液的金属除去方法
CN101374386A (zh) * 2007-08-24 2009-02-25 富葵精密组件(深圳)有限公司 印刷电路板的制作方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103249256A (zh) * 2012-02-14 2013-08-14 景硕科技股份有限公司 线路图案的表面处理结构
CN104419916A (zh) * 2013-08-26 2015-03-18 深圳崇达多层线路板有限公司 镀厚钯的化学镍钯金镀层的制作方法
CN106029946A (zh) * 2014-02-21 2016-10-12 安美特德国有限公司 用于无电镀的预处理方法
CN106029946B (zh) * 2014-02-21 2018-03-16 安美特德国有限公司 用于无电镀的预处理方法
CN104955262A (zh) * 2014-03-27 2015-09-30 浙江德汇电子陶瓷有限公司 一种线路板及其制造方法
CN107135608A (zh) * 2016-02-26 2017-09-05 住友金属矿山株式会社 叠层体的蚀刻方法和使用了其的印刷配线基板的制造方法
CN109563624A (zh) * 2016-10-05 2019-04-02 小岛化学药品株式会社 无电解镀钯金工艺
CN109563624B (zh) * 2016-10-05 2020-03-03 小岛化学药品株式会社 无电解镀钯金工艺
CN106521464A (zh) * 2016-12-02 2017-03-22 长沙理工大学 一种还原化学镀金液以及镍钯金镀金方法
CN106521464B (zh) * 2016-12-02 2019-03-15 长沙理工大学 一种还原化学镀金液以及镍钯金镀金方法

Also Published As

Publication number Publication date
JP5573429B2 (ja) 2014-08-20
TW201109469A (en) 2011-03-16
JP2011058090A (ja) 2011-03-24
KR20110016410A (ko) 2011-02-17
US20110051387A1 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
CN101994104A (zh) 非电解镍-钯-金镀敷方法、镀敷处理物、印刷布线板、内插板以及半导体装置
CN102893709A (zh) 附有镀金金属微细图案的基材的制造方法、附有镀金金属微细图案的基材、印刷配线板、内插板及半导体装置
JP3886712B2 (ja) 半導体装置の製造方法
CN102576693B (zh) 半导体芯片搭载用基板及其制造方法
JP5402939B2 (ja) 銅の表面処理方法及び銅
KR100495184B1 (ko) 테이프기판 및 그의 주석도금방법
JP5711376B2 (ja) 金属表面を処理する方法
CN109252148B (zh) 在感光性树脂的表面形成金属层的方法
CN103384448A (zh) 印刷电路板及表面处理方法
CN107868947B (zh) 一种活化液及其制备方法和无钯活化化学镀镍方法
CN106521464B (zh) 一种还原化学镀金液以及镍钯金镀金方法
US8946911B2 (en) Electrode pad, printed circuit board using the same, and method of manufacturing printed circuit board
WO2015083662A1 (ja) アルミニウム材の表面へのニッケル層の形成方法及びその形成方法を用いて得られる半導体ウエハ基板
CN106987829B (zh) 应用在柔性线路板化学镀镍钯金镀层的化学镀镍配方
JP5978587B2 (ja) 半導体パッケージ及びその製造方法
CN110290647A (zh) 一种化学沉镍金漏镀板的返修方法
JP4616886B2 (ja) アンチモン化合物を含有する基板にスズおよびスズ合金をコーティングするための方法
KR20020042524A (ko) 회로 캐리어상 땜납가능한 표면 및 기능성 표면의 생산방법
CN103556134A (zh) 非电解镀镍的预处理方法
JP2006066889A (ja) プリント配線基板、その製造方法および半導体装置
JP2020105543A (ja) 置換金めっき液および置換金めっき方法
DE19631565A1 (de) Verfahren zum Herstellen von Palladiumkontaktbumps auf Halbleiterschaltungsträgern
JPH05148658A (ja) 無電解錫めつき方法
KR100789183B1 (ko) 인쇄회로기판용 원판 및 이를 이용한 인쇄회로기판의도금층 형성방법
KR20130046723A (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110330