CN103249256A - 线路图案的表面处理结构 - Google Patents
线路图案的表面处理结构 Download PDFInfo
- Publication number
- CN103249256A CN103249256A CN2012100321959A CN201210032195A CN103249256A CN 103249256 A CN103249256 A CN 103249256A CN 2012100321959 A CN2012100321959 A CN 2012100321959A CN 201210032195 A CN201210032195 A CN 201210032195A CN 103249256 A CN103249256 A CN 103249256A
- Authority
- CN
- China
- Prior art keywords
- metal level
- line pattern
- metal layer
- surface treatments
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
一种线路图案的表面处理结构,形成在印刷电路基板的线路图案上,线路图案的表面处理结构包含由下到上堆叠的第一金属层、第二金属层、以及第三金属层,或第二金属层以及第三金属层,主要是藉由贵金属钯,来阻绝原本线路铜离子的扩散,能使用较低的薄度就能够达到良好的打线接着与锡球焊接效果,进而降低了整体的厚度,进而减少成本,并能达到较佳的均匀度,能够适用于细线路的制作,而提升了工业应用性。
Description
技术领域
本发明涉及一种线路图案的表面处理结构,主要是以贵金属钯形成薄层的表面处理结构,而减少传统技术所出现的问题。
背景技术
在印刷电路基板上形成线路图案之后,由于目前常用的焊接线为金线,而线路图案通常的材质为铜或铝,由于材质的不同,都会影响到打线的接着性。参考图1,为现有技术线路图案的表面处理结构的示意图。现有技术线路图案的表面处理结构30主要形成在印刷电路基板100表面的线路图案10上,该线路图案10通常为铜凸块,而线路图案的表面处理结构30包含镍层31及金层33,金层33主要是利用与焊线相同的材质来提升打线的接着性,而镍层31主要是阻绝线路图案中的铜离子扩散至金层33中,而避免打线的接着度受到影响。
然而,随着科技的进步,对于线宽、线厚度的要求越来越严谨,由于传统上的镍层厚度约为5μm,而金层厚度约0.5μm,因此,由于线路的厚度变高,而无法在高度的限制上达到较高的线路密度,另外,随着金价上升,金的厚度越厚,则成本越高,此外,由于镍的材料性质,厚度难以非常均匀,这可能导致运用在细线路时,产生间距不足、短路的现象。
因此,需要一种能够减少成本、提升线路堆叠密度,克服传统技术中面临的各种问题的线路图案的表面处理结构。
发明内容
本发明的主要目的在于提供一种线路图案的表面处理结构,线路图案的表面处理结构形成在印刷电路基板表面的线路图案上,该线路图案通常为铜线路,而线路图案的表面处理结构可以包含由下到上堆叠的第一金属层、第二金属层以及第三金属层,第一金属层的材质为镍或金,第二金属层的材质为钯(Pd),而第三金属层的材质为金,第一金属层、第二金属层以及第三金属层的厚度范围分别在0.01μm至0.1μm、0.03μm至0.15μm、0.03μm至0.15μm;此外,也可以省略第一金属层,使线路图案的表面处理结构仅包含以钯所制成的第二金属层及以金所制成的第三金属层。
本发明主要在应用第二金属层的材质为钯(Pd),有效地隔绝线路图案中铜原子的扩散至外层,使得打线接着效果能够提升,且达到较佳的均匀度,进而降低了整体的厚度,进而减少成本,更能够使电路图案的线路宽度减低、提高整体线路的堆叠密度,而提升了工业应用性。
附图说明
图1是现有技术线路图案的表面处理结构的示意图;
图2是本发明线路图案的表面处理结构第一实施例的示意图;
图3是本发明线路图案的表面处理结构第二实施例的示意图。
具体实施方式
以下配合图式对本发明的实施方式做更详细的说明,以使熟悉本领域的技术人员在研读本说明书后能据以实施。
参考图2,为本发明线路图案的表面处理结构第一实施例的示意图。如图2所示,本发明第一实施例的线路图案的表面处理结构20主要形成在印刷电路基板100表面的线路图案10上,该线路图案10通常为铜线路,而线路图案的表面处理结构20包含由下到上堆叠的第一金属层21、第二金属层23以及第三金属层25,第一金属层21的材质为镍或金,第二金属层23的材质为钯(Pd),而第三金属层25的材质为金,第一金属层21、第二金属层23以及第三金属层25的厚度范围分别在0.01μm至0.1μm、0.03μm至0.15μm、0.03μm至0.15μm,且第一金属层21、第二金属层23以及第三金属层25是以电镀、无电镀、蒸镀或溅镀方式来形成。
参考图3,为本发明线路图案的表面处理结构第二实施例的示意图。本发明第二实施例的线路图案的表面处理结构22与第一实施例相似,差异仅在于第二实施例的线路图案的表面处理结构22仅包含第二金属层23以及第三金属层25,
第二金属层23的材质为钯(Pd),而第三金属层25的材质为金,第二金属层23以及第三金属层25的厚度范围分别是0.03μm至0.15μm以及0.03μm至0.15μm,且第二金属层23以及第三金属层25是以电镀、无电镀、蒸镀或溅镀方式来形成。
本发明的目的主要在于应用第二金属层的材质为钯(Pd),有效地隔绝线路图案中铜原子的扩散至外层,使得打线接着效果能够提升,且达到较佳的均匀度,进而降低了整体的厚度,进而减少成本,更能够使电路图案的线路宽度减低、提高整体线路的堆叠密度,而提升了工业应用性。
以上所述者仅为用以解释本发明的较佳实施例,并非企图据以对本发明做任何形式上的限制,因此,凡有在相同的精神下所作有关本发明的任何修饰或变更,皆仍应包括在本发明意图保护的范畴。
Claims (4)
1.一种线路图案的表面处理结构,主要形成在一印刷电路基板表面的多个线路图案上,其特征在于,该线路图案的表面处理结构包含:
一第一金属层,形成在所述线路图案的表面,以金或镍制作而成,其厚度在0.01μm至0.1μm的范围;
一第二金属层,堆叠在该第一金属层之上,以钯制作而成,其厚度在0.03μm至0.15μm的范围;以及
一第三金属层,堆叠在该第二金属层之上,以金制作而成,其厚度在0.03μm至0.15μm的范围。
2.如权利要求1所述的结构,其特征在于,该第一金属层、该第二金属层以及该第三金属层是以电镀、无电镀、蒸镀或溅镀的至少其中之一形成。
3.一种线路图案的表面处理结构,主要形成在一印刷电路基板表面的多个线路图案上,其特征在于,该线路图案的表面处理结构包含:
一第二金属层,形成在所述线路图案的表面,以钯制作而成,其厚度在0.03μm至0.15μm的范围;以及
一第三金属层,堆叠在该第二金属层之上,以金制作而成,其厚度在0.03μm至0.15μm的范围。
4.如权利要求3所述的结构,其特征在于,该第二金属层以及该第三金属层是以电镀、无电镀、蒸镀或溅镀的至少其中之一形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012100321959A CN103249256A (zh) | 2012-02-14 | 2012-02-14 | 线路图案的表面处理结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012100321959A CN103249256A (zh) | 2012-02-14 | 2012-02-14 | 线路图案的表面处理结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103249256A true CN103249256A (zh) | 2013-08-14 |
Family
ID=48928388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012100321959A Pending CN103249256A (zh) | 2012-02-14 | 2012-02-14 | 线路图案的表面处理结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103249256A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109644561A (zh) * | 2016-08-31 | 2019-04-16 | 日本特殊陶业株式会社 | 布线基板和其制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0619386A1 (de) * | 1993-04-07 | 1994-10-12 | ATOTECH Deutschland GmbH | Elektrolytische Abscheidung von Palladium oder Palladiumlegierungen |
JPH08102580A (ja) * | 1994-09-30 | 1996-04-16 | Matsushita Electric Works Ltd | セラミックプリント配線板及びその製造方法 |
CN1973369A (zh) * | 2004-06-25 | 2007-05-30 | 埃普科斯股份有限公司 | 用于制造陶瓷印刷电路板的方法 |
TW200836313A (en) * | 2006-12-11 | 2008-09-01 | Flipchip Int Llc | Solder bump/under bump metallurgy structure for high temperature applications |
CN101994104A (zh) * | 2009-08-10 | 2011-03-30 | 住友电木株式会社 | 非电解镍-钯-金镀敷方法、镀敷处理物、印刷布线板、内插板以及半导体装置 |
-
2012
- 2012-02-14 CN CN2012100321959A patent/CN103249256A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0619386A1 (de) * | 1993-04-07 | 1994-10-12 | ATOTECH Deutschland GmbH | Elektrolytische Abscheidung von Palladium oder Palladiumlegierungen |
JPH08102580A (ja) * | 1994-09-30 | 1996-04-16 | Matsushita Electric Works Ltd | セラミックプリント配線板及びその製造方法 |
CN1973369A (zh) * | 2004-06-25 | 2007-05-30 | 埃普科斯股份有限公司 | 用于制造陶瓷印刷电路板的方法 |
TW200836313A (en) * | 2006-12-11 | 2008-09-01 | Flipchip Int Llc | Solder bump/under bump metallurgy structure for high temperature applications |
CN101994104A (zh) * | 2009-08-10 | 2011-03-30 | 住友电木株式会社 | 非电解镍-钯-金镀敷方法、镀敷处理物、印刷布线板、内插板以及半导体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109644561A (zh) * | 2016-08-31 | 2019-04-16 | 日本特殊陶业株式会社 | 布线基板和其制造方法 |
CN109644561B (zh) * | 2016-08-31 | 2022-04-08 | 日本特殊陶业株式会社 | 布线基板和其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104934187B (zh) | 片式电子组件及其制造方法 | |
CN105448503A (zh) | 多层种子图案电感器、其制造方法和具有其的板 | |
US10170229B2 (en) | Chip electronic component and board having the same | |
CN102316680A (zh) | 配线基板及制造配线基板的方法 | |
CN103477725A (zh) | 在非导电性基板表面建立连续导电线路的无害技术 | |
KR20140033700A (ko) | 회로기판 및 이의 제조방법 | |
CN103249256A (zh) | 线路图案的表面处理结构 | |
CN102036506B (zh) | 金手指的制作方法 | |
JP2009191185A5 (zh) | ||
JP2017069001A (ja) | 導電性パターンの形成方法及び導電性パターン | |
JP2014206978A5 (zh) | ||
CN105489504B (zh) | 一种封装基板的制作方法 | |
TWI520324B (zh) | 具有導電圖案變化區之顯示面板 | |
TWI441568B (zh) | The surface treatment structure of the circuit pattern | |
JP3194261U (ja) | フェライト基板 | |
CN106206512B (zh) | 基板结构 | |
CN105762082B (zh) | 一种封装基板的制作方法及封装基板 | |
TW201130091A (en) | Non-volatile memory with reduced mobile ion diffusion | |
US20130233602A1 (en) | Surface treatment structure of circuit pattern | |
TW201444003A (zh) | 防止金屬焊墊被刮傷的電路板結構及製造方法 | |
CN103957657B (zh) | 柔性线路板及具有所述柔性线路板的光模块 | |
TWI411093B (zh) | 立體封裝結構及其製作方法 | |
CN206164997U (zh) | 孤立线电镀防夹膜结构 | |
JP6235955B2 (ja) | 多層セラミック配線基板 | |
JP2012151255A (ja) | 多数個取り配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130814 |