TWI411093B - 立體封裝結構及其製作方法 - Google Patents

立體封裝結構及其製作方法 Download PDF

Info

Publication number
TWI411093B
TWI411093B TW99131208A TW99131208A TWI411093B TW I411093 B TWI411093 B TW I411093B TW 99131208 A TW99131208 A TW 99131208A TW 99131208 A TW99131208 A TW 99131208A TW I411093 B TWI411093 B TW I411093B
Authority
TW
Taiwan
Prior art keywords
encapsulant
metallization pattern
package structure
electronic component
package
Prior art date
Application number
TW99131208A
Other languages
English (en)
Other versions
TW201212203A (en
Inventor
Ming Che Wu
Original Assignee
Universal Scient Ind Shanghai
Universal Global Scient Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Scient Ind Shanghai, Universal Global Scient Ind Co filed Critical Universal Scient Ind Shanghai
Priority to TW99131208A priority Critical patent/TWI411093B/zh
Publication of TW201212203A publication Critical patent/TW201212203A/zh
Application granted granted Critical
Publication of TWI411093B publication Critical patent/TWI411093B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

立體封裝結構及其製作方法
本發明係有關於一種立體封裝結構及其製作方法，尤指一種可降低封裝厚度的立體封裝結構及其製作方法。
隨著半導體製程技術能力不斷向上提升，半導體晶片的功能日益強大，以致半導體晶片訊號的傳輸量逐漸增加，晶片的腳數亦隨之增加，進而使封裝技術必須隨著技術的演進而不斷提升。當資訊科技的發展日漸趨向於輕薄短小的形式，為了適用於行動裝置機體高空間密度的特性，各模組的需求除了需要維持高效能且穩定的品質，更必須節省空間以達到輕薄短小的目的。
在傳統的POP(package on package)結構中，通常利用錫球設於下層封裝的上表面，以做為上層封裝體的導電接點，然而，傳統之錫球的厚度約為0.4至0.5mm，故其導致整體封裝的厚度無法進一步縮小；再者，在經過迴銲製程時，基板的變形將導致錫球無法和其對應的接點相連接，因此，傳統的封裝結構不論在產品厚度的考量或是製程穩定性上，均有其不足的地方。
本案發明人有鑑於上述習用的技術於實際施用時的缺失，且積累個人從事相關產業開發實務上多年之經驗，精心研究，終於提出一種設計合理且有效改善上述問題之結構。
本發明之主要目的，在於提供一種立體封裝結構及其製作方法，其係利用雷射直接成型(LDS)的方法將金屬化圖案鍍層直接成型於封裝膠體上，以取代傳統之錫球等元件，故可有效降低整體封裝之厚度。
為了達到上述目的，本發明係提供一種立體封裝結構的製作方法，包含以下步驟：步驟一：提供一電路基板，其上設有導電線路及接地點；步驟二：設置至少一個電子元件於該電路基板上，該電子元件係連接於該導電線路；步驟三：進行一雷射直接成型(LDS)方法，包括以下步驟：步驟三之一：成型一包覆該電子元件之第一封裝膠體；以及步驟三之二：成型一金屬化圖案鍍層於該第一封裝膠體上；及步驟四：堆疊至少一個其他電子元件於該第一封裝膠體的表面。
本發明更提出一種立體封裝結構，包含：一電路基板，其上設有導電線路及接地點；以及至少一個層疊設置於該電路基板上之封裝單元，該封裝單元包括：至少一個設置於該電路基板上之電子元件，該些電子元件係電性連接於該導電線路；以及一包覆該電子元件之第一封裝膠體，其中該第一封裝膠體係為一雷射直接成型(LDS)部件，該第一封裝膠體更形成有一金屬化圖案鍍層，該金屬化圖案鍍層係電性連接於該導電線路及接地點；藉此，該封裝單元之該第一封裝膠體的表面可用以直接堆疊至少一個其他電子元件或封裝元件/封裝單元。
在一具體實施例中，可利用雷射將含金屬、金屬催化物或其有機物之塑性材料予以改質，使其具有金屬化的活化核心，並藉以使導電金屬材料得以直接附著成型於塑性材料上。
本發明具有以下有益的效果：本發明之立體封裝結構及其製作方法可廣泛應用於無線通訊產品、電腦相關電子產品等領域，以有效降低封裝的厚度，進以達成電子產品之微小化。
為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，然而所附圖式僅提供參考與說明用，並非用來對本發明加以限制者。
本發明提出一種立體封裝結構及其製作方法，上述製作方法主要係於一封裝單元之第一封裝膠體上直接成型線路於連接端點，使後續(或稱上層)的電子元件或封裝元件/封裝單元可以直接構裝於下層的封裝單元上，以形成立體封裝結構，而不必利用錫球等導電元件，故可進一步降低整體封裝後的厚度。
請參考第一圖與第一A圖所示，並請配合第二圖，本發明之第一具體實施例包括以下步驟：
步驟S101：首先，提供一電路基板10，其上設有導電線路及接地點(圖未示)；而該電路基板10係為本發明之立體封裝結構的承載單元。
步驟S103：設置至少一個電子元件11A於該電路基板10上，而該電子元件11A係連接於該導電線路(圖未示)。如第二圖所示，該電路基板上設有四個電子元件11A於其上表面，但不以此為限，而為了達成電路之目的，該四個電子元件11A係電性連接於電路基板10之導電線路。
步驟S105：進行一雷射直接成型(LDS)方法，而該方法具有以下子步驟：
步驟S1051：成型一包覆該電子元件11A之第一封裝膠體12。
步驟S1053：成型一金屬化圖案鍍層121於該第一封裝膠體12上以形成一封裝單元20。
以下將詳細說明雷射直接成型(LDS)方法：上述封裝單元20的第一封裝膠體12係以雷射直接成型所製作，其係先以模製(molding)方法成型該第一封裝膠體12(即步驟S1051)，並於該第一封裝膠體12上以雷射形成一活化區域，再將金屬材料沈積於該活化區域以形成金屬化圖案鍍層121(即步驟S1053)，進而成型上述之雷射直接成型(LDS)之第一封裝膠體12，換言之，該第一封裝膠體12係由一種無法直接將金屬材料沈積於其上的部件，而本發明使用雷射將該第一封裝膠體12的一預定區域(例如表面)改質形成一活化區域，再利用一金屬沈積技術，例如化學鍍(亦稱無電鍍)、電鍍，使導電金屬材料得以直接附著於該第一封裝膠體12之活化區域上，以形成可傳導電路訊號之金屬化圖案鍍層121。
具體而言，該第一封裝膠體12的材質係為一種含金屬、金屬催化物或其有機物之塑性材料，其可被雷射所改質而形成該活化區域，換言之，可利用雷射將上述材料予以改質，使該活化區域具有金屬化的活化核心，因此，該活化區域的活化核心會催化物理或化學反應；而在本具體實施例中，該第一封裝膠體12的材質係為一種含銅之有機複合材料(Cu-organic-complex)，並利用該複合材料包覆電子元件11A。
而在步驟S1053中，較佳地將電路基板10上的導電線路及接地點向上位移，以形成立體的封裝態樣。具體而言，該第一封裝膠體12中可形成穿孔122，而穿孔122的位置係對應電路基板10上之導電線路及接地點；再利用雷射將該第一封裝膠體12之表面及該第一封裝膠體12之該穿孔122改質形成活化區域，故可利用化學鍍、電鍍等金屬沈積方法，使導電金屬材料可直接沈積附著於該第一封裝膠體12之表面及該第一封裝膠體12之該穿孔122，亦即，利用鑽孔方法形成對應導電線路及接地點之穿孔122後，利用雷射活化改質，即可利用鍍孔或填孔等製程，使金屬化圖案鍍層121電連接於導電線路、接地點或EMI薄膜(film)。
再者，上述之無電鍍步驟可包括依序將銅材料、鎳材料及金材料成型於該活化區域而形成該金屬化圖案鍍層121之步驟，其中所沈積的銅層約為5um，鎳層約為3um，金層約為0.1um，但不以上述為限。
藉此，在上述步驟之後，封裝單元20已被製作完成。而其表面之部分金屬化圖案鍍層121可具有導電線路之電路功能；而其他與接地點或EMI film相連接之金屬化圖案鍍層121則具有抑制EMI的效果，換言之，第二圖中之電子元件11A可藉由金屬化圖案鍍層121而達到電磁遮蔽的效果。
更重要的是，由於封裝單元20表面之金屬化圖案鍍層121已具備電路基板10之導電線路的訊號功能，因此其他電子元件11B、11C等可直接堆疊於封裝單元20之表面，其中電子元件11B係同於電子元件11A，而電子元件11C可為一種晶圓級尺度封裝(Wafer Level Chip Scale Package，WLCSP)，但不以此為限。因此，步驟S107則係堆疊至少一個其他電子元件11B、11C於該第一封裝膠體12的表面，以達到立體構裝/封裝的目的，且由於金屬化圖案鍍層121僅為一金屬薄層(如金屬化圖案鍍層121之整體厚度約為8.1um，而第一封裝膠體12之厚度約為800 um)，相較於傳統錫球的厚度(約為0.4至0.5mm)，本發明之立體封裝結構更具有縮小其厚度之功效。
而在步驟S107之後，更包括成型一第二封裝膠體13以包覆於該至少一個堆疊於該第一封裝膠體12之表面的其他電子元件11B、11C之步驟。換言之，可利用模製(molding)方法將第二封裝膠體13包覆於電子元件11B、11C，而在本具體實施例中，第二封裝膠體13係不同於第一封裝膠體12，第二封裝膠體13係為一種非導體之塑材，且其中不需含有金屬組成，換言之，一般常見的工業塑材均可應用於本步驟中。
綜上所述，如第二圖所示之本發明之第一實施例，立體封裝結構包括電路基板10及至少一個層疊設置於該電路基板10上之封裝單元20，其中該封裝單元20包括：至少一個設置於該電路基板10上之電子元件11A，該些電子元件11A係電性連接於該導電線路；以及一包覆該電子元件11A之第一封裝膠體12，其中該第一封裝膠體12係為一雷射直接成型(LDS)部件，該第一封裝膠體12更形成有一金屬化圖案鍍層121，該金屬化圖案鍍層121係電性連接於該導電線路及接地點。而在本具體實施例中，該第一封裝膠體12成型有至少一個穿孔122，金屬化圖案鍍層121則設置於該第一封裝膠體12之表面及該第一封裝膠體12之該穿孔122。再者，第二封裝膠體13係包覆於該至少一個堆疊於該第一封裝膠體12之表面的其他電子元件11B、11C，以形成層疊於封裝單元20上之另一封裝單元20′，進而建構成本發明之立體封裝結構。
第三圖則顯示本發明之第二實施例，其中，與第一實施例之差異在於：電子元件11A、11B、11C的位置不同，換言之，在本具體實施例中，電子元件11C之晶圓級尺度封裝係設於封裝單元20，而金屬化圖案鍍層121則同樣可達成電磁遮蔽的效果，且亦可達成縮減整體厚度的功效。
第四圖則顯示本發明之第三實施例，其中，與第一實施例之差異在於：本實施例係為一種立體構裝中的雙面構裝態樣，封裝單元20係成型於電路基板10之下表面，金屬化圖案鍍層121同樣成型於該第一封裝膠體12之表面及該穿孔122；而另一封裝單元20′則成型於電路基板10之上表面。
第五圖則顯示本發明之第四實施例，其中，與第一實施例之差異在於：本實施例係將較厚之電子元件11C之晶圓級尺度封裝與兩層較薄之電子元件11A、11B置件於同一結構面，換言之，電子元件11A、11B係成型於電路基板10之左半部，且利用第一封裝膠體12之特性將兩者進行層疊；而電子元件11C之晶圓級尺度封裝則設於電路基板10之右半部，再利用第二封裝膠體13將整體結構包覆封裝。
第六圖則顯示本發明之第五實施例，其中，與第一實施例之差異在於：本實施例係將多個單一封裝元件11D進行立體化的構裝形態，例如先將一封裝元件11D設於電路基板10，並利用上述之第一封裝膠體12、金屬化圖案鍍層121形成最下層之封裝單元20；再將另一封裝元件11D設於第一封裝膠體12上，同樣利用第一封裝膠體12、金屬化圖案鍍層121形成次層之封裝單元20′；再一步將另一封裝元件11D設於次層之第一封裝膠體12上，以形成最上層之封裝單元20〞。
綜上所述，本發明具有下列諸項優點：
1、本發明之立體封裝結構具有薄型化的結構。由於本發明係提供一種以雷射直接成型的第一封裝膠體，故該金屬化圖案鍍層僅是成型於模製成型之該第一封裝膠體上的金屬線路，相較於習知技術必須利用錫球等，本發明之立體封裝結構可大幅各種封裝態樣的尺寸。
2、本發明之第一封裝膠體上的金屬化圖案鍍層可利用鑽孔、鍍孔或填孔等製程連接於接地或EMI薄膜，故可達成電磁遮蔽的效果。
以上所述僅為本發明之較佳可行實施例，非因此侷限本發明之專利範圍，故舉凡運用本發明說明書及圖示內容所為之等效技術變化，均包含於本發明之範圍內。
10．．．電路基板
11A、11B、11C．．．電子元件
11D‧‧‧單一封裝元件
12‧‧‧第一封裝膠體
121‧‧‧金屬化圖案鍍層
122‧‧‧穿孔
13‧‧‧第二封裝膠體
20、20′、20〞‧‧‧封裝單元
S101~S107‧‧‧流程步驟
第一圖至第一A圖係為本發明立體封裝結構的製作方法的流程步驟圖。
第二圖係為本發明第一實施例的示意圖。
第三圖係為本發明第二實施例的示意圖。
第四圖係為本發明第三實施例的示意圖。
第五圖係為本發明第四實施例的示意圖。
第六圖係為本發明第五實施例的示意圖。
S101～S107．．．流程步驟

Claims (9)

  1. 一種立體封裝結構，包含：一電路基板，其上設有導電線路及接地點；以及至少一個層疊設置於該電路基板上之封裝單元，該封裝單元包括：至少一個設置於該電路基板上之電子元件，該至少一電子元件係電性連接於該導電線路；以及一包覆該電子元件之第一封裝膠體，其中該第一封裝膠體係為一雷射直接成型(LDS)部件，該第一封裝膠體更形成有一金屬化圖案鍍層，該金屬化圖案鍍層係電性連接於該導電線路及接地點；以及一第二封裝膠體，其係包覆於該至少一個堆疊於該第一封裝膠體之表面的其他電子元件，並形成疊層於該封裝單元之另一封裝單元。
  2. 如申請專利範圍第1項所述之立體封裝結構，其中該第一封裝膠體成型有至少一個穿孔，而該金屬化圖案鍍層係成型於該第一封裝膠體之表面及該第一封裝膠體之該穿孔，以連接於該導電線路及接地點。
  3. 如申請專利範圍第2項所述之立體封裝結構，其中該金屬化圖案鍍層係於該第一封裝膠體之表面及該第一封裝膠體之該穿孔以雷射直接形成一活化區域，以將金屬沈積於該活化區域而形成者。
  4. 如申請專利範圍第3項所述之立體封裝結構，其中該第一封裝膠體的材質係為一種含金屬、金屬催化物或 其有機物之塑性材料，其可被雷射所改質而形成該活化區域。
  5. 一種立體封裝結構的製作方法，包含以下步驟：提供一電路基板，其上設有導電線路及接地點；設置至少一個電子元件於該電路基板上，該至少一電子元件係連接於該導電線路；進行一雷射直接成型(LDS)方法，包括以下步驟：成型一包覆該電子元件之第一封裝膠體；以及成型一金屬化圖案鍍層於該第一封裝膠體上，藉以形成一封裝單元，且該金屬化圖案鍍層係電性連接於該導電線路及接地點；以及堆疊至少一個其他電子元件於該第一封裝膠體的表面。
  6. 如申請專利範圍第5項所述之立體封裝結構的製作方法，其中成型一金屬化圖案鍍層於該第一封裝膠體之步驟，更包括於該第一封裝膠體中形成穿孔之步驟，再成型該金屬化圖案鍍層係成型於該第一封裝膠體之表面及該第一封裝膠體之該穿孔。
  7. 如申請專利範圍第6項所述之立體封裝結構的製作方法，其中成型一金屬化圖案鍍層於該第一封裝膠體之步驟，係利用雷射將第一封裝膠體之表面及該第一封裝膠體之該穿孔予以改質以形成一活化區域，再將金屬沈積於該活化區域而形成該金屬化圖案鍍層者。
  8. 如申請專利範圍第7項所述之立體封裝結構的製作方法，其中將金屬沈積於該活化區域的步驟中，係利用 無電鍍方法依序將銅材料、鎳材料及金材料成型於該活化區域而形成該金屬化圖案鍍層者。
  9. 如申請專利範圍第5項所述之立體封裝結構的製作方法，其中在堆疊至少一個其他電子元件於該第一封裝膠體的表面之步驟之後，更包括成型一第二封裝膠體以包覆於該至少一個堆疊於該第一封裝膠體之表面的其他電子元件之步驟。
TW99131208A 2010-09-15 2010-09-15 立體封裝結構及其製作方法 TWI411093B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW99131208A TWI411093B (zh) 2010-09-15 2010-09-15 立體封裝結構及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99131208A TWI411093B (zh) 2010-09-15 2010-09-15 立體封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201212203A TW201212203A (en) 2012-03-16
TWI411093B true TWI411093B (zh) 2013-10-01

Family

ID=46764529

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99131208A TWI411093B (zh) 2010-09-15 2010-09-15 立體封裝結構及其製作方法

Country Status (1)

Country Link
TW (1) TWI411093B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI509767B (zh) * 2013-12-13 2015-11-21 Universal Scient Ind Shanghai 電子封裝模組及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201004516A (en) * 2008-07-14 2010-01-16 Unimicron Technology Corp Circuit board structure
TW201017865A (en) * 2008-10-28 2010-05-01 Powertech Technology Inc Stacked package and method for forming conductor solder pillars therein

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201004516A (en) * 2008-07-14 2010-01-16 Unimicron Technology Corp Circuit board structure
TW201017865A (en) * 2008-10-28 2010-05-01 Powertech Technology Inc Stacked package and method for forming conductor solder pillars therein

Also Published As

Publication number Publication date
TW201212203A (en) 2012-03-16

Similar Documents

Publication Publication Date Title
US7648858B2 (en) Methods and apparatus for EMI shielding in multi-chip modules
US10381312B2 (en) Semiconductor package and method of manufacturing the same
US9137934B2 (en) Compartmentalized shielding of selected components
JP6097837B2 (ja) コアレス基板内に埋め込みｒｆダイを有するシステムインパッケージ
TW201041105A (en) Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
US8367473B2 (en) Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
US20140198459A1 (en) Stacked package device and manufacturing method thereof
US10825782B2 (en) Semiconductor packages and associated methods with solder mask opening(s) for in-package ground and conformal coating contact
CN105280601A (zh) 封装结构及封装基板结构
US20210035917A1 (en) Semiconductor packages and associated methods with antennas and emi isolation shields
TWI484616B (zh) 具電磁干擾屏蔽之封裝模組
TWI411093B (zh) 立體封裝結構及其製作方法
TWI510155B (zh) 半導體封裝結構及其製造方法
CN112151469A (zh) 一种散热封装结构及其制备方法、以及电子器件
CN105720021B (zh) 集成电路封装件及其制造方法
US10049970B2 (en) Methods of manufacturing printed circuit board and semiconductor package
CN213635983U (zh) 半导体器件和电子设备
CN101965097B (zh) 印刷线路板及其制造方法
CN102446907A (zh) 立体封装结构及其制作方法
TWI422000B (zh) 無核心層封裝基板及其製法
KR101034089B1 (ko) 배선 기판 및 그 제조 방법
CN105810659A (zh) 封装装置及其制作方法
US20110101510A1 (en) Board on chip package substrate and manufacturing method thereof
KR20110028330A (ko) 배선 기판 및 그 제조 방법
TWI552657B (zh) 中介基板及其製法