CN101965097B - 印刷线路板及其制造方法 - Google Patents

印刷线路板及其制造方法 Download PDF

Info

Publication number
CN101965097B
CN101965097B CN2010102385782A CN201010238578A CN101965097B CN 101965097 B CN101965097 B CN 101965097B CN 2010102385782 A CN2010102385782 A CN 2010102385782A CN 201010238578 A CN201010238578 A CN 201010238578A CN 101965097 B CN101965097 B CN 101965097B
Authority
CN
China
Prior art keywords
interlayer resin
printed substrate
conductive layer
insulating layers
resin insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010102385782A
Other languages
English (en)
Other versions
CN101965097A (zh
Inventor
金子昌弘
小松大基
小濑觉
东广和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/770,820 external-priority patent/US8378230B2/en
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN101965097A publication Critical patent/CN101965097A/zh
Application granted granted Critical
Publication of CN101965097B publication Critical patent/CN101965097B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及印刷线路板及其制造方法。该印刷线路板包括：层间树脂绝缘层，其具有第一表面、位于所述第一表面的相对侧的第二表面以及通路导体用的贯通孔；导电电路，其形成在层间树脂绝缘层的所述第一表面上；通路导体，其形成于所述贯通孔中，并且连接至位于所述层间树脂绝缘层的所述第一表面上的所述导电电路；以及表面处理涂布物，其形成在经由所述贯通孔从所述层间树脂绝缘层的所述第二表面而暴露的所述通路导体的表面上。该通路导体包括形成在贯通孔的侧壁上的第一导电层以及填充该贯通孔的镀金属。该通路导体的表面相对于层间树脂绝缘层的第二表面而凹进。

Description

印刷线路板及其制造方法
技术领域
本发明涉及一种可优选用于SSD等以安装多个闪速存储器的超薄印刷线路板以及这种印刷线路板的制造方法。
背景技术
为了提供薄型线路板，例如，日本特开2006-19433号公报公开了一种制造方法。在该制造方法中，在硅基板上形成绝缘层，并在该绝缘层中形成通路导体(via conductor)。之后，在通路导体上形成布线层，并且在该布线层上安装半导体元件，并利用树脂封装该半导体元件。然后，去除硅基板并获得线路板。这里通过引用包含该公报的全部内容。
发明内容
根据本发明的一个方面，一种印刷线路板包括：层间树脂绝缘层，其具有第一表面、位于所述第一表面的相对侧的第二表面以及通路导体用的贯通孔；导电电路，其形成在所述层间树脂绝缘层的所述第一表面上；通路导体，其形成于所述贯通孔中，并且连接至位于所述层间树脂绝缘层的所述第一表面上的所述导电电路；以及表面处理涂布物，其形成在经由所述贯通孔从所述层间树脂绝缘层的所述第二表面而暴露的所述通路导体的表面上，其中，所述通路导体包括形成在所述贯通孔的侧壁上的第一导电层以及填充所述贯通孔的镀金属，并且所述通路导体的所述表面相对于所述层间树脂绝缘层的所述第二表面而凹进。
根据本发明的另一方面，一种印刷线路板的制造方法，包括以下步骤：在支撑基板上形成可去除层；在所述可去除层上形成层间树脂绝缘层；在所述层间树脂绝缘层中形成贯通孔；在所述层间树脂绝缘层上形成第一导电层；在所述层间树脂绝缘层上形成导电电路；在所述贯通孔中形成通路导体；通过使用所述可去除层从所述层间树脂绝缘层去除所述支撑基板；去除在所述可去除层和所述支撑基板被去除的情况下经由所述贯通孔而暴露的所述第一导电层的一部分；以及在经由所述层间树脂绝缘层中的所述贯通孔而暴露的所述通路导体的一部分上形成表面处理涂布物。
附图说明
通过参考以下结合附图所进行的详细说明，随着理解的深入能够容易地获得对本发明更完整的评价以及本发明许多随之而来的优点，其中：
图1(A)～(D)是用于制造根据本发明第一实施例的印刷线路板的步骤的图；
图2(A)～(D)是用于制造根据第一实施例的印刷线路板的步骤的图；
图3(A)～(D)是用于制造根据第一实施例的印刷线路板的步骤的图；
图4(A)～(C)是用于制造根据第一实施例的印刷线路板的步骤的图；
图5(A)～(C)是用于制造根据第一实施例的印刷线路板的步骤的图；
图6是示出第一实施例的印刷线路板的断面图；
图7(A)～(D)是用于制造根据第一实施例的印刷线路板的步骤的图，其示出放大的通路导体和凸块(bump)；
图8(A)～(B)是示出根据第一实施例的印刷线路板的通路导体的图；
图9(A)～(C)是用于制造根据本发明第二实施例的印刷线路板的步骤的图；
图10是示出第二实施例的印刷线路板的断面图；以及
图11(A)～(D)是用于制造根据第二实施例的印刷线路板的步骤的图，其示出放大的通路导体和凸块。
具体实施方式
现在将参考附图说明这些实施例，其中，在各附图中，相同的附图标记表示相应或相同的元件。
第一实施例
参考图1(A)～图7(D)来说明根据本发明第一实施例的印刷线路板以及这种线路板的制造方法。
图6是示出印刷线路板10的一部分的断面图。在印刷线路板10中，安装有通过层压多片存储器100A、100B和100C所制成的存储器层压体(memory laminate)100。存储器层压体100利用粘合层110固定至印刷线路板10。例如，存储器层压体100的各存储器通过引线106彼此连接。这些存储器还可以经由通过喷墨所形成的布线彼此连接。
印刷线路板10具有第一层间树脂绝缘层40和第二层间树脂绝缘层60的双层结构。在第一层间树脂绝缘层40中所形成的开口42中，形成通路导体50。在第一层间树脂绝缘层上，布置有导电电路52和通路连接层(via land)51。在第二层间树脂绝缘层60中形成开口62，并且在开口62中形成表面处理涂布物70。印刷线路板10和存储器层压体100通过横跨印刷线路板10的表面处理涂布物70和存储器层压体100的焊盘102之间的引线106相连接。在通路导体50的下表面侧(第一表面侧)，形成外部连接用的表面处理涂布物80以具有能够进行引线接合(wire bonding)的结构。利用成型树脂120来封装存储器层压体100。
图7(D)示出图6的通路导体50周围的区域的放大图。通路导体50上的表面处理涂布物70形成有填充在第二层间树脂绝缘层60的开口62中的镀镍(Ni)层64、镀镍层64上的钯(Pd)膜66以及钯膜66上的金(Au)膜68。涂布金膜68的目的是为了防止导电电路的腐蚀并使得容易接合连接由金线制成的引线106。
在第一层间树脂绝缘层40中的开口42的侧壁上，按顺序依次形成氮化钛(TiN)溅射膜44a(第一导电层)、钛(Ti)溅射膜44b(第一导电层)和铜(Cu)溅射膜44c(第二导电层)。即，通路导体50形成有氮化钛溅射膜44a、钛溅射膜44b、铜溅射膜44c以及形成在铜溅射膜44c的内侧的电解镀铜膜48。从通路导体50的下表面侧(第一表面侧)去除氮化钛溅射膜44a和钛溅射膜44b，并且在铜溅射膜44c的表面上形成表面处理涂布物80。表面处理涂布物80形成有在通路导体50的第一表面上形成的镀镍层82、镀镍层82上的钯膜84以及钯膜84上的金膜86。
各层的厚度如图8(A)所示。第一层间树脂绝缘层和第二层间树脂绝缘层被形成为约3μm厚。形成表面处理涂布物70的镀镍层被形成为约10μm厚。镀镍层上的钯膜被形成为约0.05μm，并且钯膜上的金膜被形成为约0.3μm。同时，通路导体开口的侧壁上形成的铜溅射膜被形成为约100nm，钛溅射膜被形成为约35nm，并且氮化钛溅射膜被形成为约15nm。形成表面处理涂布物80的镀镍层被形成为约6μm，钯层被形成为约0.05μm，并且金层被形成为约0.3μm。
如上所述，从通路导体50的下表面侧去除钛溅射膜44b和氮化钛溅射膜44a，并且铜溅射膜44c的表面相对于第一层间树脂绝缘层40的第二表面凹进了距离(d)(钛溅射膜：35nm+氮化钛溅射膜：15nm＝50nm)(参见图8(B))。
在根据第一实施例的印刷线路板中，由于通路导体50的下表面相对于第一层间树脂绝缘层40的下表面凹进了50nm，因此利用在通路导体50上形成的表面处理涂布物80来实现锚固效果，并且提高了通路导体50和表面处理涂布物80之间的粘合性。此外，在图8(B)中由圆圈“C”所示的区域中，在开口42和铜溅射膜44c之间，去除钛溅射膜44b和氮化钛溅射膜44a直到深入其内部为止，并且表面处理涂布物80的镀镍层82进入通过这种去除所形成的空间。因此，可以提高通路导体50和表面处理涂布物80之间的粘合性。
这里，当用于形成表面处理涂布物80的(位于通路导体50的第一表面侧的)基体是溅射膜时，这种膜由于其细结晶(finecrystallization)而展现出阻挡作用(barrier function)，并且抑制形成通路导体的铜离子扩散到表面处理涂布物80中。因此，确保了表面处理涂布物80的粘合强度。然而，即使通过电解电镀所形成的表面处理涂布物80由与溅射膜(铜溅射膜44c)相同的金属制成，它们的结晶结构也不相同。另外，由于与镀金属膜相比较，溅射膜(铜溅射膜44c)具有平坦表面，因此，例如在引线接合时或当在模块中生成热时，可以从通路导体50去除表面处理涂布物80。因此，在本实施例中，通路导体50的第一表面侧相对于第一层间树脂绝缘层40的第二表面而凹进。因此，即使用于形成表面处理涂布物80的(位于通路导体50的第一表面侧的)基体是溅射膜，也可以确保通路导体50和表面处理涂布物80之间的粘合性。
以下说明用于制造根据第一实施例的印刷线路板的方法。
首先，在图1(A)所示的支撑基板30上，层压3μm厚的热塑性树脂(HT250，由Nissan Chemical Industries，Ltd.制造)32(图1(B))。然后，形成4μm厚的缓冲层(商品名：WPR，由JSR Corp.制造)34(图1(C))。在缓冲层34上，通过溅射形成由氮化钛制成的阻止金属层36(图1(D))。
在氮化钛阻止金属层36上，层压4μm厚的层间树脂绝缘层(商品名：WPR，由JSR Corp.制造)40(图2(A))。使用光刻技术，在预定部位形成直径约为200μm的通路开口42(图2(B))。在层间树脂绝缘层40的包括通路开口42的内部的表面上，通过溅射形成三层遮挡层44(图2(C))。通过参考图7(A)中的开口42的放大图，进一步详细说明这种遮挡层的结构。遮挡层44由氮化钛溅射膜44a、钛溅射膜44b和铜溅射膜44c构成。由于通过溅射形成氮化钛溅射膜44a、钛溅射膜44b和铜溅射膜44c，因此这些膜均平而薄，并且彼此高度粘合。
通过在涂布有遮挡层44的层间树脂绝缘层40上施加市场上可获得的抗蚀剂，然后通过进行曝光/显影，形成具有预定图案的抗镀层(plating resist)46(图2(D))。然后，通过进行电解电镀，在没有形成抗镀层的区域上形成电解镀铜膜48(图3(A))。这里，由于同样使用铜在铜溅射膜44c上形成电解镀铜膜48，因此遮挡层44和电解镀铜膜48之间的粘合性高。通过去除抗镀层(图3(B))，并且通过使用快速蚀刻去除位于抗镀层下方的遮挡层44，在开口42中形成通路导体50，并且在层间树脂绝缘层40上形成导电电路52和通路连接层51(图3(C))。当形成两个以上的布线层时，通路导体50优选为填充的通路。
在具有导电电路52的第一层间树脂绝缘层40上，层压4μm厚的层间树脂绝缘层(商品名：WPR，由JSR Corp.制造)60(图3(D))。使用光刻技术，在预定的通路导体上形成直径为200μm的开口62(图4(A))。然后，在经由开口62而暴露的通路导体50上，通过无电电镀(electroless plating)，按顺序依次形成镀镍层64、镀钯层66和镀金层68(图4(B))。
在层间树脂绝缘层60上，利用粘合层110来安装通过层压存储器(100A、100B和100C)所构成的存储器层压体100，并且使用引线106来连接存储器层压体100的焊盘102和表面处理涂布物70(通路导体50)(图4(C))。
由成型树脂120封装层间树脂绝缘层60和存储器层压体100(图5(A))。之后，进行加热，并且通过使用热塑性树脂32滑动支撑基板30来去除该支撑基板30。然后，通过抛光(ashing)去除缓冲层34(图5(B))。图7(B)示出缓冲层34被去除之后通路导体50的放大图。使用包含氢氧化钾(KOH)的蚀刻剂进行蚀刻，以去除经由层间树脂绝缘层40中的开口42而暴露的氮化钛阻止金属层36、钛溅射膜44b和氮化钛溅射膜44a(图5(C))。这里，利用氢氧化钾容易分解钛，但铜难以分解。图7(C)示出在去除了经由开口42而暴露的氮化钛阻止金属层36、钛溅射膜44b和氮化钛溅射膜44a之后通路导体50的放大图。如以上通过参考图8(B)所述，铜溅射膜44c的表面相对于第一层间树脂绝缘层40的第二表面凹进了距离(d)(钛溅射膜：35nm+氮化钛溅射膜：15nm＝50nm)。此外，在开口42的侧壁和铜溅射膜44c之间，去除钛溅射膜44b和氮化钛溅射膜44a直到深入其内部为止。
然后，在位于通路导体50的底部的铜溅射膜44c上通过无电电镀形成镀镍层82之后，通过无电电镀按顺序依次形成钯层84和金层86，并且形成表面处理涂布物80(图6)。图7(D)示出图6中的表面处理涂布物80的放大图。
利用引线或焊料凸块将如上制造出的半导体设备安装在母板上。这里，可以层压多个这种半导体设备，然后将这些半导体设备安装在母板上。这样，例如，当将16层存储器安装在母板上时，仅使用通过将4层存储器安装在如上的印刷线路板上所获得的好半导体设备是可行的，并且将提高生产率。
第二实施例
将说明根据本发明第二实施例的印刷线路板以及这种印刷线路板的制造方法。
在本实施例中，省略了第一实施例中的阻止金属层36。在这种情况下，层间树脂绝缘层40直接形成在可去除层(热塑性树脂)32上。然后，在支撑基板30被剥离并且热塑性树脂32被去除之后，去除经由层间树脂绝缘层40中的开口42而暴露的钛溅射膜44b和氮化钛溅射膜44a。
第三实施例
参考图9(A)～图11(D)来说明根据本发明第三实施例的印刷线路板以及这种印刷线路板的制造方法。
图10是示出印刷线路板10的一部分的断面图。第三实施例的印刷线路板10被构造成与以上通过参考图6所述的第一实施例中的印刷线路板相同。然而，在第一实施例中，将铜溅射膜44c、钛溅射膜44b和氮化钛溅射膜44a这三个层形成在层间树脂绝缘层40中的开口42的侧壁上。与之相对比，在第三实施例中，如作为图10中的通路导体50的放大图的图11(D)所示，采用如下的双层结构：在该双层结构中，将由氮化钛溅射膜44a(第一导电层)和铜溅射膜44c(第二导电层)构成的两个层形成在开口42的侧壁上。
在第三实施例的印刷线路板中，通路导体50的下表面相对于第一层间树脂绝缘层40的第二表面凹进了作为所去除的氮化钛溅射膜44a的厚度的50nm(d2)。因此，利用形成在通路导体50上的表面处理涂布物80来实现锚固效果，并且提高了通路导体50和表面处理涂布物80之间的粘合性。另外，在开口42的侧壁和铜溅射膜44c之间，去除氮化钛溅射膜44a直到深入其内部为止，并且表面处理涂布物80的镀镍层82进入通过这种去除所形成的空间。因此，增强了通路导体50和表面处理涂布物80之间的粘合性。
以下说明用于制造第三实施例的印刷线路板的方法。
如以上通过参考图1(A)至2(A)所述，在硅基板30上形成热塑性树脂、缓冲层34和氮化钛阻止金属层36，并且在氮化钛阻止金属层36上层压层间树脂绝缘层40(图9(A))。在预定部位形成直径为200μm的通路开口42(图9(B))。在层间树脂绝缘层40的包括通路开口42的内部的表面上，通过溅射形成双层遮挡层44(图9(C))。通过参考图11(A)所示的开口42的放大图，进一步详细说明这种遮挡层的结构。遮挡层44由氮化钛溅射膜44a和铜溅射膜44c构成。
下面，形成与以上通过参考图2(D)～5(B)所述的第一实施例中的印刷线路板相同的印刷线路板，并且由成型树脂120封装层间树脂绝缘层60和存储器层压体100。之后，进行加热，并且使用热塑性树脂32去除硅基板30，然后通过抛光去除缓冲层34。图11(B)示出缓冲层34被去除之后通路导体50的放大图。使用氢氧化钾进行蚀刻，以去除经由层间树脂绝缘层40中的开口42而暴露的氮化钛阻止金属层36和氮化钛溅射膜44a(图11(C))。铜溅射膜44c的表面相对于第一层间树脂绝缘层的下表面凹进了距离(d2)(氮化钛溅射膜的厚度：50nm)。另外，在开口42的侧壁和铜溅射膜44c之间，去除氮化钛溅射膜44a直到深入其内部为止。
然后，在位于通路导体50的底部的铜溅射膜44c上，通过溅射形成镀镍层82。之后，通过利用无电电镀涂布钯层84和金层86，来形成由镀镍层82、钯层84和金层86构成的表面处理涂布物80(图10)。图11(D)示出图10中的表面处理涂布物80的放大图。
第四实施例
在本实施例中，使用无电电镀铜膜作为第一导电层。即，通路导体50包括形成在层间树脂绝缘层40中的开口42的侧壁上的无电电镀铜膜以及开口42中所填充的电解电镀金属膜。在这种情况下，通路导体的下表面侧(第一表面侧)相对于第一层间树脂绝缘层40的第二表面凹进了无电电镀铜膜的厚度。例如，在去除通路导体的下表面侧(第一表面侧)的无电电镀铜膜时考虑使用喷射蚀刻剂的方法。然而，没有特别限制为这种去除方法。在本实施例中，可以实现与第一实施例的功能和效果相同的功能和效果。
一种印刷线路板，其可以包括：层间树脂绝缘层，其具有第一表面和与所述第一表面相对的第二表面，并且具有通路导体用的贯通孔；导电电路，其形成在所述层间树脂绝缘层的所述第一表面上；通路导体，其连接至所述导电电路，并且形成于所述贯通孔中；以及表面处理涂布物，其形成在经由所述贯通孔而暴露的通路导体的第一表面上。在这种印刷线路板中，通路导体包括形成在贯通孔的侧壁上的第一导电层以及填充贯通孔的镀金属层，并且通路导体的第一表面相对于层间树脂绝缘层的第二表面而凹进。
在该印刷线路板中，由于通路导体的第一表面相对于层间树脂绝缘层的第二表面而凹进，因此利用形成在通路导体的第二表面上的表面处理涂布物来实现锚固效果，并且提高了通路导体和表面处理涂布物之间的粘合性。
显然，根据以上教导，可以得出本发明的许多变形和变化。因此，应该理解，除了如这里具体说明的以外，可以在所附权利要求书的范围内实施本发明。
相关申请的交叉引用
本申请要求2009年7月23日提交的美国申请61/228,013的优先权。在此通过引用包含该美国申请的全部内容。

Claims (16)

1.一种印刷线路板，包括：
层间树脂绝缘层，其具有第一表面、位于所述第一表面的相对侧的第二表面以及通路导体用的贯通孔；
导电电路，其形成在所述层间树脂绝缘层的所述第一表面上；
通路导体，其形成于所述贯通孔中，并且连接至位于所述层间树脂绝缘层的所述第一表面上的所述导电电路；以及
表面处理涂布物，其形成在经由所述贯通孔从所述层间树脂绝缘层的所述第二表面而暴露的所述通路导体的表面上，
其中，所述通路导体包括形成在所述贯通孔的侧壁上的第一导电层以及填充所述贯通孔的镀金属，并且所述通路导体的所述表面相对于所述层间树脂绝缘层的所述第二表面而凹进。
2.根据权利要求1所述的印刷线路板，其特征在于，所述通路导体具有位于所述第一导电层和所述镀金属之间的第二导电层。
3.根据权利要求2所述的印刷线路板，其特征在于，与所述镀金属和所述表面处理涂布物相接触地形成所述第二导电层。
4.根据权利要求2所述的印刷线路板，其特征在于，所述第二导电层和所述镀金属由相同的金属制成。
5.根据权利要求2所述的印刷线路板，其特征在于，所述第二导电层和所述镀金属由铜制成。
6.根据权利要求1所述的印刷线路板，其特征在于，所述贯通孔的侧壁侧上的所述第一导电层相对于所述通路导体的所述表面而凹进。
7.根据权利要求2所述的印刷线路板，其特征在于，所述第一导电层的厚度比所述第二导电层的厚度小。
8.根据权利要求2所述的印刷线路板，其特征在于，通过溅射形成所述第一导电层和所述第二导电层。
9.根据权利要求1所述的印刷线路板，其特征在于，所述表面处理涂布物用于涂布所述贯通孔在所述层间树脂绝缘层的所述第二表面上的外周部分。
10.根据权利要求1所述的印刷线路板，其特征在于，所述第一导电层包括形成在所述层间树脂绝缘层上的氮化钛膜和位于所述氮化钛膜上的钛膜。
11.一种印刷线路板的制造方法，包括以下步骤：
在支撑基板上形成可去除层；
在所述可去除层上形成层间树脂绝缘层；
在所述层间树脂绝缘层中形成贯通孔；
在所述层间树脂绝缘层的包括所述贯通孔的侧壁的表面上以及所述贯通孔的底部形成第一导电层；
在所述层间树脂绝缘层上形成导电电路；
在所述贯通孔中形成通路导体；
通过使用所述可去除层从所述层间树脂绝缘层去除所述支撑基板；
去除在所述可去除层和所述支撑基板被去除的情况下经由所述贯通孔而暴露的所述第一导电层的一部分；以及
在所述通路导体的、去除所述第一导电层的一部分而暴露的表面的一部分上形成表面处理涂布物。
12.根据权利要求11所述的印刷线路板的制造方法，其特征在于，还包括在所述第一导电层上形成第二导电层。
13.根据权利要求11所述的印刷线路板的制造方法，其特征在于，所述可去除层的形成包括形成包含有热塑性树脂的树脂层。
14.根据权利要求11所述的印刷线路板的制造方法，其特征在于，所述第一导电层的形成包括在所述层间树脂绝缘层上溅射氮化钛膜和位于所述氮化钛膜上的钛膜。
15.根据权利要求11所述的印刷线路板的制造方法，其特征在于，同时执行所述导电电路的形成和所述通路导体的形成。
16.根据权利要求15所述的印刷线路板的制造方法，其特征在于，所述导电电路的形成和所述通路导体的形成包括半添加法。
CN2010102385782A 2009-07-23 2010-07-23 印刷线路板及其制造方法 Expired - Fee Related CN101965097B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US22801309P 2009-07-23 2009-07-23
US61/228,013 2009-07-23
US12/770,820 2010-04-30
US12/770,820 US8378230B2 (en) 2009-07-23 2010-04-30 Printed wiring board and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN101965097A CN101965097A (zh) 2011-02-02
CN101965097B true CN101965097B (zh) 2012-07-25

Family

ID=43517747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102385782A Expired - Fee Related CN101965097B (zh) 2009-07-23 2010-07-23 印刷线路板及其制造方法

Country Status (1)

Country Link
CN (1) CN101965097B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8410376B2 (en) 2009-08-28 2013-04-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP2013033843A (ja) * 2011-08-02 2013-02-14 Sony Corp 回路基板、回路基板の製造方法、表示装置および電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012627A (ja) * 1998-06-25 2000-01-14 Mitsui Mining & Smelting Co Ltd 両面配線フィルムキャリアの製造方法
US20050081376A1 (en) * 2003-10-21 2005-04-21 Sir Jiun H. Robust interlocking via
WO2007032213A1 (ja) * 2005-09-14 2007-03-22 Nec Corporation プリント配線基板および半導体パッケージ
JP2007307599A (ja) * 2006-05-20 2007-11-29 Sumitomo Electric Ind Ltd スルーホール成形体およびレーザー加工方法

Also Published As

Publication number Publication date
CN101965097A (zh) 2011-02-02

Similar Documents

Publication Publication Date Title
US7115818B2 (en) Flexible multilayer wiring board and manufacture method thereof
TWI246753B (en) Package substrate for electrolytic leadless plating and manufacturing method thereof
CN102005434B (zh) 印刷线路板及其制造方法
KR100659510B1 (ko) 캐비티가 형성된 기판 제조 방법
CN104185366A (zh) 布线板及布线板的制造方法
CN101315917A (zh) 配线基板及其制造方法
KR20010020468A (ko) 순차적으로 적층된 집적회로 패키지
CN103489792A (zh) 先封后蚀三维系统级芯片倒装封装结构及工艺方法
US10134666B2 (en) Package substrate, method for fabricating the same, and package device including the package substrate
US20080009128A1 (en) Buried pattern substrate and manufacturing method thereof
US20090008766A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
US7982138B2 (en) Method of nickel-gold plating and printed circuit board
US20070290344A1 (en) Printed circuit board for package of electronic components and manufacturing method thereof
KR100633852B1 (ko) 캐비티가 형성된 기판 제조 방법
CN102548254A (zh) 芯片载体的无核制作方法
CN101965097B (zh) 印刷线路板及其制造方法
KR102055139B1 (ko) 메탈 코어 인쇄회로기판 및 그 제조 방법
US8378230B2 (en) Printed wiring board and method for manufacturing the same
US9508634B2 (en) Package structure
KR101124784B1 (ko) 배선 기판 및 그 제조 방법
KR101034089B1 (ko) 배선 기판 및 그 제조 방법
US20090001547A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
US11606862B2 (en) Circuit board, method for manufacturing the same
CN103413767B (zh) 先封后蚀芯片正装三维系统级封装结构及工艺方法
TWI411093B (zh) 立體封裝結構及其製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120725

Termination date: 20130723