CN103413767B - 先封后蚀芯片正装三维系统级封装结构及工艺方法 - Google Patents

先封后蚀芯片正装三维系统级封装结构及工艺方法 Download PDF

Info

Publication number
CN103413767B
CN103413767B CN201310340364.XA CN201310340364A CN103413767B CN 103413767 B CN103413767 B CN 103413767B CN 201310340364 A CN201310340364 A CN 201310340364A CN 103413767 B CN103413767 B CN 103413767B
Authority
CN
China
Prior art keywords
photoresistance film
metal substrate
chip
metal
back side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310340364.XA
Other languages
English (en)
Other versions
CN103413767A (zh
Inventor
梁志忠
梁新夫
林煜斌
张凯
章春燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201310340364.XA priority Critical patent/CN103413767B/zh
Publication of CN103413767A publication Critical patent/CN103413767A/zh
Application granted granted Critical
Publication of CN103413767B publication Critical patent/CN103413767B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及一种先封后蚀芯片正装三维系统级封装结构及工艺方法，所述封装结构基岛（1）和引脚（2），所述引脚（2）正面设置有导电柱子（3），所述基岛（1）正面正装有第一芯片（4），所述导电柱子（3）、第一芯片（4）和第一金属线（5）外围的区域均包封有第一塑封料或环氧树脂（9），所述导电柱子（3）露出第一塑封料或环氧树脂（9）的表面设置有抗氧化层（11），所述基岛（1）背面正装有第二芯片（7），所述基岛（1）和引脚（2）背面区域以及第二芯片（7）和第二金属线（8）外围的区域均包封有第二塑封料或环氧树脂（10）。本发明的有益效果是：它能够解决传统金属引线框或有机基板无法埋入物件而限制整个封装功能集成度以及传统有机基板需要更细线宽与更窄的线与线间距的问题。

Description

先封后蚀芯片正装三维系统级封装结构及工艺方法
技术领域
本发明涉及一种先封后蚀芯片正装三维系统级封装结构及工艺方法，属于半导体封装技术领域。
背景技术
传统四面无引脚金属引线框封装结构如图101所示，其主要制作工艺是在取金属片进行化学蚀刻、金属电镀从而制成有承载芯片的基岛、内外引脚的金属引线框，再在此基础上进行单侧的装片、打线、包封等封装工艺。
而传统的有机多层线路基板封装结构如图102所示，其主要工艺是在玻璃纤维板核心材料的基础上通过积成材料积成的方式叠加形成多层线路板，线路层之间通过激光钻孔的方式开孔，再镀孔完成电性连接。然后再在多层线路板的基础上进行单侧的装片、打线、包封等封装工艺。
上述金属引线框封装结构与多层线路基板封装结构都存在以下不足：
1、此类金属引线框及多层线路基板都只能进行单侧的芯片封装，金属引线框或多层线路基板的利用率较低，从而限制整个封装的功能集成度。
2、此类金属引线框及多层线路基板本身不埋入任何物件，所以金属引线框及多层线路板不具备功能集成效果，从而也相应地限制了整个封装体的功能集成度。
3、有机多层基板的材料成本以及工艺制作成本较高。
4、传统金属引线框的线宽线距相当地大，至少都要200μm以上,所以无法做到高密度的需求。
5、传统的有机多层线路的线宽线距依据目前的蚀刻制作能力，只能达到25μm线宽以及25μm线距，稍微宽了点。。
发明内容
本发明的目的在于克服上述不足，提供一种先封后蚀芯片正装三维系统级封装结构及工艺方法，它能够解决传统金属引线框或多层线路基板本身无法埋入芯片以及被动组件而限制整个封装功能集成度以及传统有机基板需要更细线宽与更窄的线与线间距的问题。
本发明的目的是这样实现的：一种先封后蚀芯片正装三维系统级封装结构的工艺方法，所述方法包括以下步骤：
步骤一、取金属基板
步骤二、金属基板表面预镀铜材
在金属基板表面预镀一层铜材；
步骤三、贴光阻膜作业
在步骤二完成预镀铜材的金属基板正面及背面分别贴上可进行曝光显影的光阻膜；
步骤四、金属基板正面去除部分光阻膜
利用曝光显影设备将步骤三完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行金属线路层电镀的区域；
步骤五、电镀金属线路层
在步骤四中金属基板正面去除部分光阻膜的区域内电镀上金属线路层，金属线路层电镀完成后即在金属基板正面形成相应的基岛和引脚；
步骤六、贴光阻膜作业
在步骤五完成电镀金属线路层的金属基板正面贴上可进行曝光显影的光阻膜；
步骤七、金属基板正面去除部分光阻膜
利用曝光显影设备将步骤六完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行导电柱子电镀的区域；
步骤八、电镀导电柱子
在步骤七中金属基板正面去除部分光阻膜的区域内电镀上导电柱子；
步骤九、去除光阻膜
去除金属基板表面的光阻膜；
步骤十、装片
在步骤五形成的基岛正面涂覆导电或不导电粘结物质进行第一芯片的植入；
步骤十一、金属线键合
在第一芯片正面与步骤五形成的引脚之间进行键合金属线作业；
步骤十二、环氧树脂塑封
在完成装片打线后的金属基板正面进行环氧树脂塑封保护；
步骤十三、环氧树脂表面研磨
在步骤十二完成环氧树脂塑封后进行表面研磨；
步骤十四、贴光阻膜作业
在步骤十三完成环氧树脂表面研磨后的金属基板正面和背面贴上可进行曝光显影的光阻膜；
步骤十五、金属基板背面去除部分光阻膜
参利用曝光显影设备将步骤十四完成贴光阻膜作业的金属基板背面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板背面后续需要进行蚀刻的区域；
步骤十六、蚀刻
在步骤十五中金属基板背面去除部分光阻膜的区域进行化学蚀刻；
步骤十七、去除光阻膜
去除金属基板表面的光阻膜，去除光阻膜的方法采用化学药水软化并采用高压水冲洗即可；
步骤十八、电镀抗氧化金属层或披覆抗氧化剂（OSP）
在步骤十七中去除光阻膜后金属基板表面裸露在外的金属表面进行抗氧化金属层电镀或是抗氧化剂披覆（OSP）；
步骤十九、装片
在基岛背面涂覆导电或不导电粘结物质进行第二芯片的植入；
步骤二十、金属线键合
在第二芯片正面与引脚背面之间进行键合金属线作业；
步骤二十一、环氧树脂塑封
在完成装片打线后的金属基板背面进行环氧树脂塑封保护；
步骤二十二、切割成品
将步骤二十一完成环氧树脂塑封的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的金属线路基板的金属线路基板的塑封体模块一颗颗切割独立开来，制得先封后蚀芯片正装三维系统级封装结构成品。
一种先封后蚀芯片正装三维系统级封装结构的工艺方法，所述方法包括以下步骤：
步骤一、取金属基板
步骤二、金属基板表面预镀铜材
在金属基板表面预镀一层铜材，
步骤三、贴光阻膜作业
在步骤二完成预镀铜材的金属基板正面及背面分别贴上可进行曝光显影的光阻膜；
步骤四、金属基板正面去除部分光阻膜
利用曝光显影设备将步骤三完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行金属线路层电镀的区域；
步骤五、电镀金属线路层
在步骤四中金属基板正面去除部分光阻膜的区域内电镀上金属线路层，金属线路层电镀完成后即在金属基板正面形成相应的基岛和引脚；
步骤六、贴光阻膜作业
在步骤五完成电镀金属线路层的金属基板正面贴上可进行曝光显影的光阻膜；
步骤七、金属基板正面去除部分光阻膜
利用曝光显影设备将步骤六完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行导电柱子电镀的区域；
步骤八、电镀导电柱子
在步骤七中金属基板正面去除部分光阻膜的区域内电镀上导电柱子；
步骤九、去除光阻膜
去除金属基板表面的光阻膜；
步骤十、装片
在步骤五形成的基岛正面涂覆导电或不导电粘结物质进行第一芯片的植入；
步骤十一、金属线键合
在第一芯片正面与步骤五形成的引脚之间进行键合金属线作业；
步骤十二、环氧树脂塑封
在完成装片打线后的金属基板正面进行环氧树脂塑封保护；
步骤十三、环氧树脂表面研磨
在步骤十二完成环氧树脂塑封后进行表面研磨；
步骤十四、贴光阻膜作业
在步骤十三完成环氧树脂表面研磨后的金属基板正面和背面贴上可进行曝光显影的光阻膜；
步骤十五、金属基板背面去除部分光阻膜
利用曝光显影设备将步骤十四完成贴光阻膜作业的金属基板背面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板背面后续需要进行蚀刻的区域；
步骤十六、蚀刻
在步骤十五中金属基板背面去除部分光阻膜的区域进行化学蚀刻；
步骤十七、去除光阻膜
去除金属基板表面的光阻膜；
步骤十八、金属基板背面披覆绿漆
在步骤十七去除光阻膜后的金属基板背面进行绿漆或可感光的不导电胶材的披覆；
步骤十九、曝光开窗显影
利用曝光显影设备对金属基板背面披覆的绿漆或可感光的不导电胶材进行曝光显影开窗，以露出金属基板背面后续需要进行高导电金属层电镀的区域；
步骤二十、电镀高导电金属层
在步骤十九中金属基板背面绿漆或可感光的不导电胶材的开窗区域内电镀上高导电金属层；
步骤二十一、电镀抗氧化金属层或披覆抗氧化剂（OSP）
在金属基板表面裸露在外的金属表面进行抗氧化金属层电镀或抗氧化剂披覆（OSP）；
步骤二十二、装片
在步骤十三经过研磨的环氧树脂表面通过导电或不导电粘结物质正装上第二芯片；
步骤二十三、金属线键合
在第二芯片正面与导电柱子顶部之间进行键合金属线作业；
步骤二十四、环氧树脂塑封
在完成装片打线后的环氧树脂表面再进行环氧树脂塑封保护；
步骤二十五，切割成品
将步骤二十四完成环氧树脂塑封的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的金属线路基板的金属线路基板的塑封体模块一颗颗切割独立开来，制得先封后蚀芯片正装三维系统级封装结构成品。
一种先封后蚀芯片正装三维系统级封装结构的工艺方法，所述方法包括以下步骤：
步骤一、取金属基板
步骤二、金属基板表面预镀铜材
在金属基板表面预镀一层铜材；
步骤三、贴光阻膜作业
在步骤二完成预镀铜材的金属基板正面及背面分别贴上可进行曝光显影的光阻膜；
步骤四、金属基板正面去除部分光阻膜
利用曝光显影设备将步骤三完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行第一金属线路层电镀的区域；
步骤五、电镀第一金属线路层
在步骤四中金属基板正面去除部分光阻膜的区域内电镀上第一金属线路层；
步骤六、贴光阻膜作业
在步骤五完成电镀第一金属线路层的金属基板正面贴上可进行曝光显影的光阻膜；
步骤七、金属基板正面去除部分光阻膜
利用曝光显影设备将步骤六完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行第二金属线路层电镀的区域；
步骤八、电镀第二金属线路层
在步骤七中金属基板正面去除部分光阻膜的区域内电镀上第二金属线路层作为用以连接第一金属线路层与第三金属线路层的导电柱子；
步骤九、去除光阻膜
去除金属基板表面的光阻膜；
步骤十、贴压不导电胶膜
在金属基板正面贴压一层不导电胶膜；
步骤十一、研磨不导电胶膜表面
在步骤十完成不导电胶膜贴压后进行表面研磨；
步骤十二、不导电胶膜表面金属化预处理
对不导电胶膜表面进行金属化预处理，使其表面附着上一层金属化高分子材料或表面粗糙化处理；
步骤十三、贴光阻膜作业
在步骤十二完成金属化的金属基板正面及背面贴上可进行曝光显影的光阻膜；
步骤十四、金属基板正面去除部分光阻膜
利用曝光显影设备将步骤十三完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行蚀刻的区域图形；
步骤十五、蚀刻
将步骤十四中的金属基板正面光阻膜开窗后的区域进行蚀刻作业；
步骤十六、去除光阻膜
去除金属基板正面的光阻膜；
步骤十七、电镀第三金属线路层
在步骤十五中金属基板正面经蚀刻后保留的金属化预处理区域电镀上第三金属线路层，第三金属线路层电镀完成后即在金属基板正面形成相应的基岛和引脚；
步骤十八、贴光阻膜作业
在步骤十七完成电镀第三金属线路层的金属基板正面贴上可进行曝光显影的光阻膜；
步骤十九、金属基板正面去除部分光阻膜
利用曝光显影设备将步骤十八完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行导电柱子电镀的区域；
步骤二十、电镀导电柱子
在步骤十九中金属基板正面去除部分光阻膜的区域内电镀上导电柱子；
步骤二十一、去除光阻膜
去除金属基板表面的光阻膜；
步骤二十二、装片
在步骤十七形成的基岛正面涂覆导电或不导电粘结物质进行第一芯片的植入；
步骤二十三、金属线键合
在第一芯片正面与步骤五形成的引脚之间进行键合金属线作业；
步骤二十四、环氧树脂塑封
在完成装片打线后的金属基板正面进行环氧树脂塑封保护；
步骤二十五、环氧树脂表面研磨
在步骤二十四完成环氧树脂塑封后进行表面研磨；
步骤二十六、贴光阻膜作业
在步骤二十五完成环氧树脂表面研磨后的金属基板正面和背面贴上可进行曝光显影的光阻膜；
步骤二十七、金属基板背面去除部分光阻膜
利用曝光显影设备将步骤二十六完成贴光阻膜作业的金属基板背面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板背面后续需要进行蚀刻的区域；
步骤二十八、蚀刻
在步骤二十七中金属基板背面去除部分光阻膜的区域进行化学蚀刻；
步骤二十九、去除光阻膜
去除金属基板表面的光阻膜；
步骤三十、电镀抗氧化金属层或披覆抗氧化剂（OSP）
在步骤二十九中去除光阻膜后金属基板表面裸露在外的金属表面进行抗氧化金属层电镀或披覆抗氧化剂（OSP）；
步骤三十一、装片
在步骤三十完成电镀抗氧化金属层或披覆抗氧化剂的基岛背面涂覆导电或不导电粘结物质进行第二芯片的植入；
步骤三十二、金属线键合
在第二芯片正面与步骤五形成的引脚背面之间进行键合金属线作业；
步骤三十三、环氧树脂塑封
在完成装片打线后的金属基板背面进行环氧树脂塑封保护；
步骤三十四、切割成品
将步骤三十三完成环氧树脂塑封的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的金属线路基板的金属线路基板的塑封体模块一颗颗切割独立开来，制得先封后蚀芯片正装三维系统级封装结构成品。
所述步骤六~步骤十七在步骤五与步骤十八之间重复进行多次。
一种先封后蚀芯片正装三维系统级封装结构，它包括基岛和引脚，所述引脚正面设置有导电柱子，所述基岛正面通过导电或不导电粘结物质正装有第一芯片，所述第一芯片正面与引脚正面之间通过第一金属线相连接，所述基岛和引脚正面的区域以及导电柱子、第一芯片和第一金属线外围的区域均包封有第一塑封料或环氧树脂，所述第一塑封料或环氧树脂与导电柱子顶部齐平，所述导电柱子露出第一塑封料或环氧树脂的表面设置有抗氧化层，所述基岛背面通过导电或不导电粘结物质正装有第二芯片，所述第二芯片正面与引脚背面之间通过第二金属线相连接，所述基岛和引脚背面区域以及第二芯片和第二金属线外围的区域均包封有第二塑封料或环氧树脂。
所述引脚与引脚之间跨接有无源器件。
所述基岛背面通过导电或不导电粘结物质正装有多个第二芯片，所述第二芯片正面与第二芯片正面之间通过第二金属线相连接。
所述第二芯片正面通过导电或不导电粘结物质正装有第三芯片，所述第三芯片与引脚背面之间通过第三金属线相连接。
所述引脚背面通过金属球倒装有第三芯片。
一种先封后蚀芯片正装三维系统级封装结构，它包括基岛和引脚，所述引脚正面设置有导电柱子，所述基岛正面通过导电或不导电粘结物质正装有第一芯片，所述第一芯片正面与引脚正面之间通过第一金属线相连接，所述基岛和引脚正面区域以及导电柱子、第一芯片和第一金属线外围区域均包封有第一塑封料或环氧树脂，所述第一塑封料或环氧树脂与导电柱子顶部齐平，所述第一塑封料或环氧树脂正面通过导电或不导电粘结物质正装有第二芯片，所述第二芯片正面与导电柱子顶部之间通过第二金属线相连接，所述导电柱子顶部区域以及第二芯片和第二金属线外围区域均包封有第二塑封料或环氧树脂，所述基岛和引脚背面设置有高导电金属层，所述高导电金属层与高导电金属层之间填充有绿漆或可感光不导电胶材，所述高导电金属层露出绿漆或可感光不导电胶材的表面设置有抗氧化层。
与现有技术相比，本发明具有以下有益效果：
1、目前金属引线框或有机多层线路基板都无法埋入物件，从而限制了整个封装的功能集成度。而本发明的三维系统级金属线路基板，三维系统级金属线路基板可以在基板中间的夹层中再制作过程中埋入对象，从而实现在三维系统级金属线路基板基板的两侧装载芯片或其他组件，从而提升了整个封装的功能集成度；
2、三维系统级金属线路基板中的夹层在制作过程中可以因为导热或是散热需要而在需要的位置或是区域内埋入导热或是散热对象，从而改善整个封装结构的散热效果；
3、三维系统级金属线路基板中的夹层在制作过程中可以因为系统与功能的需要而在需要的位置或是区域内埋入主动元件或是组件或是被动的组件，从而提高了基板的利用率；
4、从三维系统级金属线路基板封装成品的外观完全看不出来基板内部夹层已埋入了因系统或是功能需要的对象，尤其是硅材的芯片的埋入连X光都无法检视，充分达到系统与功能的隐密性及保护性；
5、三维系统级金属线路基板封装整合的系统功能多，从而同样功能的元器件模块在PCB上所占用的空间就比较少，从而也就降低了成本。
6、三维系统级金属线路基板的夹层在制作过程中可以埋入高功率器件，与控制芯片分别装在基板两侧，从而可以避免高功率器件散热而干扰控制芯片的信号传输。
7、三维系统级金属线路基板采用电镀方式制作线路，线宽线距可以达到15μm以下。
8、三维系统级金属线路基板采用电镀、蚀刻与塑封工艺制成，工艺简单，成本比有机基板低30%左右。
附图说明
图1~图22为本发明一种先封后蚀芯片正装三维系统级封装结构工艺方法实施例1的各工序示意图。
图23为本发明一种先封后蚀芯片正装三维系统级封装结构实施例1的示意图。
图24~图48为本发明一种先封后蚀芯片正装三维系统级封装结构工艺方法实施例2的各工序示意图。
图49为本发明一种先封后蚀芯片正装三维系统级封装结构实施例2的示意图。
图50~图95为本发明一种先封后蚀芯片正装三维系统级封装结构工艺方法实施例3的各工序示意图。
图96为本发明一种先封后蚀芯片正装三维系统级封装结构实施例3的示意图。
图97为本发明一种先封后蚀芯片正装三维系统级封装结构实施例4的示意图。
图98为本发明一种先封后蚀芯片正装三维系统级封装结构实施例5的示意图。
图99为本发明一种先封后蚀芯片正装三维系统级封装结构实施例6的示意图。
图100为本发明一种先封后蚀芯片正装三维系统级封装结构实施例7的示意图。
图101为传统四面无引脚金属引线框封装结构的示意图。
图102为传统的有机多层线路基板封装结构的示意图。
其中：
基岛1
引脚2
导电柱子3
第一芯片4
第一金属线5
导电或不导电粘结物质6
第二芯片7
第二金属线8
第一塑封料或环氧树脂9
第二塑封料或环氧树脂10
抗氧化层11
高导电金属层12
绿漆或可感光不导电胶材13
无源器件14
第三芯片15
第三金属线16
金属球17。
具体实施方式
本发明一种先封后蚀芯片正装三维系统级封装结构及工艺方法如下：
实施例1：单层线路单芯片正装单圈引脚（1）
参见图23，本发明一种先封后蚀芯片正装三维系统级封装结构，它包括基岛1和引脚2，所述引脚2正面设置有导电柱子3，所述基岛1正面通过导电或不导电粘结物质6正装有第一芯片4，所述第一芯片4正面与引脚2正面之间通过第一金属线5相连接，所述基岛1和引脚2正面的区域以及导电柱子3、第一芯片4和第一金属线5外围的区域均包封有第一塑封料或环氧树脂9，所述第一塑封料或环氧树脂9与导电柱子3顶部齐平，所述导电柱子3露出第一塑封料或环氧树脂9的表面设置有抗氧化层11，所述基岛1背面通过导电或不导电粘结物质6正装有第二芯片7，所述第二芯片7正面与引脚2背面之间通过第二金属线8相连接，所述基岛1和引脚2背面区域以及第二芯片7和第二金属线8外围的区域均包封有第二塑封料或环氧树脂10。
其工艺方法如下：
步骤一、取金属基板
参见图1，取一片厚度合适的金属基板，金属基板的材质可以是铜材、铁材、镀锌材、不锈钢材、铝材或可以达到导电功能的金属物质或非金属物质，厚度的选择可依据产品特性进行选择；
步骤二、金属基板表面预镀铜材
参见图2，在金属基板表面预镀一层铜材，铜层厚度为2~10微米，依据功能需要也可以减薄或是增厚，电镀方式可以是电解电镀也可以采用化学沉积的方式；
步骤三、贴光阻膜作业
参见图3，在步骤二完成预镀铜材的金属基板正面及背面分别贴上可进行曝光显影的光阻膜，目的是为了后续金属线路图形的制作，光阻膜可以是干式光阻膜也可以是湿式光阻膜；
步骤四、金属基板正面去除部分光阻膜
参见图4，利用曝光显影设备将步骤三完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行金属线路层电镀的区域；
步骤五、电镀金属线路层
参见图5，在步骤四中金属基板正面去除部分光阻膜的区域内电镀上金属线路层，金属线路层电镀完成后即在金属基板正面形成相应的基岛和引脚，金属线路层的材质可以是铜、铝、镍、银、金、铜银、镍金或镍钯金等，金属线路层厚度为5~20微米，可以根据不同特性变换电镀的厚度，电镀方式可以是电解电镀也可以采用化学沉积的方式；
步骤六、贴光阻膜作业
参见图6，在步骤五完成电镀金属线路层的金属基板正面贴上可进行曝光显影的光阻膜，目的是为后续导电柱子的制作，光阻膜可以是干式光阻膜也可以是湿式光阻膜；
步骤七、金属基板正面去除部分光阻膜
参见图7，利用曝光显影设备将步骤六完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行导电柱子电镀的区域；
步骤八、电镀导电柱子
参见图8，在步骤七中金属基板正面去除部分光阻膜的区域内电镀上导电柱子，导电柱子的材质可以是铜、铝、镍、银、金、铜银、镍金、镍钯金或可以达到导电功能的金属物质等材料，电镀方式可以是电解电镀也可以采用化学沉积的方式；
步骤九、去除光阻膜
参见图9，去除金属基板表面的光阻膜，去除光阻膜的方法采用化学药水软化并采用高压水冲洗即可；
步骤十、装片
参见图10，在步骤五形成的基岛正面涂覆导电或不导电粘结物质进行第一芯片的植入；
步骤十一、金属线键合
参见图11，在芯片正面与步骤五形成的引脚之间进行键合金属线作业；
步骤十二、环氧树脂塑封
参见图12，在完成装片打线后的金属基板正面进行环氧树脂塑封保护，环氧树脂材料可以依据产品特性选择有填料或是没有填料的种类；
步骤十三、环氧树脂表面研磨
参见图13，在步骤十二完成环氧树脂塑封后进行表面研磨；
步骤十四、贴光阻膜作业
参见图14，在步骤十三完成环氧树脂表面研磨后的金属基板正面和背面贴上可进行曝光显影的光阻膜；
步骤十五、金属基板背面去除部分光阻膜
参见图15，利用曝光显影设备将步骤十四完成贴光阻膜作业的金属基板背面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板背面后续需要进行蚀刻的区域；
步骤十六、蚀刻
参见图16，在步骤十五中金属基板背面去除部分光阻膜的区域进行化学蚀刻，蚀刻的方法可以采用氯化铜或氯化铁的蚀刻工艺；
步骤十七、去除光阻膜
参见图17，去除金属基板表面的光阻膜，去除光阻膜的方法采用化学药水软化并采用高压水冲洗即可；
步骤十八、电镀抗氧化金属层或披覆抗氧化剂（OSP）
参见图18，在步骤十七中去除光阻膜后金属基板表面裸露在外的金属表面进行抗氧化金属层电镀，如金、镍金、镍钯金、锡或是被覆抗氧化剂（OSP）；
步骤十九、装片
参见图19，在基岛背面涂覆导电或不导电粘结物质进行第二芯片的植入；
步骤二十、金属线键合
参见图20，在第二芯片正面与引脚背面之间进行键合金属线作业；
步骤二十一、环氧树脂塑封
参见图21，在完成装片打线后的金属基板背面进行环氧树脂塑封保护，环氧树脂材料可以依据产品特性选择有填料或是没有填料的种类；
步骤二十二、切割成品
参见图22，将步骤二十一完成环氧树脂塑封的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的金属线路基板的金属线路基板的塑封体模块一颗颗切割独立开来，制得先封后蚀芯片正装三维系统级封装结构成品。
实施例2：单层线路单芯片正装单圈引脚（2）
参见图49，本发明一种先封后蚀芯片正装三维系统级封装结构，它包括基岛1和引脚2，所述引脚2正面设置有导电柱子3，所述基岛1正面通过导电或不导电粘结物质6正装有第一芯片4，所述第一芯片4正面与引脚2正面之间通过第一金属线5相连接，所述基岛1和引脚2正面区域以及导电柱子3、第一芯片4和第一金属线5外围区域均包封有第一塑封料或环氧树脂9，所述第一塑封料或环氧树脂9与导电柱子3顶部齐平，所述第一塑封料或环氧树脂9正面通过导电或不导电粘结物质正装有第二芯片7，所述第二芯片7正面与导电柱子3顶部之间通过第二金属线8相连接，所述导电柱子3顶部区域以及第二芯片7和第二金属线8外围区域均包封有第二塑封料或环氧树脂10，所述基岛1和引脚2背面设置有高导电金属层12，所述高导电金属层12与高导电金属层12之间填充有绿漆或可感光不导电胶材13，所述高导电金属层12露出绿漆或可感光不导电胶材13的表面设置有抗氧化层11。
实施例2与实施例1的区别在于：实施例2中导电柱子3实际作为内引脚使用，塑封过程在金属基板框正面进行；而实施例1中导电柱子3实际作为外引脚使用，塑封过程在金属基板框背面进行。
其工艺方法如下：
步骤一、取金属基板
参见图24，取一片厚度合适的金属基板，金属基板的材质可以是铜材、铁材、镀锌材、不锈钢材或铝材或可以达到导电功能的金属物质等，厚度的选择可依据产品特性进行选择；
步骤二、金属基板表面预镀铜材
参见图25，在金属基板表面预镀一层铜材，铜层厚度为2~10微米，依据功能需要也可以减薄或是增厚，电镀方式可以是电解电镀也可以采用化学沉积的方式；
步骤三、贴光阻膜作业
参见图26，在步骤二完成预镀铜材的金属基板正面及背面分别贴上可进行曝光显影的光阻膜，目的是为了后续金属线路图形的制作，光阻膜可以是干式光阻膜也可以是湿式光阻膜；
步骤四、金属基板正面去除部分光阻膜
参见图27，利用曝光显影设备将步骤三完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行金属线路层电镀的区域；
步骤五、电镀金属线路层
参见图28，在步骤四中金属基板正面去除部分光阻膜的区域内电镀上金属线路层，金属线路层电镀完成后即在金属基板正面形成相应的基岛和引脚，金属线路层的材质可以是铜、铝、镍、银、金、铜银、镍金或镍钯金或可以达到导电功能的金属物质等，金属线路层厚度为5~20微米，可以根据不同特性变换电镀的厚度，电镀方式可以是电解电镀也可以采用化学沉积的方式；
步骤六、贴光阻膜作业
参见图29，在步骤五完成电镀金属线路层的金属基板正面贴上可进行曝光显影的光阻膜，目的是为后续导电柱子的制作，光阻膜可以是干式光阻膜也可以是湿式光阻膜；
步骤七、金属基板正面去除部分光阻膜
参见图30，利用曝光显影设备将步骤六完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行导电柱子电镀的区域；
步骤八、电镀导电柱子
参见图31，在步骤七中金属基板正面去除部分光阻膜的区域内电镀上导电柱子，导电柱子的材质可以是铜、铝、镍、银、金、铜银、镍金、镍钯金或可以达到导电功能的金属物质等材料，电镀方式可以是电解电镀也可以采用化学沉积的方式；
步骤九、去除光阻膜
参见图32，去除金属基板表面的光阻膜，去除光阻膜的方法采用化学药水软化并采用高压水冲洗即可；
步骤十、装片
参见图33，在步骤五形成的基岛正面涂覆导电或不导电粘结物质进行第一芯片的植入；
步骤十一、金属线键合
参见图34，在第一芯片正面与步骤五形成的引脚之间进行键合金属线作业；
步骤十二、环氧树脂塑封
参见图35，在完成装片打线后的金属基板正面进行环氧树脂塑封保护，环氧树脂材料可以依据产品特性选择有填料或是没有填料的种类；
步骤十三、环氧树脂表面研磨
参见图36，在步骤十二完成环氧树脂塑封后进行表面研磨；
步骤十四、贴光阻膜作业
参见图37，在步骤十三完成环氧树脂表面研磨后的金属基板正面和背面贴上可进行曝光显影的光阻膜；
步骤十五、金属基板背面去除部分光阻膜
参见图38，利用曝光显影设备将步骤十四完成贴光阻膜作业的金属基板背面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板背面后续需要进行蚀刻的区域；
步骤十六、蚀刻
参见图39，在步骤十五中金属基板背面去除部分光阻膜的区域进行化学蚀刻，蚀刻的方法可以采用氯化铜或氯化铁的蚀刻工艺；
步骤十七、去除光阻膜
参见图40，去除金属基板表面的光阻膜，去除光阻膜的方法采用化学药水软化并采用高压水冲洗即可；
步骤十八、金属基板背面披覆绿漆
参见图41，在步骤十七去除光阻膜后的金属基板背面进行绿漆的披覆；
步骤十九、曝光开窗显影
参见图42，利用曝光显影设备对金属基板背面披覆的绿漆进行曝光显影开窗，以露出金属基板背面后续需要进行高导电金属层电镀的区域,电镀方式可以是电解电镀也可以采用化学沉积的方式；
步骤二十、电镀高导电金属层
参见图43，在步骤十九中金属基板背面绿漆的开窗区域内电镀上高导电金属层；
步骤二十一、电镀抗氧化金属层或披覆抗氧化剂（OSP）
参见图44，在金属基板表面裸露在外的金属表面进行抗氧化金属层电镀，如金、镍金、镍钯金、锡或是披覆抗氧化剂（OSP）；
步骤二十二、装片
参见图45，在步骤十三经过研磨的环氧树脂表面通过导电或不导电粘结物质正装上第二芯片；
步骤二十三、金属线键合
参见图46，在第二芯片正面与导电柱子顶部之间进行键合金属线作业；
步骤二十四、环氧树脂塑封
参见图47，在完成装片打线后的环氧树脂表面再进行环氧树脂塑封保护，环氧树脂材料可以依据产品特性选择有填料或是没有填料的种类；
步骤二十五，切割成品
参见图48，将步骤二十四完成环氧树脂塑封的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的金属线路基板的金属线路基板的塑封体模块一颗颗切割独立开来，制得先封后蚀芯片正装三维系统级封装结构成品。
实施例3：多层线路单芯片正装单圈引脚
参见图96，本发明一种先封后蚀芯片正装三维系统级封装结构，它包括基岛1和引脚2，所述引脚2正面设置有导电柱子3，所述基岛1正面通过导电或不导电粘结物质6正装有第一芯片4，所述第一芯片4正面与引脚2正面之间通过第一金属线5相连接，所述基岛1和引脚2正面的区域以及导电柱子3、第一芯片4和第一金属线5外围的区域均包封有第一塑封料或环氧树脂9，所述第一塑封料或环氧树脂9与导电柱子3顶部齐平，所述导电柱子3露出第一塑封料或环氧树脂9的表面设置有抗氧化层11，所述基岛1背面通过导电或不导电粘结物质6正装有第二芯片7，所述第二芯片7正面与引脚2背面之间通过第二金属线8相连接，所述基岛1和引脚2背面区域以及第二芯片7和第二金属线8外围的区域均包封有第二塑封料或环氧树脂10。
实施例3与实施例1的区别在于：所述基岛1和引脚2均由多层金属线路层组成，金属线路层与金属线路层之间通过导电柱子相连接。
其工艺方法如下：
步骤一、取金属基板
参见图50，取一片厚度合适的金属基板，金属基板的材质可以是铜材、铁材、镀锌材、不锈钢材、铝材或可以达到导电功能的金属物质或非金属物质，厚度的选择可依据产品特性进行选择；
步骤二、金属基板表面预镀铜材
参见图51，在金属基板表面预镀一层铜材，铜层厚度为2~10微米，依据功能需要也可以减薄或是增厚，电镀方式可以是电解电镀也可以采用化学沉积的方式；
步骤三、贴光阻膜作业
参见图52，在步骤二完成预镀铜材的金属基板正面及背面分别贴上可进行曝光显影的光阻膜，目的是为了后续金属线路图形的制作，光阻膜可以是干式光阻膜也可以是湿式光阻膜；
步骤四、金属基板正面去除部分光阻膜
参见图53，利用曝光显影设备将步骤三完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行第一金属线路层电镀的区域；
步骤五、电镀第一金属线路层
参见图54，在步骤四中金属基板正面去除部分光阻膜的区域内电镀上第一金属线路层，第一金属线路层的材质可以是铜、铝、镍、银、金、铜银、镍金或镍钯金等，电镀方式可以是电解电镀也可以采用化学沉积的方式；
步骤六、贴光阻膜作业
参见图55，在步骤五完成电镀第一金属线路层的金属基板正面贴上可进行曝光显影的光阻膜，目的是为后续金属线路图形的制作，光阻膜可以是干式光阻膜也可以是湿式光阻膜；
步骤七、金属基板正面去除部分光阻膜
参见图56，利用曝光显影设备将步骤六完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行第二金属线路层电镀的区域；
步骤八、电镀第二金属线路层
参见图57，在步骤七中金属基板正面去除部分光阻膜的区域内电镀上第二金属线路层作为用以连接第一金属线路层与第三金属线路层的导电柱子，第二金属线路层的材质可以是铜、铝、镍、银、金、铜银、镍金、镍钯金或可以达到导电功能的金属物质等材料，电镀方式可以是电解电镀也可以采用化学沉积的方式；
步骤九、去除光阻膜
参见图58，去除金属基板表面的光阻膜，去除光阻膜的方法采用化学药水软化并采用高压水冲洗即可；
步骤十、贴压不导电胶膜
参见图59，在金属基板正面（有线路层的区域）贴压一层不导电胶膜，其目的是为第一金属线路层与第三金属线路层进行绝缘；贴压不导电胶膜的方式可以采用常规的滚压设备，或是在真空环境下进行贴压，以防止贴压过程产生空气的残留；不导电胶膜主要是贴压式热固型环氧树脂，而环氧树脂中可以依据产品特性采用没有填料或是有填料的不导电胶膜；
步骤十一、研磨不导电胶膜表面
参见图60，在步骤十完成不导电胶膜贴压后进行表面研磨，目的是露出第二金属线路层、维持不导电胶膜与第二金属线路层的平整度以及控制不导电胶膜的厚度；
步骤十二、不导电胶膜表面金属化预处理
参见图61，对不导电胶膜表面进行金属化预处理，使其表面附着上一层金属化高分子材料或表面粗糙化处理，目的是作为后续金属材料能够镀上去的触媒转换，附着金属化高分子材料可以采用喷涂、等离子震荡、表面粗化等再行烘干即可；
步骤十三、贴光阻膜作业
参见图62，在步骤十二完成金属化的金属基板正面及背面贴上可进行曝光显影的光阻膜，目的是为后续金属线路图形的制作，光阻膜可以是干式光阻膜也可以是湿式光阻膜；
步骤十四、金属基板正面去除部分光阻膜
参见图63，利用曝光显影设备将步骤十三完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行蚀刻的区域图形；
步骤十五、蚀刻
参见图64，将步骤十四中的金属基板正面光阻膜开窗后的区域进行蚀刻作业，其目的是利用腐蚀技术腐蚀去除后续不需要进行电镀第三金属线路层的金属化预处理区域，进行蚀刻的方法可以是氯化铜或是氯化铁的工艺方式；
步骤十六、去除光阻膜
参见图65，去除金属基板正面的光阻膜，去除光阻膜的方法采用化学药水软化并采用高压水冲洗即可；
步骤十七、电镀第三金属线路层
参见图66，在步骤十五中金属基板正面经蚀刻后保留的金属化预处理区域电镀上第三金属线路层，第三金属线路层的材质可以是铜、铝、镍、银、金、铜银、镍金或镍钯金等，电镀方式可以是电解电镀也可以采用化学沉积的方式；
步骤十八、贴光阻膜作业
参见图67，在步骤十八完成电镀第三金属线路层的金属基板正面贴上可进行曝光显影的光阻膜，目的是为后续金属线路图形的制作，光阻膜可以是干式光阻膜也可以是湿式光阻膜；
步骤十九、金属基板正面去除部分光阻膜
参见图68，利用曝光显影设备将步骤十八完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行第四金属线路层电镀的区域；
步骤二十、电镀第四金属线路层
参见图69，在步骤十九中金属基板正面去除部分光阻膜的区域内电镀上第四金属线路层作为用以连接第三金属线路层与第五金属线路层的导电柱子，第四金属线路层的材质可以是铜、铝、镍、银、金、铜银、镍金、镍钯金或可以达到导电功能的金属物质等材料，电镀方式可以是电解电镀也可以采用化学沉积的方式；
步骤二十一、去除光阻膜
参见图70，去除金属基板正面的光阻膜，去除光阻膜的方法采用化学药水软化并采用高压水冲洗即可；
步骤二十二、贴压不导电胶膜
参见图71，在金属基板正面（有线路层的区域）贴压一层不导电胶膜，其目的是为第三金属线路层与第五金属线路层进行绝缘；贴压不导电胶膜的方式可以采用常规的滚压设备，或是在真空环境下进行贴压，以防止贴压过程产生空气的残留；不导电胶膜主要是贴压式热固型环氧树脂，而环氧树脂中可以依据产品特性采用没有填料或是有填料的不导电胶膜；
步骤二十三、研磨不导电胶膜表面
参见图72，在步骤二十二完成不导电胶膜贴压后进行表面研磨，目的是露出第四金属线路层、维持不导电胶膜与第四金属线路层的平整度以及控制不导电胶膜的厚度；
步骤二十四、不导电胶膜表面金属化预处理
参见图73，对不导电胶膜表面进行金属化预处理，使其表面附着上一层金属化高分子材料或表面粗糙化处理，目的是作为后续金属材料能够镀上去的触媒转换，附着金属化高分子材料可以采用喷涂、等离子震荡、表面粗化等再行烘干即可；
步骤二十五、贴光阻膜作业
参见图74，在步骤二十四完成金属化的金属基板正面及背面贴上可进行曝光显影的光阻膜，目的是为后续金属线路图形的制作，光阻膜可以是干式光阻膜也可以是湿式光阻膜；
步骤二十六、金属基板正面去除部分光阻膜
参见图75，利用曝光显影设备将步骤二十五完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行蚀刻的区域图形；
步骤二十七、蚀刻
参见图76，将步骤二十六中的金属基板正面光阻膜开窗后的区域进行蚀刻作业，其目的是利用腐蚀技术腐蚀去除后续不需要进行电镀第五金属线路层的金属化预处理区域，进行蚀刻的方法可以是氯化铜或是氯化铁的工艺方式；
步骤二十八、去除光阻膜
参见图77，去除金属基板表面的光阻膜，去除光阻膜的方法采用化学药水软化并采用高压水冲洗即可；
步骤二十九、电镀第五金属线路层
参见图78，在步骤二十七中金属基板正面经蚀刻后保留的金属化预处理区域电镀上第五金属线路层，第五金属线路层电镀完成后即在金属基板正面形成相应的基岛和引脚，第五金属线路层的材质可以是铜、铝、镍、银、金、铜银、镍金或镍钯金等，电镀方式可以是电解电镀也可以采用化学沉积的方式；
步骤三十、贴光阻膜作业
参见图79，在步骤二十九完成电镀第五金属线路层的金属基板正面贴上可进行曝光显影的光阻膜，目的是为后续导电柱子的制作，光阻膜可以是干式光阻膜也可以是湿式光阻膜；
步骤三十一、金属基板正面去除部分光阻膜
参见图80，利用曝光显影设备将步骤三十完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行导电柱子电镀的区域；
步骤三十二、电镀导电柱子
参见图81，在步骤三十一中金属基板正面去除部分光阻膜的区域内电镀上导电柱子，导电柱子的材质可以是铜、铝、镍、银、金、铜银、镍金、镍钯金或可以达到导电功能的金属物质等材料，电镀方式可以是电解电镀也可以采用化学沉积的方式；
步骤三十三、去除光阻膜
参见图82，去除金属基板表面的光阻膜，去除光阻膜的方法采用化学药水软化并采用高压水冲洗即可；
步骤三十四、装片
参见图83，在步骤二十九形成的基岛正面涂覆导电或不导电粘结物质进行第一芯片的植入；
步骤三十五、金属线键合
参见图84，在第一芯片正面与步骤五形成的引脚之间进行键合金属线作业；
步骤三十六、环氧树脂塑封
参见图85，在完成装片打线后的金属基板正面进行环氧树脂塑封保护，环氧树脂材料可以依据产品特性选择有填料或是没有填料的种类；
步骤三十七、环氧树脂表面研磨
参见图86，在步骤三十六完成环氧树脂塑封后进行表面研磨；
步骤三十八、贴光阻膜作业
参见图87，在步骤三十七完成环氧树脂表面研磨后的金属基板正面和背面贴上可进行曝光显影的光阻膜；
步骤三十九、金属基板背面去除部分光阻膜
参见图88，利用曝光显影设备将步骤三十八完成贴光阻膜作业的金属基板背面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板背面后续需要进行蚀刻的区域；
步骤四十、蚀刻
参见图89，在步骤三十九中金属基板背面去除部分光阻膜的区域进行化学蚀刻，蚀刻的方法可以采用氯化铜或氯化铁的蚀刻工艺；
步骤四十一、去除光阻膜
参见图90，去除金属基板表面的光阻膜，去除光阻膜的方法采用化学药水软化并采用高压水冲洗即可；
步骤四十二、电镀抗氧化金属层或披覆抗氧化剂（OSP）
参见图91，在步骤四十一中去除光阻膜后金属基板表面裸露在外的金属表面进行抗氧化金属层电镀，如金、镍金、镍钯金、锡或是被覆抗氧化剂（OSP）；
步骤四十三、装片
参见图92，在步骤四十二完成电镀抗氧化金属层或披覆抗氧化剂的基岛背面涂覆导电或不导电粘结物质进行第二芯片的植入；
步骤四十四、金属线键合
参见图93，在第二芯片正面与步骤五形成的引脚背面之间进行键合金属线作业；
步骤四十五、环氧树脂塑封
参见图94，在完成装片打线后的金属基板背面进行环氧树脂塑封保护，环氧树脂材料可以依据产品特性选择有填料或是没有填料的种类；
步骤四十六、切割成品
参见图95，将步骤四十五完成环氧树脂塑封的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的金属线路基板的金属线路基板的塑封体模块一颗颗切割独立开来，制得先封后蚀芯片正装三维系统级封装结构成品。
实施例4：单芯片正装单圈引脚+无源器件
参见图97，实施例4与实施例1的区别在于：所述引脚2背面与引脚2背面之间跨接有无源器件14。
实施例5：多芯片平铺
参见图98，实施例5与实施例1的区别在于：所述基岛1背面通过导电或不导电粘结物质6正装有多个第二芯片7，所述第二芯片7正面与第二芯片7正面之间通过第二金属线8相连接。
实施例6：多芯片堆叠正正装
参见图99，实施例6与实施例1的区别在于：所述第二芯片7正面通过导电或不导电粘结物质6正装有第三芯片15，所述第三芯片15与引脚2背面之间通过第三金属线16相连接。
实施例7：多芯片堆叠正倒装
参见图100，实施例7与实施例1的区别在于：所述引脚3背面通过金属球17倒装有第三芯片15。
所述第三芯片15可以采用无源器件14代替。

Claims (15)

1.一种先封后蚀芯片正装三维系统级封装结构的工艺方法，其特征在于所述方法包括以下步骤：
步骤一、取金属基板
步骤二、金属基板表面预镀铜材
在金属基板表面预镀一层铜材；
步骤三、贴光阻膜作业
在步骤二完成预镀铜材的金属基板正面及背面分别贴上可进行曝光显影的光阻膜；
步骤四、金属基板正面去除部分光阻膜
利用曝光显影设备将步骤三完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行金属线路层电镀的区域；
步骤五、电镀金属线路层
在步骤四中金属基板正面去除部分光阻膜的区域内电镀上金属线路层，金属线路层电镀完成后即在金属基板正面形成相应的基岛和引脚；
步骤六、贴光阻膜作业
在步骤五完成电镀金属线路层的金属基板正面贴上可进行曝光显影的光阻膜；
步骤七、金属基板正面去除部分光阻膜
利用曝光显影设备将步骤六完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行导电柱子电镀的区域；
步骤八、电镀导电柱子
在步骤七中金属基板正面去除部分光阻膜的区域内电镀上导电柱子；
步骤九、去除光阻膜
去除金属基板表面的光阻膜；
步骤十、装片
在步骤五形成的基岛正面涂覆导电或不导电粘结物质进行第一芯片的植入；
步骤十一、金属线键合
在第一芯片正面与步骤五形成的引脚之间进行键合金属线作业；
步骤十二、环氧树脂塑封
在完成装片打线后的金属基板正面进行环氧树脂塑封保护；
步骤十三、环氧树脂表面研磨
在步骤十二完成环氧树脂塑封后进行表面研磨；
步骤十四、贴光阻膜作业
在步骤十三完成环氧树脂表面研磨后的金属基板正面和背面贴上可进行曝光显影的光阻膜；
步骤十五、金属基板背面去除部分光阻膜
利用曝光显影设备将步骤十四完成贴光阻膜作业的金属基板背面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板背面后续需要进行蚀刻的区域；
步骤十六、蚀刻
在步骤十五中金属基板背面去除部分光阻膜的区域进行化学蚀刻；
步骤十七、去除光阻膜
去除金属基板表面的光阻膜，去除光阻膜的方法采用化学药水软化并采用高压水冲洗即可；
步骤十八、披覆抗氧化剂
在步骤十七中去除光阻膜后金属基板表面裸露在外的金属表面进行抗氧化剂披覆；
步骤十九、装片
在基岛背面涂覆导电或不导电粘结物质进行第二芯片的植入；
步骤二十、金属线键合
在第二芯片正面与引脚背面之间进行键合金属线作业；
步骤二十一、环氧树脂塑封
在完成装片打线后的金属基板背面进行环氧树脂塑封保护；
步骤二十二、切割成品
将步骤二十一完成环氧树脂塑封的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的金属线路基板的金属线路基板的塑封体模块一颗颗切割独立开来，制得先封后蚀芯片正装三维系统级封装结构成品。
2.一种先封后蚀芯片正装三维系统级封装结构的工艺方法，其特征在于所述方法包括以下步骤：
步骤一、取金属基板
步骤二、金属基板表面预镀铜材
在金属基板表面预镀一层铜材，
步骤三、贴光阻膜作业
在步骤二完成预镀铜材的金属基板正面及背面分别贴上可进行曝光显影的光阻膜；
步骤四、金属基板正面去除部分光阻膜
利用曝光显影设备将步骤三完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行金属线路层电镀的区域；
步骤五、电镀金属线路层
在步骤四中金属基板正面去除部分光阻膜的区域内电镀上金属线路层，金属线路层电镀完成后即在金属基板正面形成相应的基岛和引脚；
步骤六、贴光阻膜作业
在步骤五完成电镀金属线路层的金属基板正面贴上可进行曝光显影的光阻膜；
步骤七、金属基板正面去除部分光阻膜
利用曝光显影设备将步骤六完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行导电柱子电镀的区域；
步骤八、电镀导电柱子
在步骤七中金属基板正面去除部分光阻膜的区域内电镀上导电柱子；
步骤九、去除光阻膜
去除金属基板表面的光阻膜；
步骤十、装片
在步骤五形成的基岛正面涂覆导电或不导电粘结物质进行第一芯片的植入；
步骤十一、金属线键合
在第一芯片正面与步骤五形成的引脚之间进行键合金属线作业；
步骤十二、环氧树脂塑封
在完成装片打线后的金属基板正面进行环氧树脂塑封保护；
步骤十三、环氧树脂表面研磨
在步骤十二完成环氧树脂塑封后进行表面研磨；
步骤十四、贴光阻膜作业
在步骤十三完成环氧树脂表面研磨后的金属基板正面和背面贴上可进行曝光显影的光阻膜；
步骤十五、金属基板背面去除部分光阻膜
利用曝光显影设备将步骤十四完成贴光阻膜作业的金属基板背面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板背面后续需要进行蚀刻的区域；
步骤十六、蚀刻
在步骤十五中金属基板背面去除部分光阻膜的区域进行化学蚀刻；
步骤十七、去除光阻膜
去除金属基板表面的光阻膜；
步骤十八、金属基板背面披覆绿漆
在步骤十七去除光阻膜后的金属基板背面进行绿漆的披覆；
步骤十九、曝光开窗显影
利用曝光显影设备对金属基板背面披覆的绿漆进行曝光显影开窗，以露出金属基板背面后续需要进行高导电金属层电镀的区域；
步骤二十、电镀高导电金属层
在步骤十九中金属基板背面绿漆的开窗区域内电镀上高导电金属层；
步骤二十一、披覆抗氧化剂
在金属基板表面裸露在外的金属表面进行抗氧化剂披覆；
步骤二十二、装片
在步骤十三经过研磨的环氧树脂表面通过导电或不导电粘结物质正装上第二芯片；
步骤二十三、金属线键合
在第二芯片正面与导电柱子顶部之间进行键合金属线作业；
步骤二十四、环氧树脂塑封
在完成装片打线后的环氧树脂表面再进行环氧树脂塑封保护；
步骤二十五，切割成品
将步骤二十四完成环氧树脂塑封的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的金属线路基板的金属线路基板的塑封体模块一颗颗切割独立开来，制得先封后蚀芯片正装三维系统级封装结构成品。
3.一种先封后蚀芯片正装三维系统级封装结构的工艺方法，其特征在于所述方法包括以下步骤：
步骤一、取金属基板
步骤二、金属基板表面预镀铜材
在金属基板表面预镀一层铜材；
步骤三、贴光阻膜作业
在步骤二完成预镀铜材的金属基板正面及背面分别贴上可进行曝光显影的光阻膜；
步骤四、金属基板正面去除部分光阻膜
利用曝光显影设备将步骤三完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行第一金属线路层电镀的区域；
步骤五、电镀第一金属线路层
在步骤四中金属基板正面去除部分光阻膜的区域内电镀上第一金属线路层；
步骤六、贴光阻膜作业
在步骤五完成电镀第一金属线路层的金属基板正面贴上可进行曝光显影的光阻膜；
步骤七、金属基板正面去除部分光阻膜
利用曝光显影设备将步骤六完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行第二金属线路层电镀的区域；
步骤八、电镀第二金属线路层
在步骤七中金属基板正面去除部分光阻膜的区域内电镀上第二金属线路层作为用以连接第一金属线路层与第三金属线路层的导电柱子；
步骤九、去除光阻膜
去除金属基板表面的光阻膜；
步骤十、贴压不导电胶膜
在金属基板正面贴压一层不导电胶膜；
步骤十一、研磨不导电胶膜表面
在步骤十完成不导电胶膜贴压后进行表面研磨；
步骤十二、不导电胶膜表面进行金属化预处理或粗糙化处理
对不导电胶膜表面进行金属化预处理，使其表面附着上一层金属化高分子材料或进行粗糙化处理；
步骤十三、贴光阻膜作业
在步骤十二完成金属化预处理或粗糙化处理后的金属基板正面及背面贴上可进行曝光显影的光阻膜；
步骤十四、金属基板正面去除部分光阻膜
利用曝光显影设备将步骤十三完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行蚀刻的区域图形；
步骤十五、蚀刻
将步骤十四中的金属基板正面光阻膜开窗后的区域进行蚀刻作业；
步骤十六、去除光阻膜
去除金属基板表面的光阻膜；
步骤十七、电镀第三金属线路层
在步骤十五中金属基板正面经蚀刻后保留的金属化预处理区域电镀上第三金属线路层，第三金属线路层电镀完成后即在金属基板正面形成相应的基岛和引脚；
步骤十八、贴光阻膜作业
在步骤十七完成电镀第三金属线路层的金属基板正面贴上可进行曝光显影的光阻膜；
步骤十九、金属基板正面去除部分光阻膜
利用曝光显影设备将步骤十八完成贴光阻膜作业的金属基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板正面后续需要进行导电柱子电镀的区域；
步骤二十、电镀导电柱子
在步骤十九中金属基板正面去除部分光阻膜的区域内电镀上导电柱子；
步骤二十一、去除光阻膜
去除金属基板表面的光阻膜；
步骤二十二、装片
在步骤十七形成的基岛正面涂覆导电或不导电粘结物质进行第一芯片的植入；
步骤二十三、金属线键合
在第一芯片正面与步骤五形成的引脚之间进行键合金属线作业；
步骤二十四、环氧树脂塑封
在完成装片打线后的金属基板正面进行环氧树脂塑封保护；
步骤二十五、环氧树脂表面研磨
在步骤二十四完成环氧树脂塑封后进行表面研磨；
步骤二十六、贴光阻膜作业
在步骤二十五完成环氧树脂表面研磨后的金属基板正面和背面贴上可进行曝光显影的光阻膜；
步骤二十七、金属基板背面去除部分光阻膜
利用曝光显影设备将步骤二十六完成贴光阻膜作业的金属基板背面进行图形曝光、显影与去除部分图形光阻膜，以露出金属基板背面后续需要进行蚀刻的区域；
步骤二十八、蚀刻
在步骤二十七中金属基板背面去除部分光阻膜的区域进行化学蚀刻；
步骤二十九、去除光阻膜
去除金属基板表面的光阻膜；
步骤三十、抗氧化剂披覆
在步骤二十九中去除光阻膜后金属基板表面裸露在外的金属表面进行抗氧化剂披覆；
步骤三十一、装片
在步骤三十完成电镀抗氧化金属层或披覆抗氧化剂的基岛背面涂覆导电或不导电粘结物质进行第二芯片的植入；
步骤三十二、金属线键合
在第二芯片正面与步骤五形成的引脚背面之间进行键合金属线作业；
步骤三十三、环氧树脂塑封
在完成装片打线后的金属基板背面进行环氧树脂塑封保护；
步骤三十四、切割成品
将步骤三十三完成环氧树脂塑封的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的金属线路基板的金属线路基板的塑封体模块一颗颗切割独立开来，制得先封后蚀芯片正装三维系统级封装结构成品。
4.根据权利要求3所述的一种先封后蚀芯片正装三维系统级封装结构的工艺方法，其特征在于：所述步骤五~步骤十七在步骤八与步骤十八之间重复进行多次。
5.一种先封后蚀芯片正装三维系统级封装结构，其特征在于：它包括基岛（1）和引脚（2），所述引脚（2）正面设置有导电柱子（3），所述基岛（1）正面通过导电或不导电粘结物质（6）正装有第一芯片（4），所述第一芯片（4）正面与引脚（2）正面之间通过第一金属线（5）相连接，所述基岛（1）和引脚（2）正面的区域以及导电柱子（3）、第一芯片（4）和第一金属线（5）外围的区域均包封有第一塑封料（9），所述第一塑封料（9）与导电柱子（3）顶部齐平，所述导电柱子（3）露出第一塑封料（9）的表面设置有抗氧化层（11），所述基岛（1）背面通过导电或不导电粘结物质（6）正装有第二芯片（7），所述第二芯片（7）正面与引脚（2）背面之间通过第二金属线（8）相连接，所述基岛（1）和引脚（2）背面区域以及第二芯片（7）和第二金属线（8）外围的区域均包封有第二塑封料（10）。
6.根据权利要求5所述的一种先封后蚀芯片正装三维系统级封装结构，其特征在于：所述引脚（2）与引脚（2）之间跨接有无源器件（14）。
7.根据权利要求5或6所述的一种先封后蚀芯片正装三维系统级封装结构，其特征在于：所述基岛（1）背面通过导电或不导电粘结物质（6）正装有多个第二芯片（7），所述第二芯片（7）正面与第二芯片（7）正面之间通过第二金属线（8）相连接。
8.根据权利要求5或6所述的一种先封后蚀芯片正装三维系统级封装结构，其特征在于：所述第二芯片（7）正面通过导电或不导电粘结物质（6）正装有第三芯片（15），所述第三芯片（15）与引脚（2）背面之间通过第三金属线（16）相连接。
9.根据权利要求7所述的一种先封后蚀芯片正装三维系统级封装结构，其特征在于：所述第二芯片（7）正面通过导电或不导电粘结物质（6）正装有第三芯片（15），所述第三芯片（15）与引脚（2）背面之间通过第三金属线（16）相连接。
10.根据权利要求5或6所述的一种先封后蚀芯片正装三维系统级封装结构，其特征在于：所述引脚（3）背面通过金属球（17）倒装有第三芯片（15）。
11.根据权利要求7所述的一种先封后蚀芯片正装三维系统级封装结构，其特征在于：所述引脚（3）背面通过金属球（17）倒装有第三芯片（15）。
12.根据权利要求8所述的一种先封后蚀芯片正装三维系统级封装结构，其特征在于：所述引脚（3）背面通过金属球（17）倒装有第三芯片（15）。
13.根据权利要求9所述的一种先封后蚀芯片正装三维系统级封装结构，其特征在于：所述引脚（3）背面通过金属球（17）倒装有第三芯片（15）。
14.根据权利要求10所述的一种先封后蚀芯片正装三维系统级封装结构，其特征在于：所述第三芯片（15）采用无源器件（14）代替。
15.一种先封后蚀芯片正装三维系统级封装结构，其特征在于：它包括基岛（1）和引脚（2），所述引脚（2）正面设置有导电柱子（3），所述基岛（1）正面通过导电或不导电粘结物质（6）正装有第一芯片（4），所述第一芯片（4）正面与引脚（2）正面之间通过第一金属线（5）相连接，所述基岛（1）和引脚（2）正面区域以及导电柱子（3）、第一芯片（4）和第一金属线（5）外围区域均包封有第一塑封料（9），所述第一塑封料（9）与导电柱子（3）顶部齐平，所述第一塑封料（9）正面通过导电或不导电粘结物质正装有第二芯片（7），所述第二芯片（7）正面与导电柱子（3）顶部之间通过第二金属线（8）相连接，所述导电柱子（3）顶部区域以及第二芯片（7）和第二金属线（8）外围区域均包封有第二塑封料（10），所述基岛（1）和引脚（2）背面设置有高导电金属层（12），所述高导电金属层（12）与高导电金属层（12）之间填充有绿漆或可感光不导电胶材（13），所述高导电金属层（12）露出绿漆或可感光不导电胶材（13）的表面设置有抗氧化层（11）。
CN201310340364.XA 2013-08-06 2013-08-06 先封后蚀芯片正装三维系统级封装结构及工艺方法 Active CN103413767B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310340364.XA CN103413767B (zh) 2013-08-06 2013-08-06 先封后蚀芯片正装三维系统级封装结构及工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310340364.XA CN103413767B (zh) 2013-08-06 2013-08-06 先封后蚀芯片正装三维系统级封装结构及工艺方法

Publications (2)

Publication Number Publication Date
CN103413767A CN103413767A (zh) 2013-11-27
CN103413767B true CN103413767B (zh) 2016-04-27

Family

ID=49606766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310340364.XA Active CN103413767B (zh) 2013-08-06 2013-08-06 先封后蚀芯片正装三维系统级封装结构及工艺方法

Country Status (1)

Country Link
CN (1) CN103413767B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024750B (zh) * 2016-07-14 2018-11-23 江阴芯智联电子科技有限公司 一种低测试成本的金属引线框结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386104A (zh) * 2010-09-01 2012-03-21 群成科技股份有限公司 四边扁平无接脚封装方法
CN102456677A (zh) * 2010-10-27 2012-05-16 三星半导体(中国)研究开发有限公司 球栅阵列封装结构及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7564137B2 (en) * 2006-04-27 2009-07-21 Atmel Corporation Stackable integrated circuit structures and systems devices and methods related thereto

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386104A (zh) * 2010-09-01 2012-03-21 群成科技股份有限公司 四边扁平无接脚封装方法
CN102456677A (zh) * 2010-10-27 2012-05-16 三星半导体(中国)研究开发有限公司 球栅阵列封装结构及其制造方法

Also Published As

Publication number Publication date
CN103413767A (zh) 2013-11-27

Similar Documents

Publication Publication Date Title
CN103489792B (zh) 先封后蚀三维系统级芯片倒装封装结构及工艺方法
CN103390563B (zh) 先封后蚀芯片倒装三维系统级金属线路板结构及工艺方法
CN103400772B (zh) 先封后蚀芯片正装三维系统级金属线路板结构及工艺方法
CN103400771A (zh) 先蚀后封芯片倒装三维系统级金属线路板结构及工艺方法
CN103400767A (zh) 先蚀后封芯片倒装凸点三维系统级金属线路板及工艺方法
CN103400773A (zh) 先封后蚀无源器件三维系统级金属线路板结构及工艺方法
CN103400775B (zh) 先封后蚀三维系统级芯片倒装凸点封装结构及工艺方法
CN103515249B (zh) 先封后蚀三维系统级芯片正装凸点封装结构及工艺方法
CN103400770B (zh) 先封后蚀芯片倒装凸点三维系统级金属线路板及工艺方法
CN103413767B (zh) 先封后蚀芯片正装三维系统级封装结构及工艺方法
CN103400777A (zh) 先蚀后封芯片正装凸点三维系统级金属线路板及工艺方法
CN103441078B (zh) 先封后蚀三维系统级芯片正装堆叠封装结构及工艺方法
CN103400769B (zh) 先蚀后封三维系统级芯片倒装凸点封装结构及工艺方法
CN103400768B (zh) 先蚀后封三维系统级芯片正装封装结构及工艺方法
CN103311216B (zh) 高密度多层线路芯片倒装封装结构及制作方法
CN103400776B (zh) 先蚀后封三维系统级芯片倒装封装结构及工艺方法
CN103390567B (zh) 先蚀后封三维系统级芯片正装凸点封装结构及工艺方法
CN103268871B (zh) 超薄高密度多层线路芯片正装封装结构及制作方法
CN103280439B (zh) 超薄高密度多层线路芯片倒装封装结构及制作方法
CN103325761B (zh) 新型高密度多层线路芯片正装封装结构及制作方法
CN103400774B (zh) 先封后蚀芯片正装凸点三维系统级金属线路板及工艺方法
CN102856291A (zh) 多芯片正装先蚀刻后封装无基岛封装结构及其制造方法
CN102856288B (zh) 多芯片正装先蚀刻后封装基岛埋入封装结构及其制造方法
CN102881664B (zh) 多芯片倒装先封装后蚀刻无基岛封装结构及其制造方法
CN102881670B (zh) 多芯片正装先封装后蚀刻基岛埋入封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160504

Address after: 214434 Jiangyin, Jiangsu, Chengjiang city street, Long Hill Road, No. 78

Patentee after: Jiangsu Changjiang Electronics Technology Co., Ltd.

Address before: 214434 Jiangyin, Jiangsu Province, the development of mountain road, No. 78, No.

Patentee before: Jiangsu Changjiang Electronics Technology Co., Ltd.