TWI422000B - 無核心層封裝基板及其製法 - Google Patents
無核心層封裝基板及其製法 Download PDFInfo
- Publication number
- TWI422000B TWI422000B TW99102059A TW99102059A TWI422000B TW I422000 B TWI422000 B TW I422000B TW 99102059 A TW99102059 A TW 99102059A TW 99102059 A TW99102059 A TW 99102059A TW I422000 B TWI422000 B TW I422000B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- package substrate
- electrical contact
- forming
- contact pads
- Prior art date
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本發明係關於一種無核心層封裝基板及其製法，尤指一種適用於覆晶式針柵陣列封裝之無核心層封裝基板及其製法。
隨著電子產業的蓬勃發展，電子產品亦逐漸進入多功能、高性能的研發方向。為滿足半導體封裝件高積集度(Integration)以及微型化(Miniaturization)的封裝要求，提供多數主被動元件及線路連接之電路板，亦逐漸由單層板演變成多層板，以使在有限的空間下，藉由層間連接技術(Interlayer connection)擴大電路板上可利用的佈線面積而配合高電子密度之積體電路(Integrated circuit)需求。
習知之半導體封裝結構是將半導體晶片黏貼於基板頂面，進行打線接合(wire bonding)或覆晶接合(Flip chip)封裝。相較於打線接合(wire bond)技術，覆晶技術之特徵在於半導體晶片與封裝基板間的電性連接係直接以焊料凸塊為之而非一般之金線，此種覆晶技術之優點在於能提高封裝密度，以降低封裝元件尺寸﹔同時，該種覆晶技術不需使用長度較長之金線，而能降低阻抗，以提高電性功能。
另外，覆晶封裝結構 更可結合針柵陣列封裝技術(Pin-Grid Array，PGA)，以形成更符合市場需求之覆晶式針柵陣列(Flip-chip pin grid array，FCPGA)封裝。由於覆晶式針柵陣列封裝可藉由接腳針與主板連接，故具有便於安裝及卸除之優點。
習知覆晶式 針柵陣列 封裝結構之製法係先提供一核心板，再於該核心板上形成增層結構，且該增層結構最外層具有複數凸塊焊墊，於該增層結構上形成絕緣保護層，且該絕緣保護層中形成複數開孔，以令各該凸塊焊墊對應外露於各該開孔，並於該開孔中之凸塊焊墊上形成表面處理層，而成為一整版面封裝基板（panel）；接著，將該整版面封裝基板切割成複數封裝基板單元（unit）；最後，再運送至封裝廠進行後續的植球、植針、置晶、封裝等步驟。
惟，由於傳統覆晶式 針柵陣列 封裝結構係採用核心基板，故此習知封裝結構無法有效降低封裝整體厚度。此外，由於傳統製法係先將該整版面封裝基板切割成複數封裝基板單元，再將該些封裝基板單元排列於承載盤上，以進行植球、植針等加工步驟，故須採用多組模具，且有加工繁複、加工性不佳、產能較低及整體成本高等缺點。尤其，當封裝基板的整體厚度愈來愈薄時，對於封裝基板單元進行植球及植針等加工步驟將更加困難。
據此，如何有效降低封裝基板的整體厚度，並改善傳統製程加工繁複、產能低及成本高等缺點，實已成為目前亟欲解決的課題。
本發明之目的係在提供一種無核心層封裝基板，其可 有效降低封裝基板的整體厚度，且具有簡化製程、提高產能、及降低成本之優點。
為達上述目的，本發明提供一種無核心層封裝基板，其包括：基板本體，係由具有第一表面及相對第二表面之輔助介電層、設於該第二表面上之內層線路層、及設於該第二表面與內層線路層上之增層結構所組成，其中增層結構具有至少一介電層、設於介電層上之至少一線路層、及設於介電層中並電性連接線路層及內層線路層之複數導電盲孔，而增層結構最外層之線路層復具有複數電性接觸墊；複數電性接觸凸塊，係分別由具有第一端及相對第二端之金屬柱及設於第一端上之焊料層所組成，其中金屬柱之第二端係位於輔助介電層中並電性連接內層線路層，而金屬柱之第一端及焊料層係凸出於輔助介電層之第一表面； 絕緣保護層，係設於增層結構上，其中絕緣保護層具有複數 絕緣保護層開孔，係對應該些電性接觸墊，以使絕緣保護層開孔中之電性接觸墊不為絕緣保護層所覆蓋；以及複數接腳針，係分別與電性接觸墊電性連接。在此， 該些 接腳針可透過複數 焊料球而與 電性接觸墊電性連接。
本發明之無核心層封裝基板 復可包括:一表面處理層，係設於該些電性接觸墊上。在此，該表面處理層之材料可選自由 錫、銀、鎳、金、鉻/鈦、鎳/金、鎳/鈀、鎳/鈀/金、有機保焊膜、 化鎳浸金 、化鎳化鈀浸金及化鈀浸金所組群組中之 其中一者。
於本發明之無核心層封裝基板中，較佳為， 該些 接腳針 排列成一針柵陣列。
於本發明之無核心層封裝基板中， 該金屬柱之材料可為銅、鎳或鎳/鈀。
此外，本發明復提供一種無核心層封裝基板之製法，其包括: 提供一承載單元，且該承載單元之相對兩表面上各設有一金屬層；依序形成第一阻層及輔助介電層於各金屬層上，其中第一阻層及輔助介電層具有複數開孔，以顯露各金屬層之部分表面；電鍍形成複數電性接觸凸塊於該些開孔中，其中每一電性接觸凸塊係藉由依序電鍍焊料層及金屬柱而形成；電鍍形成一內層線路層於各輔助介電層之部分表面及各金屬柱上；形成一增層結構於各輔助介電層及各內層線路層上，其中該增層結構具有至少一介電層、設於介電層上之至少一線路層、及形成於介電層中並電性連接線路層及內層線路層之複數導電盲孔，且增層結構最外層之線路層復具有複數電性接觸墊；形成一絕緣保護層於各增層結構上，其中絕緣保護層具有複數絕緣保護層開孔，以顯露電性接觸墊，俾而形成上下成對之整版面封裝基板；裁切上下成對之整版面封裝基板，以成為複數上下成對之封裝基板區塊，其中上下成對之封裝基板區塊具有(m×n)陣列排列之上下成對封裝基板單元，而m及n皆為大於1之整數；移除裁切後之承載單元，以使上下成對之封裝基板區塊分離成獨立兩個封裝基板區塊；將複數接腳針分別電性連接至電性接觸墊；移除各封裝基板區塊上之金屬層及第一阻層；以及裁切各封裝基板區塊，以分離成複數封裝單元。在此，本發明所使用之剝離層可為一離型膜。
據此，本發明係以區塊形式進行植球及植針等加工步驟，故相較於將多顆封裝單元排列於承載盤上進行植球及植針之習知方式，本發明提供之製法可一體加工，省略排版步驟，並達到較高之精度，且可使用較單純的植針治具，有利於生產製作，並可減少成品損傷。此外，本發明係藉由電鍍製程形成電性接觸凸塊，故可減少回焊次數，進而降低封裝基板彎翹之可能。
於本發明之製法中， 該金屬柱之材料可為銅、鎳或鎳/鈀，而該些 接腳針較佳係 排列成一針柵陣列。
於本發明之製法中， 該些 接腳針可透過複數 焊料球而電性連接至 該些電性接觸墊。在此， 焊料球可於承載單元移除前或移除後形成， 據此，本發明之製法復可包括: 於移除該裁切後之承載單元之前， 形成複數焊料球於該些電性接觸墊上；或者， 於移除該裁切後之承載單元之後， 形成複數焊料球於該些電性接觸墊上。
於本發明之製法中， 該承載單元之製程可包括以下步驟:提供一核心層；於該核心層之兩相對表面上各形成一面積小於該核心層之剝離層；以及形成一黏著層於未形成該剝離層之該核心層表面上，以使該黏著層環繞該剝離層周圍。或者，該承載單元之製程可包括以下步驟: 提供一核心層；於該核心層之兩相對表面上各形成一黏著層；以及貼設一面積小於該核心層之剝離層於該黏著層上，且使該剝離層之周圍為該黏著層環繞。
於本發明之製法中， 該內層線路層之製程可包括以下步驟: 形成一第二阻層於該輔助介電層上，並於該第二阻層中形成複數開口區，以顯露該輔助介電層之部分表面及各該金屬柱之表面；於各該些開口區中電鍍形成該內層線路層；以及移除該第二阻層。
於本發明之製法中，為使上下成對之封裝基板可於裁切後上下分離，較佳係於進行裁切時，沿著對應該剝離膜周緣之裁切邊而裁切上下成對之整版面封裝基板，且該裁切邊係通過該剝離膜。
本發明之製法更可包括: 於移除金屬層及第一阻層之前，設置一承載板於絕緣保護層上，以罩蓋該些接腳針與該些焊料球，並於裁切該封裝結構區塊之前，移除該承載板。據此，於移除金屬層及第一阻層時，該承載板可保護該些接腳針與該些焊料球。
本發明之製法更可包括: 形成一表面處理層於各該些電性接觸墊上。在此，該表面處理層之材料可選自由 錫、銀、鎳、金、鉻/鈦、鎳/金、鎳/鈀、鎳/鈀/金、有機保焊膜、 化鎳浸金 、化鎳化鈀浸金及化鈀浸金所組群組中之 其中一者。
以下係藉由特定的具體實施例說明本發明之實施方式，熟習此技藝之人士可由本說明書所揭示之內容輕易地了解本發明之其他優點與功效。本發明亦可藉由其他不同的具體實施例加以施行或應用，本說明書中的各項細節亦可基於不同觀點與應用，在不悖離本發明之精神下進行各種修飾與變更。
本發明之實施例中該等圖式均為簡化之示意圖。惟該等圖式僅顯示與本發明有關之元件，其所顯示之元件非為實際實施時之態樣，其實際實施時之元件數目、形狀等比例為一選擇性之設計，且其元件佈局型態可能更複雜。
實施例1
請參考圖1A至1L，其係為本實施例 無核心層封裝基板之製程剖視圖。
首先，如圖1A所示， 提供一承載單元11，且該承載單元11之相對兩表面上各設有一金屬層12。於本實施例中，該承載單元11之製法為: 提供一核心層111；接著，於核心層111之兩相對表面上各形成一面積小於核心層111之剝離層112(本實施例係使用離型膜作為剝離層112)；最後，形成一黏著層113於未形成剝離層112之核心層111表面上，以使黏著層113環繞剝離層112周圍。
此外， 請參見圖1A’， 本實施例亦提供另一種 承載單元11之製法。首先， 提供一核心層111；接著，於核心層111之兩相對表面上各形成一黏著層113；最後，貼設一面積小於核心層111之剝離層112於黏著層113上，且使剝離層112之周圍為黏著層113所環繞。
由於圖1A及圖1A’之 承載單元11後續製程步驟皆相同，故下文將以 圖1A所提供之 承載單元11作後續製程步驟之說明，而不再贅述圖1A’之承載單元11後續製程步驟。
如 圖1B所示，依序形成第一阻層211及輔助介電層212於各金屬層12上，其中第一阻層211及輔助介電層212具有複數開孔21a，以顯露各金屬層12之部分表面。
接著，如圖1C所示，依序電鍍焊料層31及金屬柱32於該些開孔21a中，以形成複數電性接觸凸塊30。於本實施例中，電鍍焊料層31之材料為無鉛銲錫，而該金屬柱32之材料為銅。
如圖1D所示，形成第二阻層60於輔助介電層212上，並於第二阻層60中形成複數開口區60a，以顯露輔助介電層212之部分表面及各金屬柱32之表面；接著，於各開口區60a中電鍍形成內層線路層22。隨後，再如圖1E所示，移除該第二阻層。
而後，如圖1F所示，形成一增層結構23於各輔助介電層212及各內層線路層22上，其中該增層結構23具有至少一介電層231、設於介電層上之至少一線路層232、及形成於介電層231中並電性連接線路層232及內層線路層22之複數導電盲孔233，且增層結構23最外層之線路層232復具有複數電性接觸墊23a。
如圖1G所示，形成一絕緣保護層40於各增層結構23上，其中絕緣保護層40具有複數絕緣保護層開孔40a，以顯露該些電性接觸墊23a，俾而形成上下成對之整版面封裝基板P。接著，如圖1G所示，沿著對應剝離膜112周緣並通過該剝離膜112之裁切邊L，裁切該上下成對之整版面封裝基板P，以成為複數上下成對之封裝基板區塊B，如圖1H所示。
請參見圖1H’，其係為上下成對之整版面封裝基板P之俯視圖。如圖1H’所示，該些上下成對之封裝基板區塊B具有(m×n)陣列排列之上下成對封裝基板單元S，而m及n皆為大於1之整數。
接著，如圖1I所示，形成複數焊料球51於該些電性接觸墊23a上後，移除該裁切後之承載單元11’，以使上下成對之封裝基板區塊分離成獨立兩個封裝基板區塊B’。
此外，請參見圖1I’，本實施例亦可於形成焊料球前先移除承載單元11’，其中，圖1I’係以圖1A’所示之承載單元11作為圖式說明。
隨後，如圖1J所示，藉由焊料球51，將複數接腳針52分別電性連接至電性接觸墊23a；再設置一承載板70於絕緣保護層40上，以罩蓋該些接腳針52與焊料球51。
如圖1K所示，移除各封裝基板區塊B’上之金屬層及第一阻層後，再將承載板移除。
最後，如圖1L所示，裁切各封裝基板區塊，以分離成複數封裝單元S’。
據此，如圖1L所示，本實施例製得一種無核心層封裝基板，其包括：基板本體20，係由具有第一表面20a及相對第二表面20b之輔助介電層212、設於第二表面20b上之內層線路層22、及設於第二表面20b與內層線路層22上之一增層結構23所組成，其中該增層結構23具有至少一介電層231、設於介電層231上之至少一線路層232、及設於介電層231中並電性連接線路層232及內層線路層22之複數導電盲孔233，而增層結構23最外層之線路層232復具有複數電性接觸墊23a；複數電性接觸凸塊30，係分別由具有第一端32a及相對第二端32b之金屬柱32及設於該第一端32a上之焊料層31所組成，其中金屬柱32之第二端32b係位於輔助介電層212中並電性連接內層線路層22，而金屬柱32之該第一端32a及焊料層31係凸出於輔助介電層212之第一表面20a；一絕緣保護層40，係設於增層結構23上，其中該絕緣保護層40具有複數絕緣保護層開孔40a，係對應電性接觸墊23a，以使絕緣保護層開孔40a中之電性接觸墊23a不為絕緣保護層40所覆蓋；以及複數接腳針52，係分別透過焊料球51而與電性接觸墊23a電性連接。
實施例2
請參見圖1M，其係為本實施例無核心層封裝基板之剖視圖。如圖1M所示，本實施例之封裝結構及製法與實施例1大致相同，惟不同處在於，本實施例之電性接觸墊23a上復形成有表面處理層23b，其中，該表面處理層23b之材料為化鈀浸金。
综上所述，本發明係以區塊形式進行植球及植針等加工步驟，故相較於將多顆封裝單元排列於承載盤上進行植球及植針之習知方式，本發明提供之製法可一體加工，省略排版步驟，並達到較高之精度，且可使用較單純的植針治具，有利於生產製作，並可減少成品損傷。此外，本發明係藉由電鍍製程形成電性接觸凸塊，故可減少回焊次數，進而降低封裝基板彎翹之可能，且具有簡化製程、提高產能、及降低成本等優點。再者，由於本發明封裝基板未包括核心層，故可有效降低封裝基板的整體厚度。
上述實施例僅係為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。
本發明之實施例中該等圖式均為簡化之示意圖。惟該等圖式僅顯示與本發明有關之元件，其所顯示之元件非為實際實施時之態樣，其實際實施時之元件數目、形狀等比例為一選擇性之設計，且其元件佈局型態可能更複雜。
實施例1
請參考圖1A至1L，其係為本實施例 無核心層封裝基板之製程剖視圖。
首先，如圖1A所示， 提供一承載單元11，且該承載單元11之相對兩表面上各設有一金屬層12。於本實施例中，該承載單元11之製法為: 提供一核心層111；接著，於核心層111之兩相對表面上各形成一面積小於核心層111之剝離層112(本實施例係使用離型膜作為剝離層112)；最後，形成一黏著層113於未形成剝離層112之核心層111表面上，以使黏著層113環繞剝離層112周圍。
此外， 請參見圖1A’， 本實施例亦提供另一種 承載單元11之製法。首先， 提供一核心層111；接著，於核心層111之兩相對表面上各形成一黏著層113；最後，貼設一面積小於核心層111之剝離層112於黏著層113上，且使剝離層112之周圍為黏著層113所環繞。
由於圖1A及圖1A’之 承載單元11後續製程步驟皆相同，故下文將以 圖1A所提供之 承載單元11作後續製程步驟之說明，而不再贅述圖1A’之承載單元11後續製程步驟。
如 圖1B所示，依序形成第一阻層211及輔助介電層212於各金屬層12上，其中第一阻層211及輔助介電層212具有複數開孔21a，以顯露各金屬層12之部分表面。
接著，如圖1C所示，依序電鍍焊料層31及金屬柱32於該些開孔21a中，以形成複數電性接觸凸塊30。於本實施例中，電鍍焊料層31之材料為無鉛銲錫，而該金屬柱32之材料為銅。
如圖1D所示，形成第二阻層60於輔助介電層212上，並於第二阻層60中形成複數開口區60a，以顯露輔助介電層212之部分表面及各金屬柱32之表面；接著，於各開口區60a中電鍍形成內層線路層22。隨後，再如圖1E所示，移除該第二阻層。
而後，如圖1F所示，形成一增層結構23於各輔助介電層212及各內層線路層22上，其中該增層結構23具有至少一介電層231、設於介電層上之至少一線路層232、及形成於介電層231中並電性連接線路層232及內層線路層22之複數導電盲孔233，且增層結構23最外層之線路層232復具有複數電性接觸墊23a。
如圖1G所示，形成一絕緣保護層40於各增層結構23上，其中絕緣保護層40具有複數絕緣保護層開孔40a，以顯露該些電性接觸墊23a，俾而形成上下成對之整版面封裝基板P。接著，如圖1G所示，沿著對應剝離膜112周緣並通過該剝離膜112之裁切邊L，裁切該上下成對之整版面封裝基板P，以成為複數上下成對之封裝基板區塊B，如圖1H所示。
請參見圖1H’，其係為上下成對之整版面封裝基板P之俯視圖。如圖1H’所示，該些上下成對之封裝基板區塊B具有(m×n)陣列排列之上下成對封裝基板單元S，而m及n皆為大於1之整數。
接著，如圖1I所示，形成複數焊料球51於該些電性接觸墊23a上後，移除該裁切後之承載單元11’，以使上下成對之封裝基板區塊分離成獨立兩個封裝基板區塊B’。
此外，請參見圖1I’，本實施例亦可於形成焊料球前先移除承載單元11’，其中，圖1I’係以圖1A’所示之承載單元11作為圖式說明。
隨後，如圖1J所示，藉由焊料球51，將複數接腳針52分別電性連接至電性接觸墊23a；再設置一承載板70於絕緣保護層40上，以罩蓋該些接腳針52與焊料球51。
如圖1K所示，移除各封裝基板區塊B’上之金屬層及第一阻層後，再將承載板移除。
最後，如圖1L所示，裁切各封裝基板區塊，以分離成複數封裝單元S’。
據此，如圖1L所示，本實施例製得一種無核心層封裝基板，其包括：基板本體20，係由具有第一表面20a及相對第二表面20b之輔助介電層212、設於第二表面20b上之內層線路層22、及設於第二表面20b與內層線路層22上之一增層結構23所組成，其中該增層結構23具有至少一介電層231、設於介電層231上之至少一線路層232、及設於介電層231中並電性連接線路層232及內層線路層22之複數導電盲孔233，而增層結構23最外層之線路層232復具有複數電性接觸墊23a；複數電性接觸凸塊30，係分別由具有第一端32a及相對第二端32b之金屬柱32及設於該第一端32a上之焊料層31所組成，其中金屬柱32之第二端32b係位於輔助介電層212中並電性連接內層線路層22，而金屬柱32之該第一端32a及焊料層31係凸出於輔助介電層212之第一表面20a；一絕緣保護層40，係設於增層結構23上，其中該絕緣保護層40具有複數絕緣保護層開孔40a，係對應電性接觸墊23a，以使絕緣保護層開孔40a中之電性接觸墊23a不為絕緣保護層40所覆蓋；以及複數接腳針52，係分別透過焊料球51而與電性接觸墊23a電性連接。
實施例2
請參見圖1M，其係為本實施例無核心層封裝基板之剖視圖。如圖1M所示，本實施例之封裝結構及製法與實施例1大致相同，惟不同處在於，本實施例之電性接觸墊23a上復形成有表面處理層23b，其中，該表面處理層23b之材料為化鈀浸金。
综上所述，本發明係以區塊形式進行植球及植針等加工步驟，故相較於將多顆封裝單元排列於承載盤上進行植球及植針之習知方式，本發明提供之製法可一體加工，省略排版步驟，並達到較高之精度，且可使用較單純的植針治具，有利於生產製作，並可減少成品損傷。此外，本發明係藉由電鍍製程形成電性接觸凸塊，故可減少回焊次數，進而降低封裝基板彎翹之可能，且具有簡化製程、提高產能、及降低成本等優點。再者，由於本發明封裝基板未包括核心層，故可有效降低封裝基板的整體厚度。
上述實施例僅係為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。
11‧‧‧承載單元
11’‧‧‧裁切後之承載單元
111‧‧‧核心層
112‧‧‧剝離層
113‧‧‧黏著層
12‧‧‧金屬層
20‧‧‧基板本體
20a‧‧‧第一表面
20b‧‧‧第二表面
21a‧‧‧開孔
211‧‧‧第一阻層
212‧‧‧輔助介電層
22‧‧‧內層線路層
23‧‧‧增層結構
231‧‧‧介電層
232‧‧‧線路層
233‧‧‧導電盲孔
23a‧‧‧電性接觸墊
23b‧‧‧表面處理層
30‧‧‧電性接觸凸塊
31‧‧‧焊料層
32‧‧‧金屬柱
32a‧‧‧第一端
32b‧‧‧第二端
40‧‧‧絕緣保護層
40a‧‧‧絕緣保護層開孔
51‧‧‧焊料球
52‧‧‧接腳針
60‧‧‧第二阻層
60a‧‧‧開口區
70‧‧‧承載板
L‧‧‧裁切邊
P‧‧‧上下成對整版面封裝基板
B’‧‧‧封裝基板區塊
B‧‧‧上下成對封裝基板區塊
S’‧‧‧封裝基板單元
S‧‧‧上下成對封裝基板單元
m‧‧‧陣列行數
n‧‧‧陣列列數
11’‧‧‧裁切後之承載單元
111‧‧‧核心層
112‧‧‧剝離層
113‧‧‧黏著層
12‧‧‧金屬層
20‧‧‧基板本體
20a‧‧‧第一表面
20b‧‧‧第二表面
21a‧‧‧開孔
211‧‧‧第一阻層
212‧‧‧輔助介電層
22‧‧‧內層線路層
23‧‧‧增層結構
231‧‧‧介電層
232‧‧‧線路層
233‧‧‧導電盲孔
23a‧‧‧電性接觸墊
23b‧‧‧表面處理層
30‧‧‧電性接觸凸塊
31‧‧‧焊料層
32‧‧‧金屬柱
32a‧‧‧第一端
32b‧‧‧第二端
40‧‧‧絕緣保護層
40a‧‧‧絕緣保護層開孔
51‧‧‧焊料球
52‧‧‧接腳針
60‧‧‧第二阻層
60a‧‧‧開口區
70‧‧‧承載板
L‧‧‧裁切邊
P‧‧‧上下成對整版面封裝基板
B’‧‧‧封裝基板區塊
B‧‧‧上下成對封裝基板區塊
S’‧‧‧封裝基板單元
S‧‧‧上下成對封裝基板單元
m‧‧‧陣列行數
n‧‧‧陣列列數
圖1A至1L係為本發明一較佳實施例之 無核心層封裝基板製程剖視圖。
圖1M 係為本發明另一較佳實施例之 無核心層封裝基板剖視圖。
20‧‧‧基板本體
20a‧‧‧第一表面
20b‧‧‧第二表面
212‧‧‧輔助介電層
22‧‧‧內層線路層
23‧‧‧增層結構
231‧‧‧介電層
232‧‧‧線路層
233‧‧‧導電盲孔
23a‧‧‧電性接觸墊
30‧‧‧電性接觸凸塊
31‧‧‧焊料層
32‧‧‧金屬柱
32a‧‧‧第一端
32b‧‧‧第二端
40‧‧‧絕緣保護層
40a‧‧‧絕緣保護層開孔
51‧‧‧焊料球
52‧‧‧接腳針
S’‧‧‧封裝基板單元
Claims (13)
- 一種無核心層封裝基板，包括：
一基板本體，係由具有第一表面及相對第二表面之一輔助介電層、設於該第二表面上之一內層線路層、及設於該第二表面與該內層線路層上之一增層結構所組成，其中該增層結構具有至少一介電層、設於該介電層上之至少一線路層、及設於該介電層中並電性連接該線路層及該內層線路層之複數導電盲孔，而該增層結構最外層之該線路層復具有複數電性接觸墊；
複數電性接觸凸塊，係分別由具有第一端及相對第二端之一金屬柱及設於該第一端上之一焊料層所組成，其中該金屬柱之該第二端係位於該輔助介電層中並電性連接該內層線路層，而該金屬柱之該第一端及該焊料層係凸出於該輔助介電層之該第一表面；
一絕緣保護層，係設於該增層結構上，其中該絕緣保護層具有複數絕緣保護層開孔，係對應該些電性接觸墊，以使該些絕緣保護層開孔中之該些電性接觸墊不為該絕緣保護層所覆蓋；以及
複數接腳針，係分別與該些電性接觸墊電性連接。 - 如申請專利範圍第1項所述之無核心層封裝基板，其中，該些接腳針係透過複數焊料球而電性連接至該些電性接觸墊。
- 如申請專利範圍第1項所述之無核心層封裝基板，復包括:一表面處理層，係設於該些電性接觸墊上。
- 一種無核心層封裝基板之製法，包括:
提供一承載單元，且該承載單元之相對兩表面上各設有一金屬層；
依序形成一第一阻層及一輔助介電層於各該金屬層上，其中該第一阻層及該輔助介電層具有複數開孔，以顯露各該金屬層之部分表面；
電鍍形成複數電性接觸凸塊於該些開孔中，其中每一該些電性接觸凸塊係藉由依序電鍍一焊料層及一金屬柱而形成；
電鍍形成一內層線路層於各該輔助介電層之部分表面及各該金屬柱上；
形成一增層結構於各該輔助介電層及各該內層線路層上，其中該增層結構具有至少一介電層、設於該介電層上之至少一線路層、及形成於該介電層中並電性連接該線路層及該內層線路層之複數導電盲孔，且該增層結構最外層之該線路層復具有複數電性接觸墊；
形成一絕緣保護層於各該增層結構上，其中該絕緣保護層具有複數絕緣保護層開孔，以顯露該些電性接觸墊，俾而形成上下成對之整版面封裝基板；
裁切該上下成對之整版面封裝基板，以成為複數上下成對之封裝基板區塊，其中該些上下成對之封裝基板區塊具有(m×n)陣列排列之上下成對封裝基板單元，而m及n皆為大於1之整數；
移除該裁切後之承載單元，以使該上下成對之封裝基板區塊分離成獨立兩個封裝基板區塊；
將複數接腳針分別電性連接至該些電性接觸墊；
移除各該封裝基板區塊上之該金屬層及該第一阻層；以及
裁切各該封裝基板區塊，以分離成複數封裝單元。 - 如申請專利範圍第4項所述之無核心層封裝基板之製法，其中，該些接腳針係透過複數焊料球而電性連接至該些電性接觸墊。
- 如申請專利範圍第4項所述之無核心層封裝基板之製法，其中，該承載單元之製程包括:
提供一核心層；
於該核心層之兩相對表面上各形成一面積小於該核心層之剝離層；以及
形成一黏著層於未形成該剝離層之該核心層表面上，以使該黏著層環繞該剝離層周圍。 - 如申請專利範圍第4項所述之無核心層封裝基板之製法，其中，該承載單元之製程包括:
提供一核心層；
於該核心層之兩相對表面上各形成一黏著層；以及
貼設一面積小於該核心層之剝離層於該黏著層上，且使該剝離層之周圍為該黏著層環繞。 - 如申請專利範圍第4項所述之無核心層封裝基板之製法，其中，該內層線路層之製程包括:
形成一第二阻層於該輔助介電層上，並於該第二阻層中形成複數開口區，以顯露該輔助介電層之部分表面及各該金屬柱之表面；
於各該些開口區中電鍍形成該內層線路層；以及
移除該第二阻層。 - 如申請專利範圍第4項所述之無核心層封裝基板之製法，復包括:於移除該金屬層及該第一阻層之前，設置一承載板於該絕緣保護層上，以罩蓋該些接腳針與該些焊料球，並於裁切該封裝結構區塊之前，移除該承載板。
- 如申請專利範圍第4項所述之無核心層封裝基板之製法，復包括: 於移除該裁切後之承載單元之前，形成複數焊料球於該些電性接觸墊上。
- 如申請專利範圍第4項所述之無核心層封裝基板之製法，復包括: 於移除該裁切後之承載單元之後，形成複數焊料球於該些電性接觸墊上。
- 如申請專利範圍第6項或第7項所述之無核心層封裝基板之製法，其中，係沿著對應該剝離膜周緣之裁切邊而裁切該上下成對之整版面封裝基板，且該裁切邊係通過該剝離膜。
- 如申請專利範圍第4項所述之無核心層封裝基板之製法，復包括: 形成一表面處理層於各該些電性接觸墊上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW99102059A TWI422000B (zh) | 2010-01-26 | 2010-01-26 | 無核心層封裝基板及其製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW99102059A TWI422000B (zh) | 2010-01-26 | 2010-01-26 | 無核心層封裝基板及其製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201126679A TW201126679A (en) | 2011-08-01 |
| TWI422000B true TWI422000B (zh) | 2014-01-01 |
Family
ID=45024604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW99102059A TWI422000B (zh) | 2010-01-26 | 2010-01-26 | 無核心層封裝基板及其製法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI422000B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5190553B1 (ja) * | 2012-03-06 | 2013-04-24 | フリージア・マクロス株式会社 | キャリア付き金属箔 |
| TWI693874B (zh) * | 2018-06-08 | 2020-05-11 | 欣興電子股份有限公司 | 線路載板結構及其製作方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW591768B (en) * | 2003-05-02 | 2004-06-11 | Via Tech Inc | Structure of a laminated circuit substrate and fabrication thereof |
| JP2007165433A (ja) * | 2005-12-12 | 2007-06-28 | Toppan Printing Co Ltd | 支持板、多層回路配線基板及びそれを用いた半導体パッケージ |
| JP2007173775A (ja) * | 2005-12-20 | 2007-07-05 | Phoenix Precision Technology Corp | 回路基板構造及びその製法 |
| US7419850B2 (en) * | 2006-04-19 | 2008-09-02 | Phoenix Precision Technology Corp. | Method to manufacture a coreless packaging substrate |
| TW200926378A (en) * | 2007-12-05 | 2009-06-16 | Phoenix Prec Technology Corp | Package substrate having electrical connecting structure and semiconductor package structure thereof |
| JP2009141041A (ja) * | 2007-12-05 | 2009-06-25 | Shinko Electric Ind Co Ltd | 電子部品実装用パッケージ |
| US7586188B2 (en) * | 2005-12-13 | 2009-09-08 | Via Technologies, Inc. | Chip package and coreless package substrate thereof |
| US7591067B2 (en) * | 2005-12-30 | 2009-09-22 | Advanced Semiconductor Engineering Inc. | Thermally enhanced coreless thin substrate with embedded chip and method for manufacturing the same |
| US7626270B2 (en) * | 2006-04-19 | 2009-12-01 | Phoenix Precision Technology Corporation | Coreless package substrate with conductive structures |
-
2010
- 2010-01-26 TW TW99102059A patent/TWI422000B/zh not_active IP Right Cessation
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW591768B (en) * | 2003-05-02 | 2004-06-11 | Via Tech Inc | Structure of a laminated circuit substrate and fabrication thereof |
| JP2007165433A (ja) * | 2005-12-12 | 2007-06-28 | Toppan Printing Co Ltd | 支持板、多層回路配線基板及びそれを用いた半導体パッケージ |
| US7586188B2 (en) * | 2005-12-13 | 2009-09-08 | Via Technologies, Inc. | Chip package and coreless package substrate thereof |
| JP2007173775A (ja) * | 2005-12-20 | 2007-07-05 | Phoenix Precision Technology Corp | 回路基板構造及びその製法 |
| US7591067B2 (en) * | 2005-12-30 | 2009-09-22 | Advanced Semiconductor Engineering Inc. | Thermally enhanced coreless thin substrate with embedded chip and method for manufacturing the same |
| US7419850B2 (en) * | 2006-04-19 | 2008-09-02 | Phoenix Precision Technology Corp. | Method to manufacture a coreless packaging substrate |
| US7626270B2 (en) * | 2006-04-19 | 2009-12-01 | Phoenix Precision Technology Corporation | Coreless package substrate with conductive structures |
| TW200926378A (en) * | 2007-12-05 | 2009-06-16 | Phoenix Prec Technology Corp | Package substrate having electrical connecting structure and semiconductor package structure thereof |
| JP2009141041A (ja) * | 2007-12-05 | 2009-06-25 | Shinko Electric Ind Co Ltd | 電子部品実装用パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201126679A (en) | 2011-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100800478B1 (ko) | 적층형 반도체 패키지 및 그의 제조방법 | |
| TWI379394B (en) | Substrate having single patterned metal foil, and package applied with the same, and methods of manufacturing the substrate and package | |
| TWI393233B (zh) | 無核心層封裝基板及其製法 | |
| US9510453B2 (en) | Package carrier | |
| TWI493671B (zh) | 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法 | |
| US10076039B2 (en) | Method of fabricating packaging substrate | |
| TWI473551B (zh) | 封裝基板及其製法 | |
| TWI388019B (zh) | 封裝結構之製法 | |
| US20100289132A1 (en) | Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package | |
| US9559045B2 (en) | Package structure and method for manufacturing the same | |
| TWI416636B (zh) | 封裝結構之製法 | |
| TWI542263B (zh) | 中介基板及其製法 | |
| TWI388018B (zh) | 封裝結構之製法 | |
| TWI485815B (zh) | 半導體封裝件及其製法 | |
| US10096491B2 (en) | Method of fabricating a packaging substrate including a carrier having two carrying portions | |
| TW201628145A (zh) | 電子封裝結構及其製法 | |
| TWI471989B (zh) | 半導體封裝件及其製法 | |
| TWI422000B (zh) | 無核心層封裝基板及其製法 | |
| TWI419278B (zh) | 封裝基板及其製法 | |
| US20130213692A1 (en) | Fabricating method of circuit board and circuit board | |
| TWI416680B (zh) | 封裝基板及其製法 | |
| TWI566330B (zh) | 電子封裝結構之製法 | |
| TWI503941B (zh) | 晶片封裝基板及其製作方法 | |
| TWI425887B (zh) | 具有支撐體的封裝基板及其製法 | |
| TWI405273B (zh) | 封裝結構之製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |