TWI393233B - 無核心層封裝基板及其製法 - Google Patents

無核心層封裝基板及其製法 Download PDF

Info

Publication number
TWI393233B
TWI393233B TW098127676A TW98127676A TWI393233B TW I393233 B TWI393233 B TW I393233B TW 098127676 A TW098127676 A TW 098127676A TW 98127676 A TW98127676 A TW 98127676A TW I393233 B TWI393233 B TW I393233B
Authority
TW
Taiwan
Prior art keywords
layer
metal
package substrate
dielectric layer
electrical contact
Prior art date
Application number
TW098127676A
Other languages
English (en)
Other versions
TW201108367A (en
Inventor
Shih Ping Hsu
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW098127676A priority Critical patent/TWI393233B/zh
Priority to JP2009263062A priority patent/JP2011040702A/ja
Priority to US12/858,759 priority patent/US8227711B2/en
Publication of TW201108367A publication Critical patent/TW201108367A/zh
Application granted granted Critical
Publication of TWI393233B publication Critical patent/TWI393233B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10984Component carrying a connection agent, e.g. solder, adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3473Plating of solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base

Description

無核心層封裝基板及其製法
本發明係有關於一種無核心層封裝基板及其製法,尤指一種具有線路超細間距之無核心層封裝基板及其製法。
隨著電子產業的蓬勃發展,電子產品也逐漸邁向多功能、高性能的趨勢。為了滿足半導體封裝件高整合度(integration)及微型化(miniaturization)的封裝需求,以供更多主被動元件及線路載接,半導體封裝基板亦逐漸由雙層電路板演變成多層電路板(multi-layer board),以在有限的空間下運用層間連接技術(interlayer connection)來擴大半導體封裝基板上可供利用的線路佈局面積,以配合高線路密度之積體電路(integrated circuit)需要,且降低封裝基板的厚度,而能達到封裝件輕薄短小及提高電性功能之目的。
習知技術之多層電路板係由一核心板及對稱形成於其兩側之線路增層結構所組成,但因使用核心板將導致導線長度及整體結構厚度增加,故而難以滿足電子產品功能不斷提昇且體積卻不斷縮小的需求,遂發展出無核心層(coreless)結構之電路板,以符合縮短導線長度及降低整體結構厚度、及符合高頻化、微小化的趨勢要求。
請參閱第1A至1F圖,係為習知無核心層封裝基板及其製法之剖視示意圖。
如第1A圖所示,首先,提供一承載板10,該承載板10之兩表面上依序各設有薄膜金屬層11、離形膜12、與承載金屬層13。
如第1B圖所示,於該承載金屬層13上形成第一介電層14。
如第1C圖所示,於該第一介電層14中以曝光顯影(photolithography)或雷射燒融(laser ablation)形成複數盲孔140,再以蝕刻方式於該些盲孔140所外露之承載金屬層13表面上形成複數凹陷(concave)130。
如第1D圖所示,於各該凹陷130及對應之盲孔140中依序形成焊料凸塊141a與第一導電盲孔141b,並於該第一介電層14上形成電性連接該第一導電盲孔141b的第一線路層142;接著,於該第一介電層14及第一線路層142上形成增層結構15,該增層結構15係包括至少一第二介電層151、設於該第二介電層151上之第二線路層152、及複數設於該第二介電層151中並電性連接該第一線路層142與第二線路層152之第二導電盲孔153,且該增層結構15最外層之第二線路層152復具有複數電性接觸墊154,又於該增層結構15最外層上形成絕緣保護層16,且該絕緣保護層16形成複數絕緣保護層開孔160,以令各該電性接觸墊154對應外露於各該絕緣保護層開孔160。
如第1E圖所示,藉由該離形膜12以分離該承載金屬層13,俾以製成兩脫離該承載板10之初始無核心層封裝基板1。
如第1F圖所示,移除該承載金屬層13,以形成複數突出於該第一介電層14表面之焊料凸塊141a,而製成無核心層封裝基板,令該焊料凸塊141a供後續接置半導體晶片(圖式中未表示),而該電性接觸墊154供後續接置印刷電路板(圖式中未表示)。
由上可知,習知無核心層封裝基板之製法係於該承載板10之兩側上分別形成兩表面皆設有薄膜金屬層11的離形膜12,再於前述結構兩側之薄膜金屬層11上分別形成增層結構15;最後,沿著該離形膜12與承載金屬層13的介面分離兩側之增層線路結構而形成兩個無核心層封裝基板。
惟,習知之製法中,因該承載金屬層13係為金屬材,故僅能於該承載金屬層13上藉由蝕刻方式形成凹陷130,其孔徑及深度皆有一定之公差,將導致後續形成於該凹陷130中之各該焊料凸塊141a之體積及高度之公差控制不易,而使共面性(coplanarity)不良,將容易造成半導體晶片接點因應力(stress)不平衡而被破壞、或半導體晶片之部分電極墊因對應之該焊料凸塊141a高度不足而未能與之形成接點,而發生無效之電性連接;再者,若該焊料凸塊141a之體積平均值偏大或高度平均值偏高時,當進行回焊製程時,該焊料凸塊141a將因形變而容易發生造成短路之接點橋接(bridge)現象。
因此,鑒於上述之問題,如何避免習知技術之無核心層封裝基板之製法所造成不利於設計細間距之諸問題,實已成為目前亟欲解決之課題。
鑑於上述習知技術之種種缺失,本發明之主要目的係在提供一種無核心層封裝基板及其製法,能得到超細間距及高度均勻度更佳之凸塊。
為達上述及其他目的,本發明揭露一種無核心層封裝基板,係包括:基板本體,係由具有相對第一表面及第二表面之輔助介電層、設於該第二表面上之內層線路、及設於該第二表面與內層線路上之增層結構所組成,該增層結構係具有至少一介電層、設於該介電層上之線路層、及形成於該介電層中並電性連接該線路層之複數導電盲孔,且部分之導電盲孔係電性連接該線路層與內層線路,又該基板本體之增層結構最外層的線路層復具有複數電性接觸墊;以及複數電性接觸凸塊,係由具有相對之第一端及第二端之金屬柱與設於該第一端上之焊料層所組成,該金屬柱之第二端係位於該輔助介電層中並電性連接該內層線路,且該金屬柱之第一端及焊料層係凸出於該輔助介電層之第一表面。
依上述之封裝基板復可包括絕緣保護層,係設於該增層結構上,且該絕緣保護層形成複數絕緣保護層開孔,以令各該電性接觸墊對應外露於各該絕緣保護層開孔。又可包括表面處理層,係設於各該電性接觸墊上,且形成該表面處理層之材料係選自由電鍍鎳/金、電鍍銀、電鍍錫、化鎳浸金(ENIG)、化鎳鈀浸金(ENEPIG)、化學鍍錫(Immersion Tin)、化學金、化學銀及有機保焊劑(OSP)所組成之群組中之其中一者。
依上述之封裝基板,該金屬柱係為銅柱。
本發明復揭露一種無核心層封裝基板之製法,係包括:提供一基材,係由具有相對兩表面之承載層、形成於該承載層之相對兩表面上之離形膜、形成於該離形膜上之金屬層、形成於該金屬層上之第一阻層、及形成於該第一阻層上之輔助介電層所組成,並且於各該輔助介電層上定義出有效區;於該輔助介電層及第一阻層形成複數開孔,以露出部份金屬層表面;於各該開孔中以電鍍依序形成焊料層及金屬柱;於該輔助介電層上形成第二阻層,並於該第二阻層中曝光顯影以形成有複數開口區,以外露出部分輔助介電層且對應外露出各該金屬柱;於各該開口區中電鍍形成內層線路,且該內層線路連結該些金屬柱;移除該第二阻層;於該輔助介電層及內層線路上形成增層結構,該增層結構具有至少一介電層、設於該介電層上之線路層、及設於該介電層中且電性連接該線路層與內層線路之導電盲孔,且最外層之線路層具有複數電性接觸墊;於該增層結構上形成絕緣保護層,且該絕緣保護層具有複數絕緣保護層開孔,以令各該電性接觸墊對應外露於各該絕緣保護層開孔;移除該有效區以外之部分;移除該承載層及離形膜,以外露出該金屬層,而形成兩初始基板;移除該金屬層,以令各該開孔中之焊料層及金屬柱形成電性接觸凸塊;以及移除該第一阻層,以形成基板本體,且該基板本體係由該輔助介電層、內層線路及增層結構所組成,並無核心層,且各該電性接觸凸塊凸出於該輔助介電層表面。
前述之製法中,該承載層與金屬層之面積係可大於該離形膜之面積,且該離形膜對應該有效區,又該基材於該承載層與金屬層之間及該離形膜以外的區域可形成有黏著層,且當移除該有效區以外之部分時,可一併移除該黏著層。
前述之製法中,該金屬層係可為銅箔,且該金屬柱係可為銅柱,又移除該有效區以外之部分係可藉由切割方式。
另外,前述之製法復可包括於該電性接觸墊上形成表面處理層,而形成該表面處理層之材料係選自由電鍍鎳/金、電鍍銀、電鍍錫、化鎳浸金(ENIG)、化鎳鈀浸金(ENEPIG)、化學鍍錫(Immersion Tin)、化學金、化學銀及有機保焊劑(OSP)所組成之群組中之其中一者。
由上可知,本發明之無核心層封裝基板係藉由形成貫穿該輔助介電層及第一阻層之小孔徑開孔,以有效控制形成於各該開孔中之電性接觸凸塊之體積及高度之平均值與公差,俾可得到超細間距的凸塊。
更詳言之,本發明所形成之電性接觸凸塊,係由金屬柱與設於其上之焊料層所組成;其中,該金屬柱之一端及焊料層係凸出於該輔助介電層之第一表面,相較於習知技術,尤其在經過迴焊之後,本發明之電性接觸凸塊,因金屬柱不隨迴焊而變形,故不會導致各個電性接觸凸塊的平均高度發生明顯改變,且該電性接觸凸塊高度公差亦較小,具有更佳之凸塊共面性,俾能得到更佳之接點可靠度。
以下藉由特定的具體實施例說明本發明之實施方式,熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
請參閱第2A至2K圖,係為本發明所揭露之一種無核心層封裝基板之製法。
如第2A圖所示,提供一基材2a,係由具有相對兩表面之承載層20、部份形成於該承載層20之相對兩表面上之離形膜21、圍繞該離形膜21以外區域之黏著層20a、形成於該離形膜21及黏著層20a上之金屬層22、形成於該金屬層22上之第一阻層23a、及形成於該第一阻層23a上之輔助介電層24所組成,並且於各該輔助介電層24上定義出有效區A;其中,該承載層20與金屬層22之面積係大於該離形膜21之面積,且該離形膜21對應該有效區A,以於該承載層20與金屬層22之間及該離形膜21以外的區域形成該黏著層20a,又該金屬層22係為銅箔,該離形膜21之材質可為金屬材、壓克力材、塑膠材或可剝膠材。
於後續製程中,因該承載層20兩表面上之製程均相同,故僅以該承載層20之其中一表面作說明,特此述明。
如第2B圖所示,於該輔助介電層24及第一阻層23a上形成複數開孔240以露出部分該金屬層22表面,且形成該開孔240方式可用曝光顯影(photolithography)、雷射燒融、或電漿(plasma);又形成該開孔240之步驟可先在該輔助介電層24上形成孔狀結構,再於該第一阻層23a上對應該孔狀結構形成盲孔230a,以令連通之孔狀結構與盲孔230a形成該開孔240、或者同時貫穿該輔助介電層24及第一阻層23a以形成該開孔240;另外,該第一阻層23a之材料為光阻材料或可感光之樹脂材料,而該輔助介電層24之材料為介電材。
如第2C圖所示,藉由該金屬層22以於各該開孔240中以電鍍方式依序形成焊料層251及金屬柱252;其中,該金屬柱252係為銅柱。
如第2D圖所示,於該輔助介電層24上形成第二阻層23b,並以曝光顯影令該第二阻層23b形成複數開口區230b,以外露出部分輔助介電層24且對應外露出各該金屬柱252,再於各該開口區230b中之輔助介電層24與金屬柱252上電鍍形成內層線路26,以令該內層線路26電性連接該金屬柱252。
如第2E圖所示,移除該第二阻層23b,以露出該輔助介電層24及內層線路26。
如第2F圖所示,於該輔助介電層24及內層線路26上形成增層結構27,且該增層結構27具有至少一介電層270、設於該介電層270上之線路層271、及設於該介電層270中且電性連接該線路層271之導電盲孔272,其中部分之導電盲孔272’係電性連接該線路層271’與內層線路26,且最外層之線路層271具有複數電性接觸墊273,以供接置印刷電路板之用(圖式中未表示)。
如第2G圖所示,於該增層結構27上形成絕緣保護層29,該絕緣保護層29可以是防焊綠漆、感光或非感光性之介電材或樹脂,且該絕緣保護層29具有複數絕緣保護層開孔290,以令各該電性接觸墊273對應外露於各該絕緣保護層開孔290。
如第2H圖所示,藉由切割方式,沿著切割線S-S(如第2G圖所示)移除該有效區A以外之部分,且一併移除該黏著層20a;因該整版面之無核心層封裝基板上係排版佈設有複數無核心層封裝基板單元,可藉由切割製程,以分離得到複數之單一無核心層封裝基板單元。
如第2I圖所示,移除該承載層20及離形膜21,以外露出該金屬層22,俾以形成兩無核層(coreless)初始基板2’。
如第2J圖所示,移除該金屬層22,以令各該開孔240中之焊料層251及金屬柱252形成電性接觸凸塊25;另於各該電性接觸墊273上形成表面處理層30。
如第2K圖所示,移除該第一阻層23a,以形成基板本體2,且該基板本體2係由該輔助介電層24、內層線路26及增層結構27所組成,並無核心層,俾完成該無核心層封裝基板之製法,且各該電性接觸凸塊25凸出於該輔助介電層24表面。
本發明之無核心層封裝基板係利用貫穿該第一阻層23a及輔助介電層24以形成開孔240,因該第一阻層23a係為乾膜,故可藉由雷射燒融、電漿或曝光顯影方式形成貫穿該第一阻層23a之小孔徑盲孔230a,故能有效控制形成於各該開孔240中之電性接觸凸塊25之體積及高度之平均值與公差,俾以達到細間距的要求。
更詳言之,本發明所形成之電性接觸凸塊25,係由金屬柱252與設於其上之焊料層251所組成;其中,該金屬柱252及焊料層251係凸出於該輔助介電層24,且該焊料層251於該電性接觸凸塊25中所占之體積較小,相較於習知技術,尤其在經過迴焊之後,本發明因金屬柱252不隨迴焊而變形,故不會導致各個電性接觸凸塊25的平均高度發生明顯改變,且該電性接觸凸塊25高度公差亦較小,因而具有更佳之凸塊共面性,能避免該焊料層251之形變發生造成短路之接點橋接現象,俾能得到更佳之接點可靠度,以令本發明能有效電性連接半導體晶片。
本發明復揭露一種無核心層封裝基板,係包括基板本體2以及複數電性接觸凸塊25。
所述之基板本體2係由具有相對第一表面24a及第二表面24b之輔助介電層24、設於該第二表面24b上之內層線路26、設於該第二表面24b及內層線路26上之增層結構27所組成,該輔助介電層24上形成有複數開孔240以露出部分該內層線路26;其中,該增層結構27係具有至少一介電層270、設於該介電層270上之線路層271、及形成於該介電層270中並電性連接該線路層271之複數導電盲孔272,且部分之導電盲孔272’係電性連接該線路層271’與內層線路26,且最外層之線路層271具有複數電性接觸墊273,以供接置印刷電路板之用(圖式中未表示)。
所述之複數電性接觸凸塊25係由具有相對之第一端 252a及第二端252b係為銅柱之金屬柱252、及設於該金屬柱252之第一端252a上的焊料層251所組成,該金屬柱252之第二端252b係位於該輔助介電層24之開孔240中並電性連接該內層線路26,且該金屬柱252之第一端252a及焊料層251係凸出於該輔助介電層24之第一表面24a,又該金屬柱252之第一端252a之端面直徑小於或等於該輔助介電層24之開孔240之孔徑。
所述之無核心層封裝基板復包括絕緣保護層29及表面處理層30,該絕緣保護層29係設於該增層結構27上,且該絕緣保護層29中形成複數絕緣保護層開孔290,以令各該電性接觸墊273對應外露於各該絕緣保護層開孔290;該表面處理層30係設於各該電性接觸墊273之外露表面上,且形成該表面處理層30之材料係選自由電鍍鎳/金、電鍍銀、電鍍錫、化鎳浸金(ENIG)、化鎳鈀浸金(ENEPIG)、化學鍍錫(Immersion Tin)、化學金、化學銀及有機保焊劑(OSP)所組成之群組中之其中一者。
上述實施例係用以例示性說明本發明之原理及其功效,而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下,對上述實施例進行修改。因此本發明之權利保護範圍,應如後述之申請專利範圍所列。
1...初始無核心層封裝基板
10...承載板
11...薄膜金屬層
12、21...離形膜
13...承載金屬層
130...凹陷
14...第一介電層
140,230a...盲孔
141a...焊料凸塊
141b...第一導電盲孔
142...第一線路層
15,27...增層結構
151...第二介電層
152...第二線路層
153...第二導電盲孔
154,273...電性接觸墊
16,29...絕緣保護層
160、290...絕緣保護層開孔
2...基板本體
2’...初始基板
2a...基材
20...承載層
20a...黏著層
22...金屬層
23a...第一阻層
23b...第二阻層
230b...開口區
24...輔助介電層
24a...第一表面
24b...第二表面
240...開孔
25...電性接觸凸塊
251...焊料層
252...金屬柱
252a...第一端
252b...第二端
26...內層線路
270...介電層
271,271’...線路層
272、272’...導電盲孔
290...絕緣保護層開孔
30...表面處理層
A...有效區
S-S...切割線
第1A至1F圖係為習知無核心層封裝基板之剖視示意圖;以及第2A至2K圖係為本發明無核心層封裝基板之製法之示意圖。
2...基板本體
24...輔助介電層
24a...第一表面
24b...第二表面
25...電性接觸凸塊
251...焊料層
252...金屬柱
252a...第一端
252b...第二端
26...內層線路
27...增層結構
270...介電層
271,271’...線路層
272,272’...導電盲孔
273...電性接觸墊
29...絕緣保護層
290...絕緣保護層開孔
30...表面處理層

Claims (14)

  1. 一種無核心層封裝基板,係包括:基板本體,係由具有相對第一表面及第二表面之輔助介電層、設於該第二表面上之內層線路、及設於該第二表面與內層線路上之增層結構所組成,該輔助介電層上形成有複數開孔以露出部分該內層線路,該增層結構係具有至少一介電層、設於該介電層上之線路層、及形成於該介電層中並電性連接該線路層之複數導電盲孔,且部分該導電盲孔係電性連接該線路層與內層線路,又該基板本體之增層結構最外層的線路層復具有複數電性接觸墊;以及複數電性接觸凸塊,係由具有相對之第一端及第二端之金屬柱與設於該第一端上之焊料層所組成,該金屬柱之第二端係位於該輔助介電層之開孔中並電性連接該內層線路,且該金屬柱之第一端及焊料層係凸出於該輔助介電層之第一表面,又該金屬柱之第一端之端面直徑小於或等於該輔助介電層之開孔之孔徑。
  2. 如申請專利範圍第1項所述之無核心層封裝基板,復包括絕緣保護層,係設於該增層結構上,且該絕緣保護層形成複數絕緣保護層開孔,以令各該電性接觸墊對應外露於各該絕緣保護層開孔。
  3. 如申請專利範圍第2項之無核心層封裝基板,復包括表面處理層,係設於各該電性接觸墊上。
  4. 如申請專利範圍第3項之無核心層封裝基板,其中, 形成該表面處理層之材料係選自由電鍍鎳/金、電鍍銀、電鍍錫、化鎳浸金(ENIG)、化鎳鈀浸金(ENEPIG)、化學鍍錫(Immersion Tin)、化學金、化學銀及有機保焊劑(OSP)所組成之群組中之其中一者。
  5. 如申請專利範圍第1項所述之無核心層封裝基板,其中,該金屬柱係為銅柱。
  6. 一種無核心層封裝基板之製法,係包括:提供一基材,係由具有相對兩表面之承載層、形成於該承載層之相對兩表面上之離形膜、形成於該離形膜上之金屬層、形成於該金屬層上之第一阻層、及形成於該第一阻層上之輔助介電層所組成,並且於各該輔助介電層上定義出有效區,該有效區之外圍係為該基材邊緣;於該輔助介電層及第一阻層形成複數開孔,以露出部份金屬層表面;於各該開孔中以電鍍依序形成焊料層及金屬柱;於該輔助介電層上形成第二阻層,並於該第二阻層中曝光顯影以形成有複數開口區,以外露出部分輔助介電層且對應外露出各該金屬柱;於各該開口區中電鍍形成內層線路,且該內層線路連結該些金屬柱;移除該第二阻層;於該輔助介電層及內層線路上形成增層結構,該 增層結構具有至少一介電層、設於該介電層上之線路層、及設於該介電層中且電性連接該線路層與內層線路之導電盲孔,且最外層之線路層具有複數電性接觸墊;於該增層結構上形成絕緣保護層,且該絕緣保護層具有複數絕緣保護層開孔,以令各該電性接觸墊對應外露於各該絕緣保護層開孔;移除該有效區以外及其上之結構;移除該承載層及離形膜,以外露出該金屬層,而形成兩初始基板;移除該金屬層,以令各該開孔中之焊料層及金屬柱形成電性接觸凸塊;以及移除該第一阻層,以形成基板本體,且該基板本體係由該輔助介電層、內層線路及增層結構所組成,並無核心層,且各該電性接觸凸塊凸出於該輔助介電層表面。
  7. 如申請專利範圍第6項所述之無核心層封裝基板之製法,其中,該承載層與金屬層之面積係大於該離形膜之面積,且該離形膜對應該有效區。
  8. 如申請專利範圍第7項所述之無核心層封裝基板之製法,其中,該基材係於該承載層與金屬層之間及該離形膜以外的區域形成黏著層。
  9. 如申請專利範圍第8項所述之無核心層封裝基板之製法,其中,移除該有效區以外及其上之結構時,一併 移除該黏著層。
  10. 如申請專利範圍第6項所述之無核心層封裝基板之製法,其中,該金屬層係為銅箔。
  11. 如申請專利範圍第6項所述之無核心層封裝基板之製法,其中,該金屬柱係為銅柱。
  12. 如申請專利範圍第6項所述之無核心層封裝基板之製法,其中,移除該有效區以外及其上之結構係藉由切割方式。
  13. 如申請專利範圍第6項所述之無核心層封裝基板之製法,復包括於該電性接觸墊上形成表面處理層。
  14. 如申請專利範圍第13項之無核心層封裝基板之製法,其中,形成該表面處理層之材料係選自由電鍍鎳/金、電鍍銀、電鍍錫、化鎳浸金(ENIG)、化鎳鈀浸金(ENEPIG)、化學鍍錫(Immersion Tin)、化學金、化學銀及有機保焊劑(OSP)所組成之群組中之其中一者。
TW098127676A 2009-08-18 2009-08-18 無核心層封裝基板及其製法 TWI393233B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098127676A TWI393233B (zh) 2009-08-18 2009-08-18 無核心層封裝基板及其製法
JP2009263062A JP2011040702A (ja) 2009-08-18 2009-11-18 コアレスパッケージ基板及びその製造方法
US12/858,759 US8227711B2 (en) 2009-08-18 2010-08-18 Coreless packaging substrate and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098127676A TWI393233B (zh) 2009-08-18 2009-08-18 無核心層封裝基板及其製法

Publications (2)

Publication Number Publication Date
TW201108367A TW201108367A (en) 2011-03-01
TWI393233B true TWI393233B (zh) 2013-04-11

Family

ID=43768133

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098127676A TWI393233B (zh) 2009-08-18 2009-08-18 無核心層封裝基板及其製法

Country Status (3)

Country Link
US (1) US8227711B2 (zh)
JP (1) JP2011040702A (zh)
TW (1) TWI393233B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10602621B1 (en) 2018-10-29 2020-03-24 Unimicron Technology Corp. Method of manufacturing circuit board
US11011458B2 (en) 2019-07-18 2021-05-18 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
US11637060B2 (en) 2019-07-18 2023-04-25 Unimicron Technology Corp. Wiring board and method of manufacturing the same

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194321A (ja) * 2008-02-18 2009-08-27 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、半導体パッケージ
TWI419278B (zh) * 2010-10-26 2013-12-11 Unimicron Technology Corp 封裝基板及其製法
JP2012186270A (ja) * 2011-03-04 2012-09-27 Toppan Printing Co Ltd 半導体パッケージの製造方法
KR101222828B1 (ko) 2011-06-24 2013-01-15 삼성전기주식회사 코어리스 기판의 제조방법
TWI411362B (zh) * 2011-08-09 2013-10-01 Unimicron Technology Corp 無核心層之封裝基板及其製法
US20170374748A1 (en) * 2011-10-31 2017-12-28 Unimicron Technology Corp. Package structure and manufacturing method thereof
JP6063183B2 (ja) * 2012-08-31 2017-01-18 パナソニックIpマネジメント株式会社 剥離可能銅箔付き基板及び回路基板の製造方法
KR20140047967A (ko) * 2012-10-15 2014-04-23 삼성전기주식회사 다층형 코어리스 인쇄회로기판 및 그 제조 방법
US9491871B2 (en) 2013-05-07 2016-11-08 Unimicron Technology Corp. Carrier substrate
KR20140143567A (ko) * 2013-06-07 2014-12-17 삼성전기주식회사 반도체 패키지 기판 및 반도체 패키지 기판 제조 방법
KR20150064976A (ko) * 2013-12-04 2015-06-12 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20150195912A1 (en) 2014-01-08 2015-07-09 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Substrates With Ultra Fine Pitch Flip Chip Bumps
JP2015211146A (ja) * 2014-04-28 2015-11-24 京セラサーキットソリューションズ株式会社 配線基板の製造方法
TWI655727B (zh) * 2014-06-17 2019-04-01 恆勁科技股份有限公司 封裝基板及包含該封裝基板的覆晶封裝電路
US9603247B2 (en) * 2014-08-11 2017-03-21 Intel Corporation Electronic package with narrow-factor via including finish layer
CN105722299B (zh) 2014-12-03 2018-08-31 恒劲科技股份有限公司 中介基板及其制法
CN106550554B (zh) 2015-09-17 2020-08-25 奥特斯(中国)有限公司 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构
TWI582921B (zh) * 2015-12-02 2017-05-11 南茂科技股份有限公司 半導體封裝結構及其製作方法
TWI582903B (zh) * 2015-12-02 2017-05-11 南茂科技股份有限公司 半導體封裝結構及其製作方法
US9922845B1 (en) * 2016-11-03 2018-03-20 Micron Technology, Inc. Semiconductor package and fabrication method thereof
JP7154913B2 (ja) * 2018-09-25 2022-10-18 株式会社東芝 半導体装置及びその製造方法
CN111148373B (zh) * 2018-11-06 2021-06-29 欣兴电子股份有限公司 电路板制造方法
CN112420522B (zh) * 2019-08-23 2024-03-15 欣兴电子股份有限公司 封装结构及其制备方法
KR20230096382A (ko) 2021-12-23 2023-06-30 삼성전기주식회사 인쇄회로기판 제조 방법
CN115101424A (zh) * 2022-08-22 2022-09-23 盛合晶微半导体(江阴)有限公司 一种有机中介层封装结构及制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070249154A1 (en) * 2006-04-19 2007-10-25 Phoenix Precision Technology Corporation Method to manufacture a coreless packaging substrate

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283925A (ja) * 1996-04-16 1997-10-31 Toppan Printing Co Ltd 半導体装置及びその製造方法
US7640655B2 (en) * 2005-09-13 2010-01-05 Shinko Electric Industries Co., Ltd. Electronic component embedded board and its manufacturing method
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
JP4897281B2 (ja) * 2005-12-07 2012-03-14 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
TWI295550B (en) * 2005-12-20 2008-04-01 Phoenix Prec Technology Corp Structure of circuit board and method for fabricating the same
JP2007173622A (ja) * 2005-12-22 2007-07-05 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2007335700A (ja) * 2006-06-16 2007-12-27 Fujitsu Ltd 配線基板の製造方法
JP5175489B2 (ja) * 2007-04-27 2013-04-03 新光電気工業株式会社 半導体パッケージの製造方法
JP4993739B2 (ja) * 2007-12-06 2012-08-08 新光電気工業株式会社 配線基板、その製造方法及び電子部品装置
JP4835629B2 (ja) * 2008-04-11 2011-12-14 凸版印刷株式会社 半導体装置の製造方法
JP5328281B2 (ja) * 2008-10-03 2013-10-30 三井金属鉱業株式会社 多層プリント配線板の製造方法及びその方法を用いて得られる多層プリント配線板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070249154A1 (en) * 2006-04-19 2007-10-25 Phoenix Precision Technology Corporation Method to manufacture a coreless packaging substrate

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10602621B1 (en) 2018-10-29 2020-03-24 Unimicron Technology Corp. Method of manufacturing circuit board
US11419222B2 (en) 2018-10-29 2022-08-16 Unimicron Technology Corp. Method of manufacturing circuit board
US11011458B2 (en) 2019-07-18 2021-05-18 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
US11315865B2 (en) 2019-07-18 2022-04-26 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
TWI794016B (zh) * 2019-07-18 2023-02-21 欣興電子股份有限公司 線路板及其製造方法
US11637060B2 (en) 2019-07-18 2023-04-25 Unimicron Technology Corp. Wiring board and method of manufacturing the same

Also Published As

Publication number Publication date
US20110042128A1 (en) 2011-02-24
TW201108367A (en) 2011-03-01
US8227711B2 (en) 2012-07-24
JP2011040702A (ja) 2011-02-24

Similar Documents

Publication Publication Date Title
TWI393233B (zh) 無核心層封裝基板及其製法
US7626270B2 (en) Coreless package substrate with conductive structures
TWI495051B (zh) 無核心層之封裝基板及其製法
US9484223B2 (en) Coreless packaging substrate and method of fabricating the same
KR20070065789A (ko) 회로판 및 그 제조방법
US9911626B2 (en) Interposer substrate and method for fabricating the same
US20130009306A1 (en) Packaging substrate and fabrication method thereof
JP2010171387A (ja) 回路基板構造及びその製造方法
US9380712B2 (en) Wiring substrate and semiconductor device
KR102069659B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
TWI498056B (zh) 具有內埋元件的電路板、其製作方法及封裝結構
TWI393229B (zh) 封裝基板的製作方法及其結構
TWI419630B (zh) 嵌入式印刷電路板及其製造方法
TWI394248B (zh) 封裝基板之製法
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
TWI419277B (zh) 線路基板及其製作方法與封裝結構及其製作方法
TWI411072B (zh) 晶片級封裝基板及其製法
JP2005191131A (ja) 配線基板の製造方法
TWI394246B (zh) 封裝基板及其製法
TWI632624B (zh) 封裝基板結構及其製法
TWI826060B (zh) 電路板結構及其製作方法
TWI385770B (zh) 封裝基板及其製法
TWI396269B (zh) 電路板之製法
TWI465159B (zh) 具階梯式開口之封裝基板
TWI418278B (zh) 具外部電性連接結構之封裝基板及其製法