TWI582921B - 半導體封裝結構及其製作方法 - Google Patents

半導體封裝結構及其製作方法 Download PDF

Info

Publication number
TWI582921B
TWI582921B TW104140302A TW104140302A TWI582921B TW I582921 B TWI582921 B TW I582921B TW 104140302 A TW104140302 A TW 104140302A TW 104140302 A TW104140302 A TW 104140302A TW I582921 B TWI582921 B TW I582921B
Authority
TW
Taiwan
Prior art keywords
layer
contact
circuit layer
solder resist
semiconductor package
Prior art date
Application number
TW104140302A
Other languages
English (en)
Other versions
TW201721815A (zh
Inventor
陳憲章
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW104140302A priority Critical patent/TWI582921B/zh
Priority to CN201610104782.2A priority patent/CN106816388B/zh
Application granted granted Critical
Publication of TWI582921B publication Critical patent/TWI582921B/zh
Publication of TW201721815A publication Critical patent/TW201721815A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

半導體封裝結構及其製作方法
本發明是有關於一種封裝結構及其製作方法，且特別是有關於一種半導體封裝結構及其製作方法。
在半導體產業中，積體電路(IC)的生產主要可分為三個階段：積體電路的設計、積體電路的製作以及積體電路的封裝。在晶圓的積體電路製作完成之後，晶圓的主動面配置有多個晶片接墊(die pad)。最後，由晶圓切割所得的裸晶片可透過晶片接墊電性連接於承載器(carrier)。通常而言，承載器可為導線架(lead frame)或封裝基板(package substrate)，而晶片可透過打線接合(wire bonding)或覆晶接合(flip chip bonding)等方式連接至承載器上，以使晶片的晶片接墊與承載器的接點電性連接，進而構成晶片封裝體。
晶片封裝體的整體厚度例如是封裝膠體的厚度、承載器的厚度以及外部端子的高度之總和。為滿足晶片封裝體微型化(miniaturization)的發展需求，常見的作法是減少承載器的厚度。 然而，承載器的厚度之縮減有限，且會對其結構強度造成影響。因此，遂發展出無核心層(coreless)的承載器(例如基板)。
本發明提供一種半導體封裝結構，其承載器不具有核心層，故能減薄整體厚度。
本發明提供一種半導體封裝結構的製作方法，其製作所得的半導體封裝結構能具有較薄的厚度。
本發明提出一種半導體封裝結構的製作方法，其包括以下步驟。提供封裝基板。封裝基板包括介電層、連接介電層的第一金屬層以及連接第一金屬層的第二金屬層，其中第一金屬層位於介電層與第二金屬層之間。圖案化第二金屬層，以形成線路層，其中線路層具有第一接點與第二接點。形成阻焊層於線路層上，並使阻焊層局部覆蓋線路層。配置載板於線路層與阻焊層上。移除介電層與第一金屬層，以暴露出線路層。移除位於第一接點與第二接點之間的部分線路層，以暴露出阻焊層上的溝渠。使晶片透過第一接點與第二接點電性連接於線路層。形成封裝膠體於線路層與阻焊層上，並使封裝膠體包覆晶片。移除載板。
本發明提出一種半導體封裝結構，其包括線路層、阻焊層、晶片、封裝膠體以及多個外部端子。線路層具有第一接點與第二接點。阻焊層局部覆蓋線路層，其中阻焊層暴露出第一接點與第二接點，且具有位於第一接點與第二接點之間的溝渠。晶片 配置於線路層與阻焊層上，並透過第一接點與第二接點電性連接於線路層。晶片跨越溝渠的上方。封裝膠體配置於線路層與阻焊層上，並包覆晶片。這些外部端子分別配置於被阻焊層所暴露出的線路層上。
基於上述，由於透過本發明的半導體封裝結構的製作方法製作所得的半導體封裝結構不具有核心層，因此半導體封裝結構的整體厚度得以縮減，進而符合微型化的發展需求。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10‧‧‧線路結構
100、100A‧‧‧半導體封裝結構
110‧‧‧封裝基板
111‧‧‧介電層
112‧‧‧第一金屬層
113‧‧‧第二金屬層
114‧‧‧線路層
114a‧‧‧第一接點
114b‧‧‧第二接點
120‧‧‧阻焊層
121‧‧‧表面
122‧‧‧凹陷
123‧‧‧溝渠
130、131‧‧‧保焊層
140‧‧‧載板
150‧‧‧晶片
151‧‧‧主動表面
152‧‧‧焊球
160‧‧‧封裝膠體
170‧‧‧外部端子
180‧‧‧導電柱
190‧‧‧焊線
圖1A至圖1L是本發明一實施例的半導體封裝結構的製作流程的剖面示意圖。
圖1M是形成外部端子於圖1L的半導體封裝結構的剖面示意圖。
圖2A至圖2F是本發明另一實施例的半導體封裝結構的製作流程的剖面示意圖。
圖2G是形成外部端子於圖2F的半導體封裝結構的剖面示意圖。
圖1A至圖1L是本發明一實施例的半導體封裝結構的製作流程的剖面示意圖。首先，請參考圖1A，提供封裝基板110。封裝基板110包括介電層111、形成在介電層111上的第一金屬層112(或稱連接介電層111的第一金屬層112)以及形成在第一金屬層112的第二金屬層113(或稱連接第一金屬層112的第二金屬層113)，其中第一金屬層112位於介電層111與第二金屬層113之間。在本實施例中，第一金屬層112與第二金屬層113的數量分別是兩個。前述兩個第一金屬層112分別位於介電層111的相對兩側，且各個第二金屬層113對應形成於第一金屬層112上。介電層111的材質可以氧化矽、氮化矽、碳化矽、氮氧化矽、氮碳化矽或氧碳化矽，或者是FR-4(環氧樹脂玻璃纖維)基材、PI(聚亞醯胺樹脂)基材或其他類似材質所構成的基材。第一金屬層112與第二金屬層113的材質可以是銅、鋁、金、銀、鎳或前述金屬的合金。如圖1A所示，第一金屬層112的厚度例如是小於第二金屬層113的厚度。
接著，請參考圖1B，例如以曝光顯影的方式圖案化第二金屬層113以形成線路層114。在本實施例中，線路層114仍覆蓋第一金屬層112，且具有第一接點114a與第二接點114b。在其他實施例中，線路層可暴露出部分第一金屬層，本發明對此不加以限制。接著，請參考圖1C，例如以塗佈、印刷或噴印等方式形成阻焊材料於線路層114上。接著，例如以曝光顯影的方式圖案化 阻焊材料，以形成阻焊層120，使得阻焊層120局部覆蓋線路層114，而暴露出第一接點114a與第二接點114b。
為防止暴露於阻焊層120的第一接點114a與第二接點114b產生氧化或硫化等現象，進一步形成保焊層130於第一接點114a與第二接點114b上，如圖1D所示。一般來說，保焊層130可以是有機保焊膜(OSP)，或者是由不易氧化的金屬材料所構成，例如透過電鍍的方式形成鎳/金層於第一接點114a與第二接點114b上。另一方面，線路層114、阻焊層120與保焊層130可構成線路結構10，其中各個線路結構10會與對應的第一金屬層112相連接。接著，請參考圖1E，分別於各個線路結構10上配置載板140。具體來說，各個載板140配置於對應的線路層114與阻焊層120上，並與對應的阻焊層120相互抵貼，而未與對應的線路層114有所接觸。載板140例如是硬質基材或可撓性基材，且可透過離型膜(release film)貼合於阻焊層120。在進行後續的封裝步驟時，載板140可作為暫時性的輔助支撐結構，用以支撐對應的線路結構10。
請繼續參考圖1D與圖1E，線路結構10的數量例如是兩個，其中這兩個線路結構10分別位於介電層111的相對兩側，且各個線路結構10會與對應的載板140相配合。接著，請參考圖1F，移除介電層111與第一金屬層112(或稱使各個線路結構10與對應的第一金屬層112分離)。此時，線路層114中原先與第一金屬層112相連接的部分會暴露於外。後續以其中一個線路結構10的封 裝製程作說明。接著，請參考圖1G，例如以曝光顯影的方式移除覆蓋於阻焊層120上的部分線路層114，並使線路層114略低於阻焊層120中未被載板140所覆蓋的表面121，以定義出多個凹陷122。
請參考圖1H，例如以曝光顯影的方式移除位於第一接點114a與第二接點114b之間的凹陷122內的線路層114，以暴露出阻焊層120的溝渠123。之後，請參考圖1I，形成保焊層131於各個凹陷122內，以覆蓋暴露於阻焊層120的線路層114，藉以防止線路層114產生氧化或硫化等現象。接著，請參考圖1J，使晶片150透過第一接點114a與第二接點114b電性連接於線路層114。在本實施例中，晶片150的主動表面151與阻焊層120的表面121彼此面對，以使晶片150覆晶接合於第一接點114a與第二接點114b，且晶片150跨越溝渠123的上方。一般來說，在使晶片150覆晶接合於第一接點114a與第二接點114b之前，會先使晶片150上的凸塊沾附助焊劑。接著，將沾附有助焊劑的凸塊抵接第一接點114a與第二接點114b。之後，回焊(reflow)凸塊，並透過助焊劑清除保焊層131，以使回焊凸塊所形成的焊球152牢固地接合於第一接點114a與第二接點114b。由於第一接點114a與第二接點114b被溝渠123分隔開來，因此在回焊凸塊時，溝渠123能匯集多餘溢出的焊料，從而防止熔融的焊料溢流而搭接成錫橋(solder bridge)，以避免產生短路的現象。
接著，請參考圖1K，形成封裝膠體160於阻焊層120的 表面121上，並使封裝膠體160包覆晶片150與焊球152。另一方面，封裝膠體160會覆蓋線路層114的第一接點114a、第二接點114b以及保焊層131，並填入溝渠123。之後，請參考圖1L，移除載板140，以暴露出保焊層130，其中晶片150與保焊層130分別位於線路層114的相對兩側。至此，半導體封裝結構100的製作已大致完成。由於半導體封裝結構100不具有核心層，因此半導體封裝結構100的整體厚度得以縮減，進而符合微型化的發展需求。
圖1M是形成外部端子於圖1L的半導體封裝結構的剖面示意圖。請參考圖1M，在製作得到如圖1L所示的半導體封裝結構100後，可進一步進行植球步驟，以形成多個外部端子170於被阻焊層120所暴露出的線路層114(即第一接點114a與第二接點114b未被封裝膠體160所覆蓋的一側)上。一般來說，在進行植球步驟之前，會先塗佈助焊劑於保焊層130上。接著，將錫球佈植於助焊劑上。之後，回焊錫球，並透過助焊劑清除保焊層130，以使由回焊錫球所形成的外部端子170能牢固地接合於被阻焊層120所暴露出的線路層114(即第一接點114a與第二接點114b未被封裝膠體160所覆蓋的一側)上。在本實施例中，外部端子170是採用球狀柵格陣列(BGA)的形式，惟本發明不限於此。在其他實施例中，外部端子可採用平面柵格陣列(LGA)或針狀柵格陣列(PGA)等形式。
值得一提的是，本實施例是以有機保焊膜作為保焊層130 來作說明，惟本發明不限於此。在其他實施例中，保焊層可以是鎳/金層，於回焊錫球時，助焊劑可用以清除沾附於鎳/金層上的雜質。
以下將列舉其他實施例以作為說明。在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2A至圖2F是本發明另一實施例的半導體封裝結構的製作流程的剖面示意圖。需說明的是，本實施例的半導體封裝結構100A(繪示於圖2F)的部分製作步驟大致與圖1A至圖1F所示的製作步驟相同或相似，於此不再重複贅述。首先，請參考圖2A，在完成使各個線路結構10與對應的第一金屬層112分離(如圖1F所示)之後，例如透過電鍍的方式形成至少一導電柱180(示意地繪示出兩個)於線路層114上。這些導電柱180位於第一接點114a或第二接點114b的一側。在本實施例中，第一接點114a與第二接點114b例如是位於這些導電柱180之間。在其他實施例中，導電柱的數量可以是大於兩個，且圍繞第一接點與第二接點。
接著，請參考圖2B，例如以曝光顯影的方式移除覆蓋於阻焊層120上的部分線路層114，並使線路層114略低於阻焊層120中未被載板140所覆蓋的表面121，以定義出多個凹陷122。接著，請參考圖2C，形成保焊層131於各個凹陷122內，以覆蓋 暴露於阻焊層120的線路層114，藉以防止線路層114產生氧化或硫化等現象。同時，保焊層131也會形成於導電柱180上，藉以防止導電柱180產生氧化或硫化等現象。在本實施例中，位於第一接點114a與第二接點114b之間的溝渠123內的線路層114未被移除。換言之，將會有一部分的線路層114位於溝渠123內。
接著，請參考圖2D，使晶片150透過第一接點114a與第二接點114b電性連接於線路層114。在本實施例中，晶片150的主動表面151背向於阻焊層120的表面121。換言之，晶片150配置於阻焊層120上，且跨越溝渠123的上方，以與第一接點114a與第二接點114b例如透過打線接合的方式而電性連接。詳細而言，焊線190會接合於晶片150的主動表面151與第一接點114a，並接合於晶片150的主動表面151與及第二接點114b，以令晶片150與線路層114電性連接。一般來說，在使焊線190接合於第一接點114a與第二接點114b之前，會先採用稀酸或電漿來清除部分保焊層131，以暴露出第一接點114a與第二接點114b。
值得一提的是，本實施例是以有機保焊膜作為保焊層131來作說明，惟本發明不限於此。在其他實施例中，保焊層可以是鎳/金層，而稀酸或電漿可用以清除沾附於鎳/金層上的雜質。換言之，前述採用稀酸或電漿所進行的清除步驟需視保焊層的種類而定，以選擇性地清除有機保焊膜或沾附於鎳/金層上的雜質。
請參考圖2E，形成封裝膠體160於阻焊層120的表面121上，並使封裝膠體160包覆晶片150與焊線190。另一方面，封裝 膠體160會覆蓋線路層114的第一接點114a與第二接點114b，而被保焊層131所包覆的導電柱180會暴露於封裝膠體160之外。之後，請參考圖2F，移除載板140，以暴露出保焊層130，其中晶片150與保焊層130分別位於線路層114的相對兩側。至此，半導體封裝結構100A的製作已大致完成。由於半導體封裝結構100A不具有核心層，因此半導體封裝結構100A的整體厚度得以縮減，進而符合微型化的發展需求。另一方面，暴露於封裝膠體160之外的導電柱180可用以連接其他晶片、其他半導體封裝結構或電子元件。如圖2E所示，導電柱180的高度例如是小於封裝膠體160的厚度。在其他實施例中，導電柱的高度可以是大於或等於封裝膠體的厚度。
舉例來說，半導體封裝結構100A可與另一半導體封裝結構進行堆疊，其中前述另一半導體封裝結構與半導體封裝結構100A相似，並透過導電柱與半導體封裝結構100A的導電柱180電性連接。此時，前述另一半導體封裝結的導電柱的高度例如是大於封裝膠體的厚度，以便於半導體封裝結構100A的導電柱180相配合。
圖2G是形成外部端子於圖2F的半導體封裝結構的剖面示意圖。請參考圖2G，在製作得到圖2F的半導體封裝結構100A後，可進一步進行植球步驟，以形成多個外部端子170於被阻焊層120所暴露出的線路層114(即第一接點114a與第二接點114b未被封裝膠體160所覆蓋的一側)上。一般來說，在進行植球步驟 之前，會先塗佈助焊劑於保焊層130上。接著，將錫球佈植於保焊層130上。之後，回焊錫球，並透過助焊劑清除保焊層130，以使由回焊錫球所形成的外部端子170能牢固地接合於被阻焊層120所暴露出的線路層114(即第一接點114a與第二接點114b未被封裝膠體160所覆蓋的一側)上。在本實施例中，外部端子170是採用球狀柵格陣列(BGA)的形式，惟本發明不限於此。在其他實施例中，外部端子可採用平面柵格陣列(LGA)或針狀柵格陣列(PGA)等形式。
綜上所述，由於透過本發明的半導體封裝結構的製作方法所製得之半導體封裝結構不具核心層，因此半導體封裝結構的整體厚度得以縮減，進而符合微型化的發展需求。在其一實施例中，位於第一接點與第二接點之間的部分線路層會被移除，以暴露出阻焊層的溝渠。據此，能防止覆晶接合時，第一接點與第二接點上熔融的焊料溢流而搭接成錫橋，以避免產生短路的現象。在另一實施例中，位於第一接點與第二接點的周圍的線路層可形成有導電柱，而前述導電柱可用以連接其他晶片、其他半導體封裝結構或電子元件。另一方面，同樣設置有導電柱的半導體封裝結構可進行對向堆疊，並透過導電柱彼此電性連接。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧半導體封裝結構
114‧‧‧線路層
114a‧‧‧第一接點
114b‧‧‧第二接點
120‧‧‧阻焊層
121‧‧‧表面
123‧‧‧溝渠
130、131‧‧‧保焊層
150‧‧‧晶片
151‧‧‧主動表面
152‧‧‧焊球
160‧‧‧封裝膠體

Claims (11)

  1. 一種半導體封裝結構的製作方法，包括：提供一封裝基板，該封裝基板包括一介電層、連接該介電層的一第一金屬層以及連接該第一金屬層的一第二金屬層，其中該第一金屬層位於該介電層與該第二金屬層之間；圖案化該第二金屬層，以形成一線路層，其中該線路層具有一第一接點與一第二接點；形成一阻焊層於該線路層上，並使該阻焊層局部覆蓋該線路層；配置一載板於該線路層與該阻焊層上；移除該介電層與該第一金屬層，以暴露出該線路層；移除位於該第一接點與該第二接點之間的部分該線路層，以暴露出該阻焊層上的一溝渠；使一晶片透過該第一接點與該第二接點電性連接於該線路層；形成一封裝膠體於該線路層與該阻焊層上，並使該封裝膠體包覆該晶片；以及移除該載板。
  2. 如申請專利範圍第1項所述的半導體封裝結構的製作方法，其中該晶片覆晶接合於該第一接點與該第二接點，以電性連接於該線路層。
  3. 如申請專利範圍第1項所述的半導體封裝結構的製作方法，更包括：在電性連接該晶片與該線路層之前，形成至少一導電柱於該線路層上，其中該導電柱位於該第一接點或該第二接點的一側，並且暴露於該封裝膠體之外。
  4. 如申請專利範圍第3項所述的半導體封裝結構的製作方法，更包括：移除部分該線路層，並形成一保焊層於該線路層與該導電柱上。
  5. 如申請專利範圍第1項所述的半導體封裝結構的製作方法，其中該晶片打線接合於該第一接點與該第二接點，以電性連接於該線路層。
  6. 如申請專利範圍第1項所述的半導體封裝結構的製作方法，更包括：在配置該載板於該線路層與該阻焊層上之前，形成一保焊層於該線路層上。
  7. 如申請專利範圍第1項所述的半導體封裝結構的製作方法，更包括：在電性連接該晶片與該線路層之前，移除部分該線路層，並形成一保焊層於該線路層上。
  8. 如申請專利範圍第1項所述的半導體封裝結構的製作方法，其中該第一金屬層與該第二金屬層的數量分別是兩個，該兩 第一金屬層分別位於該介電層的相對兩側，各該第二金屬層連接對應的該第一金屬層。
  9. 如申請專利範圍第1項所述的半導體封裝結構的製作方法，更包括：在移除該載板後，形成多個外部端子於被該阻焊層所暴露出的該線路層上。
  10. 一種半導體封裝結構，包括：一線路層，具有一第一接點與一第二接點；一阻焊層，局部覆蓋該線路層，其中該阻焊層暴露出該第一接點與該第二接點，且具有位於該第一接點與該第二接點之間的一溝渠；一晶片，配置於該線路層與該阻焊層上，並透過該第一接點與該第二接點電性連接於該線路層，其中該晶片跨越該溝渠的上方；一封裝膠體，配置於該線路層與該阻焊層上且填入該溝渠，並包覆該晶片；以及多個外部端子，分別配置於被該阻焊層所暴露出的該線路層上。
  11. 如申請專利範圍第10項所述的半導體封裝結構，更包括：至少一導電柱，配置於該線路層上，其中該導電柱位於該第一接點或該第二接點的一側，並且暴露於該封裝膠體之外。
TW104140302A 2015-12-02 2015-12-02 半導體封裝結構及其製作方法 TWI582921B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104140302A TWI582921B (zh) 2015-12-02 2015-12-02 半導體封裝結構及其製作方法
CN201610104782.2A CN106816388B (zh) 2015-12-02 2016-02-25 半导体封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104140302A TWI582921B (zh) 2015-12-02 2015-12-02 半導體封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
TWI582921B true TWI582921B (zh) 2017-05-11
TW201721815A TW201721815A (zh) 2017-06-16

Family

ID=59106293

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104140302A TWI582921B (zh) 2015-12-02 2015-12-02 半導體封裝結構及其製作方法

Country Status (2)

Country Link
CN (1) CN106816388B (zh)
TW (1) TWI582921B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994387A (zh) * 2017-11-27 2019-07-09 先进科技新加坡有限公司 用于安装半导体芯片的预模制衬底及其制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109243980A (zh) * 2017-07-10 2019-01-18 华为技术有限公司 一种封装基板的制作方法及封装基板
CN108962771B (zh) * 2018-07-13 2020-11-10 江苏长电科技股份有限公司 单体双金属板封装结构及其封装方法
CN108922856B (zh) * 2018-07-13 2020-11-10 江苏长电科技股份有限公司 单体双金属板封装结构及其封装方法
CN108962770B (zh) * 2018-07-13 2020-11-10 江苏长电科技股份有限公司 单体双金属板封装结构及其封装方法
CN108987288A (zh) * 2018-07-13 2018-12-11 江苏长电科技股份有限公司 单体双金属板封装结构及其封装方法
CN108695170A (zh) * 2018-07-13 2018-10-23 江苏长电科技股份有限公司 单体双金属板封装结构及其封装方法
CN108695172B (zh) * 2018-07-13 2020-04-28 江苏长电科技股份有限公司 单体双金属板封装结构及其封装方法
CN115706017A (zh) * 2021-08-16 2023-02-17 深南电路股份有限公司 一种封装机构及其制备方法
CN115903300B (zh) * 2021-08-18 2024-06-07 庆鼎精密电子（淮安）有限公司 背光板及其制作方法
CN116631883B (zh) * 2023-05-31 2024-04-16 苏州兴德森电子科技有限公司 封装基板及其制作方法、芯片及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201131673A (en) * 2010-03-12 2011-09-16 Siliconware Precision Industries Co Ltd Quad flat no-lead package and method for forming the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4897281B2 (ja) * 2005-12-07 2012-03-14 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2007207872A (ja) * 2006-01-31 2007-08-16 Nec Electronics Corp 配線基板および半導体装置ならびにそれらの製造方法
TWI478304B (zh) * 2008-03-25 2015-03-21 Unimicron Technology Corp 封裝基板及其製法
TW201041469A (en) * 2009-05-12 2010-11-16 Phoenix Prec Technology Corp Coreless packaging substrate, carrier thereof, and method for manufacturing the same
TW201041104A (en) * 2009-05-13 2010-11-16 Kinsus Interconnect Tech Corp Packaging structure preventing solder overflow on substrate solder pad
TWI393233B (zh) * 2009-08-18 2013-04-11 Unimicron Technology Corp 無核心層封裝基板及其製法
TWI446508B (zh) * 2011-05-24 2014-07-21 Unimicron Technology Corp 無核心式封裝基板及其製法
TWI462256B (zh) * 2011-11-02 2014-11-21 Chipmos Technologies Inc 晶片封裝結構
TWI556387B (zh) * 2015-04-27 2016-11-01 南茂科技股份有限公司 多晶片封裝結構、晶圓級晶片封裝結構及其製程

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201131673A (en) * 2010-03-12 2011-09-16 Siliconware Precision Industries Co Ltd Quad flat no-lead package and method for forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994387A (zh) * 2017-11-27 2019-07-09 先进科技新加坡有限公司 用于安装半导体芯片的预模制衬底及其制造方法

Also Published As

Publication number Publication date
CN106816388B (zh) 2019-04-30
CN106816388A (zh) 2017-06-09
TW201721815A (zh) 2017-06-16

Similar Documents

Publication Publication Date Title
TWI582921B (zh) 半導體封裝結構及其製作方法
TWI567864B (zh) 在基板上形成高繞線密度互連位置的半導體裝置及方法
TWI667759B (zh) 形成用於覆晶半導體晶粒的墊佈局的半導體裝置及方法
TWI539540B (zh) 形成在局部墊上具有凸塊的覆晶互連結構的半導體裝置及方法
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
US7956472B2 (en) Packaging substrate having electrical connection structure and method for fabricating the same
KR101179386B1 (ko) 패키지 기판의 제조방법
TWI651788B (zh) 電子結構以及電子結構陣列
TWI527178B (zh) 在無焊料遮罩的回焊期間的導電凸塊材料的自我局限的半導體裝置和方法
WO2020000933A1 (zh) 一种控制形变的扇出封装结构及其制造方法
TWI712147B (zh) 電子封裝件及其製法
US9024439B2 (en) Substrates having bumps with holes, semiconductor chips having bumps with holes, semiconductor packages formed using the same, and methods of fabricating the same
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
TWI553775B (zh) 利用焊料遮罩補片局限導電凸塊材料的半導體裝置及方法
TWI556368B (zh) 晶片封裝結構及其製作方法
JP2017135286A (ja) 半導体装置及び半導体装置の製造方法
TWI720687B (zh) 晶片封裝結構及其製作方法
KR20070006110A (ko) 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법
TWI590407B (zh) 半導體封裝結構及其製作方法
KR20170021712A (ko) 반도체 디바이스 및 그 제조 방법
TWI776678B (zh) 半導體封裝件及其製造方法
TWI767770B (zh) 電子封裝件及其製法
TWI538129B (zh) 利用細長的遮罩開口在基板上形成窄互連位置的半導體裝置及方法
TWI720735B (zh) 封裝結構及其製造方法
TWI575619B (zh) 半導體封裝結構及其製作方法