TWI478304B - 封裝基板及其製法 - Google Patents

封裝基板及其製法 Download PDF

Info

Publication number
TWI478304B
TWI478304B TW097110480A TW97110480A TWI478304B TW I478304 B TWI478304 B TW I478304B TW 097110480 A TW097110480 A TW 097110480A TW 97110480 A TW97110480 A TW 97110480A TW I478304 B TWI478304 B TW I478304B
Authority
TW
Taiwan
Prior art keywords
electrical contact
contact pads
resist layer
solder resist
conductive
Prior art date
Application number
TW097110480A
Other languages
English (en)
Other versions
TW200941675A (en
Inventor
Wen Hung Hu
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW097110480A priority Critical patent/TWI478304B/zh
Publication of TW200941675A publication Critical patent/TW200941675A/zh
Application granted granted Critical
Publication of TWI478304B publication Critical patent/TWI478304B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Wire Bonding (AREA)

Description

封裝基板及其製法
本發明係有關於一種半導體裝置及其製法，尤指一種封裝基板及其製法，可防止後續覆晶封裝製程中底膠之溢膠。
隨著電子產業的發達，現今的電子產品已趨向輕薄短小與功能多樣化的方向設計，半導體封裝技術亦隨之開發出不同的封裝型態，傳統半導體裝置主要係在一封裝基板(Package Substrate)或導線架(Lead Frame)上先裝置一例如積體電路之半導體晶片，再將半導體晶片以打線方式電性連接在該封裝基板或導線架上，接著以膠體進行封裝。自從IBM公司在1960年早期引入覆晶封裝(Flip Chip Package)技術以來，相較於打線(Wire Bond)技術，覆晶技術之特徵在於採用一封裝基板來安置半導體晶片，並於該封裝基板表面植置多數個成陣列排列之焊錫材料(Solder materials)與半導體晶片間電性連接，再於該封裝基板與該半導體晶片間填入底膠，以加強機械性之連接。由於半導體晶片與封裝基板之間的電性連接係藉由焊錫材料，而非透過一般金線，故覆晶技術可提高封裝結構佈線密度，使相同單位面積上可以容納更多輸入/輸出連接端(I/O connection)以達高度集積化(Integration)之效，此外亦可降低封裝結構整體尺寸，達到微型化(Miniaturization)的封裝需求，更因不需使用導電路徑較細長之金線，而可降低阻抗，提高電性功能。
現行覆晶技術之半導體封裝結構請參閱第1A至1E圖；首先，如第1A圖所示，係提供一覆晶基板11，其至少一表面形成有複數電性接觸墊110；如第1B圖所示，於該覆晶基板11及該些電性接觸墊110上形成有防焊層12，且該防焊層12具有複數開孔120，以對應露出各該電性接觸墊110；如第1C圖所示，接著於該開孔120中之電性接觸墊110上形成有例如錫/鉛所組成的導電材料13；如第1D圖所示，於該覆晶基板11上接置半導體晶片14，該半導體晶片14具有電極墊141，於該電極墊141上形成有凸塊142，使該凸塊142電性連接該導電材料13，俾使該半導體晶片14電性連接該覆晶基板11；最後如第1E圖所示，於該半導體晶片14與該防焊層12之間形成有底膠15，藉以包覆該導電材料13，並使該半導體晶片14與覆晶基板11之間有機械性連接。
然而，習知之覆晶封裝結構中，該底膠15之流動範圍往往控制不易，因而造成該底膠15流動範圍擴大；若是該覆晶基板11上除了半導體晶片14的電性接觸墊110之外，還有其他的電性接觸墊如被動元件電性接觸墊，則該被動元件電性接觸墊可能因溢膠而污損，此外若該覆晶基板11尺寸接近該半導體晶片14尺寸時，例如晶片尺寸級封裝件(CSP,Chip size package)，往往因底膠15漫流過覆晶基板11之邊緣，而於製造過程中使該底膠15沾黏在其他覆晶基板11單元上，上述之溢膠現象均可能導致產生封裝結構不良品，而影響良率。
因此，如何提供一種封裝基板得以防止溢膠情形發生，業已成為該產業界之重要課題。
鑑於上述習知技術之缺失，本發明之一目的係在於提供一種封裝基板及其製法，得以避免後續封裝製程發生底膠溢膠情形。
為達上述及其他目的，本發明揭露一種封裝基板，係包括：覆晶基板，其至少一表面上設有複數電性接觸墊；防焊層，係設於該覆晶基板及該些電性接觸墊上，且形成有複數開孔，以對應外露各該電性接觸墊；以及環形溝槽，係設於該防焊層上並環繞該些電性接觸墊。
依上述結構，該環形溝槽之底部係低於該防焊層表面，且高於該些電性接觸墊之表面；復包括有導電元件，係設於該電性接觸墊上。
本發明復提供一種封裝基板之製法，係包括：提供一覆晶基板，於該覆晶基板至少一表面上形成有複數電性接觸墊；於該覆晶基板及該些電性接觸墊上形成防焊層，且該防焊層形成有複數開孔，以對應外露各該電性接觸墊；以及於該防焊層上形成包圍該些電性接觸墊之環形溝槽。
依上述之製法，該環形溝槽之底部係低於該防焊層表面，且高於該些電性接觸墊之表面；該環形溝槽係以雷射方式形成，或該環形溝槽係曝光顯影方式形成；復包括導電元件，係對應設於該電性接觸墊上。
因此，本發明之封裝基板及其製法，係於覆晶基板之防焊層中對應欲接置半導體晶片位置外圍形成環形溝槽，俾藉由該環形溝槽，使該防焊層表面具有高度差，進而於後續覆晶封裝製程中，使填充於半導體晶片與覆晶基板間之底膠流至該環形溝槽而改變流向，藉此改變底膠表面張力方向，進而限制底膠之流動範圍，以避免該底膠產生溢膠的情況，進而提高良率；再者，本發明係可利用現有覆晶基板之製程與材料，直接將環形溝槽設於該防焊層上，而無需於晶片封裝時再另外增設其他溢膠阻障結構，以降低封裝製程複雜度。
以下係藉由特定的具體實例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點與功效。
請參閱第2A至2H圖，係詳細說明本發明之封裝基板及其製法第一實施例之剖視流程圖。
如第2A圖所示，首先，提供至少一表面上形成有複數電性接觸墊210之覆晶基板21。
如第2B及2B’圖所示，其中該第2B’圖係為對應該第2B圖之上視圖，接著於該覆晶基板21及該些電性接觸墊210上形成防焊層22，且該防焊層22形成有複數開孔220，以對應外露各該電性接觸墊210，並於該防焊層22上以雷射方式或曝光顯影方式形成一環形溝槽221，以包圍該些電性接觸墊210；其中該環形溝槽221之底部係低於該防焊層22表面，且高於該些電性接觸墊210之表面， 如第2B圖所示。
如第2C圖所示，於該些電性接觸墊210上、防焊層22及其開孔220、及設於該防焊層22上之環形溝槽221表面形成導電層23。
如第2D圖所示，於該導電層23上形成阻層24，且該阻層24形成複數對應該電性接觸墊210之開口240，以對應露出各該電性接觸墊210上之導電層23。
如第2E及2E’圖所示，於該開口240中之導電層23上電鍍形成導電凸塊25，且該導電凸塊25之高度高於該防焊層22之表面；接著，再於該導電凸塊25上電鍍形成導電材料26，使該導電凸塊25及導電材料26組成導電元件(如第2E圖所示)，或僅於該開口240中之導電層23上電鍍形成導電材料26之導電元件(如第2E’圖所示)，且該導電材料26之高度高於該防焊層22之表面；之後以第2E圖所示之結構作說明；該導電材料26係錫(Sn)、鉛(Pb)、銀(Ag)、銅(Cu)、鋅(Zn)、鉍(Bi)、鎳(Ni)、鈀(Pd)及金(Au)所組成群組之其中一者。
另外，若不形成該導電元件，則可於該些電性接觸墊210上直接以化學沉積方式形成化錫或化鎳/金等保護層(圖式中未表示)。
如第2F圖所示，移除該阻層24及其所覆蓋之導電層23，以露出該環形溝槽221、導電凸塊25及其上之導電材料26。
如第2G圖所示之封裝製程，係提供一半導體晶片27，該半導體晶片27具有電極墊271，於該電極墊271 上形成有凸塊272，使該凸塊272透過該導電材料26接置並電性連接該導電凸塊25。
如第2H圖所示，於該半導體晶片27與該防焊層22之間、該環形溝槽221中及其所圍構之空間內形成例如為高分子樹脂材料之底膠28。
由於該防焊層22上設有環形溝槽221，使該防焊層22表面具有高度差，使該底膠28流至該環形溝槽221而改變流向，並改變底膠28表面張力方向，進而限制底膠之流動範圍，俾以避免該底膠28產生溢膠之情況。
本發明復揭露一種封裝基板，係包括：覆晶基板21，其至少一表面上設有複數電性接觸墊210；防焊層22，係設於該覆晶基板21及該些電性接觸墊210上，且形成有複數開孔220，以對應外露各該電性接觸墊210；以及一環形溝槽221，係設於該防焊層22上並環繞該些電性接觸墊210。
依上述之結構，該環形溝槽221之底部係低於該防焊層22表面，且高於該些電性接觸墊210之表面；復包括有導電元件，係設於各該電性接觸墊210上，且該導電元件之高度高於該防焊層22之表面，該導電元件係為導電凸塊25及導電材料26組成(如第2E圖所示)，或僅為導電材料26(如第2E’圖所示)。
因此，本發明之封裝基板及其製法，係於覆晶基板之防焊層中對應欲接置半導體晶片位置外圍形成環形溝槽，俾藉由該環形溝槽使防焊層表面具有高度差，於後續封裝製程中，使該填充與半導體晶片與覆晶基板間之底膠表面形狀於流至該環形溝槽而有所改變，藉此改變底膠表面張力方向，進而限制底膠之流動範圍，故可使該底膠不易溢膠於該環形溝槽之外，俾可達到提高良率之效，再者，本發明係可利用現有覆晶基板之製程與材料，直接將環形溝槽設於該防焊層上，而無需於晶片封裝時再另外增設其他溢膠阻障結構，以降低封裝製程複雜度。
上述實施例僅例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修飾與改變。因此，本發明之權利保護範圍，應如後述之申請專利範圍所列。
11、21．．．覆晶基板
110、210．．．電性接觸墊
12、22．．．防焊層
120、220．．．開孔
13、26．．．導電材料
14、27．．．半導體晶片
141、271．．．電極墊
142、272．．．凸塊
15、28．．．底膠
221．．．環形溝槽
23．．．導電層
24．．．阻層
240．．．開口
25．．．導電凸塊
第1A至1E圖係習知封裝結構之剖視示意圖；第2A至2H圖係為本發明之封裝基板製法剖視示意圖；第2B’圖係為第2B圖之上視示意圖；以及第2E’圖係為第2E圖之另一實施例。
21．．．覆晶基板
210．．．電性接觸墊
22．．．防焊層
26．．．導電材料
27．．．半導體晶片
271．．．電極墊
272．．．凸塊
28．．．底膠
221．．．環形溝槽
25．．．導電凸塊

Claims (6)

  1. 一種封裝基板，係包括：覆晶基板，其至少一表面上設有複數電性接觸墊；防焊層，係設於該覆晶基板及該些電性接觸墊上，且形成有複數開孔，以對應外露各該電性接觸墊；導電元件，係設於該開孔中之電性接觸墊上，且該導電元件之高度高於該防焊層之表面；以及一環形溝槽，係設於該防焊層上並環繞該些電性接觸墊，該環形溝槽之底部係低於該防焊層表面，且高於該些電性接觸墊之表面。
  2. 如申請專利範圍第1項之封裝基板，其中，該導電元件係為導電凸塊及導電材料組成，或僅為導電材料。
  3. 一種封裝基板之製法，係包括：提供一覆晶基板，於該覆晶基板至少一表面上形成有複數電性接觸墊；於該覆晶基板及該些電性接觸墊上形成防焊層，且該防焊層形成有複數開孔，以對應外露各該電性接觸墊；於該防焊層上形成包圍該些電性接觸墊之一環形溝槽，該環形溝槽之底部係低於該防焊層表面，且高於該些電性接觸墊之表面；以及於該開孔中之電性接觸墊上形成導電元件，且該導電元件之高度高於該防焊層之表面。
  4. 如申請專利範圍第3項之封裝基板之製法，其中，該環形溝槽係以雷射方式形成。
  5. 如申請專利範圍第3項之封裝基板之製法，其中，該環形溝槽係曝光顯影方式形成。
  6. 如申請專利範圍第3項之封裝基板之製法，其中，該導電元件係為導電凸塊及導電材料組成，或僅為導電材料。
TW097110480A 2008-03-25 2008-03-25 封裝基板及其製法 TWI478304B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW097110480A TWI478304B (zh) 2008-03-25 2008-03-25 封裝基板及其製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097110480A TWI478304B (zh) 2008-03-25 2008-03-25 封裝基板及其製法

Publications (2)

Publication Number Publication Date
TW200941675A TW200941675A (en) 2009-10-01
TWI478304B true TWI478304B (zh) 2015-03-21

Family

ID=44868379

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097110480A TWI478304B (zh) 2008-03-25 2008-03-25 封裝基板及其製法

Country Status (1)

Country Link
TW (1) TWI478304B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI562256B (en) * 2015-09-07 2016-12-11 Siliconware Precision Industries Co Ltd Substrate structure
TWI582921B (zh) * 2015-12-02 2017-05-11 南茂科技股份有限公司 半導體封裝結構及其製作方法
TWI582903B (zh) * 2015-12-02 2017-05-11 南茂科技股份有限公司 半導體封裝結構及其製作方法
US10586716B2 (en) 2017-06-09 2020-03-10 Advanced Semiconductor Engineering, Inc. Semiconductor device package
TWI777633B (zh) * 2020-08-06 2022-09-11 力成科技股份有限公司 封裝結構及其製造方法
CN114068487A (zh) * 2020-08-06 2022-02-18 力成科技股份有限公司 封装结构及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI273683B (en) * 2005-11-02 2007-02-11 Siliconware Precision Industries Co Ltd Semiconductor package and substrate structure thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI273683B (en) * 2005-11-02 2007-02-11 Siliconware Precision Industries Co Ltd Semiconductor package and substrate structure thereof

Also Published As

Publication number Publication date
TW200941675A (en) 2009-10-01

Similar Documents

Publication Publication Date Title
KR102492796B1 (ko) 반도체 패키지
TWI392066B (zh) 封裝結構及其製法
US7619315B2 (en) Stack type semiconductor chip package having different type of chips and fabrication method thereof
KR20220001643A (ko) 반도체 패키지
KR100659527B1 (ko) 3차원 범프 하부 금속층을 갖는 플립 칩 본딩용 반도체칩과 그 실장 구조
KR102448248B1 (ko) Pop형 반도체 패키지 및 그 제조 방법
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
TWI698968B (zh) 封裝結構以及封裝方法
CN103295925A (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
TWI478304B (zh) 封裝基板及其製法
JP2009302505A (ja) 半導体装置、および半導体装置の製造方法
US7498199B2 (en) Method for fabricating semiconductor package
KR100881400B1 (ko) 반도체 패키지 및 이의 제조 방법
TWI474452B (zh) 基板、半導體封裝件及其製法
US20100052148A1 (en) Package structure and package substrate
CN106898625A (zh) 图像传感器芯片的封装结构及封装方法
CN112352305B (zh) 芯片封装结构及芯片封装方法
TWI478300B (zh) 覆晶式封裝基板及其製法
TWI550744B (zh) 單層線路式封裝基板及其製法、單層線路式封裝結構及其製法
KR20100069007A (ko) 반도체 패키지 및 그 제조 방법
US20060252249A1 (en) Solder ball pad surface finish structure of circuit board and fabrication method thereof
US20090115036A1 (en) Semiconductor chip package having metal bump and method of fabricating same
TWI556368B (zh) 晶片封裝結構及其製作方法
JP6290987B2 (ja) 半導体パッケージ基板及びその製造方法
KR20220150491A (ko) 반도체 패키지 및 그 제조방법