TWI462256B - 晶片封裝結構 - Google Patents

晶片封裝結構 Download PDF

Info

Publication number
TWI462256B
TWI462256B TW100139893A TW100139893A TWI462256B TW I462256 B TWI462256 B TW I462256B TW 100139893 A TW100139893 A TW 100139893A TW 100139893 A TW100139893 A TW 100139893A TW I462256 B TWI462256 B TW I462256B
Authority
TW
Taiwan
Prior art keywords
bumps
package structure
wafer
chip package
pads
Prior art date
Application number
TW100139893A
Other languages
English (en)
Other versions
TW201320275A (zh
Inventor
Kuei Yu Lai
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Priority to TW100139893A priority Critical patent/TWI462256B/zh
Priority to CN201210034270.5A priority patent/CN103094232B/zh
Publication of TW201320275A publication Critical patent/TW201320275A/zh
Application granted granted Critical
Publication of TWI462256B publication Critical patent/TWI462256B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Description

晶片封裝結構
本發明係關於一種晶片封裝結構；特別是一種利用捲帶自動接合封裝技術所製成之晶片封裝結構。
隨著科技進步，半導體元件（例如晶片）已成為許多電子產品中不可或缺的零組件之一。當半導體元件製作完成後，通常需進一步進行封裝作業，以與其他外部元件電性連接，並同時保護半導體元件之電路。其中，捲帶自動接合（Tape Automatic Bonding，TAB）封裝技術於封裝後具有可彎折、輕薄、微小間距(fine pitch)及高腳數等特性，特別適用於顯示器之驅動晶片封裝。其中，捲帶自動接合封裝又分成薄膜覆晶（Chip On Film，COF）封裝及捲帶承載封裝（Tape Carrier Package，TCP）。然而，因應電子產品微型化、高處理速度、多功能、高效能等需求，晶片則必須在縮小尺寸的同時還需增加輸出入(I/O)端點密度，這使得輸出入端點間距更趨微小化，當半導體裝置運作時高電壓施加於金屬導電端點，加上高溫及濕氣環境，使得金屬導電端點產生金屬離子遷移(ion migration)現象，在微小間距的導電端點之間造成橋接、電性短路或漏電流等狀況。
習知利用捲帶自動接合封裝技術所製成之晶片封裝結構1，如第1圖所示，具有一晶片11、一保護層(passivation layer)12、複數金屬凸塊13及可撓性基板14，保護層12及該等金屬凸塊13設置於晶片11上，可撓性基板14之複數引腳141係分別對應各金屬凸塊13，而與各金屬凸塊13電性連接，使得晶片11得藉由可撓性基板14與其他外部元件電性連接。
承上所述，於實際使用時，晶片11會與可撓性基板14透過該等金屬凸塊13及引腳141電性導通，施加高電壓及大量電流通過之下，產生大量之熱能，使得金屬凸塊13析出金屬離子131，再加上濕氣助長，則可能發生金屬離子131遷移現象，而金屬離子131通常會沿著保護層12之表面游離遷移至相鄰之其他金屬凸塊13 (如第1圖虛線箭頭所示為金屬離子131的遷移路徑)，使得各金屬凸塊13間因不當的橋接導通而造成電性短路或漏電流等問題，尤其是在微小間距的設計中，此問題更趨嚴重，而應用習知晶片封裝結構1之電子產品也將因此發生功能錯誤或損壞等狀況。
有鑑於此，提供一種晶片封裝結構，可降低金屬凸塊產生之離子遷移至相鄰金屬凸塊的機率，而減少電性短路或漏電流現象發生，以使電子產品之品質有所提升，乃為此一業界亟待解決的問題。
本發明之ㄧ目的在於提供一種晶片封裝結構，得降低晶片上之凸塊產生的離子遷移至相鄰凸塊的機率，以避免晶片封裝結構於實際使用時發生電性短路或漏電流等問題。
為達上述目的，本發明揭露一種晶片封裝結構，包含一晶片、一保護層、複數凸塊、一絕緣薄膜層、一可撓性基板及一封裝膠體。其中，該晶片具有一主動面及複數銲墊設置於該主動面上，該保護層形成於該主動面上，且該保護層係局部顯露各該銲墊，該等凸塊分別形成於各該銲墊上，並與該銲墊電性連接，該絕緣薄膜層形成於該保護層上，該絕緣薄膜層係顯露該等凸塊，且相鄰之各該凸塊間之該絕緣薄膜層形成有至少ㄧ凹槽，該可撓性基板具有複數個引腳，該晶片與該可撓性基板接合，使該等引腳與該等凸塊對應電性連接，該封裝膠體填充於該晶片及該可撓性基板所形成之空間中。
為達上述目的，本發明揭露另一種晶片封裝結構，包含一晶片、一保護層、複數凸塊、複數絕緣突起、一可撓性基板及一封裝膠體。其中，該晶片具有一主動面及複數銲墊設置於該主動面上，該保護層形成於該主動面上，該保護層係局部顯露各該銲墊，該等凸塊分別形成於各該銲墊上，並與該銲墊電性連接，該等絕緣突起形成於該保護層上，且相鄰之各該凸塊間具有至少一該絕緣突起，該可撓性基板，具有複數個引腳，該晶片係與該可撓性基板接合，使該等引腳與該等凸塊對應電性連接，該封裝膠體填充於該晶片及該可撓性基板所形成之空間中。
綜上所述，藉由至少一凹槽或至少一絕緣突起形成於相鄰之各該凸塊之間，當晶片與可撓性基板電性導通而使得凸塊因電壓、過熱及濕氣而析出金屬離子時，將可增長金屬離子遷移路徑，進而降低金屬離子遷移至相鄰凸塊，避免因各凸塊之間的金屬離子互相碰觸而造成電性短路或漏電流等現象。
本發明第一實施例之晶片封裝結構2如第2A圖及第2B圖所示，第2A圖為晶片封裝結構2之剖面示意圖，第2B圖為晶片封裝結構2之晶片21的局部俯視示意圖。晶片封裝結構2包含一晶片21、複數凸塊22、一保護層23、一絕緣薄膜層24、一可撓性基板25及一封裝膠體26。
承上所述，其中，晶片21具有一主動面211及複數銲墊212，該等銲墊212設置於主動面211上，保護層23則形成於主動面211上且局部顯露各銲墊212。該等凸塊22分別形成於各銲墊212上並與銲墊212電性連接，這些凸塊22係沿晶片21之至少二相對側邊213、214間隔排列，且於本實施例中，凸塊22係覆蓋在部分之保護層23上。絕緣薄膜層24形成於保護層23上並顯露該等凸塊22，相鄰各凸塊22間之絕緣薄膜層24具有至少一凹槽242。可撓性基板25具有複數個引腳251，晶片21與可撓性基板25接合，使該等引腳251與該等凸塊22對應電性連接，封裝膠體26則填充於晶片21及可撓性基板25所形成之空間中。
當晶片21與可撓性基板25電性導通而使得凸塊22產生離子221析出及遷移現象時，如第2A圖之虛線箭頭係繪示離子221之遷移路徑，藉由二相鄰各凸塊22間之絕緣薄膜層24形成至少ㄧ凹槽242，使得離子221遷移路徑增長，可減少離子221遷移至相鄰之凸塊22的機率，甚至於遷移的過程中，離子221可被限制於凹槽242中，而避免相鄰各凸塊22間因離子221遷移而產生橋接、電性短路或漏電流等現象。再者，封裝膠體26藉由填充於凹槽242中，亦可增加封裝膠體26與晶片21之附著力。
詳細而言，晶片21之二相對側邊分別為一第一側邊213及一第二側邊214。請續參考第2B圖，係繪示出凸塊22及凹槽242於晶片21上之相對位置，為清楚區別凸塊22及凹槽242之差異，凸塊22係以具花紋之方形表示。凸塊22係沿晶片21之第一側邊213及第二側邊214間隔排列，各凸塊22具有二相對之邊壁222，邊壁222垂直第一側邊213或第二側邊214，兩相鄰間隔排列之該等凸塊22的邊壁222相互投影所形成的投影區具有一平面重疊區域A1(如第2B圖斜線區域所示)，而凹槽242係延伸截斷平面重疊區域A1 ，使平面重疊區域A1分成兩區，分別鄰接兩相鄰排列之凸塊22。如此可以確保各凸塊22析出之離子221於遷移的路徑上會經過凹槽242(如第2B圖之虛線箭頭所示為離子221的遷移路徑)。
於本實施例中，絕緣薄膜層24之一厚度T較佳者係介於5至10微米，而至少一凹槽242之一深度D較佳者係介於2至5微米之間。需說明的是，本發明之晶片封裝結構，可依凸塊22之數量、凸塊22間之間距及凸塊22之離子221的遷移狀態而調整各凸塊22間之凹槽242的數量及尺寸，舉例而言，如第3圖所示，係顯示凸塊22及凹槽242之其他態樣及配置方式，凸塊22亦同樣以具花紋之方形繪示。於此實施例中，晶片21之四個側邊均設置有複數凸塊22，各凸塊22之間可具有至少一凹槽242或者是形成有複數凹槽242，且只要至少一凹槽242正好可截斷平面重疊區域A1，各凹槽242之寬度或長度均可加以調整，例如，可將各凹槽242由晶片21之第一側邊213向第二側邊214延伸。於其他實施例中，凹槽242還可為斜向延伸，只要適可截斷平面重疊區域A1，使凸塊22產生的離子221遷移的路徑一定會經過凹槽242，進而避免相鄰各凸塊22間因離子221遷移而產生橋接、電性短路或漏電流等現象。
本發明第二實施例之一晶片封裝構造3與第一實施例之相異處在於本第二實施例係直接將複數絕緣突起形成於保護層上。請參考第4A圖及第4B圖，分別為本第二實施例之剖面示意圖及局部俯視示意圖，晶片封裝結構3包含晶片31、複數凸塊32、一保護層33、複數絕緣突起34、一可撓性基板35及一封裝膠體36。
其中，晶片31具有一主動面311及複數銲墊312，該等銲墊312設置於主動面311上，保護層33則形成於主動面311上且局部顯露各銲墊312。該等凸塊32分別形成於各銲墊312上並與銲墊312電性連接，這些凸塊32係沿晶片31之至少二相對側邊313、314間隔排列，且於本實施例中，凸塊32係覆蓋在部分之保護層33上。該等絕緣突起34形成於保護層33上，且相鄰之各凸塊32間具有至少一絕緣突起34，可撓性基板35具有複數個引腳351，晶片31與可撓性基板35接合，使該等引腳351與該等凸塊32對應電性連接，封裝膠體36則填充於晶片31及可撓性基板35所形成之空間中。
與本發明第一實施例相同，當晶片31與可撓性基板35電性導通而使得凸塊32產生離子321析出及遷移現象時，如第4A圖之虛線箭頭係繪示離子321之遷移路徑，藉由各凸塊32間之至少ㄧ絕緣突起34，使得離子321遷移路徑增長，可減少離子321遷移至相鄰之凸塊32的機率，至少一絕緣突起34甚至可形成一擋牆使離子321停留在各凸塊32及絕緣突起34之間，進而避免相鄰各凸塊32間因離子321遷移而產生橋接、電性短路或漏電流等現象。再者，封裝膠體36藉由填充於各絕緣突起34及各凸塊32之間，亦可增加封裝膠體36與晶片31之附著力。
詳細而言，晶片31之二相對側邊分別為一第一側邊313及一第二側邊314。請續參考第4B圖，係繪示出凸塊32及絕緣突起34於晶片31上之相對位置，為清楚區別凸塊32及絕緣突起34之差異，凸塊32以具花紋之方形表示。各凸塊32係沿晶片31之第一側邊313及第二側邊314間隔排列，各凸塊32具有二相對之邊壁322，邊壁322垂直第一側邊313或第二側邊314，兩相鄰間隔排列之該等凸塊32的邊壁322相互投影所形成的投影區具有一平面重疊區域A2(如第4B圖斜線區域所示)，而絕緣突起34係延伸截斷平面重疊區域A2，使平面重疊區域A2分成兩區，分別鄰接兩相鄰排列之凸塊32。
於本實施例中，各絕緣突起34之一高度H較佳者係介於2至10微米之間。同樣地，與本發明第一實施例相同，本實施例之絕緣突起34亦可依需求進行數量及尺寸上的調整，此乃熟知本領域技術者可輕易推及之，於此不再贅述。
請進一步參第4C圖，於本發明其他實施例中，晶片封裝結構3更可包含一絕緣薄膜層37形成於保護層33上，絕緣薄膜層37係顯露該等凸塊32，且該等絕緣突起34係形成於該絕緣薄膜層37上。
此外，不論是本發明第一實施例、第二實施例或其他實施例的絕緣薄膜層及絕緣突起之材料，均可選自聚醯亞胺（Polyimide，PI）、光阻焊劑(solder resist，SR)或苯環丁烯（benzocyclobutene，BCB）。而凸塊之種類可選自電鍍凸塊、無電鍍凸塊、結線凸塊或導電聚合物凸塊，其材料則可選自金、銀、銅、銦、鎳/金、鎳/鈀/金、銅/鎳/金、銅/金、鋁、導電高分子材料及其組合等。
綜上所述，本發明揭露之晶片封裝結構於各凸塊之間的絕緣薄膜層形成有凹槽或設置絕緣突起，不僅能增加封裝膠體與晶片之附著力，亦得增加凸塊產生之離子之遷移路徑，藉此，可減少離子遷移至相鄰之凸塊的機率，以降低晶片封裝結構發生電性短路或漏電流等現象，進而提升晶片封裝結構的可靠度。
上述之實施例僅用來例舉本發明之實施態樣，以及闡釋本發明之技術特徵，並非用來限制本發明之保護範疇。任何熟悉此技術者可輕易完成之改變或均等性之安排均屬於本發明所主張之範圍，本發明之權利保護範圍應以申請專利範圍為準。
1．．．晶片封裝結構
11．．．晶片
12．．．保護層
13．．．金屬凸塊
131．．．金屬離子
14．．．可撓性基板
141．．．引腳
2．．．晶片封裝結構
21．．．晶片
211．．．主動面
212．．．銲墊
213．．．第一側邊
214．．．第二側邊
22．．．凸塊
221．．．離子
222．．．邊壁
23．．．保護層
24．．．絕緣薄膜層
242．．．凹槽
25．．．可撓性基板
251．．．引腳
26．．．封裝膠體
3．．．晶片封裝結構
31．．．晶片
311．．．主動面
312．．．銲墊
313．．．第一側邊
314．．．第二側邊
32．．．凸塊
321．．．離子
322．．．邊壁
33．．．保護層
34．．．絕緣突起
35．．．可撓性基板
351．．．引腳
36．．．封裝膠體
37．．．絕緣薄膜層
A1．．．平面重疊區域
A2．．．平面重疊區域
T．．．厚度
D．．．深度
H．．．高度
第1圖係為先前技術之晶片封裝結構之剖面示意圖；
第2A圖係為本發明第ㄧ實施例之晶片封裝結構之剖面示意圖；
第2B圖係為本發明第一實施例之晶片封裝結構之晶片的局部俯視示意圖；
第3圖係為本發明其他實施例之晶片封裝結構之晶片的局部俯視示意圖；
第4A圖係為本發明第二實施例之晶片封裝結構之剖面示意圖；
第4B圖係為本發明第二實施例之晶片封裝結構之晶片的局部俯視示意圖；以及
第4C圖係為本發明其他實施例之晶片封裝結構之剖面示意圖。
2．．．晶片封裝結構
21．．．晶片
211．．．主動面
212．．．銲墊
22．．．凸塊
221．．．離子
222．．．邊壁
23．．．保護層
24．．．絕緣薄膜層
242．．．凹槽
25．．．可撓性基板
251．．．引腳
26．．．封裝膠體
D．．．深度
T．．．厚度

Claims (10)

  1. 一種晶片封裝結構，包含：
    　　一晶片，具有一主動面及複數銲墊，該等銲墊設置於該主動面上；
    　　一保護層，形成於該主動面上，該保護層係局部顯露各該銲墊；
    　　複數凸塊，分別形成於各該銲墊上，並與該銲墊電性連接；
    　　一絕緣薄膜層，形成於該保護層上，該絕緣薄膜層係顯露該等凸塊，且相鄰之各該凸塊間之該絕緣薄膜層具有至少一凹槽；
    　　一可撓性基板，具有複數個引腳，該晶片係與該可撓性基板接合，使該等引腳與該等凸塊對應電性連接；以及
    　　一封裝膠體，填充於該晶片及該可撓性基板所形成之空間中。
  2. 如請求項1所述之晶片封裝結構，其中該等凸塊係沿該晶片之至少二相對側邊間隔排列，兩相鄰間隔排列之該等凸塊之一邊壁相互投影形成一平面重疊區域，該絕緣薄膜層之該至少一凹槽延伸截斷該平面重疊區域。
  3. 如請求項1所述之晶片封裝結構，其中該絕緣薄膜層之一厚度係介於5至10微米，且該至少一凹槽之一深度係介於2至5微米。
  4. 如請求項1所述之晶片封裝結構，其中該絕緣薄膜層之材料係選自聚醯亞胺(Polyimide，PI)、光阻焊劑(solder resist，SR)或苯環丁烯(benzocyclobutene，BCB)。
  5. 如請求項1所述之晶片封裝結構，其中該至少一凹槽係為該封裝膠體所填充。
  6. 一種晶片封裝結構，包含：
    　　一晶片，具有一主動面及複數銲墊，該等銲墊設置於該主動面上；
    　　一保護層，形成於該主動面上，該保護層係局部顯露各該銲墊；
    　　複數凸塊，分別形成於各該銲墊上，並與該銲墊電性連接；
    　　複數絕緣突起，形成於該保護層上，且相鄰之各該凸塊間具有至少一該絕緣突起；
    　　一可撓性基板，具有複數個引腳，該晶片係與該可撓性基板接合，使該等引腳與該等凸塊對應電性連接；以及
    　　一封裝膠體，填充於該晶片及該可撓性基板所形成之空間中。
  7. 如請求項6所述之晶片封裝結構，其中該等凸塊係沿該晶片之至少二相對側邊間隔排列，兩相鄰間隔排列之該等凸塊之一邊壁相互投影形成一平面重疊區域，該至少一絕緣突起延伸截斷該平面重疊區域。
  8. 如請求項6所述之晶片封裝結構，更包含一絕緣薄膜層形成於該保護層上，該絕緣薄膜層係顯露該等凸塊，且該等絕緣突起係形成於該絕緣薄膜層上。
  9. 如請求項6所述之晶片封裝結構，其中各該絕緣突起之一高度係介於2至10微米。
  10. 如請求項8所述之晶片封裝結構，其中該等絕緣突起及該絕緣薄膜層之材料係選自聚醯亞胺(Polyimide，PI)、光阻焊劑(solder resist，SR)或苯環丁烯(benzocyclobutene，BCB)。
TW100139893A 2011-11-02 2011-11-02 晶片封裝結構 TWI462256B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100139893A TWI462256B (zh) 2011-11-02 2011-11-02 晶片封裝結構
CN201210034270.5A CN103094232B (zh) 2011-11-02 2012-02-09 芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100139893A TWI462256B (zh) 2011-11-02 2011-11-02 晶片封裝結構

Publications (2)

Publication Number Publication Date
TW201320275A TW201320275A (zh) 2013-05-16
TWI462256B true TWI462256B (zh) 2014-11-21

Family

ID=48206634

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100139893A TWI462256B (zh) 2011-11-02 2011-11-02 晶片封裝結構

Country Status (2)

Country Link
CN (1) CN103094232B (zh)
TW (1) TWI462256B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104517921B (zh) * 2013-09-30 2017-09-22 中芯国际集成电路制造(上海)有限公司 键合基底及其形成方法、三维封装结构及其形成方法
CN104795363A (zh) * 2014-01-17 2015-07-22 菱生精密工业股份有限公司 具阻隔结构的敷铜基板及其制造方法
TWI528518B (zh) * 2014-02-25 2016-04-01 矽品精密工業股份有限公司 基板結構與半導體封裝件
CN105513983B (zh) * 2014-09-26 2018-12-21 中芯国际集成电路制造(上海)有限公司 晶圆键合的方法以及晶圆键合结构
CN105826213B (zh) * 2015-01-06 2018-12-21 中芯国际集成电路制造(上海)有限公司 晶圆键合方法以及晶圆键合结构
TWI582921B (zh) * 2015-12-02 2017-05-11 南茂科技股份有限公司 半導體封裝結構及其製作方法
US9768135B2 (en) * 2015-12-16 2017-09-19 Monolithic Power Systems, Inc. Semiconductor device having conductive bump with improved reliability
TWI582929B (zh) * 2016-06-07 2017-05-11 南茂科技股份有限公司 晶片封裝結構
CN109378299B (zh) * 2016-11-27 2020-05-15 乐清市风杰电子科技有限公司 一种晶圆封装结构
CN109786273B (zh) * 2017-11-14 2021-02-12 中芯国际集成电路制造(上海)有限公司 集成电路结构及其形成方法
KR102519001B1 (ko) * 2018-05-28 2023-04-10 삼성전자주식회사 필름 패키지 및 이를 포함하는 패키지 모듈
CN110556299B (zh) * 2018-06-04 2021-11-16 中芯国际集成电路制造（天津）有限公司 一种半导体结构及其形成方法
TWI693644B (zh) * 2019-01-28 2020-05-11 鼎元光電科技股份有限公司 封裝結構及其製造方法
US11475804B2 (en) * 2019-07-26 2022-10-18 Au Optronics Corporation Display panel having an auxiliary layer overlapped with a bendable region
TWI742519B (zh) * 2019-07-26 2021-10-11 友達光電股份有限公司 可撓性顯示裝置及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW527709B (en) * 1999-02-20 2003-04-11 United Microelectronics Corp Wafer level package
TW200743191A (en) * 2006-05-02 2007-11-16 Novatek Microelectronics Corp Chip structure and fabricating process thereof
TW201027679A (en) * 2009-01-06 2010-07-16 Raydium Semiconductor Corp Chip packaging structure and lead frame

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327920A (ja) * 2003-04-28 2004-11-18 Sharp Corp 半導体装置の製造方法、フレキシブル基板及び半導体装置
KR100642765B1 (ko) * 2004-09-15 2006-11-10 삼성전자주식회사 하이브리드 범프를 포함하는 미세전자소자칩, 이의패키지, 이를 포함하는 액정디스플레이장치 및 이러한미세전자소자칩의 제조방법
JP2008258439A (ja) * 2007-04-05 2008-10-23 Kawasaki Microelectronics Kk 半導体装置の製造方法
JP2009044077A (ja) * 2007-08-10 2009-02-26 Toshiba Corp 半導体装置及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW527709B (en) * 1999-02-20 2003-04-11 United Microelectronics Corp Wafer level package
TW200743191A (en) * 2006-05-02 2007-11-16 Novatek Microelectronics Corp Chip structure and fabricating process thereof
TW201027679A (en) * 2009-01-06 2010-07-16 Raydium Semiconductor Corp Chip packaging structure and lead frame

Also Published As

Publication number Publication date
CN103094232B (zh) 2015-12-09
CN103094232A (zh) 2013-05-08
TW201320275A (zh) 2013-05-16

Similar Documents

Publication Publication Date Title
TWI462256B (zh) 晶片封裝結構
US20170373021A1 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
JP6132769B2 (ja) 半導体装置
KR100634238B1 (ko) 테이프 캐리어 패키지용 탭 테이프
KR100508682B1 (ko) 더미 와이어를 이용한 열방출형 적층 칩 패키지
TWI728143B (zh) 半導體裝置
US9190378B2 (en) Semiconductor chip and semiconductor device
TW202230711A (zh) 半導體封裝
JP2011222738A (ja) 半導体装置の製造方法
TWI566352B (zh) 封裝基板及封裝件
JP2007005452A (ja) 半導体装置
CN111725146A (zh) 电子封装件及其制法
KR20170042429A (ko) 반도체 패키지
JP7225052B2 (ja) 電子部品モジュール
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
TW201601272A (zh) 封裝結構
JP4737995B2 (ja) 半導体装置
TWI423405B (zh) 具載板之封裝結構
TWI447889B (zh) 晶片封裝結構
CN114078787A (zh) 基板结构及其制法
KR20170097831A (ko) 반도체 패키지
JP2016162813A (ja) プリント基板及びハンダ付け方法
TWI818719B (zh) 承載結構
TWI816499B (zh) 電子封裝件
WO2023090261A1 (ja) 半導体装置