KR102519001B1 - 필름 패키지 및 이를 포함하는 패키지 모듈 - Google Patents

필름 패키지 및 이를 포함하는 패키지 모듈 Download PDF

Info

Publication number
KR102519001B1
KR102519001B1 KR1020180060651A KR20180060651A KR102519001B1 KR 102519001 B1 KR102519001 B1 KR 102519001B1 KR 1020180060651 A KR1020180060651 A KR 1020180060651A KR 20180060651 A KR20180060651 A KR 20180060651A KR 102519001 B1 KR102519001 B1 KR 102519001B1
Authority
KR
South Korea
Prior art keywords
film
semiconductor chip
film structure
package
substrate
Prior art date
Application number
KR1020180060651A
Other languages
English (en)
Other versions
KR20190135322A (ko
Inventor
정재민
민지아
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180060651A priority Critical patent/KR102519001B1/ko
Priority to US16/241,116 priority patent/US10643948B2/en
Priority to TW108109201A priority patent/TWI714985B/zh
Priority to EP19174334.3A priority patent/EP3576143A1/en
Priority to CN201910428911.7A priority patent/CN110544684A/zh
Publication of KR20190135322A publication Critical patent/KR20190135322A/ko
Priority to US16/814,528 priority patent/US10840191B2/en
Application granted granted Critical
Publication of KR102519001B1 publication Critical patent/KR102519001B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

본 발명에 따르면, 필름 패키지는 서로 대향하는 제1 면 및 제2 면을 가지는 필름 기판; 상기 필름 기판의 상기 제1 면 상에 제공된 제1 반도체칩; 상기 필름 기판의 상기 제1 면 상에 제공되며, 제1 반도체칩과 이격된 제2 반도체칩; 및 상기 필름 기판의 상기 제1 면 상에 제공되며, 상기 제1 반도체칩 및 상기 제2 반도체칩을 덮는 제1 전도성 필름을 포함할 수 있다. 상기 제1 전도성 필름은 슬릿 및 노치 중에서 하나를 가질 수 있다. 상기 슬릿 및 상기 노치 중에서 하나는 평면적 관점에서 상기 제1 반도체칩과 상기 제2 반도체칩 사이 및 상기 제1 전도성 필름의 서로 대향하는 제1 측과 제2 측 사이의 영역에 제공될 수 있다.

Description

필름 패키지 및 이를 포함하는 패키지 모듈{Film package and Package module including the same}
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 칩 온 필름 패키지 및 이를 포함하는 패키지 모듈에 관한 것이다.
최근 전자 제품의 소형화, 박형화 및 경량화 추세에 대응하기 위하여, 플렉서블(flexible) 필름 기판을 이용한 칩 온 필름(chip on film; 이하, COF) 패키지 기술이 제안된 바 있다. 상기 COF 패키지 기술은 반도체칩이 플립 칩 본딩 방식으로 상기 기판에 직접 실장되고, 짧은 리드 배선에 의해 외부 회로에 접속될 수 있다. 이러한, COF 패키지는 셀룰러 폰 및 피디에이와 같은 휴대용 단말 장치, 랩탑 컴퓨터 또는 디스플레이 장치에 패널에 적용될 수 있다.
본 발명이 해결하고자 하는 일 과제는 열 방출 특성이 향상된 필름 패키지 및 이를 포함하는 패키지 모듈을 제공하는 것에 있다.
본 발명이 해결하고자 하는 다른 과제는 신뢰성이 향상된 필름 패키지 및 이를 포함하는 패키지 모듈을 제공하는 것에 있다.
본 발명은 필름 패키지 및 이를 포함하는 패키지 모듈에 관한 것이다. 본 발명에 따르면, 필름 패키지는 서로 대향하는 제1 면 및 제2 면을 포함하는 필름 기판; 상기 필름 기판의 상기 제1 면 상에 제공된 제1 반도체칩; 상기 필름 기판의 상기 제1 면 상에 제공되며, 제1 반도체칩과 이격된 제2 반도체칩; 및 상기 필름 기판의 상기 제1 면 상에 제공되며, 상기 제1 반도체칩 및 상기 제2 반도체칩을 덮는 제1 전도성 필름을 포함할 수 있다. 상기 제1 전도성 필름은 슬릿 및 노치 중에서 하나를 가질 수 있다. 상기 슬릿 및 상기 노치 중에서 하나는 평면적 관점에서 상기 제1 반도체칩과 상기 제2 반도체칩 사이 및 상기 제1 전도성 필름의 서로 대향하는 제1 측과 제2 측 사이의 영역에 제공될 수 있다.
본 발명에 따른 필름 패키지는 필름 기판; 상기 필름 기판의 제1 면 상에서 제공된 제1 반도체칩; 상기 필름 기판의 상기 제1 면 제공되며, 제1 반도체칩과 이격된 제2 반도체칩; 및 상기 필름 기판의 상기 제1 면 상에 제공되며, 상기 제1 반도체칩 및 상기 제2 반도체칩을 덮을 수 있다. 슬릿 및 노치 중에서 하나가 상기 제1 필름 구조체의 브릿지 영역에 제공될 수 있다. 상기 브릿지 영역은 평면적 관점에서 상기 제1 반도체칩과 상기 제2 반도체칩 사이 및 상기 제1 필름 구조체의 서로 대향하는 제1 측과 제2 측 사이에 제공될 수 있다. 상기 제1 필름 구조체는 금속 또는 탄소 함유 물질을 포함할 수 있다.
본 발명에 따르면, 패키지 모듈은 표시 소자; 및 상기 표시 소자와 전기적으로 연결되는 필름 패키지를 포함할 수 있다. 상기 필름 패키지는: 서로 대향하는 제1 면과 제2 면을 포함하는 필름 기판; 상기 필름 기판의 제1 면 상에 제공된 제1 반도체칩; 상기 필름 기판의 상기 제1 면 상에 제공되며, 제1 반도체칩과 이격된 제2 반도체칩; 및 상기 필름 기판의 상기 제1 면 상에 제공되며, 상기 제1 반도체칩 및 상기 제2 반도체칩을 덮는 제1 방열 필름 구조체를 포함할 수 있다. 슬릿 및 노치 중에서 하나가 상기 제1 방열 필름 구조체의 브릿지 영역에 제공될 수 있다. 상기 브릿지 영역은 평면적 관점에서 상기 제1 반도체칩과 상기 제2 반도체칩 사이 및 상기 제1 방열 필름 구조체의 서로 대향하는 제1 측과 제2 측 사이에 제공될 수 있다.
본 발명에 따르면, 제1 필름 구조체가 노치 및 슬릿을 가짐에 따라, 제1 반도체칩 및 제2 반도체칩을 양호하게 밀봉할 수 있다. 제1 및 제2 반도체칩 동작 시, 반도체칩들에서 발생한 열은 제1 필름 구조체를 통해 빠르게 방출될 수 있다. 이에 따라, 필름 패키지의 동작 신뢰성이 향상될 수 있다.
제1 필름 구조체는 제1 반도체칩 및 제2 반도체칩의 전자기 간섭을 차폐할 수 있다. 이에 따라, 필름 패키지의 신뢰성이 향상될 수 있다.
도 1은 실시예들에 따른 필름 패키지의 레이아웃이다.
도 2a는 실시예들에 따른 제1 필름 구조체를 도시한 평면도이다.
도 2b는 실시예들에 따른 제1 필름 구조체를 도시한 평면도이다.
도 2c는 도 2a의 A-A'선을 따라 자른 단면이다.
도 2d는 실시예들에 따른 제1 필름 구조체를 도시한 평면도이다.
도 2e는 실시예들에 따른 제1 필름 구조체를 도시한 평면도이다.
도 2f는 도 2d의 B-B'선을 따라 자른 단면이다.
도 3a 및 도 4a는 실시예들에 따른 필름 패키지의 제조 방법을 설명하기 위한 평면도들이다.
도 3b 및 4b는 각각 도 3a 및 도 4a의 Ⅱ-Ⅱ'선을 따라 자른 단면들이다.
도 3c 및 도 4c는 각각 도 3a 및 도 4a의 Ⅲ-Ⅲ'선을 따라 자른 단면들이다.
도 3d 및 도 4d는 각각 도 3a 및 도 4a의 Ⅳ-Ⅳ'선을 따라 자른 단면들이다.
도 4e는 비교예에 따른 필름 패키지의 단면도이다.
도 5a는 실시예들에 따른 필름 패키지를 도시한 평면도이다.
도 5b는 도 5a의 Ⅱ-Ⅱ'선을 따라 자른 단면이다.
도 6a는 실시예들에 따른 부착 공구(tool)의 하부면을 도시한 도면이다.
도 6b는 실시예들에 따른 부착 공구의 하부면을 도시한 도면이다.
도 6c는 도 6a의 C-C'선을 따라 자른 단면이다.
도 6d는 실시예들에 따른 부착 공구를 사용한 제1 필름 구조체의 부착을 모식적으로 설명하기 위한 도면이다.
도 6e는 실시예들에 따른 부착 공구의 하부면을 도시한 도면이다.
도 7은 실시예들에 따른 필름 패키지를 도시한 단면도이다.
도 8a는 실시예들에 따른 필름 패키지를 도시한 평면도이다.
도 8b는 도 8a의 Ⅲ-Ⅲ'선을 따라 자른 단면이다.
도 9a는 실시예들에 따른 필름 패키지를 도시한 평면도이다.
도 9b는 도 9a의 Ⅱ''-Ⅱ'''선을 따라 자른 단면이다.
도 9c는 도 9a의 Ⅴ''-Ⅴ'''선을 따라 자른 단면이다.
도 10a는 실시예들에 따른 패키지 모듈을 도시한 평면도이다.
도 10b는 도 10a의 Ⅲ''-Ⅲ'''선을 따라 자른 단면이다.
도 10c는 도 10a의 Ⅳ''-Ⅳ'''선을 따라 자른 단면이다.
본 명세서에서, 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다.
본 발명에 따른 필름 구조체 및 이를 포함하는 필름 패키지를 설명한다.
도 1은 실시예들에 따른 필름 패키지의 레이아웃이다.
도 1을 참조하면, 필름 패키지(FPKG)는 필름 기판(100), 제1 반도체칩(210), 제2 반도체칩(220), 및 제1 필름 구조체(400)를 포함할 수 있다. 필름 기판(100)은 고분자 물질, 예를 들면, 폴리이미드 또는 폴리에스터 등을 포함할 수 있다. 필름 기판(100)은 플렉서블할 수 있다. 평면적 관점에서, 스프로켓 홀들(sprocket holes)(190)이 필름 기판(100)의 엣지에서 제2 방향(D2)을 따라 배열될 수 있다. 여기에서 제1 방향(D1) 및 제2 방향(D2)은 제1 반도체칩(210)의 상면과 평행할 수 있다. 스프로켓 홀들(190)은 필름 기판(100)을 관통할 수 있다. 스프로켓 홀들(190)을 사용하여, 필름 패키지(FPKG)가 감아질 수 있다. 필름 기판(100)은 제1 영역들(R1) 및 제2 영역(R2)을 가질 수 있다. 컷라인(CL)이 필름 기판(100)의 제1 영역들(R1) 및 제2 영역(R2) 사이에 제공되어, 제1 영역들(R1)을 정의할 수 있다. 필름 패키지(FPKG)에서, 컷라인(CL)은 가상적인 선일 수 있다. 제1 영역들(R1)은 제2 방향(D2)을 따라 배열될 수 있다. 제2 영역(R2)은 제1 영역들(R1)을 둘러쌀 수 있다. 제1 반도체칩(210) 및 제2 반도체칩(220)이 필름 기판(100)의 제1 영역들(R1) 상에 실장될 수 있다. 제1 필름 구조체들(400)이 필름 기판(100)의 제1 영역들(R1) 상에 각각 제공될 수 있다. 필름 기판(100)의 제1 영역들(R1) 및 상기 제1 영역들(R1) 상의 구성 요소들은 유닛 필름 패키지들(10)을 구성할 수 있다. 이하, 단수의 유닛 필름 패키지(10) 및 제1 필름 구조체(400)에 관하여 보다 상세하게 설명한다.
도 2a는 실시예들에 따른 제1 필름 구조체를 도시한 평면도이다. 도 2b는 실시예들에 따른 제1 필름 구조체를 도시한 평면도이다. 도 2c는 도 2a의 A-A'선을 따라 자른 단면이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 2a, 도 2b, 및 도 2c를 참조하면, 제1 필름 구조체(400)는 제1 측(400a), 제2 측(400b), 제3 측(400c), 및 제4 측(400d)을 가질 수 있다. 제1 필름 구조체(400)의 제1 측(400a) 및 제2 측(400b)은 제1 방향(D1)과 나란하고, 서로 대향될 수 있다. 여기에서 제1 방향(D1)은 제1 반도체칩(210)의 상면과 평행할 수 있으며 제2 방향(D2)과 교차할 수 있다. 제1 필름 구조체(400)의 제2 측(400b)은 제1 측(400a)과 제2 방향(D2)으로 이격될 수 있다. 제1 필름 구조체(400)의 제3 측(400c) 및 제4 측(400d)은 서로 대향될 수 있다. 제1 필름 구조체(400)의 제3 측(400c) 및 제4 측(400d)은 제2 방향(D2)과 나란할 수 있다.
제1 필름 구조체(400)는 평면적 관점에서 제1 칩 영역(CR1), 제2 칩 영역(CR2), 및 브릿지 영역(BR)을 가질 수 있다. 제1 칩 영역(CR1)은 제1 필름 구조체(400)의 제3 측(400c)과 인접할 수 있다. 제1 필름 구조체(400)의 제2 칩 영역(CR2)은 제1 필름 구조체(400)의 제4 측(400d)과 인접할 수 있다. 제1 필름 구조체(400)의 브릿지 영역(BR)은 제1 칩 영역(CR1) 및 제2 칩 영역(CR2) 사이에 제공될 수 있다.
노치(450)가 제1 필름 구조체(400)의 브릿지 영역(BR)에 제공될 수 있다. 노치(450)는 제1 필름 구조체(400)의 제1 측(400a) 및 제2 측(400b) 중 적어도 하나에 제공될 수 있다. 노치(450)는 제1 깊이(D)를 가질 수 있다. 노치(450)가 제1 필름 구조체(400)의 일측에 제공된 경우, 제1 깊이(D)는 제1 필름 구조체(400)의 일측과 노치(450)의 바닥면 사이의 최대 간격일 수 있다. 상기 제1 필름 구조체(400)의 일측은 제1 필름 구조체(400)의 제1 측(400a) 또는 제2 측(400b)일 수 있다. 제1 깊이(D)는 제2 방향(D2)과 나란한 방향에서 측정된 깊이일 수 있다. 도 2a와 같이, 노치(450)는 4각둑(contracted rectangular weir)일 수 있다. 4각둑의 노치(450)는 제1 필름 구조체(400)의 제1 측(400a) 또는 제2 측(400b)을 4각형으로 절취하여 형성될 수 있다. 도 2b에 도시된 바와 같이, 노치(450)는 3각둑(triangular weir)일 수 있다. 3각둑의 노치(450)는 제1 필름 구조체(400)의 제1 측(400a) 또는 제2 측(400b)을 3각형으로 절취하여 형성될 수 있다. 또 다른 예로, 노치(450)는 다각형의 둑 또는 반원형의 둑일 수 있다. 노치(450)는 복수 개로 제공되며, 노치들(450)은 제1 필름 구조체(400)의 제1 측(400a) 및 제2 측(400b)에 각각 형성될 수 있다. 노치들(450)의 갯수 및 형상은 도시된 바에 제한되지 않고 다양하게 변형될 수 있다.
제1 필름 구조체(400)는 도 2c와 같이 제1 하부 접착 필름(410), 제1 전도성 필름(420), 제1 상부 접착 필름(430), 및 제1 보호 필름(440)을 포함할 수 있다. 제1 하부 접착 필름(410)은 절연 특성을 나타낼 수 있다. 본 명세서에서, “절연”은 전기적 절연을 의미할 수 있다. 제1 하부 접착 필름(410)은 에폭시계 폴리머, 아크릴계 폴리머, 또는 실리콘 함유 물질을 포함할 수 있다.
제1 전도성 필름(420)이 제1 하부 접착 필름(410) 상에 제공될 수 있다. 본 명세서에서, “전도성”은 열적 전도성 및 전기 전도성 중에서 적어도 하나를 의미할 수 있다. 제1 전도성 필름(420)은 비교적 높은 열전도율을 가져, 열적 전도성을 나타낼 수 있다. 제1 전도성 필름(420)은 200 W/mK 이상, 상세하게는 200 W/mK 내지 100000W/mK의 열전도율을 가질 수 있다. 제1 전도성 필름(420)은 전기 전도성을 가질 수 있다. 제1 전도성 필름(420)은 알루미늄 및/또는 구리와 같은 금속을 포함할 수 있다. 다른 예로, 제1 전도성 필름(420)은 그래핀, 탄소 나노 튜브, 및/또는 그라파이트와 같은 탄소 함유 물질을 포함할 수 있다.
제1 상부 접착 필름(430)이 제1 전도성 필름(420) 상에 제공될 수 있다. 제1 상부 접착 필름(430)은 절연 특성을 나타낼 수 있다. 제1 상부 접착 필름(430)은 에폭시계 폴리머, 아크릴계 폴리머, 또는 실리콘 함유 물질을 포함할 수 있다.
제1 보호 필름(440)이 제1 상부 접착 필름(430) 상에 제공될 수 있다. 제1 보호 필름(440)은 제1 상부 접착 필름(430)에 의해 제1 전도성 필름(420)에 부착될 수 있다. 제1 보호 필름(440)은 외부의 불순물로부터 제1 전도성 필름(420)이 손상(예를 들어, 산화 또는 부식)되는 것을 방지할 수 있다. 외부의 불순물은 수분 또는 산소를 포함할 수 있다. 제1 보호 필름(440)은 절연성 폴리머를 포함할 수 있다. 상기 절연성 폴리머는 폴리 이미드, 폴리(에틸렌 테레프탈레이트(Poly(ethyleneterephtalate), PET), 및 폴리(에틸렌 나프탈레이트(poly(ethylene naphthalate), PEN) 중에서 적어도 하나를 포함할 수 있다. 노치(450)는 제1 하부 접착 필름(410), 제1 전도성 필름(420), 제1 상부 접착 필름(430), 및 제1 보호 필름(440)을 절취하여 형성될 수 있다.
도 2d는 실시예들에 따른 제1 필름 구조체를 도시한 평면도이다. 도 2e는 실시예들에 따른 제1 필름 구조체를 도시한 평면도이다. 도 2f는 도 2d의 B-B'선을 따라 자른 단면이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 2d, 도 2e, 및 도 2f를 참조하면, 제1 필름 구조체(400')는 평면적 관점에서 제1 칩 영역(CR1), 제2 칩 영역(CR2), 및 브릿지 영역(BR)을 가질 수 있다. 제1 필름 구조체(400')는 도 2f와 같이 적층된 제1 하부 접착 필름(410), 제1 전도성 필름(420), 제1 상부 접착 필름(430), 및 제1 보호 필름(440)을 포함할 수 있다.
슬릿(460)이 제1 필름 구조체(400')의 브릿지 영역(BR)에 제공될 수 있다. 슬릿(460)은 제1 필름 구조체(400')를 관통할 수 있다. 예를 들어, 슬릿(460)은 제1 하부 접착 필름(410), 제1 전도성 필름(420), 제1 상부 접착 필름(430), 및 제1 보호 필름(440)을 관통할 수 있다.
도 2d와 같이 슬릿(460)은 제2 방향(D2)과 나란한 장축을 갖는 바 형상을 가질 수 있다. 슬릿(460)은 복수개로 제공되며, 상기 슬릿들(460) 각각은 제2 방향(D2)과 나란한 장축을 가질 수 있다. 도시된 바와 달리, 슬릿(460)은 제1 방향(D1)과 나란하게 형성될 수 있다.
도 2e와 같이, 슬릿(460)은 평면적 관점에서 X자 형상을 가질 수 있다. 예를 들어, 슬릿(460)은 제1 슬릿(461) 및 제2 슬릿(462)을 포함할 수 있다. 제2 슬릿(462)의 장축은 제1 슬릿(461)의 장축과 다른 방향으로 연장될 수 있다. 제2 슬릿(462)은 제1 슬릿(461)과 연결될 수 있다. 슬릿(460)의 평면적 형상 및 개수는 도 2d 및 도 2e의 예에 제한되지 않고, 다양하게 변형될 수 있다.
도 3a 및 도 4a는 실시예들에 따른 필름 패키지의 제조 방법을 설명하기 위한 평면도들로, 도 1의 Ⅰ영역을 확대 도시한 도면들에 대응된다. 도 3b 및 4b는 각각 도 3a 및 도 4a의 Ⅱ-Ⅱ'선을 따라 자른 단면들이다. 도 3c 및 도 4c는 각각 도 3a 및 도 4a의 Ⅲ-Ⅲ'선을 따라 자른 단면들이다. 도 3d 및 도 4d는 각각 도 3a 및 도 4a의 Ⅳ-Ⅳ'선을 따라 자른 단면들이다. 도 4e는 비교예에 따른 필름 패키지의 단면도이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 1, 도 3a, 도 3b, 도 3c, 및 도 3d를 참조하면, 제1 반도체칩(210) 및 제2 반도체칩(220)이 실장된 필름 기판(100)이 준비될 수 있다. 컷라인(CL)은 서로 마주보는 제1 컷라인(CL1) 및 제2 컷라인(CL2)을 포함할 수 있다. 제1 컷라인(CL1) 및 제2 컷라인(CL2)은 평면적 관점에서 제1 방향(D1)과 나란할 수 있다. 제2 컷라인(CL2)은 제1 컷라인(CL1)과 연결될 수 있다. 필름 기판(100)은 서로 대향하는 제1 면(100a) 및 제2 면(100b)을 가질 수 있다.
제1 반도체칩(210)이 필름 기판(100)의 제1 면(100a) 상에 실장될 수 있다. 제1 반도체칩(210)은 제1 높이(H1)를 가질 수 있다. 제1 출력 배선(110)이 필름 기판(100)의 제1 면(100a) 상에 제공될 수 있다. 도 3a와 같이, 제1 출력 배선(110)은 복수로 제공되며, 제1 출력 배선들(110)은 서로 이격될 수 있다. 제1 출력 배선들(110)은 서로 전기적으로 분리될 수 있다. 각 제1 출력 배선(110)은 제1 단(111) 및 제2 단(112)을 가질 수 있다. 각 제1 출력 배선(110)의 제1 단(111)은 필름 기판(100)의 제1 컷라인(CL1)에 인접할 수 있다. 각 제1 출력 배선(110)의 제2 단(112)은 평면적 관점에서 제1 반도체칩(210)과 중첩될 수 있다. 도 3c와 같이, 제1 연결 단자들(310) 중 적어도 하나가 제1 출력 배선(110)의 제2 단(112)과 제1 반도체칩(210) 사이에 제공될 수 있다. 제1 반도체칩(210)은 상기 제1 연결 단자(310)를 통해 제1 출력 배선(110)과 전기적으로 연결될 수 있다. 제1 연결 단자(310)는 솔더, 필라, 및 범프 중에서 적어도 하나일 수 있다. 제1 연결 단자(310)는 금속을 포함할 수 있다.
제1 입력 배선(120)이 필름 기판(100)의 제1 면(100a) 상에 제공될 수 있다. 제1 입력 배선(120)은 제1 출력 배선(110)과 이격되고, 전기적으로 분리될 수 있다. 제1 입력 배선(120)은 제1 단(121) 및 제2 단(122)을 가질 수 있다. 제1 입력 배선(120)의 제1 단(121)은 필름 기판(100)의 제2 컷라인(CL2)에 인접할 수 있다. 제1 입력 배선(120)의 제2 단(122)은 평면적 관점에서 제1 반도체칩(210)과 중첩될 수 있다. 도 3c와 같이, 제1 연결 단자들(310) 중 다른 하나가 제1 입력 배선(120)의 제2 단(122) 및 제1 반도체칩(210) 사이에 개재될 수 있다. 제1 반도체칩(210)은 상기 제1 연결 단자(310)를 통해 제1 입력 배선(120)과 전기적으로 연결될 수 있다.
제1 언더필막(215)이 필름 기판(100) 및 제1 반도체칩(210) 사이의 갭에 형성되어, 상기 갭을 채울 수 있다. 제1 언더필막(215)은 제1 연결 단자(310)를 밀봉할 수 있다. 제1 언더필막(215)은 에폭시계 폴리머와 같은 절연성 폴리머를 포함할 수 있다.
제2 반도체칩(220)이 필름 기판(100)의 제1 면(100a) 상에 실장될 수 있다. 제2 반도체칩(220)은 제1 반도체칩(210)과 제1 방향(D1)으로 이격될 수 있다. 제2 반도체칩(220)은 제1 반도체칩(210)과 동종의 반도체칩일 수 있다. 예를 들어, 제2 반도체칩(220)은 제1 반도체칩(210)과 동일한 기능을 수행할 수 있다. 제2 반도체칩(220)은 제1 반도체칩(210)과 동일한 크기, 형상, 및 저장 용량을 가질 수 있으나, 이에 제한되지 않는다. 제2 반도체칩(220)은 제2 높이(H2)를 가질 수 있다. 제2 높이(H2)는 제1 높이(H1)와 실질적으로 동일할 수 있다.
제2 출력 배선(130)이 필름 기판(100)의 제1 면(100a) 상에 제공될 수 있다. 도 3a와 같이, 제2 출력 배선(130)은 제1 출력 배선(110)과 이격될 수 있다. 제2 출력 배선(130)은 복수로 제공될 수 있다. 제2 출력 배선들(130)은 서로 이격되고, 전기적으로 분리될 수 있다. 각 제2 출력 배선(130)은 제1 단(131) 및 제2 단(132)을 가질 수 있다. 제2 출력 배선(130)의 제1 단(131)은 필름 기판(100)의 제1 컷라인(CL1)에 인접할 수 있다. 제2 출력 배선(130)의 제2 단(132)은 평면적 관점에서 제2 반도체칩(220)과 중첩될 수 있다. 도 3d와 같이 제2 연결 단자들(320) 중 적어도 하나가 제2 출력 배선(130)의 제2 단(132)과 제2 반도체칩(220) 사이에 제공될 수 있다. 제2 반도체칩(220)은 상기 제2 연결 단자(320)를 통해 제2 출력 배선(130)과 전기적으로 연결될 수 있다. 제2 연결 단자(320)는 솔더, 필라, 및 범프 중에서 적어도 하나일 수 있다. 제2 연결 단자(320)는 금속을 포함할 수 있다.
제2 입력 배선(140)이 필름 기판(100)의 제1 면(100a) 상에 제공될 수 있다. 도 3a와 같이, 제2 입력 배선(140)은 제1 입력 배선(120)과 이격될 수 있다. 제2 입력 배선(140)은 복수로 제공되며, 제2 입력 배선들(140)은 서로 이격될 수 있다. 제2 입력 배선들(140)은 서로 전기적으로 분리될 수 있다. 각 제2 입력 배선(140)은 제1 단(141) 및 제2 단(142)을 가질 수 있다. 제2 입력 배선(140)의 제1 단(141)은 필름 기판(100)의 제2 컷라인(CL2)에 인접할 수 있다. 도 3a와 같이, 제2 입력 배선(140)의 제2 단(142)은 평면적 관점에서 제2 반도체칩(220)과 중첩될 수 있다. 도 3d와 같이, 제2 연결 단자들(320) 중 다른 하나가 제2 입력 배선(140)의 제2 단(142) 및 제2 반도체칩(220) 사이에 개재될 수 있다. 제2 반도체칩(220)은 제2 연결 단자(320)를 통해 제2 입력 배선(140)과 전기적으로 연결될 수 있다.
제2 언더필막(225)이 필름 기판(100) 및 제2 반도체칩(220) 사이의 갭에 형성되어, 상기 갭을 채울 수 있다. 제2 언더필막(225)은 제2 연결 단자(320)를 밀봉할 수 있다. 제2 언더필막(225)은 에폭시계 폴리머와 같은 절연성 폴리머를 포함할 수 있다.
보호층(300)이 제1 출력 배선(110), 제1 입력 배선(120), 제2 출력 배선(130), 및 제2 입력 배선(140) 상에 제공될 수 있다. 보호층(300)은 제1 및 제2 출력 배선들(110, 130) 및 제1 및 제2 입력 배선들(120, 140)을 덮어, 제1 및 제2 출력 배선들(110, 130) 및 제1 및 제2 입력 배선들(120, 140)을 보호할 수 있다. 보호층(300)은 절연 물질을 포함할 수 있다. 예를 들어, 보호층(300)은 솔더 레지스트 물질을 포함할 수 있다.
도 1, 도 4a, 도 4b, 도 4c, 및 도 4d를 참조하면, 제1 필름 구조체(400)가 필름 기판(100) 상에 부착되어, 보호층(300), 제1 반도체칩(210), 및 제2 반도체칩(220)을 덮을 수 있다. 일 예로, 도 2a 및 도 2c에서 설명한 제1 필름 구조체(400)가 필름 기판(100) 상에 부착되어, 제1 반도체칩(210) 및 제2 반도체칩(220)을 덮을 수 있다. 다른 예로, 도 2b의 제1 필름 구조체(400), 도 2d 및 도 2e의 제1 필름 구조체(400'), 또는 도 2f의 제1 필름 구조체(400')가 보호층(300), 제1 반도체칩(210), 및 제2 반도체칩(220)에 부착될 수 있다. 이 때, 제1 필름 구조체(400)(또는 제1 필름 구조체(400'))의 제1 칩 영역(CR1) 및 제2 칩 영역(CR2)은 각각 제1 반도체칩(210) 및 제2 반도체칩(220)과 각각 중첩될 수 있다. 브릿지 영역(BR)은 평면적 관점에서 제1 반도체칩(210) 및 제2 반도체칩(220) 사이에 제공될 수 있다. 도 4b와 같이, 제1 필름 구조체(400)는 보호층(300), 제1 반도체칩(210)의 상면 및 측벽, 및 제2 반도체칩(220)의 상면 및 측벽과 물리적으로 접촉하며, 제1 반도체칩(210) 및 제2 반도체칩(220)을 밀봉할 수 있다. 이하, 제1 필름 구조체(400)가 제1 및 제2 반도체칩들(210, 220)을 밀봉하는 것에 대하여 보다 상세하게 설명한다.
도 4e를 참조하면, 제1 필름 구조체(400)가 노치(450)를 갖지 않는 경우, 제1 반도체칩(210)과 필름 기판(100)의 제1 면(100a)의 단차 및 제2 반도체칩(220)과 필름 기판(100)의 제1 면(100a) 사이의 단차로 인해, 제1 반도체칩(210) 및 제2 반도체칩(220)이 제1 필름 구조체(400)에 의해 밀봉되기 어려울 수 있다. 이 경우, 제1 포어(910)가 제1 반도체칩(210)과 제1 필름 구조체(400) 사이에 형성될 수 있다. 예를 들어, 제1 포어(910)는 제1 반도체칩(210)과 제1 하부 접착 필름(410) 사이에 형성될 수 있다. 또는 제2 포어(920)가 제2 반도체칩(220)과 제1 하부 접착 필름(410) 사이에 형성될 수 있다. 공기와 같은 기체가 제1 포어(910) 및 제2 포어(920) 내에 제공될 수 있다.
제1 반도체칩(210)의 동작 시, 열이 제1 반도체칩(210)으로부터 생성될 수 있다. 상기 열에 의해 제1 포어(910) 내의 기체의 부피가 증가할 수 있다. 이에 따라, 제1 필름 구조체(400)가 제1 반도체칩(210)과 더 이격되어, 제1 반도체칩(210)과 제1 필름 구조체(400)의 접촉 면적이 감소될 수 있다. 제1 반도체칩(210)에서 발생한 열은 제1 필름 구조체(400)로 전달되기 어려울 수 있다. 마찬가지로, 제2 반도체칩(220) 동작 시, 제2 반도체칩(220)으로부터 생성된 열에 의해 제2 포어(920) 내의 기체의 부피들이 증가될 수 있다. 이에 따라, 제2 반도체칩(220)과 제1 필름 구조체(400) 사이의 접촉 면적이 감소될 수 있다. 제2 반도체칩(220)에서 발생한 열은 제1 필름 구조체(400)로 전달되기 어렵거나 느리게 전달될 수 있다.
다시 도 4a, 도 4b, 도 4c, 및 도 4d를 참조하면, 제1 필름 구조체(400)가 노치(450)를 가짐에 따라, 제1 필름 구조체(400)가 제1 반도체칩(210) 및 제2 반도체칩(220)을 양호하게 밀봉할 수 있다. 제1 필름 구조체(400)와 제1 반도체칩(210) 사이, 제1 필름 구조체(400)와 제2 반도체칩(220) 사이, 및 제1 필름 구조체(400)와 보호층(300) 사이에 포어들의 형성이 방지/감소될 수 있다. 예를 들어, 제1 필름 구조체(400)는 제1 반도체칩(210)의 상면 및 측면 그리고 제2 반도체칩(220)의 상면 및 측면과 물리적으로 접촉할 수 있다. 제1 반도체칩(210) 및 제2 반도체칩(220)의 동작이 계속되더라도, 제1 필름 구조체(400)와 제1 반도체칩(210) 사이의 접촉 면적 및 제1 필름 구조체(400)와 제2 반도체칩(220) 사이의 접촉 면적은 일정하게 유지될 수 있다. 도 2a 및 도 2b에서 설명한 노치(450)의 제1 깊이(도 2a 및 도 2b의 D)가 제1 반도체칩(210)의 제1 높이(H1) 및 제2 반도체칩(220)의 제2 높이(H2)보다 작은 경우, 노치(450)가 포어들의 발생을 방지하기에 불충분할 수 있다. 실시예들에 따르면, 제1 깊이(D)는 제1 높이(H1) 및 제2 높이(H2)보다 클 수 있다. 이에 따라, 포어들의 형성이 더욱 방지되고, 제1 필름 구조체(400)는 제1 반도체칩(210) 및 제2 반도체칩(220)을 양호하게 밀봉할 수 있다. 필름 패키지가 장시간 동작하더라도, 필름 패키지는 양호한 외관을 가질 수 있다.
제1 전도성 필름(420)은 앞서 설명한 바와 같이 비교적 높은 열전도율(예를 들어, 200 W/mK 내지 100000 W/mK)을 가질 수 있다. 예를 들어, 제1 전도성 필름(420)은 제1 반도체칩(210)의 반도체 기판 및 제2 반도체칩(220)의 반도체 기판보다 높은 열전도율을 가질 수 있다. 이에 따라, 제1 필름 구조체(400)는 방열 필름 구조체로 기능할 수 있다. 제1 반도체칩(210) 및 제2 반도체칩(220)에서 생성된 열이 제1 필름 구조체(400)(예를 들어, 제1 전도성 필름(420))를 통해 외부로 빠르게 방출될 수 있다. 이에 따라, 필름 패키지의 동작 신뢰성이 향상될 수 있다.
실시예들에 따르면, 제1 전도성 필름(420)은 전기 전도성을 가질 수 있다. 제1 전도성 필름(420)은 제1 반도체칩(210) 및 제2 반도체칩(220)의 전자기 간섭(EMI; Electromagnetic Interference)을 차폐(shield)시킬 수 있다. 전자기 간섭이란 전기적 요소로부터 방사 또는 전도되는 전자기파가 다른 전기적 요소의 수신/송신 기능에 장애를 유발시키는 것을 의미한다. 제1 전도성 필름(420)에 의해, 제1 반도체칩(210) 및 제2 반도체칩(220)의 동작이 다른 소자의 동작을 방해하지 않거나 또는 다른 소자에 의해 방해 받지 않을 수 있다.
도 5a는 실시예들에 따른 필름 패키지를 도시한 평면도로, 도 1의 Ⅰ영역을 확대 도시한 도면에 대응된다. 도 5b는 도 5a의 Ⅱ-Ⅱ'선을 따라 자른 단면이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 5a 및 도 5b를 참조하면, 필름 패키지는 필름 기판(100), 제1 반도체칩(210), 제2 반도체칩(220), 및 제1 필름 구조체(400')를 포함할 수 있다. 필름 기판(100), 제1 반도체칩(210), 및 제2 반도체칩(220), 및 제1 필름 구조체(400')는 각각 도 1, 도 3a 내지 도 4d의 필름 기판(100), 제1 반도체칩(210), 및 제2 반도체칩(220), 및 제1 필름 구조체(400)의 예에서 설명한 바와 실질적으로 동일할 수 있다.
다만, 제1 필름 구조체(400')는 노치(450) 대신에 도 2d 및 도 2f에서 설명한 바와 같이 슬릿(460)을 가질 수 있다. 도시된 바와 달리, 슬릿(460)은 도 2e와 같은 형성을 가질 수 있다. 슬릿(460)은 평면적 관점에서 제1 반도체칩(210) 및 제2 반도체칩(220) 사이에 제공될 수 있다. 슬릿(460)은 보호층(300)을 노출시킬 수 있다. 제1 필름 구조체(400')가 슬릿(460)을 가져, 제1 필름 구조체(400')의 부착 과정에서 제1 필름 구조체(400')와 제1 반도체칩(210) 사이, 제1 필름 구조체(400')와 제2 반도체칩(220) 사이, 및 제1 필름 구조체(400')와 보호층(300) 사이의 공기가 슬릿(460)을 통해 방출될 수 있다. 이에 따라, 포어들이 제1 필름 구조체(400')와 제1 반도체칩(210) 사이, 제1 필름 구조체(400')와 제2 반도체칩(220) 사이, 및 제1 필름 구조체(400')와 보호층(300) 사이에 형성되지 않을 수 있다.
도 6a는 실시예들에 따른 부착 공구(tool)의 하부면을 도시한 도면이다. 도 6b는 실시예들에 따른 부착 공구의 하부면을 도시한 도면이다. 도 6c는 도 6a의 C-C'선을 따라 자른 단면이다. 도 6d는 실시예들에 따른 부착 공구를 사용한 제1 필름 구조체의 부착을 모식적으로 설명하기 위한 도면이다. 도 6e는 실시예들에 따른 부착 공구의 하부면을 도시한 도면이다. 이하, 도 6a 내지 도 6d의 설명에 있어서, 도 4a 내지 도 4d를 함께 참조하여 설명한다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 6a, 도 6b, 도 6c, 도 6d, 및 도 6e를 참조하면, 부착 공구(tool) (1000)는 그 내부에 진공 홀들(2000)을 가질 수 있다. 도 6a와 같이 부착 공구(1000)의 하부면(1001)은 평면적 관점에서 센터 영역(R10) 및 엣지 영역(R20)을 가질 수 있다. 센터 영역(R10)은 엣지 영역(R20)에 의해 둘러싸일 수 있다. 일 예로, 센터 영역(R10)은 일 방향으로 연장된 사각형 형상을 가질 수 있다. 제1 그루브(1210) 및 제2 그루브(1220)가 센터 영역(R10)에 제공될 수 있다. 진공 홀들(2000)은 부착 공구(1000)의 센터 영역(R10)에 제공되지 않을 수 있다. 진공 홀들(2000)은 부착 공구(1000)의 하부면(1001)의 엣지 영역(R20)에서 노출될 수 있다. 이하, 부착 공구(1000)를 사용한 제1 필름 구조체(400)의 부착에 대하여 설명한다.
도 6d와 같이, 부착 공구(1000)가 하강하여, 부착 공구(1000)의 하부면(1001)의 엣지 영역(R20)이 제1 필름 구조체(400)의 엣지 영역과 접촉할 수 있다. 예를 들어, 부착 공구(1000)의 하부면(1001)은 제1 보호 필름(440)과 접촉할 수 있다. 도 4a 내지 도 4d에서 설명한 제1 필름 구조체(400)의 부착 공정에서, 부착 공구(1000)는 진공 홀들(2000)을 사용한 진공 흡착에 의해 제1 필름 구조체(400)를 운반할 수 있다. 제1 필름 구조체(400)가 필름 기판(100)을 향하도록, 부착 공구(1000)가 이동할 수 있다. 이 후, 제1 그루브(1210) 및 제2 그루브(1220)가 각각 제1 반도체칩(210) 및 제2 반도체칩(220)과 정렬되도록, 부착 공구(1000)가 필름 기판(100) 상에 제공될 수 있다. 부착 공구(1000)는 제1 필름 구조체(400)의 엣지 영역을 필름 기판(100)의 제1 면(100a) 상에 가압할 수 있다. 이에 따라, 제1 필름 구조체(400)가 보호층(300)에 부착될 수 있다. 제1 그루브(1210) 및 제2 그루브(1220)가 제공되어, 제1 필름 구조체(400)의 부착 공정에서 반도체칩들(210, 220)이 손상되지 않을 수 있다. 버퍼부들(3000)이 제1 그루브(1210) 및 제2 그루브(1220) 내에 각각 제공될 수 있다. 버퍼부들(3000)은 일 예로, 스폰지들을 포함할 수 있다. 버퍼부들(3000)은 제1 및 제2 반도체칩들(210, 220)에 가해지는 스트레스를 흡수할 수 있다. 상기 스트레스는 물리적 충격일 수 있다. 버퍼부들(3000)이 제1 그루브(1210) 및 제2 그루브(1220) 내에 제공됨에 따라, 반도체칩들(210, 220)의 손상이 더욱 방지될 수 있다. 이하, 부착 공구(1000)의 하부면(1001)의 형상에 대하여 설명한다.
도 6a 및 도 6b를 참조하면, 부착 공구(1000)의 하부면(1001)은 부착 대상인 제1 필름 구조체(400)의 평면에 대응되는 형상을 가질 수 있다. 노치부(1450)가 부착 공구(1000)의 하부면(1001)의 엣지 영역(R20)에 제공될 수 있다. 노치부(1450)는 부착 공구(1000)의 제1 측(1000a) 및 제2 측(1000b) 중 적어도 하나에 제공될 수 있다. 부착 공구(1000)의 제2 측(1000b)은 제1 측(1000a)과 대향될 수 있다. 부착 공구(1000)는 노치(450)를 갖는 제1 필름 구조체(400)의 부착에 사용될 수 있다. 이 때, 노치부(1450)는 제1 필름 구조체(400)의 노치(450)와 대응되는 형상, 갯수, 평면적 배치, 및 크기를 가질 수 있다. 도 6a를 참조하면, 부착 공구(1000)는 4각둑의 노치부(1450)를 가질 수 있다. 이 경우, 상기 부착 공구(1000)는 도 2a에서 설명한 바와 4각둑의 노치(450)를 갖는 제1 필름 구조체(400)의 부착에 사용될 수 있다. 도 6b를 참조하면, 부착 공구(1000)는 3각둑의 노치부(1450)를 가질 수 있다. 이 경우, 상기 부착 공구(1000)는 도 2b에서 설명한 3각둑의 노치(450)를 갖는 제1 필름 구조체(400)의 부착에 사용될 수 있다. 제1 필름 구조체(400)의 부착 공정에서, 진공 홀들(2000)이 제1 필름 구조체(400)의 노치(450)에 대응되는 위치에 제공되는 경우, 상기 부착 공구(1000)는 제1 필름 구조체(400)를 진공 흡착하기 어려울 수 있다. 실시예들에 따르면, 제1 필름 구조체(400)의 부착 공정에서, 부착 공구(1000)의 노치부(1450)는 제1 필름 구조체(400)의 노치(450)에 대응되는 위치에 제공될 수 있다. 진공 홀들(2000)이 제1 필름 구조체(400)의 노치(450)에 대응되는 위치에 제공되지 않을 수 있다. 부착 공구(1000)는 제1 필름 구조체(400)를 양호하게 진공 흡착할 수 있다.
도 6e를 참조하면, 부착 공구(1000')의 하부면(1001)에 노치부가 제공되지 않을 수 있다. 상기 부착 공구(1000')는 도 2d 내지 도 2f에서 설명한 바와 같은 슬릿(460)을 갖는 제1 필름 구조체(400)의 부착에 사용될 수 있다.
도 7은 실시예들에 따른 필름 패키지를 도시한 단면도로, 도 4a의 Ⅱ-Ⅱ'선을 따라 자른 단면에 대응된다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 1, 도 4a, 및 도 7을 참조하면, 필름 패키지는 필름 기판(100), 제1 반도체칩(210), 제2 반도체칩(220), 및 제1 필름 구조체(400)에 더하여, 제2 필름 구조체(500)를 포함할 수 있다.
제2 필름 구조체(500)는 필름 기판(100)의 제2 면(100b) 상에 제공될 수 있다. 제2 필름 구조체(500)는 평면적 관점에서 제1 반도체칩(210) 및 제2 반도체칩(220)과 중첩될 수 있다. 제2 필름 구조체(500)는 제2 하부 접착 필름(510), 제2 전도성 필름(520), 제2 상부 접착 필름(530), 및 제2 보호 필름(540)을 포함할 수 있다. 제2 하부 접착 필름(510)은 제1 하부 접착 필름(410)의 예에서 설명한 바와 같은 절연성 폴리머를 포함할 수 있다. 제2 전도성 필름(520)은 제2 하부 접착 필름(510)에 의해 필름 기판(100)에 부착될 수 있다. 제2 전도성 필름(520)은 금속 또는 탄소 함유 물질을 포함할 수 있다. 제2 전도성 필름(520)은 비교적 높은 열전도율(예를 들어, 200 W/mK 내지 100000 W/mK)을 가질 수 있다. 제2 필름 구조체(500)는 제2 전도성 필름(520)을 포함하여, 방열 필름 구조체로 기능할 수 있다. 예를 들어, 제1 및 제2 반도체칩들(210, 220)의 동작 시, 제1 반도체칩(210) 및 제2 반도체칩(220)에서 발생한 열은 제2 전도성 필름(520)을 통해 외부로 보다 빠르게 방출될 수 있다. 이에 따라, 필름 패키지의 동작 신뢰성이 더욱 향상될 수 있다. 제2 전도성 필름(520)은 전기 전도성을 나타낼 수 있다. 이에 따라, 제1 반도체칩(210) 및 제2 반도체칩(220)의 전자기 간섭(EMI; Electromagnetic Interference)이 제2 전도성 필름(520)에 의해 더욱 차폐될 수 있다.
제2 상부 접착 필름(530)이 제2 전도성 필름(520) 상에 제공되어, 제2 전도성 필름(520)을 덮을 수 있다. 제2 상부 접착 필름(530)은 제1 상부 접착 필름(430)의 예에서 설명한 바와 같은 절연성 폴리머를 포함할 수 있다.
제2 보호 필름(540)이 제2 상부 접착 필름(530) 상에 제공될 수 있다. 제2 보호 필름(540)은 제2 상부 접착 필름(530)에 의해 제2 전도성 필름(520)에 부착될 수 있다. 제2 보호 필름(540)은 외부의 불순물로부터 제2 전도성 필름(520)이 손상(예를 들어, 산화 또는 부식)되는 것을 방지할 수 있다.
필름 기판(100), 제1 반도체칩(210), 제2 반도체칩(220), 및 제1 필름 구조체(400)는 도 1 내지 도 4d에서 설명한 바와 실질적으로 동일할 수 있다. 제1 필름 구조체(400)는 도 2a에서 설명한 바와 같은 형상을 가질 수 있다. 이와 달리, 도 2b의 제1 필름 구조체(400), 도 2d 및 도 2f의 제1 필름 구조체(400'), 또는 도 2e의 제1 필름 구조체(400')가 사용되어, 필름 패키지가 제조될 수 있다.
도 8a는 실시예들에 따른 필름 패키지를 도시한 평면도로, 도 1의 Ⅰ영역을 확대 도시한 도면에 대응된다. 도 8b는 도 8a의 Ⅲ-Ⅲ'선을 따라 자른 단면이다.
도 1, 도 4b, 도 4d, 도 8a, 및 도 8b를 참조하면, 필름 패키지는 필름 기판(100), 제1 반도체칩(210), 제2 반도체칩(220), 제1 필름 구조체(400), 제2 필름 구조체(500), 제1 출력 배선(110), 제1 입력 배선(120), 제2 출력 배선(130), 및 제2 입력 배선(140)을 포함할 수 있다. 필름 기판(100), 제1 반도체칩(210), 제2 반도체칩(220), 제1 필름 구조체(400), 제2 필름 구조체(500), 제1 출력 배선(110), 제1 입력 배선(120), 제2 출력 배선(130), 및 제2 입력 배선(140)은 앞서 설명한 바와 실질적으로 동일할 수 있다.
제1 입력 배선(120)은 복수로 제공될 수 있다. 제1 입력 배선들(120)은 접지 배선(110G) 및 신호 배선(110S)을 포함할 수 있다. 홀(690)이 제1 하부 접착 필름(410) 및 보호층(300)을 관통할 수 있다. 홀(690)은 접지 배선(110G)을 노출시킬 수 있다. 접지부(600)가 홀(690) 내에 제공될 수 있다. 접지부(600)는 금속과 같은 전기 전도성 물질을 포함할 수 있다. 제1 전도성 필름(420)은 접지부(600)를 통해 접지 배선(110G)과 전기적으로 연결될 수 있다. 제1 전도성 필름(420)이 전기 전도성 물질을 포함하며, 제1 전도성 필름(420) 내에 전하가 충전될 수 있다. 제1 전도성 필름(420) 내에 일정량 이상의 전하가 축적되면, 상기 전하는 제1 전도성 필름(420)으로부터 다른 전기 전도성 구성 요소들로 흘러 상기 전기 전도성 구성 요소들을 손상시킬 수 있다. 이 때, 전기 전도성 구성요소들은 반도체칩들(210, 220) 내의 집적 회로들 및 내부 배선들을 포함할 수 있다. 실시예들에 따르면, 제1 전도성 필름(420)이 접지 배선(110G)과 전기적으로 연결되어, 정전 방전(Electrostatic discharge, ESD)에 의한 필름 패키지의 전기적 손상을 방지할 수 있다. 이에 따라, 필름 패키지의 신뢰성이 더욱 향상될 수 있다. 다른 예로, 접지부(600)가 생략되고, 제1 전도성 필름(420)이 홀(690) 내로 연장될 수 있다. 이 경우, 제1 전도성 필름(420)은 접지 배선(110G)과 직접 전기적으로 접속할 수 있다.
다른 예로, 제1 출력 배선(110), 제2 출력 배선(130), 및 제2 입력 배선(140) 중 어느 하나가 접지 배선을 포함할 수 있다. 이 경우, 제1 전도성 필름(420)은 상기 접지 배선과 접속할 수 있다.
도시된 바와 달리, 도 2c의 제1 필름 구조체(400), 도 2d 및 도 2f의 필름 구조체(400'), 또는 도 2e의 제1 필름 구조체(400')가 사용될 수 있다.
도 9a는 실시예들에 따른 필름 패키지를 도시한 평면도로, 도 1의 Ⅰ영역을 확대 도시한 도면에 대응된다. 도 9b는 도 9a의 Ⅱ-Ⅱ'선을 따라 자른 단면이다. 도 9c는 도 9a의 Ⅴ-Ⅴ'선을 따라 자른 단면이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 9a, 도 9b, 및 도 9c를 참조하면, 필름 패키지는 필름 기판(100), 제1 반도체칩(210), 제2 반도체칩(220), 제1 필름 구조체(400), 및 제2 필름 구조체(500)에 더하여 제3 반도체칩(230)을 포함할 수 있다. 필름 기판(100), 제1 반도체칩(210), 제2 반도체칩(220), 제1 필름 구조체(400), 및 제2 필름 구조체(500)는 앞서 설명한 바와 실질적으로 동일할 수 있다.
제3 반도체칩(230)은 필름 기판(100)의 제1 영역(R1)의 제1 면(100a) 상에 배치될 수 있다. 제3 반도체칩(230)은 제2 반도체칩(220)과 제1 방향(D1)으로 이격될 수 있다. 제3 출력 배선(150)이 필름 기판(100)의 제1 면(100a) 상에 제공될 수 있다. 제3 출력 배선(150)의 제1 단(151)은 필름 기판(100)의 제1 컷라인(CL1)에 인접할 수 있다. 제3 출력 배선(150)의 제1 단(151)은 보호층(300)에 의해 노출될 수 있다. 제3 출력 배선(150)의 제2 단(152)은 평면적 관점에서 제3 반도체칩(230)과 중첩될 수 있다. 도 9c와 같이, 제3 연결 단자들(330) 중 적어도 하나가 제3 출력 배선(150)의 제2 단(152)과 제3 반도체칩(230) 사이에 제공될 수 있다. 제3 연결 단자들(330)은 솔더, 필라, 및 범프 중에서 적어도 하나일 수 있다. 제3 연결 단자들(330)은 금속을 포함할 수 있다. 제3 반도체칩(230)은 상기 적어도 하나의 제3 연결 단자(330)를 통해 제3 출력 배선(150)과 전기적으로 연결될 수 있다.
제3 입력 배선(160)이 필름 기판(100)의 제1 면(100a) 상에 제공될 수 있다. 제3 입력 배선(160)의 제1 단(161)은 필름 기판(100)의 제2 컷라인(CL2)에 인접할 수 있다. 제3 입력 배선(160)의 제1 단(161)은 보호층(300)에 의해 노출될 수 있다. 제3 입력 배선(160)의 제2 단(162)은 평면적 관점에서 제3 반도체칩(230)과 중첩될 수 있다. 제3 연결 단자들(330) 중 다른 하나가 제3 입력 배선(160)의 제2 단(162) 및 제3 반도체칩(230) 사이에 개재될 수 있다. 제3 반도체칩(230)은 상기 제3 연결 단자(330)를 통해 제3 입력 배선(160)과 전기적으로 연결될 수 있다. 보호층(300)은 제3 출력 배선(150)의 제1 단(151) 및 제3 입력 배선(160)의 제1 단(161)을 노출시킬 수 있다.
제1 필름 구조체(400)는 제1 반도체칩(210), 제2 반도체칩(220), 및 제3 반도체칩(230)을 덮을 수 있다. 제1 필름 구조체(400)는 제1 칩 영역(CR1), 제2 칩 영역(CR2), 제3 칩 영역(CR3), 제1 브릿지 영역(BR1), 및 제2 브릿지 영역(BR2)을 가질 수 있다. 제3 칩 영역(CR3)은 제2 칩 영역(CR2)보다 필름 기판(100)의 제4 측(400d)에 더 인접할 수 있다. 제3 칩 영역(CR3)은 평면적 관점에서 제3 반도체칩(230)과 중첩될 수 있다.
제1 브릿지 영역(BR1)은 앞서 설명한 브릿지 영역(BR)과 실질적으로 동일할 수 있다. 예를 들어, 제1 브릿지 영역(BR1)은 제1 반도체칩(210) 및 제2 반도체칩(220) 사이 및 제1 필름 구조체(400)의 제1 측(400a) 및 제2 측(400b) 사이에 제공될 수 있다.
제2 브릿지 영역(BR2)은 제2 칩 영역(CR2) 및 제3 칩 영역(CR3) 사이에 제공될 수 있다. 제2 브릿지 영역(BR2)은 예를 들어, 제2 반도체칩(220)과 제3 반도체칩(230) 사이 및 제1 필름 구조체(400)의 제1 측(400a)과 제2 측(400b) 사이에 제공될 수 있다.
제1 노치(450)가 제1 필름 구조체(400)의 제1 브릿지 영역(BR1)에 제공될 수 있다. 제1 노치(450)는 예를 들어, 제1 필름 구조체(400)의 제1 측(400a) 및 제2 측(400b) 중에서 적어도 하나에 제공될 수 있다. 제1 노치(450)는 4각둑의 노치(450)일 수 있다. 이와 달리, 제1 노치(450)는 3각둑일 수 있다. 제1 노치(450)의 형상 및 갯수는 다양하게 변형될 수 있다.
제2 노치(452)가 제1 필름 구조체(400)의 제2 브릿지 영역(BR2)에 제공될 수 있다. 제2 노치(452)는 제1 필름 구조체(400)의 제1 측(400a) 및 제2 측(400b) 중에서 적어도 하나에 제공될 수 있다. 제2 노치(452)가 4각둑의 형상으로 도시되었으나, 제2 노치(452)의 형상은 다양하게 변형될 수 있다. 제2 노치(452)가 제공됨에 따라, 제1 필름 구조체(400)가 제2 반도체칩(220) 및 제3 반도체칩(230)을 양호하게 밀봉할 수 있다. 포어들이 제2 반도체칩(220)과 제1 필름 구조체(400) 사이 및 제3 반도체칩(230)과 제1 필름 구조체(400) 사이에 형성되지 않을 수 있다.
다른 예로, 제1 노치(450)가 생략되고, 슬릿(도 2d 내지 도 2f에서 460)이 제1 필름 구조체(400)의 제1 브릿지 영역(BR1)에 제공될 수 있다. 또 다른 예로, 제2 노치(452)가 생략되고, 슬릿(460)이 제1 필름 구조체(400)의 제2 브릿지 영역(BR2)에 제공될 수 있다. 이 때, 슬릿(460)은 앞서 도 2d 또는 도 2e에서 설명한 바와 같은 평면적 형상을 가질 수 있다.
제1 필름 구조체(400)는 제3 출력 배선(150)의 제1 단(151) 및 제3 입력 배선(160)의 제1 단(161)을 노출시킬 수 있다.
도시되지 않았으나, 제1 내지 제3 출력 배선들(110, 130, 150) 및 제1 내지 제3 입력 배선들(120, 140, 160) 중에서 적어도 하나는 접지 배선을 포함할 수 있다. 도 8a 및 도 8b에서 설명한 접지부(600)가 보호층(300) 및 제1 보호 필름(440) 내에 형성되어, 상기 접지 배선과 접속할 수 있다. 다른 예로, 제2 필름 구조체(500)는 생략될 수 있다.
도 10a는 실시예들에 따른 패키지 모듈을 도시한 평면도이다. 도 10b는 도 10a의 Ⅲ''-Ⅲ'''선을 따라 자른 단면이다. 도 10c는 도 10a의 Ⅳ''-Ⅳ'''선을 따라 자른 단면이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 10a 내지 도 10c를 참조하면, 패키지 모듈(1)은 유닛 필름 패키지(10), 회로 기판(20), 및 표시 소자(30)를 포함할 수 있다. 패키지 모듈(1)은 표시 장치 어셈블리일 수 있다. 이 때, 도 1, 도 4a 내지 도 4d에서 설명한 필름 패키지(FPKG)를 사용하여, 패키지 모듈(1)이 제조될 수 있다. 도 1를 다시 참조하면, 필름 패키지(FPKG)가 컷라인(CL)을 따라 커팅되어, 복수의 유닛 필름 패키지들(10)이 서로 분리될 수 있다. 유닛 필름 패키지들(10)은 필름 기판(100)의 제1 영역들(R1) 및 제1 영역들(R1) 상의 구성 요소들을 포함할 수 있다. 예를 들어, 유닛 필름 패키지들(10) 각각은 필름 기판(100), 제1 반도체칩(210), 제2 반도체칩(220), 및 제1 필름 구조체(400)를 포함할 수 있다. 유닛 필름 패키지들(10) 각각에서, 필름 기판(100)의 일측(100c) 및 타측(100d)은 커팅되기 이전의 필름 기판(100)의 제1 컷라인(CL1) 및 제2 컷라인(CL2)에 대응될 수 있다. 도시된 바와 달리, 도 5a 및 도 5b에서 설명한 필름 패키지, 도 7에서 설명한 필름 패키지, 도 8a 및 도 8b 에서 설명한 필름 패키지, 도 9a 내지 도 9c에서 설명한 필름 패키지를 사용하여, 유닛 필름 패키지들(10)이 제조될 수 있다. 이하, 단수의 유닛 필름 패키지(10)에 대하여 서술한다.
회로 기판(20) 및 표시 소자(30)가 유닛 필름 패키지(10)의 필름 기판(100)의 제1 면(100a) 상에 각각 실장되어, 패키지 모듈(1)이 제조될 수 있다. 도 10b 및 도 10c와 같이, 필름 기판(100)은 플렉서블하여 휘어질 수 있다. 예를 들어, 필름 기판(100)의 제1 면(100a)의 일부는 제1 면(100a)의 다른 일부와 마주볼 수 있다.
회로 기판(20)이 필름 기판(100)의 제1 면(100a) 상에 배치될 수 있다. 회로 기판(20)은 필름 기판(100)의 타측(100d)에 인접할 수 있다. 일 예로, 인쇄회로기판(PCB) 또는 연성 인쇄회로기판(Flexible Printed Circuit Board; FPCB)이 회로 기판(20)으로 사용될 수 있다. 보호층(300) 및 제1 필름 구조체(400)는 제1 입력 배선(120)의 제1 단(121) 및 제2 입력 배선(140)의 제1 단(141)을 노출시킬 수 있다. 입력 연결부(710)가 제1 입력 배선(120)의 제1 단(121)과 회로 기판(20) 사이 및 제2 입력 배선(140)의 제1 단(141)과 회로 기판(20) 사이에 제공될 수 있다. 입력 연결부(710)는 이방성 도전 필름(ACF)을 포함할 수 있다. 예를 들어, 입력 연결부(710)는 제1 접착성 고분자(711) 및 제1 접착성 고분자(711) 내에 제공된 제1 금속 입자들(713)을 포함할 수 있다. 도 10b와 같이, 회로 기판(20)은 제1 금속 입자들(713)에 의해 제1 입력 배선(120)과 전기적으로 연결될 수 있다. 회로 기판(20)은 제1 입력 배선(120)을 통해 제1 반도체칩(210)과 전기적으로 연결될 수 있다. 도 10c와 같이, 회로 기판(20)은 제1 금속 입자들(713)에 의해 제2 입력 배선(140)과 전기적으로 연결될 수 있다. 회로 기판(20)은 제2 입력 배선(140)을 통해 제2 반도체칩(220)과 전기적으로 연결될 수 있다. 제2 입력 배선(140)은 제1 입력 배선(120)과 전기적으로 분리될 수 있다.
표시 소자(30)는 필름 기판(100)의 제1 면(100a) 상에 배치될 수 있다. 표시 소자(30)는 필름 기판(100)의 일측(100c)에 인접할 수 있다. 표시 소자(30)는 적층된 표시 기판(31), 표시 패널(32), 및 보호부(33)를 포함할 수 있다. 출력 연결부(720)가 표시 기판(31)과 제1 출력 배선(110)의 제1 단(111) 사이 및 표시 기판(31)과 제2 출력 배선(130)의 제1 단(131) 사이에 제공될 수 있다. 출력 연결부(720)는 이방성 도전 필름일 수 있다. 예를 들어, 출력 연결부(720)는 제2 접착성 고분자(721) 및 제2 금속 입자들(723)을 포함할 수 있다. 도 10b와 같이, 표시 기판(31)은 제2 금속 입자들(723) 및 제1 출력 배선(110)을 통해 제1 반도체칩(210)과 전기적으로 연결될 수 있다. 도 10c와 같이, 표시 기판(31)은 제2 금속 입자들(723)에 의해 제2 출력 배선(130)과 전기적으로 연결될 수 있다. 표시 소자(30)는 제2 출력 배선(130)을 통해 제2 반도체칩(220)과 전기적으로 연결될 수 있다.
제1 반도체칩(210)은 제1 입력 배선(120)을 통해 회로 기판(20)으로부터 신호를 공급받을 수 있다. 제1 반도체칩(210)은 구동 집적 회로들(예를 들어, 게이트 구동 집적 회로 및/또는 데이터 구동 집적 회로)을 포함하며, 구동 신호(예를 들어, 게이트 구동신호 및/또는 데이터 구동신호)를 발생시킬 수 있다. 제1 반도체칩(210)에서 발생한 상기 구동 신호는 제1 출력 배선(110)을 통해 표시 기판(31)의 게이트 라인 및/또는 데이터 라인에 공급될 수 있다. 이에 따라, 표시 패널(32)이 구동할 수 있다. 마찬가지로, 제2 반도체칩(220)은 제2 입력 배선(140)을 통해 회로 기판(20)으로부터 신호를 공급받을 수 있다. 제2 반도체칩(220)은 구동 집적 회로들을 포함하며, 구동 신호를 발생시킬 수 있다. 제2 반도체칩(220)에서 발생한 상기 구동 신호는 제2 출력 배선(130)을 통해, 표시 기판(31)의 게이트 라인 및/또는 데이터 라인에 공급될 수 있다. 이에 따라, 표시 패널(32)이 구동할 수 있다. 실시예들에 따르면, 복수의 반도체칩들(210, 220)이 제공되므로, 패키지 모듈(1)의 동작 속도 및 성능이 향상될 수 있다. 이에 따라, 표시 소자(30)는 고성능 및 고화질 구현할 수 있다.
패키지 모듈(1)의 구동 전압은 비교적 높을 수 있다. 실시예들에 따르면, 제1 필름 구조체(400)는 노치(450) 및 슬릿(도 2d 내지 도 2e의 460) 중에서 적어도 하나를 포함할 수 있다. 패키지 모듈(1)의 동작이 장시간 지속되더라도, 제1 필름 구조체(400)는 제1 반도체칩(210) 및 제2 반도체칩(220)에 양호하게 부착될 수 있다. 이에 따라, 제1 반도체칩(210) 및 제2 반도체칩(220)에서 생성된 열이 용이하게 방출될 수 있다.
이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 서로 대향하는 제1 면 및 제2 면을 포함하는 필름 기판;
    상기 필름 기판의 상기 제1 면 상에 제공된 제1 반도체칩;
    상기 필름 기판의 상기 제1 면 상에 제공되며, 제1 반도체칩과 이격된 제2 반도체칩; 및
    상기 필름 기판의 상기 제1 면 상에 제공되며, 상기 제1 반도체칩 및 상기 제2 반도체칩을 덮는 제1 전도성 필름을 포함하되,
    상기 제1 전도성 필름은 슬릿 및 노치 중에서 하나를 갖고,
    상기 슬릿 및 상기 노치 중에서 하나는 평면적 관점에서 상기 제1 반도체칩과 상기 제2 반도체칩 사이 및 상기 제1 전도성 필름의 서로 대향하는 제1 측과 제2 측 사이의 영역에 제공된 필름 패키지.
  2. 제 1항에 있어서,
    상기 제1 전도성 필름은 200 W/mK 내지 100000 W/mK의 열전도율을 갖는 필름 패키지.
  3. 제 1항에 있어서,
    상기 제1 전도성 필름은 금속 또는 탄소 함유 물질을 포함하는 필름 패키지.
  4. 제 1항에 있어서,
    상기 노치는 복수개로 제공되고,
    상기 노치들은 상기 제1 전도성 필름의 상기 제1 측 및 상기 제2 측에 제공된 필름 패키지.
  5. 제 1항에 있어서,
    상기 슬릿은 상기 제1 전도성 필름을 관통하며, 평면적 관점에서 상기 제1 반도체칩 및 상기 제2 반도체칩 사이에 제공된 필름 패키지.
  6. 제 1항에 있어서,
    상기 필름 기판의 상기 제2 면 상에 제공되는 제2 전도성 필름을 더 포함하되,
    상기 제2 전도성 필름은 평면적 관점에서 상기 제1 반도체칩 및 상기 제2 반도체칩 중 적어도 하나와 중첩되는 필름 패키지.
  7. 제 1항에 있어서,
    상기 제1 전도성 필름 상에 제공되고, 절연 물질을 포함하는 보호 필름을 더 포함하는 필름 패키지.
  8. 제 1항에 있어서,
    상기 필름 기판의 상기 제1 면 상에 제공되고, 상기 제1 반도체칩과 전기적으로 연결되는 접지 배선을 더 포함하되,
    상기 제1 전도성 필름은 상기 접지 배선과 전기적으로 연결되는 필름 패키지.
  9. 필름 기판;
    상기 필름 기판의 제1 면 상에서 제공된 제1 반도체칩;
    상기 필름 기판의 상기 제1 면 상에 제공되며, 제1 반도체칩과 이격된 제2 반도체칩; 및
    상기 필름 기판의 상기 제1 면 상에 제공되며, 상기 제1 반도체칩 및 상기 제2 반도체칩을 덮는 제1 필름 구조체를 포함하되,
    슬릿 및 노치 중에서 하나가 상기 제1 필름 구조체의 브릿지 영역에 제공되며,
    상기 브릿지 영역은 평면적 관점에서 상기 제1 반도체칩과 상기 제2 반도체칩 사이 및 상기 제1 필름 구조체의 서로 대향하는 제1 측과 제2 측 사이에 제공되고,
    상기 제1 필름 구조체는 금속 또는 탄소 함유 물질을 포함하는 필름 패키지.
  10. 제 9항에 있어서,
    상기 슬릿은 상기 제1 필름 구조체를 관통하는 필름 패키지.
  11. 제 9항에 있어서,
    상기 노치는 상기 제1 필름 구조체의 상기 제1 측 또는 상기 제2 측에 제공되고,
    상기 제2 반도체칩은 상기 제1 반도체칩과 제1 방향으로 이격되며,
    상기 제1 필름 구조체의 상기 제1 측 및 상기 제2 측은 상기 제1 방향과 나란한 필름 패키지.
  12. 제 9항에 있어서,
    상기 제1 필름 구조체는 전도성 필름을 포함하고,
    전도성 필름은 200 W/mK 내지 100000 W/mK의 열전도율를 갖는 필름 패키지.
  13. 제 9항에 있어서,
    상기 제1 필름 구조체는 상기 제1 반도체칩 및 상기 제2 반도체칩과 직접 물리적으로 접촉하는 필름 패키지.
  14. 제 9항에 있어서,
    상기 필름 기판의 상기 제1 면 상에서 상기 제1 반도체칩과 전기적으로 연결된 제1 출력 배선 및 제1 입력 배선을 더 포함하되,
    상기 제1 출력 배선의 일단은 상기 필름 기판의 일측에 인접하고,
    상기 제1 입력 배선의 일단은 상기 필름 기판의 타측에 인접하고,
    상기 제1 출력 배선의 상기 일단 및 상기 제1 입력 배선의 상기 일단은 상기 제1 필름 구조체에 의해 노출된 필름 패키지.
  15. 제 14항에 있어서,
    상기 필름 기판의 상기 제1 면 상에서 상기 제2 반도체칩과 전기적으로 연결된 제2 출력 배선 및 제2 입력 배선을 더 포함하되,
    상기 제2 출력 배선의 일단은 상기 필름 기판의 일측에 인접하고,
    상기 제2 입력 배선의 일단은 상기 필름 기판의 타측에 인접하고,
    상기 제2 출력 배선의 상기 일단 및 상기 제1 입력 배선의 상기 일단은 상기 제1 필름 구조체에 의해 노출된 필름 패키지.
  16. 표시 소자; 및
    상기 표시 소자와 전기적으로 연결되는 필름 패키지를 포함하되,
    상기 필름 패키지는:
    서로 대향하는 제1 면 및 제2 면을 포함하는 필름 기판;
    상기 필름 기판의 상기 제1 면 상에 제공된 제1 반도체칩;
    상기 필름 기판의 상기 제1 면 상에 제공되며, 제1 반도체칩과 이격된 제2 반도체칩; 및
    상기 필름 기판의 상기 제1 면 상에 제공되며, 상기 제1 반도체칩 및 상기 제2 반도체칩을 덮는 제1 방열 필름 구조체를 포함하되,
    슬릿 및 노치 중에서 하나가 상기 제1 방열 필름 구조체의 브릿지 영역에 제공되며,
    상기 브릿지 영역은 평면적 관점에서 상기 제1 반도체칩과 상기 제2 반도체칩 사이 및 상기 제1 방열 필름 구조체의 서로 대향하는 제1 측과 제2 측 사이에 제공된 패키지 모듈
  17. 제 16항에 있어서
    상기 필름 기판의 상기 제2 면 상에 배치된 제2 방열 필름 구조체를 더 포함하되,
    상기 제2 방열 필름 구조체는 상기 제1 반도체칩 및 상기 제2 반도체칩 중 적어도 하나와 평면적 관점에서 중첩되는 패키지 모듈.
  18. 제 16항에 있어서,
    상기 제1 방열 필름 구조체는:
    하부 접착 필름;
    상기 하부 접착 필름 상에 제공된 전도성 필름;
    성가 전도성 필름 상에 제공된 상부 접착 필름; 및
    상기 상부 접착 필름 상의 보호 필름을 포함하는 패키지 모듈
  19. 제 18항에 있어서,
    상기 전도성 필름은 구리, 알루미늄, 그래핀, 탄소 나노 튜브, 및/또는 그라파이트를 포함하는 패키지 모듈.
  20. 제 18항에 있어서,
    상기 필름 기판의 상기 제1 면 상에 제공되며, 상기 제1 반도체칩과 연결되는 배선들; 및
    상기 배선들을 덮는 보호층을 더 포함하되,
    상기 제1 방열 필름 구조체는 상기 보호층 상에 제공되는 패키지 모듈.
KR1020180060651A 2018-05-28 2018-05-28 필름 패키지 및 이를 포함하는 패키지 모듈 KR102519001B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180060651A KR102519001B1 (ko) 2018-05-28 2018-05-28 필름 패키지 및 이를 포함하는 패키지 모듈
US16/241,116 US10643948B2 (en) 2018-05-28 2019-01-07 Film package and package module including the same
TW108109201A TWI714985B (zh) 2018-05-28 2019-03-19 薄膜封裝以及包含該薄膜封裝的封裝模組
EP19174334.3A EP3576143A1 (en) 2018-05-28 2019-05-14 Film package and package module including the same
CN201910428911.7A CN110544684A (zh) 2018-05-28 2019-05-22 薄膜封装件和包括薄膜封装件的封装模块
US16/814,528 US10840191B2 (en) 2018-05-28 2020-03-10 Film package and package module including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180060651A KR102519001B1 (ko) 2018-05-28 2018-05-28 필름 패키지 및 이를 포함하는 패키지 모듈

Publications (2)

Publication Number Publication Date
KR20190135322A KR20190135322A (ko) 2019-12-06
KR102519001B1 true KR102519001B1 (ko) 2023-04-10

Family

ID=66554167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180060651A KR102519001B1 (ko) 2018-05-28 2018-05-28 필름 패키지 및 이를 포함하는 패키지 모듈

Country Status (5)

Country Link
US (2) US10643948B2 (ko)
EP (1) EP3576143A1 (ko)
KR (1) KR102519001B1 (ko)
CN (1) CN110544684A (ko)
TW (1) TWI714985B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11177226B2 (en) * 2018-09-19 2021-11-16 Intel Corporation Flexible shield for semiconductor devices
US11923264B2 (en) * 2019-09-20 2024-03-05 Samsung Electronics Co., Ltd. Semiconductor apparatus for discharging heat
US11776890B2 (en) * 2020-01-13 2023-10-03 Samsung Sdi Co., Ltd. Power semiconductor device
CN113534513A (zh) * 2020-04-21 2021-10-22 咸阳彩虹光电科技有限公司 半导体封装结构和显示装置
US11329013B2 (en) * 2020-05-28 2022-05-10 Nxp Usa, Inc. Interconnected substrate arrays containing electrostatic discharge protection grids and associated microelectronic packages
TWI743915B (zh) * 2020-07-31 2021-10-21 大陸商河南烯力新材料科技有限公司 薄膜覆晶封裝結構與顯示裝置
KR102508828B1 (ko) * 2021-05-07 2023-03-10 스테코 주식회사 Ｃｏｆ 패키지
CN114038816A (zh) * 2021-10-21 2022-02-11 深圳天德钰科技股份有限公司 薄膜覆晶封装结构和电子设备
TWI796027B (zh) * 2021-12-02 2023-03-11 南茂科技股份有限公司 可撓性線路載板
TWI776768B (zh) * 2022-01-12 2022-09-01 南茂科技股份有限公司 散熱貼片及薄膜覆晶封裝結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080023822A1 (en) 2006-07-20 2008-01-31 Samsung Electronics Co., Ltd. Chip on flexible printed circuit type semiconductor package
US20100314637A1 (en) 2009-06-16 2010-12-16 Kim Sung-Jin Heat releasing semiconductor package, method for manufacturing the same, and display apparatus including the same
US20170162487A1 (en) 2015-12-02 2017-06-08 Novatek Microelectronics Corp. Chip on film package

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855867A (en) * 1987-02-02 1989-08-08 International Business Machines Corporation Full panel electronic packaging structure
JP3061954B2 (ja) 1991-08-20 2000-07-10 株式会社東芝 半導体装置
JP2801810B2 (ja) 1992-04-14 1998-09-21 株式会社東芝 樹脂封止型半導体装置
JP2875122B2 (ja) 1992-11-20 1999-03-24 株式会社東芝 リ−ド・キャリア
JP2852178B2 (ja) * 1993-12-28 1999-01-27 日本電気株式会社 フィルムキャリアテープ
JP3427352B2 (ja) * 1999-08-24 2003-07-14 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用回路基板
US6703707B1 (en) 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
KR20040076028A (ko) 2003-02-24 2004-08-31 한국시그네틱스 주식회사 열방출 특성을 개선한 테이프 비. 지.에이（ｔｂｇａ）패키지
JP3723963B2 (ja) * 2003-06-06 2005-12-07 三井金属鉱業株式会社 メッキ装置および電子部品実装用フィルムキャリアテープの製造方法
US20060033217A1 (en) * 2004-08-10 2006-02-16 Brian Taggart Flip-chips on flex substrates, flip-chip and wire-bonded chip stacks, and methods of assembling same
KR100658442B1 (ko) 2006-02-14 2006-12-19 삼성전자주식회사 열분산형 테이프 패키지 및 그를 이용한 평판 표시 장치
US7787254B2 (en) 2006-03-08 2010-08-31 Microelectronics Assembly Technologies, Inc. Thin multichip flex-module
JP5193431B2 (ja) 2006-04-18 2013-05-08 沖電線株式会社 放熱構造
JP2009194355A (ja) 2008-01-17 2009-08-27 Sharp Corp 半導体装置および表示装置
JP2010123910A (ja) * 2008-10-21 2010-06-03 Renesas Electronics Corp Ｔｃｐ型半導体装置及びそのテスト方法
JP5466966B2 (ja) 2010-02-16 2014-04-09 新藤電子工業株式会社 配線板、半導体装置、半導体モジュール及びディスプレイ装置
US8637981B2 (en) 2011-03-30 2014-01-28 International Rectifier Corporation Dual compartment semiconductor package with temperature sensor
TWI462256B (zh) * 2011-11-02 2014-11-21 Chipmos Technologies Inc 晶片封裝結構
TW201327728A (zh) * 2011-12-26 2013-07-01 Novatek Microelectronics Corp 薄膜覆晶封裝之基板
CN103337490A (zh) * 2013-06-13 2013-10-02 友达光电股份有限公司 覆晶薄膜卷带及薄膜覆晶结构
US9406583B2 (en) * 2013-11-21 2016-08-02 Dongbu Hitek Co., Ltd. COF type semiconductor package and method of manufacturing the same
KR102284652B1 (ko) 2014-08-28 2021-08-02 삼성전자 주식회사 반도체 패키지
KR102355256B1 (ko) * 2015-01-22 2022-01-25 삼성디스플레이 주식회사 표시 장치
KR102595896B1 (ko) * 2016-08-08 2023-10-30 삼성전자 주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지
KR20180121058A (ko) * 2017-04-28 2018-11-07 주식회사 디비하이텍 플렉서블 반도체 패키지
US10403577B1 (en) * 2018-05-03 2019-09-03 Invensas Corporation Dielets on flexible and stretchable packaging for microelectronics

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080023822A1 (en) 2006-07-20 2008-01-31 Samsung Electronics Co., Ltd. Chip on flexible printed circuit type semiconductor package
US20100314637A1 (en) 2009-06-16 2010-12-16 Kim Sung-Jin Heat releasing semiconductor package, method for manufacturing the same, and display apparatus including the same
US20170162487A1 (en) 2015-12-02 2017-06-08 Novatek Microelectronics Corp. Chip on film package

Also Published As

Publication number Publication date
US20190363051A1 (en) 2019-11-28
TWI714985B (zh) 2021-01-01
US10840191B2 (en) 2020-11-17
US10643948B2 (en) 2020-05-05
US20200211973A1 (en) 2020-07-02
KR20190135322A (ko) 2019-12-06
CN110544684A (zh) 2019-12-06
EP3576143A1 (en) 2019-12-04
TW202005003A (zh) 2020-01-16

Similar Documents

Publication Publication Date Title
KR102519001B1 (ko) 필름 패키지 및 이를 포함하는 패키지 모듈
CN107230663B (zh) 具有减小的应力的半导体封装件
JP3644662B2 (ja) 半導体モジュール
US9087710B2 (en) Semiconductor device with stacked semiconductor chips
JP2001077301A (ja) 半導体パッケージ及びその製造方法
CN211879388U (zh) 感光模块
US20130200509A1 (en) Semiconductor package
CN104885217A (zh) 两个或多个晶元的多晶元堆叠
CN109216294A (zh) 半导体封装
TW201916315A (zh) 半導體裝置
US11037879B2 (en) Semiconductor device
KR102542628B1 (ko) 반도체 패키지
US7843051B2 (en) Semiconductor package and method of fabricating the same
US10840175B2 (en) Film package, chip-on-film package, and package module
KR20090004171A (ko) 반도체 패키지
JP2019080046A (ja) プリント基板、半導体パッケージ及び半導体パッケージの製造方法
US11908837B2 (en) Semiconductor device
US11631626B2 (en) Package structure
TWI834973B (zh) 半導體裝置
CN220474621U (zh) 线路载板及电子封装体
US20230369265A1 (en) Film package and package module including the same
US20230178450A1 (en) Film package
KR102400533B1 (ko) 전자 소자 모듈 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant