JP2010123910A - Ｔｃｐ型半導体装置及びそのテスト方法 - Google Patents

Abstract

【課題】ＴＣＰ型半導体装置の製造コストを削減すること。
【解決手段】ＴＣＰ型半導体装置１は、ベースフィルム１０と、ベースフィルム１０上に搭載された半導体チップ２０と、ベースフィルム１０上に形成された複数のリード３０とを備える。各リード３０は、その一端３１ａを含み半導体チップ２０に接続された第１端子部３１と、その他端３２ａを含み第１端子部３１と逆側に位置する第２端子部３２と、を有する。各リード３０の第２端子部３２を含む端子領域ＲＥ内で、複数のリード３０は第１方向に沿って互いに平行である。複数のリード３０は、互いに隣り合う第１リードと第２リードとを含む。第１リードの第２端部３２ａと第２リードの第２端部３２ａの位置は、第１方向に沿ってずれている。
【選択図】図３

Description

本発明は、半導体装置及びそのテスト方法に関する。特に、本発明は、ＴＣＰ（Tape Carrier Package）型の半導体装置及びそのテスト方法に関する。

半導体装置のテストにおいて用いられるプローブカードが知られている。プローブカードは、テスト対象が有するテスト端子と接触するプローブ（探針）を多数備えている。そして、それぞれのプローブの先端を対応するテスト端子と接触させ、テスタからプローブカードを通してテスト対象にテスト信号を供給し、また、テスト対象から出力信号を取り出すことにより、テストが実施される。この時、ショート不良等が発生しないように、各プローブを対応するテスト端子に１対１で正確に接触させることが必要である。

その一方で、近年、半導体装置の微細化や端子数の増大により、テスト端子間のピッチが小さくなってきている。従って、プローブカードも、テスト端子の狭ピッチ化に対応する必要がある。例えば、テスト端子の狭ピッチ化に伴って、プローブカードの隣り合うプローブの先端間のピッチも小さくすることが考えられる。但し、隣り合うプローブ間で絶縁性を確保する必要があるため、プローブ先端間のピッチを小さくすることにも限界がある。そこで、プローブの先端位置を複数の列に分散させることが提案されている。これにより、プローブ間の絶縁性を確保しつつ、プローブ先端間の実質的なピッチを小さくすることが可能となり、テスト端子の狭ピッチ化に対応することができる。そのようなプローブパターンを有するプローブカードは、例えば、特許文献１、特許文献２、特許文献３に開示されている。

また、ＴＣＰ（Tape Carrier Package）型の半導体装置が知られている。ＴＣＰの場合、ＴＡＢ（Tape Automated Bonding）テープ等のベースフィルム上に半導体チップが搭載される。ＴＣＰ型半導体装置は、ＣＯＦ（Chip On Film）と一般的に呼ばれているものも含む。

図１は、特許文献４に開示されているＴＣＰ型半導体装置を概略的に示す平面図である。図１において、ベースフィルム（テープキャリア）１１０上に半導体チップ１２０が搭載されている。また、ベースフィルム１１０上には、複数のリード１３０と複数のコンタクトパッド１４０が形成されている。複数のリード１３０のそれぞれは、複数のコンタクトパッド１４０のそれぞれと半導体チップ１２０とを電気的に接続している。

より詳細には、図１に示されるように、各リード１３０を部分的に覆うようにソルダーレジストＳＲが形成されている。ソルダーレジストＳＲは、リード１３０の上に塗布される樹脂であり、リード１３０を電気的に絶縁すると共に、腐食等の化学的ストレス及び外力によるリード１３０への物理的ストレスを緩和する役割を果たす。ソルダーレジストＳＲが形成されていない領域のリード１３０は、電気的に外部と接続可能な端子となり、その領域が端子領域となる。半導体チップ１２０は、ソルダーレジストＳＲが形成されていない中央の端子領域上に実装され、実装後に樹脂封止される。一方、ソルダーレジストＳＲが形成されていない外側の端子領域は、外部端子領域であり、コンタクトパッド１４０と電気的に接続されている。

そのコンタクトパッド１４０は、半導体チップ１２０のテスト時に用いられるテスト端子であり、ベースフィルム１１０上の所定の領域（パッド配置領域ＲＰ）中に配置されている。つまり、半導体チップ１２０のテスト時、プローブカードのプローブは、パッド配置領域ＲＰ中のコンタクトパッド１４０と接触する。そして、コンタクトパッド１４０及びリード１３０を通して、半導体チップ１２０にテスト信号が供給され、また、半導体チップ１２０から出力信号が取り出される。尚、ここで用いられるプローブカードも、プローブの先端位置が複数の列に分散したプローブパターンを有する。そのようなプローブパターンに対応して、コンタクトパッド１４０も、図１に示されるように複数の列に分散的に配置されている。

図１において、ベースフィルム１１０の幅方向及び延在方向は、それぞれｘ方向及びｙ方向である。図１で示された構造は、ｙ方向に沿って繰り返し形成されている。テスト終了後、半導体チップ１２０を１つずつ切り分ける際には、図１中の破線で示されるカットラインＣＬに沿って、ベースフィルム１１０及び複数のリード１３０が切断される。この時、パッド配置領域ＲＰ中のコンタクトパッド１４０は、ベースフィルム１１０上に残ったままである。

特開平８−９４６６８号公報 特開平８−２２２２９９号公報 実開平４−５６４３号公報 特開２００４−３５６３３９号公報

近年、半導体チップの端子数は増大しており、テスト時に半導体チップに供給されるテスト信号の数や半導体チップから取り出される出力信号の数も増加している。このことは、図１で示されたＴＣＰ型半導体装置におけるコンタクトパッド１４０の数の増加を意味する。コンタクトパッド１４０の数の増加は、パッド配置領域ＲＰの増大、すなわち、ベースフィルム１１０の幅及び長さの増大を招く。結果として、ＴＣＰ型半導体装置の製造コストが増大してしまう。従って、ＴＣＰ型半導体装置の製造コストを削減することができる技術が望まれる。

本発明の第１の観点において、ＴＣＰ型半導体装置及びそのテスト方法が提供される。そのＴＣＰ型半導体装置は、ベースフィルムと、ベースフィルム上に搭載された半導体チップと、ベースフィルム上に形成された複数のリードと、を備える。複数のリードの各々は、各リードの一端である第１端部を含み半導体チップに接続された第１端子部と、各リードの他端である第２端部を含み第１端子部と逆側に位置する第２端子部と、を有する。このＴＣＰ型半導体装置のテスト時には、専用のコンタクトパッドではなく、各リードの第２端子部がプローブとのコンタクトに用いられる。従って、図１で示されたようなテスト用のコンタクトパッドは設けられず、パッド配置領域はベースフィルム上から排除される。その結果、ＴＣＰ型半導体装置の製造コストを削減することが可能となる。

テスト時に、専用のコンタクトパッドではなく、各リードの第２端子部がプローブとのコンタクトに用いられる場合、１つのプローブの針先が隣り合う２本のリードに同時に接触してしまい、リード間のショート不良が発生することが懸念される。本発明では、そのような課題を解決することができるＴＣＰ型半導体装置及びそのテスト方法も提供される。

本発明の第２の観点において、ＴＣＰ型半導体装置が提供される。そのＴＣＰ型半導体装置は、ベースフィルムと、ベースフィルム上に搭載された半導体チップと、ベースフィルム上に形成された複数のリードと、を備える。複数のリードの各々は、各リードの一端である第１端部を含み半導体チップに接続された第１端子部と、各リードの他端である第２端部を含み第１端子部と逆側に位置する第２端子部と、を有する。各リードの第２端子部を含む端子領域内で、複数のリードは第１方向に沿って互いに平行である。複数のリードは、互いに隣り合う第１リードと第２リードとを含む。第１リードの第２端部と第２リードの第２端部の位置は、第１方向に沿ってずれている。

本発明の第３の観点において、ＴＣＰ型半導体装置が提供される。そのＴＣＰ型半導体装置は、ベースフィルムと、ベースフィルム上に搭載された半導体チップと、ベースフィルム上に形成された複数のリード群と、を備える。複数のリード群の各々は、所定数のリードを含む。所定数のリードの各々は、各リードの一端である第１端部を含み半導体チップに接続された第１端子部と、各リードの他端である第２端部を含み第１端子部と逆側に位置する第２端子部と、を有する。各リードの第２端子部を含む端子領域内で、所定数のリードは第１方向に沿って互いに平行である。所定数のリードのそれぞれの第２端部の位置は、第１方向に沿ってずれている。

本発明の第４の観点において、プローブカードを用いたＴＣＰ型半導体装置のテスト方法が提供される。ＴＣＰ型半導体装置は、ベースフィルムと、ベースフィルム上に搭載された半導体チップと、ベースフィルム上に形成された複数のリード群と、を備える。複数のリード群の各々は、所定数のリードを含む。所定数のリードの各々は、各リードの一端である第１端部を含み半導体チップに接続された第１端子部と、各リードの他端である第２端部を含み第１端子部と逆側に位置する第２端子部と、を有する。各リードの第２端子部を含む端子領域内で、所定数のリードは第１方向に沿って互いに平行である。所定数のリードのそれぞれの第２端部の位置は、第１方向に沿ってずれている。一方、プローブカードは、複数のリード群のそれぞれに接触する複数のプローブ群を有する。複数のプローブ群の各々は、所定数のリードのそれぞれに接触する所定数のプローブを含む。所定数のプローブのそれぞれの先端は、第１方向に沿ってずれている。本発明に係るテスト方法は、（Ａ）複数のプローブ群の所定数のプローブを、複数のリード群の所定数のリードのそれぞれに接触させるステップと、（Ｂ）プローブカード及び複数のリード群を通して、半導体チップにテスト信号を供給し、または、前記半導体チップから出力信号を取り出すステップと、を含む。

本発明によれば、ＴＣＰ型半導体装置の製造コストが削減される。また、ＴＣＰ型半導体装置のテスト時、１つのプローブが２つの端子に同時に接触する端子間ショートの発生を防止することが可能となる。

図１は、典型的なＴＣＰ型半導体装置を概略的に示す平面図である。 図２は、本発明の実施の形態に係る半導体装置の構成を概略的に示す平面図である。 図３は、本実施の形態に係る半導体装置の外部端子領域におけるリード構成の一例を示す平面図である。 図４は、本実施の形態に係る半導体装置のテスト方法を示す概念図である。 図５は、本実施の形態に係る半導体装置のテスト方法を示す概念図である。 図６は、本実施の形態に係る半導体装置の外部端子領域におけるリード構成の変形例を示す平面図である。 図７は、本実施の形態に係る半導体装置の外部端子領域におけるリード構成の他の変形例を示す平面図である。 図８は、本実施の形態に係る半導体装置の外部端子領域におけるリード構成の更に他の変形例を示す平面図である。 図９は、本実施の形態に係る半導体装置の外部端子領域におけるリード構成の更に他の変形例を示す平面図である。 図１０は、本実施の形態に係る半導体装置の外部端子領域におけるリード構成の更に他の変形例を示す平面図である。 図１１は、本実施の形態に係る半導体装置の外部端子領域におけるリード構成の更に他の変形例を示す平面図である。 図１２は、本実施の形態に係る半導体装置の外部端子領域におけるリード構成の更に他の変形例を示す平面図である。

添付図面を参照して、本発明の実施の形態に係る半導体装置及びそのテスト方法を説明する。

１．全体構成
図２は、本実施の形態に係る半導体装置１の構成を概略的に示す平面図である。本実施の形態に係る半導体装置１は、ＴＣＰ型の半導体装置である。その半導体装置１は、ＴＡＢテープ等のベースフィルム（テープキャリア）１０、ベースフィルム１０上に搭載された半導体チップ２０、及びベースフィルム１０上に形成された複数のリード３０を備えている。各リード３０は、その一端（第１端部３１ａ）を含む第１端子部３１と、その他端（第２端部３２ａ）を含む第２端子部３２とを有する。このうち第１端子部３１が、半導体チップ２０に接続されている。一方、第２端子部３２は、第１端子部３１とは逆側に位置している。後に詳しく説明されるように、本実施の形態によれば、図１の場合と異なり、各リード３０の第２端子部３２（第２端部３２ａ）は、テスト用のコンタクトパッドと接続されていない。

より詳細には、図２に示されるように、各リード３０を部分的に覆うようにソルダーレジストＳＲが形成されている。ソルダーレジストＳＲは、リード３０の上に塗布される樹脂であり、リード３０を電気的に絶縁すると共に、腐食等の化学的ストレス及び外力によるリード３０への物理的ストレスを緩和する役割を果たす。ソルダーレジストＳＲが形成されていない領域のリード３０は、電気的に外部と接続可能な端子となり、その領域が端子領域となる。半導体チップ２０は、ソルダーレジストＳＲが形成されていない中央の端子領域上に実装され、実装後に樹脂封止される。それらソルダーレジストＳＲや封止樹脂で覆われている領域は、以下「被覆領域ＲＣ」と参照される。

一方、ソルダーレジストＳＲが形成されていない外側の端子領域は、以下「外部端子領域ＲＥ」と参照される。外部端子領域ＲＥは、リード３０が被覆領域ＲＣから突出している領域であり、リード３０のうち被覆領域ＲＣから突出している部分は、外部端子に相当する。図２に示されるように、この外部端子領域ＲＥは、各リード３０の第２端子部３２を含んでいる。尚、外部端子領域ＲＥの対向する２辺のうち、半導体チップ２０側の辺はソルダーレジストＳＲが形成されている領域の一辺と一致し、他方の辺は後述されるカットラインＣＬの一辺と一致している。

この外部端子領域ＲＥ中のリード３０（外部端子）が、他のデバイスとの接続に用いられる。例えば、半導体チップ２０が液晶表示パネル駆動用のＩＣである場合、外部端子領域ＲＥ中のリード３０は、液晶表示パネルの電極と接続される。それにより、液晶表示パネルとその駆動用の半導体チップ２０とが電気的に接続される。尚、その接続工程は、一般に、ＯＬＢ（Outer Lead Bonding）と呼ばれている。

本実施の形態によれば、半導体チップ２０のテスト時、プローブカードとの接触のために専用のコンタクトパッドは用いられない。その代わり、外部端子領域ＲＥ中の第２端子部３２が、プローブカードとの接触に用いられる。つまり、外部端子領域ＲＥ中のリード３０は、他のデバイスとの接続だけでなく、テスト時のプローブカードとの接触にも用いられる。従って、本実施の形態によれば、図１で示されたようなテスト用のコンタクトパッド１４０は設けられず、パッド配置領域ＲＰはベースフィルム１０上から排除されている。図２に示されるように、各リード３０の第２端子部３２（第２端部３２ａ）は、テスト用のコンタクトパッドと接続されていない。

このように、本実施の形態では、パッド配置領域ＲＰが排除されるため、ベースフィルム１０の面積を節約することができる。つまり、１つの半導体チップ２０に対して要求されるベースフィルム１０の領域を、図１の場合と比べて大きく縮小することができる。従って、材料コストを削減し、また、ベースフィルム１０上の半導体チップ２０の配置効率を向上させることが可能となる。すなわち、半導体装置１の製造コストを削減することが可能となる。

尚、図２において、ベースフィルム１０の幅方向及び延在方向は、それぞれｘ方向及びｙ方向である。図２で示された構造は、ｙ方向に沿って繰り返し形成されている。そして、破線で示されるカットラインＣＬで囲まれた領域が、１つの半導体装置に相当する。テスト終了後、半導体装置を１つずつ切り分ける際には、そのカットラインＣＬに沿ってベースフィルム１０が切断される。この時、リード３０の切断は行われないことに留意されたい。それは、ベースフィルム１０上にはテスト用のコンタクトパッドが形成されておらず、リード３０は元々コンタクトパッドに接続されていないからである。

２．外部端子領域
上述の通り、本実施の形態によれば、コンタクトパッドの代わりに、外部端子領域ＲＥ中の第２端子部３２がプローブカードとの接触に用いられる。この時、ショート不良等が発生しないように、プローブカードの各プローブを対応するリード３０に１対１で正確に接触させることが必要である。しかしながら、ベースフィルム１０上のリード３０間のスペース（間隔）は狭いため、ベースフィルム１０が吸湿、温度変化等によって伸縮した場合、一部のプローブの針先が目的のリード３０の隣りのリード３０にも接触し、ショート不良が発生することが懸念される。そこで、本実施の形態によれば、そのようなリード３０間のショート不良を防止するために、外部端子領域ＲＥにおけるリード３０が次のような特徴を有する。

図３は、外部端子領域ＲＥにおけるリード３０の構成の一例を示している。図３に示されるように、複数のリード３０が外部端子領域ＲＥまで延びてきており、それぞれのリード３０の第２端子部３２が外部端子領域ＲＥに含まれている。この外部端子領域ＲＥ内で、複数のリード３０は、所定の方向（第１方向）に沿って互いに平行である。本例では、第１方向はｙ方向である。各リード３０の幅方向は、ｙ方向と直交するｘ方向である。複数のリード３０は、そのｘ方向に隣り合うように順番に配置されている。典型的には、各リード３０の幅や、隣り合うリード３０間のピッチは均一である。

図３に示されるように、本実施の形態によれば、互いに隣り合う２本のリード３０のそれぞれの第２端部３２ａの位置が、ｙ方向（第１方向）に沿ってずれている。例えば、リード３０−１１とリード３０−１２は隣り合っており、リード３０−１１の第２端部３２ａとリード３０−１２の第２端部３２ａの位置は、ｙ方向に沿ってずれている。これにより、リード３０−１１の第２端子部３２の横には、他のリード３０が存在しない広いスペースが確保される。リード３０−１２と３０−１３との関係、リード３０−１３と３０−１４との関係も同様である。

リード３０の長さの観点から言えば、次の通りである。つまり、外部端子領域ＲＥ内でのｙ方向に沿った長さを考えたとき、その長さは隣り合う２本のリード３０で異なっている。例えば、リード３０−１１の長さＬ１はリード３０−１２の長さＬ２よりも大きい。また、リード３０−１２の長さＬ２はリード３０−１３の長さＬ３よりも大きく、リード３０−１３の長さＬ３はリード３０−１４の長さＬ４よりも大きい。このように、リード３０−１１〜３０−１４の長さに関して、「Ｌ１＞Ｌ２＞Ｌ３＞Ｌ４」の関係がある。その結果、リード３０−１１〜３０−１３の第２端子部３２の横には、他のリード３０が存在しないスペースが確保される。

リード３０の第２端部３２ａとベースフィルム１０のカットラインＣＬとの間の距離の観点から言えば、次の通りである。つまり、図２及び図３に示されるように、第２端部３２ａとカットラインＣＬとの間の距離は、隣り合う２本のリード３０で異なっている。例えば、リード３０−１１の第２端部３２ａとカットラインＣＬとの間の距離は、リード３０−１２の第２端部３２ａとカットラインＣＬとの間の距離より短い。

また、リード３０−１４の両側にはリード３０−１３とリード３０−２１が形成されており、それらリード３０−１３、３０−２１の長さは、リード３０−１４の長さよりも大きい。すなわち、リード３０−１４の第２端部３２ａ（第２端子部３２）は、隣りのリード３０−１３、３０−２１の間に挟まれている。従って、リード３０−１３、３０−２１のうち少なくとも１つに、リード３０−１４の第２端子部３２の少なくとも一部と対向する切り欠き部（凹部）４０が形成されていることが好適である。図３の例では、リード３０−２１が、リード３０−１４の第２端子部３２の少なくとも一部と対向する切り欠き部４０を有している。それにより、リード３０−１４の第２端子部３２の横にも十分なスペースが確保される。尚、切り欠き部４０の長さは、プローブの針先の直径より大きい。

また、外部端子領域ＲＥにおいて、同様のリードパターンが繰り返し形成されてもよい。その場合、複数のリード３０は、複数のリード群ＬＧに区分けされる。それら複数のリード群ＬＧは、ｘ方向に配置されている。各々のリード群ＬＧは、所定数のリード３０を含み、同様のリードパターンを有する。図３の例では、ｎ個のリード群ＬＧ１〜ＬＧｎがｘ方向に配置されており、リード群ＬＧｉ（ｉ＝１〜ｎ）は４本のリード３０−ｉ１〜３０−ｉ４を含んでいる。各リード群ＬＧｉにおいて、リード３０−ｉ１〜３０−ｉ４のそれぞれの第２端部３２ａの位置はｙ方向にずれている。それにより、スペースが確保される。

外部端子領域ＲＥ内でのｙ方向に沿った長さを考えたとき、リード３０−ｉ１〜３０−ｉ４の長さは、それぞれＬ１、Ｌ２、Ｌ３、Ｌ４である。長さＬ１〜Ｌ４は互いに異なっている。図３の例では、長さＬ１〜Ｌ４の間に、「Ｌ１＞Ｌ２＞Ｌ３＞Ｌ４」の関係がある。よって、各リード群ＬＧｉにおいて、リード３０−ｉ１が最長リードであり、リード３０−ｉ４が最短リードである。そして、各リード群ＬＧｉにおいて、リード３０−ｉ１〜３０−ｉ４は、最長リードから最短リードに向けて長さが順番に短くなるように配置されている。すなわち、各リード群ＬＧｉは、“のこぎり歯”状のリードパターンを有している。

図３の例では、同様のリードパターンがｘ方向に繰り返し現れている。つまり、最長リード３０−ｉ１から最短リード３０−ｉ４へ向かう配置方向は、リード群ＬＧ１〜ＬＧｎの間で同じ＋ｘ方向である。その結果、最短リード３０−ｉ４を除く各リード３０の第２端子部３２に関して、同じ＋ｘ方向側にスペースが確保される。

また、図３において、あるリード群ＬＧに含まれる最短リードは、隣りのリード群ＬＧに含まれる最長リードと隣り合っている。例えば、リード群ＬＧ１に含まれる最短リード３０−１４は、隣りのリード群ＬＧ２に含まれる最長リード３０−２１と隣り合っている。この場合、最長リード３０−２１は、最短リード３０−１４の第２端子部３２の少なくとも一部と対向する切り欠き部４０を有することが好適である。その結果、全てのリード３０の第２端子部３２に関して、同じ＋ｘ方向側にスペースが確保される。

３．テスト方法
図４は、以上に説明された半導体装置１のテスト方法を示す概念図である。半導体装置１のテストでは、プローブカード５０が用いられる。プローブカード５０は、上記複数のリード３０のそれぞれに接触する複数のプローブ６０を有している。このプローブカード５０も、プローブ６０の先端位置が複数の列に分散したプローブパターンを有する。

より詳細には、プローブカード５０は、上記複数のリード群ＬＧ１〜ＬＧｎのそれぞれに接触する複数のプローブ群ＰＧ１〜ＰＧｎを有している。各プローブ群ＰＧｉ（ｉ＝１〜ｎ）は、リード３０−ｉ１〜３０−ｉ４のそれぞれに接触するプローブ６０−ｉ１〜６０−ｉ４を含んでいる。例えば、プローブ群ＰＧ１は、リード３０−１１〜３０−１４のそれぞれに接触するプローブ６０−１１〜６０−１４を含んでいる。テスト時、それぞれのプローブ６０が、外部端子領域ＲＥ中の対応するリード３０のそれぞれに接触させられる。この時、図４に示されるように、各プローブ６０の先端部６２（以下、「プローブ端部６２」と参照される）が、対応するリード３０の第２端子部３２（第２端部３２ａの近傍）に接触する。すなわち、複数のプローブ６０のプローブ端部６２の位置関係は、複数のリード３０の第２端部３２ａの位置関係とほぼ同じである。プローブ群ＰＧｉのプローブ６０−ｉ１〜６０−ｉ４のそれぞれのプローブ端部６２は、ｙ方向に沿ってずれている。

テスト時には、各プローブ６０を対応するリード３０に１対１で正確に接触させることが必要である。ところが、リードピッチＬＰが非常に小さい場合、１つのプローブ６０のプローブ端部６２が隣り合う２本のリード３０に接触してしまい、ショート不良等が発生する可能性がある。本実施の形態によれば、上述の通り、リード３０の第２端子部３２の周辺に十分なコンタクトスペースが確保されている。従って、そのようなショート不良が防止される。プローブ端部６２の位置が多少ずれたとしても、ショート不良が防止される。

また、ＴＣＰ型半導体装置の場合、吸湿・乾燥によりベースフィルム１０の伸縮が発生する。そのため、リードピッチＬＰが、プローブピッチからずれる可能性がある。そのような場合であっても、上述の理由により、ショート不良を防止することが可能である。例えば、プローブピッチは、ベースフィルム１０が吸湿により伸びてリードピッチＬＰが拡がった状態に合わせて、あらかじめ設計されているとする。パッケージング工程では、高熱処理のため、ベースフィルム１０が乾燥し、リードピッチＬＰが狭くなる傾向にある。つまり、リードピッチＬＰが、プローブピッチよりも小さくなる可能性がある。そのような場合であっても、図４で示されたように、リード３０の第２端子部３２の周辺には十分なコンタクトスペースが確保されているため、ショート不良が防止される。

尚、ベースフィルム１０の伸縮等により、リードピッチＬＰがプローブピッチからずれた場合、次のような処理が実施されてもよい。図５には、リード３０−１〜３０−３の相対位置関係が示されている。それらリード３０−１〜３０−３のそれぞれには、プローブ端部６２−１〜６２−３が接触する。ここで、ベースフィルム１０が縮み、リード３０−１〜３０−３の相対位置関係が、図５中の３０−１’〜３０−３’で示されるように変わった場合を考える。この場合、リードピッチＬＰは、より小さいＬＰ’（＜ＬＰ）に変化する。リード３０とプローブ端部６２との間の良好なコンタクトを得るためには、見た目のプローブピッチをリードピッチＬＰの減少に合わせて小さくすればよい。そのために、プローブ６０（プローブ端部６２）が、ｚ方向（ベースフィルム１０の表面に垂直であり、ｘ、ｙ方向と直交する方向）を回転軸として、θ方向に回転させられる。その結果、プローブ端部６２−１〜６２−３の相対位置関係が、図５中の６２−１’〜６２−３’で示されるように変わる。すなわち、見た目のプローブピッチが減少する。その後、プローブ端部６２−１’〜６２−３’が、リード３０−１’〜３０−３’のそれぞれに接触させられる。このとき、接触面積が最大となるように、プローブ端部６２の位置がｘ方向及びｙ方向に調整されてもよい。

以上に説明されたように、本実施の形態によれば、テスト時のリード３０間のショート不良が防止される。各プローブ６０が対応するリード３０に１対１で接触した後、テスタからプローブカード５０及びリード３０を通して、半導体チップ２０にテスト信号が供給され、または、半導体チップ２０から出力信号が取り出される。これにより、半導体チップ２０の入出力や電気特性等のテストが良好に実現される。

４．効果
本実施の形態によれば、半導体チップ２０のテスト時、プローブカード５０との接触のために専用のコンタクトパッドは用いられない。その代わり、外部端子領域ＲＥ中の第２端子部３２が、プローブカード５０との接触に用いられる。従って、図１で示されたようなテスト用のコンタクトパッド１４０は設けられず、パッド配置領域ＲＰはベースフィルム１０上から排除される。その結果、１つの半導体チップ２０に対して要求されるベースフィルム１０の領域を、図１の場合と比べて大きく縮小することができる。従って、材料コストを削減し、また、ベースフィルム１０上の半導体チップ２０の配置効率を向上させることが可能となる。すなわち、半導体装置１の製造コストを削減することが可能となる。

また、本実施の形態によれば、外部端子領域ＲＥにおいて、リード３０の第２端子部３２の周辺に十分なコンタクトスペースが確保されている。従って、狭いリードピッチＬＰの状況下においても、テスト時のリード３０間のショート不良が防止される。言い換えれば、プローブカード５０との接触にコンタクトパッドではなくリード３０が用いられるが、ショート不良を防止することが可能である。プローブの位置ずれやベースフィルム１０の伸縮が発生した場合であっても、ショート不良を防止することができる。その結果、半導体チップ２０のテストが良好に実施される。また、ショート不良によるテスト効率の低下が防止され、テストコストが削減される。

更に、本実施の形態によれば、金属バリに起因するショート不良を軽減することができる。比較例として、図１の場合を考える。比較例では、半導体チップ１２０がリード１３０を介してテスト用のコンタクトパッド１４０と接続されている。従って、半導体チップ１２０を１つずつ切り分ける際には、カットラインＣＬに沿ってリード１３０を切断する必要がある。この時に発生する金属バリが、後にショート不良を引き起こす可能性がある。一方、本実施の形態によれば、テスト用のコンタクトパッド１４０は設けられていない。図２に示されるように、リード３０はカットラインＣＬで囲まれる領域の内部にだけ形成されている。従って、半導体チップ２０を１つずつ切り分ける際には、リード３０の切断は行われない。その結果、金属バリに起因するショート不良が軽減される。その上、カットラインＣＬで半導体装置を打ち抜く治具が金属であるリード３０をカットすることがなくなるため、その治具の寿命が延びるという効果も得られる。

５．変形例
図６は、外部端子領域ＲＥにおけるリード３０の構成の変形例を示している。各リード群ＬＧは、図３で示されたリードパターンと同様のリードパターンを有している。すなわち、各リード群ＬＧに含まれる４本のリード３０は、最長リードから最短リードに向けて長さが順番に短くなるように配置されている。但し、最長リードから最短リードへ向かう配置方向は、ｙ方向に沿った線Ｓ−Ｓ’を挟んで正反対である。つまり、外部端子領域ＲＥにおいて、複数のリード３０は線Ｓ−Ｓ’を挟んで対称的に配置されている。線Ｓ−Ｓ’は、例えば、外部端子領域ＲＥの中央付近に位置する。

より詳細には、線Ｓ−Ｓ’の−ｘ側にはリード群ＬＧＡ１、ＬＧＡ２・・・が配置されている。それらリード群ＬＧＡ１、ＬＧＡ２・・・に関して、最長リードから最短リードへ向かう配置方向は−ｘ方向である。その結果、各リード３０の第２端子部３２の−ｘ方向側にスペースが確保される。一方、線Ｓ−Ｓ’の＋ｘ側にはリード群ＬＧＢ１、ＬＧＢ２・・・が配置されている。それらリード群ＬＧＢ１、ＬＧＢ２・・・に関して、最長リードから最短リードへ向かう配置方向は＋ｘ方向である。その結果、各リード３０の第２端子部３２の＋ｘ方向側にスペースが確保される。このような構成によっても、上述と同じ効果が得られる。線Ｓ−Ｓ’が外部端子領域ＲＥの中央付近に位置する場合、−ｘ側のリード群ＬＧＡの数と＋ｘ側のリード群ＬＧＢの数は同じになる。

尚、本例では、完全に左右対称にした場合にリード３０の本数が奇数になるが、外部端子領域ＲＥの中央付近ではプローブ端部６２と第２端子部３２との累積位置誤差が少ないため、線Ｓ−Ｓ’の近くには同じ長さのリード３０が複数並んでいてもよい。これにより、リード３０の本数が偶数の場合にも対応が可能になる。

図７は、外部端子領域ＲＥにおけるリード３０の構成の他の変形例を示している。本例では、最短リードの隣りのリード３０に切り欠き部４０は形成されない。その代わり、最短リードの隣りのリード３０は、最短リードの第２端子部３２の少なくとも一部と対向する位置に湾曲部７０を有している。その湾曲部７０は、最短リードの第２端子部３２に対して逆側に膨らんでいる。つまり、最短リードの隣りのリード３０は、最短リードの第２端子部３２の周辺において最短リードからより離れるように形成されている。これにより、最短リードの第２端子部３２の周辺に十分なコンタクトスペースが確保される。その結果、上述と同じ効果が得られる。また、切り欠き部４０が形成されないため、リード３０の幅が部分的に小さくなることがない。

これまでは、リード３０のピッチ（または複数のリード３０のスペーシング）が等しい場合に切り欠き部４０を形成するという方法を述べてきた。これは、外部端子領域ＲＥにできるだけ多くのリード３０を配置するのに、最小ピッチ（つまり最小スペーシング）でリード３０を並べるのが一般的に有利だからである。ただし、ベースフィルム１０の幅には、ベースフィルム製造上の規格（例として、３５ｍｍ、４８ｍｍ、７０ｍｍ）がある。ベースフィルムに取れる最大有効外部端子領域ＲＥの幅と、必要なリード３０の数の関係によっては、必ずしも全てのリード３０を最小ピッチ（最小スペーシング）で配置しなくても良い場合がある。

その場合には、切り欠き４０を形成しないで、図８に示すように、一番短いリード８０−１３と、その隣のリード８０−２１とのスペーシングＳ１を、他のリード間のスペーシングの最小値Ｓ０より切り欠き４０の深さ分以上広く取るという方法で、同様の効果をリードの幅を部分的に狭くすることなく実現することができる。

なお、リード８０は、リード３０が４本周期で長さを変えているのに対して、３本周期で長さを変えている。これは、本発明のＴＣＰ型半導体装置を、一般的な表示装置に搭載した場合を考えたとき、出力信号がＲ、Ｇ、Ｂの三原色を順に出力するために３の倍数になるのに対応するためである。この方法では、表示装置の画素のカラムとリードの長さの周期が一致する。そのため、表示装置の画素のカラム数にかかわらずリードの長さの周期性が保て、リードの設計がしやすいという特徴がある。もちろん、これまでの実施例のように３本以外の周期を採用して、この周期性が崩れても、本発明の効果は変わらない。

図９は、図６の更なる変形例を示している。ＴＣＰのベースフィルムが標準的な吸湿状態であるときに合わせてプローブカードを設計した場合、ＴＣＰの組み立て工程内でベースフィルムの吸湿量が減少することがある。この場合、ベースフィルムは幅方向に均等に縮むため、テープ幅の中央付近で外部端子とプローブカードの位置合わせをした場合は、プローブカードは相対的に端子より両側外側にずれることになる。そのずれ量は、テープの中央部分では小さく、両端に行くにしたがって累積的に誤差が大きくなる。図９では、ずれ量が小さい中央部分は、通常の長さの等しい外部端子を配置し、ずれ量誤差の大きくなる両端に近い部分に本発明を適用している。

これにより、外部端子を短くする本数を最小限にすることができるため、このＴＣＰ型半導体装置を搭載する装置において、端子の接続性を損なう可能性をさらに小さくすることができるようになる。

図１０は、図６の別の変形例を示している。プローブカードを、ＴＣＰのベースフィルムの吸湿量が小さい場合に合わせて設計した場合は、プローブカードは相対的に端子より両側内側にずれることになる。これに対応するように、リードが順次短くなる方向を図９とは逆の方向にしている。

図１１は、図９で示されたＴＣＰ型半導体装置に図８で示された方法が適用された場合を示している。この場合、図８及び図９のそれぞれの場合で得られた効果が同時に得られる。

図１２は、図１０で示されたＴＣＰ型半導体装置に図８で示された方法が適用された場合を示している。この場合、図８及び図１０のそれぞれの場合で得られた効果が同時に得られる。

以上、本発明の実施の形態が添付の図面を参照することにより説明された。但し、本発明は、上述の実施の形態に限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。

１ 半導体装置
１０ ベースフィルム
２０ 半導体チップ
３０ リード
３１ 第１端子部
３１ａ 第１端部
３２ 第２端子部
３２ａ 第２端部
４０ 切り欠き部
５０ プローブカード
６０ プローブ
６２ プローブ端部
７０ 湾曲部
８０ リード
８２ 第２端子部
８２ａ 第２端部
ＲＣ 被覆領域
ＲＥ 外部端子領域
ＣＬ カットライン
ＬＧ リード群
ＰＧ プローブ群
ＳＲ ソルダーレジスト
Ｓ０、Ｓ１ リード間のスペーシング

Claims (16)

1. ベースフィルムと、
   前記ベースフィルム上に搭載された半導体チップと、
   前記ベースフィルム上に形成された複数のリードと
   を備え、
   前記複数のリードの各々は、
   前記各リードの一端である第１端部を含み、前記半導体チップに接続された第１端子部と、
   前記各リードの他端である第２端部を含み、前記第１端子部と逆側に位置する第２端子部と
   を有し、
   前記各リードの前記第２端子部を含む端子領域内で、前記複数のリードは第１方向に沿って互いに平行であり、
   前記複数のリードは、互いに隣り合う第１リードと第２リードとを含み、
   前記第１リードの前記第２端部と前記第２リードの前記第２端部の位置は、前記第１方向に沿ってずれている
   ＴＣＰ型半導体装置。
2. 請求項１に記載のＴＣＰ型半導体装置であって、
   前記端子領域内での前記第１方向に沿った長さは、前記第１リードと前記第２リードとで異なる
   ＴＣＰ型半導体装置。
3. 請求項１又は２に記載のＴＣＰ型半導体装置であって、
   前記第２端部と前記ベースフィルムのカットラインとの間の距離は、前記第１リードと前記第２リードとで異なる
   ＴＣＰ型半導体装置。
4. 請求項１乃至３のいずれか一項に記載のＴＣＰ型半導体装置であって、
   前記複数のリードは、更に、前記第２リードと隣り合う第３リードを含み、
   前記第２リードの前記第２端部の位置は、前記第１リードの前記第２端部及び前記第３リードの前記第２端部の位置に対して、前記第１方向に沿ってずれている
   ＴＣＰ型半導体装置。
5. 請求項４に記載のＴＣＰ型半導体装置であって、
   前記第２リードの前記第２端部は、前記第１リードと前記第３リードとの間に挟まれており、
   前記第１リードと前記第３リードのうち少なくとも１つは、前記第２リードの前記第２端子部の少なくとも一部と対向する切り欠きを有する
   ＴＣＰ型半導体装置。
6. 請求項４に記載のＴＣＰ型半導体装置であって、
   前記複数のリードは、更に、前記第３リードと隣り合う第４リードを含み、
   前記第２リードの前記第２端部は、前記第１リードと前記第３リードとの間に挟まれており、
   前記第２リードと前記第１リードまたは前記第３リードとの間隔は、前記第３リードと前記第４リードとの間隔よりも大きい
   ＴＣＰ型半導体装置。
7. ベースフィルムと、
   前記ベースフィルム上に搭載された半導体チップと、
   前記ベースフィルム上に形成された複数のリード群と
   を備え、
   前記複数のリード群の各々は、所定数のリードを含み、
   前記所定数のリードの各々は、
   前記各リードの一端である第１端部を含み、前記半導体チップに接続された第１端子部と、
   前記各リードの他端である第２端部を含み、前記第１端子部と逆側に位置する第２端子部と
   を有し、
   前記各リードの前記第２端子部を含む端子領域内で、前記所定数のリードは第１方向に沿って互いに平行であり、
   前記所定数のリードのそれぞれの前記第２端部の位置は、前記第１方向に沿ってずれている
   ＴＣＰ型半導体装置。
8. 請求項７に記載のＴＣＰ型半導体装置であって、
   前記所定数のリードは、
   前記端子領域内で前記第１方向に沿った長さが最大である最長リードと、
   前記端子領域内で前記第１方向に沿った長さが最小である最短リードと
   を含み、
   前記所定数のリードは、前記端子領域内での前記第１方向に沿った長さが前記最長リードから前記最短リードに向けて順番に小さくなるように配置されている
   ＴＣＰ型半導体装置。
9. 請求項８に記載のＴＣＰ型半導体装置であって、
   前記端子領域において、前記最長リードから前記最短リードへ向かう配置方向は、前記複数のリード群の間で同じである
   ＴＣＰ型半導体装置。
10. 請求項８に記載のＴＣＰ型半導体装置であって、
    前記端子領域において、前記最長リードから前記最短リードへ向かう配置方向は、前記第１方向に沿った所定の線を挟んで正反対である
    ＴＣＰ型半導体装置。
11. 請求項１０に記載のＴＣＰ型半導体装置であって、
    前記端子領域において、前記第１方向に沿った前記所定の線の両側に、長さが等しい複数のリードが配置されている
    ＴＣＰ型半導体装置。
12. 請求項１０又は１１に記載のＴＣＰ型半導体装置であって、
    前記所定の線は、前記端子領域の中央付近に位置する
    ＴＣＰ型半導体装置。
13. 請求項８乃至１２のいずれか一項に記載のＴＣＰ型半導体装置であって、
    前記複数のリード群は、互いに隣り合う第１リード群と第２リード群とを含み、
    前記第１リード群に含まれる前記最短リードは、前記第２リード群に含まれる前記最長リードと隣り合っており、
    前記第２リード群に含まれる前記最長リードは、前記第１リード群に含まれる前記最短リードの前記第２端子部の少なくとも一部と対向する切り欠きを有する
    ＴＣＰ型半導体装置。
14. 請求項８乃至１２のいずれか一項に記載のＴＣＰ型半導体装置であって、
    前記複数のリード群は、互いに隣り合う第１リード群と第２リード群とを含み、
    前記第１リード群に含まれる前記最短リードは、前記第２リード群に含まれる前記最長リードと隣り合っており、
    前記第１リード群に含まれる前記最短リードと前記第２リード群に含まれる前記最長リードとの間隔は、前記第１リード群または前記第２リード群中のリード間隔の最小値より大きい
    ＴＣＰ型半導体装置。
15. プローブカードを用いたＴＣＰ型半導体装置のテスト方法であって、
    前記ＴＣＰ型半導体装置は、
    ベースフィルムと、
    前記ベースフィルム上に搭載された半導体チップと、
    前記ベースフィルム上に形成された複数のリード群と
    を備え、
    前記複数のリード群の各々は、所定数のリードを含み、
    前記所定数のリードの各々は、
    前記各リードの一端である第１端部を含み、前記半導体チップに接続された第１端子部と、
    前記各リードの他端である第２端部を含み、前記第１端子部と逆側に位置する第２端子部と
    を有し、
    前記各リードの前記第２端子部を含む端子領域内で、前記所定数のリードは第１方向に沿って互いに平行であり、
    前記所定数のリードのそれぞれの前記第２端部の位置は、前記第１方向に沿ってずれており、
    前記プローブカードは、前記複数のリード群のそれぞれに接触する複数のプローブ群を有し、
    前記複数のプローブ群の各々は、前記所定数のリードのそれぞれに接触する所定数のプローブを含み、
    前記所定数のプローブのそれぞれの先端は、前記第１方向に沿ってずれており、
    前記テスト方法は、
    前記複数のプローブ群の前記所定数のプローブを、前記複数のリード群の前記所定数のリードのそれぞれに接触させるステップと、
    前記プローブカード及び前記複数のリード群を通して、前記半導体チップにテスト信号を供給し、または、前記半導体チップから出力信号を取り出すステップと
    を含む
    ＴＣＰ型半導体装置のテスト方法。
16. 請求項１５に記載のＴＣＰ型半導体装置のテスト方法であって、
    前記第１方向と直交し、前記ベースフィルムの表面に垂直な方向は第２方向であり、
    前記接触させるステップは、
    前記複数のプローブ群の前記所定数のプローブを、前記第２方向を回転軸として回転させるステップと、
    前記回転させるステップの後に、前記複数のプローブ群の前記所定数のプローブを、前記複数のリード群の前記所定数のリードのそれぞれに接触させるステップと
    を含む
    ＴＣＰ型半導体装置のテスト方法。

Images