TWI412094B - 捲帶載體封裝型半導體裝置及其測試方法 - Google Patents

捲帶載體封裝型半導體裝置及其測試方法 Download PDF

Info

Publication number
TWI412094B
TWI412094B TW098133110A TW98133110A TWI412094B TW I412094 B TWI412094 B TW I412094B TW 098133110 A TW098133110 A TW 098133110A TW 98133110 A TW98133110 A TW 98133110A TW I412094 B TWI412094 B TW I412094B
Authority
TW
Taiwan
Prior art keywords
wire
wires
group
semiconductor device
type semiconductor
Prior art date
Application number
TW098133110A
Other languages
English (en)
Other versions
TW201021140A (en
Inventor
Suguru Sasaki
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW201021140A publication Critical patent/TW201021140A/zh
Application granted granted Critical
Publication of TWI412094B publication Critical patent/TWI412094B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Wire Bonding (AREA)

Description

捲帶載體封裝型半導體裝置及其測試方法
本發明係關於半導體裝置及其測試方法，尤有關於捲帶載體封裝(TCP,Tape Carrier Package)型半導體裝置及其測試方法。
用來測試半導體裝置之探針卡為公開已知。探針卡具有與測試目標之測試端子接觸的大量探針。測試之執行乃藉由將探針之各端部帶至相對應的測試端子，從測試機台透過探針卡供給測試信號至測試目標並從測試目標得到輸出信號。此時，必須正確地使各探針一對一接觸相對應的測試端子，以避免引起短路故障等等。
另一方面，由於近來的微型化以及半導體裝置之端子數目增加，鄰接測試端子之間的節距逐漸變窄。因此，探針卡亦需要跟隨測試端子節距之窄化。例如，可能考慮將探針卡之鄰接探針之端部之間的節距窄化以跟隨測試端子節距之窄化。然而，探針端部之間之節距窄化有極限，因為必須確保鄰接探針之間的電氣絕緣。因此，提議將探針端部之位置分佈於複數列。由於上述構造，能窄化探針端部之間之實質節距同時確保探針之間的電氣絕緣，其能跟隨測試端子節距之窄化。具有上述探針圖案之探針卡乃揭露於例如日本公開專利申請案第JP-H08-94668號、日本公開專利申請案第JP-H08-222299號及日本公開新型申請案第JU-A-Heisei 04-5643號。
此外，捲帶載體封裝(TCP,Tape Carrier Package)型半導體裝置為公開已知。在TCP之情況下，半導體晶片裝設在基膜(如捲帶式自動接合(TAB,Tape Automated Bonding)捲帶)上。TCP型半導體裝置亦包含所謂的薄膜覆晶封裝(COF,Chip On Film)。
圖1為概要地顯示揭露於日本公開專利申請案第JP-2004-356339號之TCP型半導體裝置的平面圖。在圖1中，半導體晶片120裝設在基膜(捲帶載體)110上。此外複數之導線130及複數之接點焊墊140乃形成於基膜110上。複數之導線130分別在半導體晶片120與複數之接點焊墊140之間電氣連接。
具體而言，如圖1所示，形成焊料抗蝕SR以部分覆蓋各導線130。焊料抗蝕SR為塗佈在導線130上之樹脂，並扮演不僅將導線130電氣絕緣且緩和化學應力(如腐蝕)及導線130上的物理應力(由於外力)之角色。在未形成焊料抗蝕SR之區域中的導線130用來作為可電氣連接至外部之端子，且該區域為端子區域。半導體晶片120裝設在中央端子區域上，於其中未形成焊料抗蝕SR，接著半導體晶片被樹脂密封。另一方面，未形成焊料抗蝕SR之外側的端子區域為外部端子區域並電氣連接至接點焊墊140。
接點焊墊140為測試半導體晶片120時所使用之測試端子，且被配置在基膜110上的預定區域(焊墊配置區域RP)內。即，在測試半導體晶片120時，探針卡之探針與焊墊配置區域RP內的焊墊140接觸。接著，透過接點焊墊140及導線130，測試信號被供給至半導體晶片120且從半導體晶片120獲得輸出信號。應注意在此使用之探針卡亦具有探針端部位置分佈於複數列的探針圖案。相對於探針圖案，接點焊墊140亦分佈於複數列(如圖1所示)。
在圖1中，基膜110之寬度方向及延伸方向分別為x方向及y方向。如圖1所示之結構沿著y方向重複形成。在測試之後，將半導體裝置逐一分割時，沿著圖1中由虛線表示之切割線CL切割基膜110及複數之導線130。此時，焊墊配置區域RP中的接點焊墊140仍在基膜110上。
本申請案之發明人已確認下列觀點。近年來，半導體晶片之端子數目逐漸增加，因此在測試時供給至半導體晶片之測試信號數目以及從半導體晶片得到的輸出信號數目亦逐漸增加。這意味著圖1所示之TCP型半導體裝置之接點焊墊140數目增加。接點焊墊140之數目增加導致焊墊配置區域RP擴大從而使基膜110之寬度及長度增加。因此，TCP型半導體裝置之製造成本增加。因此，期望有能降低TCP型半導體裝置之製造成本的技術。
在本發明之實施例中，提供一種TCP型半導體裝置及其測試方法。該TCP型半導體裝置具有：基膜；裝設在基膜上的半導體晶片；及形成在基膜上的複數之導線。複數之導線之每一者具有：第一端子部，包含為各導線之一端且連接至半導體晶片之第一端部；及第二端子部，包含為各導線之另一端且位於第一端子部之對側之第二端部。
在測試TCP型半導體裝置時，不使用特別接點焊墊但使用各導線之第二端子部以與探針接觸。因此，不設置圖1所示之測試用接點焊墊，且焊墊配置區域乃從基膜上排除。因此能降低TCP型半導體裝置之製造成本。
在測試時使用各導線之第二端子部代替特別接點焊墊來接觸探針之情況下，擔心探針之針頭同時接觸兩鄰接導線從而引起鄰接導線之間的短路故障。依據本發明，亦提供能解決上述問題之TCP型半導體裝置及其測試方法
在本發明之另一實施例中，提供一種TCP型半導體裝置。該TCP型半導體裝置具有：基膜；裝設在基膜上的半導體晶片；及形成在基膜上的複數之導線。複數之導線之每一者具有：第一端子部，包含為各導線之一端且連接至半導體晶片之第一端部；及第二端子部，包含為各導線之另一端且位於第一端子部之對側之第二端部。在包含各導線之第二端子部之端子區域中，複數之導線沿著第一方向彼此平行。複數之導線包含互相鄰接之第一導線及第二導線。第一導線及第二導線在第一方向上之第二端部位置不同。
在本發明之又另一實施例中，提供一種TCP型半導體裝置。該TCP型半導體裝置具有：基膜；裝設在基膜上的半導體晶片；及形成在基膜上的複數之導線群。複數之導線群之每一者具有預定數目之導線。該欲定數目之導線之每一者具有：第一端子部，包含為各導線之一端且連接至半導體晶片之第一端部；及第二端子部，包含為各導線之另一端且位於第一端子部之對側之第二端部。在包含各導線之第二端子部之端子區域中，預定數目之導線沿著第一方向彼此平行。預定數目之導線在第一方向上之第二端部位置不同。
在本發明之又另一實施例中，提供一種利用探針卡測試TCP型半導體裝置之方法。該TCP型半導體裝置具有：基膜；裝設在基膜上的半導體晶片；及形成在基膜上的複數之導線群。複數之導線群之每一者具有預定數目之導線。該欲定數目之導線之每一者具有：第一端子部，包含為各導線之一端且連接至半導體晶片之第一端部；及第二端子部，包含為各導線之另一端且位於第一端子部之對側之第二端部。在包含各導線之第二端子部之端子區域中，預定數目之導線沿著第一方向彼此平行。預定數目之導線在第一方向上之第二端部位置不同。另一方面，探針卡具有複數之探針群，其分別與複數之導線群接觸。複數之探針群之每一者具有預定數目之探針，其分別與預定數目之導線接觸。預定數目之探針之各端在第一方向上位置相異。依據本發明之測試方法包含：(A)使複數之探針群之預定數目之探針分別接觸複數之導線群之預定數目之導線；及(B)透過探針卡及複數之導線群，提供測試信號至半導體晶片或從半導體晶片得到輸出信號。
依據本發明，能降低TCP型半導體裝置之製造成本。此外，能避免在測試TCP型半導體裝置時發生一探針同時接觸兩端子之端子間短路。
現在將參考附圖在此說明本發明之例示性實施例。熟習此項技藝者將認定利用本發明之教導可完成許多替代實施例，且本發明並不受限於為了解釋目的而闡明之實施例。
以下將參考附圖說明依據本發明之實施例之半導體裝置及其測試方法。
1.整體構造
圖2為概略顯示依據本實施例之半導體裝置1之構造的平面圖。依據本實施例之半導體裝置1為TCP型半導體裝置。半導體裝置1具有基膜(捲帶載體)10(如TAB捲帶)、裝設在基膜10上的半導體晶片20、及形成在基膜10上的複數之導線30。各導線30具有包含其一端(第一端部31a)之第一端子部31及包含另一端(第二端部32a)之第二端子部32。其中第一端子部31連接至半導體晶片20。另一方面，第二端子部32位於第一端子部31之對側。依據本實施例，之後將詳細說明，各導線30之第二端子部32(第二端部32a)未連接至測試用之接點焊墊，其與圖1之情況不同。
具體而言，如圖2所示，形成焊料抗蝕SR以部分覆蓋各導線30。焊料抗蝕SR為塗佈在導線30上之樹脂，並扮演不僅將導線30電氣絕緣且緩和化學應力(如腐蝕)及導線30上的物理應力(由於外力)之角色。在未形成焊料抗蝕SR之區域中的導線30用來作為可電氣連接至外部之端子，且該區域為端子區域。半導體晶片20裝設在中央端子區域上，於其中未形成焊料抗蝕SR，接著半導體晶片被樹脂密封。由焊料抗蝕SR及密封樹脂覆蓋之區域以下稱為『覆蓋區域RC』。
另一方面，未形成焊料抗蝕SR之外側端子區域以下稱為『外部端子區域RE』。外部端子區域RE相當於導線30從覆蓋區域RC向外突出之區域。如圖2所示，外部端子區域RE包含各導線30之第二端子部32。應注意在外部端子區域RE之兩對向邊之中，在半導體晶片20側之邊與形成焊料抗蝕SR之區域之一邊一致，且對側與後述之切割線CL之一側一致。
外部端子區域RE內之導線30(外部端子)乃用來連接另一裝置。例如，在半導體晶片20為用以驅動液晶顯示面板之IC的情況下，外部端子區域RE內之導線30連接至液晶顯示面板之電極。因此，液晶顯示面板與用以驅動液晶顯示面板之半導體晶片20互相電氣連接。應注意上述連接程序一般稱為外導線接合(OLB,Outer Lead Bonding)。
依據本實施例，在測試半導體裝置1時，不使用特別接點焊墊以與探針卡接觸。作為替代，利用外部端子區域RE內的第二端子部32以接觸探針卡。即，外部端子區域RE中的導線30不只用來連接另一裝置且在測試時用來連接探針卡。因此，在本實施例中，不設置如圖1所示之測試用之接點焊墊140，且焊墊配置區域RP乃從基膜10上排除。如圖2所示，各導線30之第二端子部32(第二端部32a)未連接至測試用之接點焊墊。
依據本實施例，如上所述，焊墊配置區域RP被排除，因此能節省基膜10之面積。換言之，與圖1之情況相比，能大大降低一半導體晶片20所需之基膜10上之區域。因此能降低材料成本亦改善將半導體晶片20配置在基膜10上之效率。因此能降低半導體裝置1之製造成本。
在圖2中，基膜10之寬度方向及延伸方向分別為x方向及y方向。如圖2所示之結構沿著y方向重複形成。由虛線表示之切割線CL所圍繞之區域相當於一半導體裝置。在測試之後，將半導體裝置逐一分割時，沿著切割線CL切割基膜10。應注意此時未切割導線30。理由為無測試用之接點焊墊形成於基膜10上且導線30未連接至任何接點焊墊。
2.外部端子區域
依據本實施例，如上所述，使用外部端子區域RE內的第二端子部32取代接點焊墊以連接探針卡。此時，為了不使短路故障等等發生，需要正確地使探針卡之各探針一對一接觸相對應之導線30。然而，基膜10上之鄰接導線30之間的空間(間隙)很窄。因此，當基膜10由於吸收濕氣、溫度變化等等而膨脹及收縮時，擔心探針之針頭同時接觸兩鄰接導線30從而引起鄰接導線30之間的短路故障。依據本實施例，外部端子區域RE中的導線30具有下列特徵以防止導線30之間之上述短路故障。
圖3顯示外部端子區域RE中導線30之構造之例子。如圖3所示，複數之導線30在外部端子區域RE內延伸，且各導線30之第二端子部32包含於外部端子區域RE中。在外部端子區域RE中，複數之導線30沿著預定方向(第一方向)互相平行。在本例子中，第一方向為y方向。各導線30之寬度方向為與y方向垂直的x方向。如此配置複數之導線30以在x方向上彼此鄰接。一般，各導線30之寬度為一致，且鄰接導線30之間的節距為一致。
依據本實施例，如圖3所示，兩鄰接導線30之第二端部32a之各位置在y方向上(第一方向)相異。例如，導線30-11及導線30-12彼此鄰接，而導線30-11及導線30-12在y方向上的第二端部32a之位置相異。因此，確保無其他導線30存在之寬空間緊臨著導線30-11之第二端子部32。同樣適用於導線30-12與30-13之間之關係及導線30-13與30-14之間之關係。
從導線30之長度觀點來看，能聲稱下述。在這裡，考慮在外部端子區域RE內之y方向上之長度。在此情況下，兩鄰接導線30之間之長度相異。例如，導線30-11之長度L1大於導線30-12之長度L2。導線30-12之長度L2大於導線30-13之長度L3。導線30-13之長度L3大於導線30-14之長度L4。即，導線30-11到30-14之長度之間有一關係『L1＞L2＞L3＞L4』存在。因此，確保無其他導線30存在之寬空間緊臨著導線30-11到30-13之第二端子部32。
從導線30之第二端部32a與基膜10之切割線CL之間之距離觀點來看，能聲稱下述。即，如圖2及圖3所示，兩鄰接導線30之間的第二端部32a與切割線CL之間之距離相異。例如，導線30-11之第二端部32a與切割線CL之間的距離小於導線30-12之第二端部32a與切割線CL之間的距離。
此外，導線30-13及導線30-21形成於導線30-14之兩側。各導線30-13及導線30-21之長度大於導線30-14之長度。換言之，導線30-14之第二端部32a(第二端子部32)位於(夾在)導線30-13及30-21之間。因此，面對導線30-14之第二端子部32之至少一部分的缺口部(凹部)最好形成於導線30-13及30-21之至少一者上。在圖3所示之例子中，導線30-21具有缺口部40，其面對導線30-14之第二端子部32之至少一部分。因此，確保足夠空間亦緊鄰導線30-14之第二端子部32。應注意缺口部40之長度大於探針之針頭直徑。
在外部端子區域RE中，可能重複形成相似的導線圖案。在此情況下，複數之導線30被區分為複數之導線群LG。複數之導線群LG被配置在x方向上。各導線群LG包含預定數目之導線30且具有相似的導線圖案。在圖3所示之例子中，n個導線群LG1到LGn被配置在x方向上，且導線群LGi(i=1到n)包含四導線30-i1到30-i4。在各導線群LGi中，導線30-i1到30-i4在y方向上的第二端部32a位置相異。因此，空間被確保。
從外部端子區域RE內之y方向上的長度觀點來看，導線30-i1到30-i4之長度分別為L1、L2、L3及L4。長度L1到L4互異。在圖3所示之例子中，在長度L1到L4之間有一關係『L1＞L2＞L3＞L4』存在。因此，在各導線群LGi中，導線30-i1為最長導線而導線30-i4為最短導線。在各導線群LGi中，配置導線30-i1到30-i4以使長度從最長導線到最短導線單調地變小。換言之，各導線群具有鋸齒型導線圖案。
在圖3所示之例子中，相同的導線圖案重複地在x方向上出現。換言之，從最長導線30-i1向最短導線30-i4之配置方向為導線群LG1到LGn之間相同的+x方向。因此，在除了最短導線30-i4以外之各導線30之第二端子部32之相同+x方向側上的空間被確保。
此外，在圖3中，包含於某一導線群LG中的最短導線與包含於鄰接導線群LG中的最長導線鄰接。例如，包含於導線群LG1中的最短導線30-14與包含於鄰接導線群LG2中的最長導線30-21互相鄰接。在此情況下，最長導線30-21最好具有面對最短導線30-14之第二端子部32之至少一部分的缺口部40。因此，在所有導線30之第二端子部32之相同+x方向側上的空間被確保。
3.測試方法
圖4為顯示依據本實施例之半導體裝置1之測試方法的示意圖。在半導體裝置1之測試中，使用探針卡50。探針卡50具有複數之探針60，其分別接觸上述之複數導線30。探針卡50具有探針圖案，其中探針60之末端位置分佈在複數之列上。
具體而言，探針卡50具有複數之探針群PG1到PGn，分別接觸上述之導線群LG1到LGn。各探針群PGi(i=1到n)包含探針60-i1到60-i4，其分別接觸導線30-i1到30-i4。例如，探針群PG1包含四探針60-11到60-14，其分別接觸導線30-11到30-14。在測試時，各探針60與外部端子區域RE內之相對應的導線30接觸。此時，如圖4所示，各探針60之尖部62(以下稱為『探針端部62』)與相對應之導線30之第二端子部32(接近第二端部32a)接觸。換言之，在複數之探針60之探針端部62之中的位置關係幾乎與在複數之導線30之第二端部32a之中的位置關係相同。探針群PGi之探針60-i1到60-i4之各探針端部62在y方向上位置相異。
在測試時，需要正確地使各探針60一對一接觸相對應之導線30。然而，假如導線節距LP非常小，一探針60之探針端部62可能同時接觸兩鄰接導線30，其導致鄰接導線30之間之短路故障。依據本實施例，如上所述，在導線30之第二端子部32附近確保充分的接觸空間。因此，可預防上述短路故障發生。即使探針端部62之位置輕微偏離，仍能預防短路故障。
在TCP型半導體裝置之情況下，基膜10由於濕氣吸收及乾燥而膨脹及收縮。因此，導線節距LP可能變得與探針節距不同。即使在上述情況下，仍能預防短路故障(由於上述理由)。例如，考慮以下情況，考慮到基膜10由於濕氣吸收而膨脹且因此導線節距LP擴大之狀態而預先設計探針節距。在封裝處理期間，基膜10由於高熱處理而變乾且導線節距LP有變小的傾向。即，導線節距LP可能變得小於探針節距。即使在上述情況下，仍能預防短路故障，因為在導線30之第二端子部32附近確保足夠的接觸空間(如圖4所示)。
應注意，在導線節距LP由於基膜10之膨脹及收縮而偏離探針節距之情況下，可執行下列處理。圖5顯示導線30-1到30-3之間的相對位置關係。探針端部62-1到62-3分別接觸導線30-1到30-3。在此，考慮到下列情形，基膜10收縮且導線30-1到30-3之間的相對位置關係變更，如圖5之30-1’到30-3’所示。在此情況下，導線節距LP變為較小的LP’(＜LP)。為了達到導線30與探針端部62之間的良好接觸，外觀之探針節距僅需依照導線節距LP之減少而做得較小。為此目的，探針60(探針端部62)繞z方向(與基膜10表面垂直且與x及y方向正交之方向)作為迴轉軸在θ方向上旋轉。因此，探針端部62-1到62-3之間的相對位置關係變更，如圖5之62-1’到62-3’所示。即，外觀之探針節距減少。之後，探針端部62-1’到62-3’分別與導線30-1’到30-3’接觸。此外，可在x方向及y方向上調整探針端部62之位置，以使接觸面積變得最大。
依據本實施例，如上所述，在測試時能預防導線30之間的短路故障。在各探針60一對一接觸相對應之導線30之後，測試信號從測試機台供給至半導體晶片20或者輸出信號從半導體晶片20透過探針卡50及導線30獲得。因此，能成功達成半導體晶片20之輸入/輸出測試、電氣特性等等。
4.效果
依據本實施例，在測試半導體裝置1時，不使用特別接點焊墊以與探針卡50接觸。作為替代，利用外部端子區域RE內的第二端子部32以接觸探針卡50。因此，不設置圖1所示之測試用接點焊墊140，且焊墊配置區域RP乃從基膜10上排除。因此，與圖1之情況相比，能大大地減少一半導體晶片20所需之基膜10區域。因此能降低材料成本亦改善將半導體晶片20配置在基膜10上之效率。因此能降低半導體裝置1之製造成本。
此外，依據本實施例，在外部端子區域RE中導線30之第二端子部32附近確保足夠的接觸空間。因此。即使在窄導線節距LP之條件下仍能避免測試時之鄰接導線30之間的短路故障。換言之，雖然非使用接點焊墊而使用導線30接觸探針卡50，仍能預防短路故障。即使探針未對準或基膜10之膨脹及收縮發生仍能預防短路故障。因此，能成功執行半導體裝置1之測試。此外，能預防由於短路故障而引起的測試效率劣化，其能降低測試成本。
再者，依據本實施例，能抑制由於金屬毛邊(burr)而引起的短路故障。作為比較範例，考慮圖1所示之情況。在比較範例中，半導體晶片120透過導線130而連接至測試接點焊墊140。因此，將半導體裝置逐一分割時，必須沿著切割線CL切割導線130。此時產生之金屬毛邊之後會導致短路故障。依據本實施例，另一方面，不設置測試接點焊墊140。如圖2所示，導線30僅形成於由切割線CL所圍繞之區域內。因此，將半導體裝置1逐一分割時，不執行導線30之切割。因此，能抑制由於金屬毛邊而引起的短路故障。此外，用來逐一分割半導體裝置1之夾具不需切割金屬導線30，因此夾具壽命增加。
5.變形例
圖6顯示外部端子區域RE中導線30構造之變形例。各導線群LG具有類似於圖3所示之導線圖案。即，配置包含於各導線群LG中的四導線30以使長度從最長導線到最短導線單調地變小。然而，橫越沿著y方向之線S-S’，從最長導線向最短導線之配置方向為顛倒。換言之，複數之導線30橫越線S-S’而對稱地配置於外部端子區域RE內。例如，線S-S’本質上位於外部端子區域RE之中心。
具體而言，導線群LGA1、LGA2...配置在線S-S’之-x側。至於導線群LGA1、LGA2...，從最長導線向最短導線之配置方向為-x方向。因此，在各導線30之第二端子部32之-x方向側上空間被確保。另一方面，導線群LGB1、LGB2...配置在線S-S’之+x側。至於導線群LGB1、LGB2...，從最長導線向最短導線之配置方向為+x方向。因此，在各導線30之第二端子部32之+x方向側上空間被確保。即使藉由上述構造亦能得到上述之相同效果。假如線S-S’本質上位於外部端子區域RE之中心，在-x側上的導線群LGA之數目以及在+x側上的導線群LGB之數目相同。
在本例子中，假如導線30被配置為完全對稱，外部端子區域RE中導線30之數目可為奇數。然而，可將具有相同長度之複數導線30靠近線S-S’配置，因為探針端部62與第二端子部32之間的累計位置錯誤在靠近外部端子區域RE之中心為小。因此，可應付外部端子區域RE中導線30數目為偶數之情形。
圖7顯示外部端子區域RE中導線30構造之另一變形例。在本例子中，上述缺口部40不形成於鄰接至最短導線之導線30上。作為替代，鄰接至最短導線之導線30在面對最短導線之第二端子部32之至少一部分具有彎曲部70。彎曲部70在最短導線之第二端子部32之對側上膨脹。換言之，鄰接至最短導線之導線30如此形成以在最短導線之第二端子部32附近離最短導線更遠。因此，在最短導線之第二端子部32附近確保足夠的接觸空間。因此，能獲得如上述之相同效果。此外，由於未形成缺口部40，可避免導線30部分變細。
在上述例子中，導線30之間的節距(間隔)為一致且形成缺口部40。為了盡可能地於外部端子區域RE內配置越多導線30，一般有利地以最小節距(即最小間隔)配置導線30。然而，關於基膜10之寬度，有某些標準化寬度(例如35mm,48mm,70mm)。因此，依據必要導線30之數目與基膜10上外部端子區域RE之最大有效寬度之間的關係，並非所有導線30都必須以最小節距(最小間隔)配置。
在此情況下，不需要形成缺口部40。如圖8所示，在最短導線80-13與鄰接之最長導線80-21之間的間隔(間隙)S1可被設計為大於鄰接導線80之間之間隔(間隙)之最小值S0(超過缺口部40之深度)。即使在此情況下，仍能達到上述之相同效果。此外，由於未形成缺口部40，可避免導線80部分變細。
順帶一提，在圖8所示之例子中，各導線群LG具有三導線80-i1到80-i3，即，長度於每三導線80變化一次。這最好在TCP型半導體裝置裝設在一般顯示裝置上之情況下。在上述情況下，分別與三原色(R,G,B)相關的輸出信號從TCP型半導體裝置輸出至顯示面板之電極。因此，顯示裝置之畫素欄之週期與導線長度之週期一致。因此，能維持週期特性而與顯示裝置之畫素欄數目無關，可促進導線設計。當然，週期不受限於三。
圖9顯示圖6所示之情況之另一變形例。即使探針卡之設計係考慮到TCP基膜之標準濕氣吸收狀態，可在組裝TCP之處理期間降低基膜之濕氣吸收量。在此情況下，在寬度方向上基膜均勻地收縮。因此，假如探針及外部端子在基膜中央附近對準，則外部探針與兩外側上之相對應之外部端子向外未對準。未對準之量在基膜中央附近為小但往兩側變得漸大。在圖9之情況下，具有相同長度之通常外部端子配置在靠近基膜之中央處(未對準量為小)，且本發明適用於較靠近兩側之區域(未對準量變大)。
因此，能將欲被做得較短之外部端子數目最小化。在裝有上述TCP型半導體裝置之裝置中，從而能改良端子之連接性。
圖10顯示圖6所示之情況之另一變形例。假如探針卡之設計係考慮到TCP基膜之低濕氣吸收狀態，探針可能與兩外側上之相對應之外部端子向內未對準。為了處理上述情況，從最長導線向最短導線之配置方向被反轉(與圖9之情況相比)。
圖11顯示圖8所示之方法適用於圖9所示之TCP型半導體裝置之情形。在此情況下，可同時得到在圖8及圖9之情況下獲得之各效果。
圖12顯示圖8所示之方法適用於圖10所示之TCP型半導體裝置之情形。在此情況下，可同時得到在圖8及圖10之情況下獲得之各效果。
本發明並非受限於上述實施例且在不離開本發明之範疇及精神下可進行修改及變更。
10．．．基膜
110．．．基膜
120．．．半導體晶片
130．．．導線
140．．．接點焊墊
20．．．半導體晶片
30．．．導線
30-1．．．導線
30-1’．．．導線
30-2．．．導線
30-2’．．．導線
30-3．．．導線
30-3’．．．導線
30-11．．．導線
30-12．．．導線
30-13．．．導線
30-14．．．導線
30-21．．．導線
30-22．．．導線
30-23．．．導線
30-24．．．導線
30-n1．．．導線
30-n2．．．導線
30-n3．．．導線
30-n4．．．導線
31．．．第一端子部
31a．．．第一端部
32．．．第二端子部
32a．．．第二端部
40．．．缺口部
50．．．探針卡
60-11．．．探針
60-12．．．探針
60-13．．．探針
60-14．．．探針
60-21．．．探針
62．．．探針端部
62-1．．．探針端部
62-1’．．．探針端部
62-2．．．探針端部
62-2’．．．探針端部
62-3．．．探針端部
62-3’．．．探針端部
70．．．彎曲部
80-11．．．導線
80-12．．．導線
80-13．．．導線
80-21．．．導線
80-22．．．導線
80-23．．．導線
80-31．．．導線
80-n1．．．導線
80-n2．．．導線
80-n3．．．導線
80-(n-1)1．．．導線
80-(n-1)2．．．導線
80-(n-1)3．．．導線
80-(n-2)3．．．導線
CL．．．切割線
L1．．．長度
L2．．．長度
L3．．．長度
L4．．．長度
LG1．．．導線群
LG2．．．導線群
LGn．．．導線群
LGA1．．．導線群
LGA2．．．導線群
LGB1．．．導線群
LGB2．．．導線群
LP．．．導線節距
LP’．．．導線節距
PG1．．．探針群
PG2．．．探針群
RC．．．覆蓋區域
RE．．．外部端子區域
RP．．．焊墊配置區域
SR．．．焊料抗蝕
S0．．．間隔
S1．．．間隔
上述及本發明之其他目的、優點及特徵將經由下列較佳實施例及參考附圖加以說明而更顯清楚，其中：
圖1為概要地顯示一般TCP型半導體裝置的平面圖；
圖2為概要地顯示依據本發明之實施例之半導體裝置構造的平面圖；
圖3為顯示在依據本實施例之半導體裝置之外部端子區域中導線構造範例的平面圖；
圖4為顯示測試依據本實施例之半導體裝置之方法的示意圖；
圖5為顯示測試依據本實施例之半導體裝置之方法的示意圖；
圖6為顯示在依據本實施例之半導體裝置之外部端子區域中導線構造之變形例的平面圖；
圖7為顯示在依據本實施例之半導體裝置之外部端子區域中導線構造之另一變形例的平面圖；
圖8為顯示在依據本實施例之半導體裝置之外部端子區域中導線構造之又另一變形例的平面圖；
圖9為顯示在依據本實施例之半導體裝置之外部端子區域中導線構造之又另一變形例的平面圖；
圖10為顯示在依據本實施例之半導體裝置之外部端子區域中導線構造之又另一變形例的平面圖；
圖11為顯示在依據本實施例之半導體裝置之外部端子區域中導線構造之又另一變形例的平面圖；及
圖12為顯示在依據本實施例之半導體裝置之外部端子區域中導線構造之又另一變形例的平面圖。
30-11．．．導線
30-12．．．導線
30-13．．．導線
30-14．．．導線
30-21．．．導線
30-22．．．導線
30-23．．．導線
30-24．．．導線
30-n1．．．導線
30-n2．．．導線
30-n3．．．導線
30-n4．．．導線
32．．．第二端子部
32a．．．第二端部
40．．．缺口部
CL．．．切割線
L1．．．長度
L2．．．長度
L3．．．長度
L4．．．長度
LG1．．．導線群
LG2．．．導線群
LGn．．．導線群
RE．．．外部端子區域

Claims (16)

  1. 一種TCP型半導體裝置，包含：一基膜；一半導體晶片，裝設在該基膜上；及複數之導線，形成在該基膜上，其中該複數之導線之每一者包含：一第一端子部，其包含為該各導線之一端且連接至該半導體晶片之第一端部；及一第二端子部，其包含為該各導線之另一端且位於該第一端子部之對側之第二端部，其中在包含該各導線之該第二端子部之端子區域中，該複數之導線沿著第一方向彼此平行，該複數之導線包含互相鄰接之第一導線及第二導線，且該第一導線及該第二導線在該第一方向上之該第二端部位置不同，且其中在該複數之導線中的一最長導線包含一缺口部，該缺口部面對在該複數之導線中的一最短導線的至少一部分，使得該缺口部在該最短導線及該最長導線之間提供一空間。
  2. 如申請專利範圍第1項之TCP型半導體裝置，其中該端子區域內之該第一方向上之長度在該第一導線與該第二導線之間為不同。
  3. 如申請專利範圍第1項之TCP型半導體裝置，其中在該第二端部與該基膜之切割線之間的距離在該第一導線與該第二導線之間為不同。
  4. 如申請專利範圍第1-3項中任一項之TCP型半導體裝置，其中該複數之導線更包含鄰接於該第二導線之第三導線，且該第二導線之該第二端部之位置與該第一導線之該第二端部之位置以及該第三導線之該第二端部之位置在該第一方向上不同。
  5. 如申請專利範圍第4項之TCP型半導體裝置，其中該第二導線之該第二端部位於該第一導線與該第三導線之間，且該第一導線及該第三導線之至少其中一者包含該缺口部，其面對該第二導線之該第二端子部之至少一部分。
  6. 如申請專利範圍第4項之TCP型半導體裝置，其中該複數之導線更包含鄰接於該第三導線之第四導線，該第二導線之該第二端部位於該第一導線與該第三導線之間，且在該第二導線與該第一導線或該第三導線之間的間隙大於在該第三導線與該第四導線之間的間隙。
  7. 一種TCP型半導體裝置，包含：一基膜；一半導體晶片，裝設在該基膜上；及複數之導線群，形成在該基膜上，其中該複數之導線群之每一者包含預定數目之導線，其中該預定數目之導線之每一者包含：一第一端子部，其包含為該各導線之一端且連接至該半導體晶片之第一端部；及一第二端子部，其包含為該各導線之另一端且位於該第一端子部之對側之第二端部，其中在包含該各導線之該第二端子部之端子區域中，該預定數目之導線沿著第一方向彼此平行，且該預定數目之導線在該第一方向上之該第二端部位置不同，且其中該複數之導線群包含一第一導線群及一第二導線群，該第一導線群及該第二導線群各自包含一最短導線及一最長導線，該第一導線群的該最長導線包含一缺口部，該缺口部面對該第二導線群的該最短導線的至少一部分，使得該缺口部在該第二導線群的該最短導線及該第一導線群的該最長導線之間提供一空間。
  8. 如申請專利範圍第7項之TCP型半導體裝置，其中該預定數目之導線包含：該最長導線，其在該端子區域內之該第一方向上之長度為最大；及該最短導線，其在該端子區域內之該第一方向上之長度為最小，其中該預定數目之導線被配置以使在該端子區域內之該第一方向上之長度從該最長導線至該最短導線單調地變小。
  9. 如申請專利範圍第8項之TCP型半導體裝置，其中在該端子區域中，從該最長導線向該最短導線之配置方向在該複數之導線群之間為相同。
  10. 如申請專利範圍第8項之TCP型半導體裝置，其中在該端子區域中，橫越沿著該第一方向之預定線，從最長導線向最短導線之配置方向為顛倒。
  11. 如申請專利範圍第10項之TCP型半導體裝置，其中在該端子區域中，具有相同長度之複數之導線配置在沿著該第一方向之該預定線之兩側。
  12. 如申請專利範圍第10項之TCP型半導體裝置，其中該預定線位於該端子區域之中心。
  13. 如申請專利範圍第8-12項中任一項之TCP型半導體裝置，其中該第一導線群及該第二導線群係互相鄰接，包含於該第一導線群中之該最短導線與包含於該第二導線群中之該最長導線鄰接，且包含於該第二導線群中之該最長導線具有該缺口部，其面對包含於該第一導線群中之該最短導線之該第二端子部之至少 一部分。
  14. 如申請專利範圍第8-12項中任一項之TCP型半導體裝置，其中該第一導線群及該第二導線群係互相鄰接，包含於該第一導線群中之該最短導線與包含於該第二導線群中之該最長導線鄰接，且在包含於該第一導線群中之該最短導線與包含於該第二導線群中之該最長導線之間的間隙大於在第一導線群或該第二導線群中的最小導線間隙。
  15. 一種利用探針卡測試TCP型半導體裝置之方法，其中該TCP型半導體裝置包含：一基膜；一半導體晶片，裝設在該基膜上；及複數之導線群，形成在該基膜上，其中該複數之導線群之每一者包含預定數目之導線，其中該預定數目之導線之每一者包含：一第一端子部，其包含為該各導線之一端且連接至該半導體晶片之第一端部；及一第二端子部，其包含為該各導線之另一端且位於該第一端子部之對側之第二端部，其中在包含該各導線之該第二端子部之端子區域中，該預定數目之導線沿著第一方向彼此平行，且該預定數目之導線在該第一方向上之該第二端部位置不同，其中該複數之導線群包含一第一導線群及一第二導線群，該第一導線群包含一最短導線，該第二導線群包含一最長導線，該最長導線包含一缺口部，該缺口部面對該最短導線的至少一部份，使得該缺口部在該最短導線及該最長導線之間提供一空間，其中該探針卡包含複數之探針群，其分別與複數之導線群接觸，該複數之探針群之每一者包含預定數目之探針，其分別與該預定數目之導線接觸，且各該預定數目之探針之端部在該第一方 向上位置相異，該方法包含：接觸步驟，使該複數之探針群之該預定數目之探針分別與該複數之導線群之該預定數目之導線接觸；及信號傳輸步驟，透過該探針卡及該複數之導線群，提供測試信號至該半導體晶片或從該半導體晶片得到輸出信號。
  16. 如申請專利範圍第15項之利用探針卡測試TCP型半導體裝置之方法，其中垂直於該第一方向及該基膜表面之方向為第二方向，其中該接觸步驟包含：旋轉步驟，使該複數之探針群之該預定數目之探針繞該第二方向作為迴轉軸旋轉；及接觸步驟，在該旋轉步驟後，使該複數之探針群之該預定數目之探針分別與該複數之導線群之該預定數目之導線接觸。
TW098133110A 2008-10-21 2009-09-30 捲帶載體封裝型半導體裝置及其測試方法 TWI412094B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008270989 2008-10-21
JP2009033620A JP2010123910A (ja) 2008-10-21 2009-02-17 Ｔｃｐ型半導体装置及びそのテスト方法

Publications (2)

Publication Number Publication Date
TW201021140A TW201021140A (en) 2010-06-01
TWI412094B true TWI412094B (zh) 2013-10-11

Family

ID=42130616

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098133110A TWI412094B (zh) 2008-10-21 2009-09-30 捲帶載體封裝型半導體裝置及其測試方法

Country Status (5)

Country Link
US (2) US8138777B2 (zh)
JP (1) JP2010123910A (zh)
KR (1) KR101126061B1 (zh)
CN (1) CN101728343B (zh)
TW (1) TWI412094B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054797A (ja) * 2009-09-02 2011-03-17 Renesas Electronics Corp Ｔｃｐ型半導体装置
CN101968502B (zh) * 2010-09-21 2012-09-26 四川长虹电器股份有限公司 一种利用测试针床测试tcp驱动芯片的方法
JP6443715B2 (ja) * 2014-04-24 2018-12-26 日本電産リード株式会社 基板検査治具設計方法
CN107942223A (zh) * 2016-10-12 2018-04-20 肖敏 用于芯片测试和编程的装置及其制造方法
KR102519001B1 (ko) * 2018-05-28 2023-04-10 삼성전자주식회사 필름 패키지 및 이를 포함하는 패키지 모듈
TWI796550B (zh) * 2020-02-26 2023-03-21 頎邦科技股份有限公司 撓性電路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477138A (en) * 1991-07-23 1995-12-19 Vlsi Technology, Inc. Apparatus and method for testing the calibration of a variety of electronic package lead inspection systems
US5606263A (en) * 1988-05-18 1997-02-25 Canon Kabushiki Kaisha Probe method for measuring part to be measured by use thereof and electrical circuit member
TW538492B (en) * 2002-04-08 2003-06-21 Chipmos Technologies Inc Burn-in test for memories in a wafer
US6899544B2 (en) * 2003-05-28 2005-05-31 Nec Electronics Corporation Integrated circuit device and wiring board

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833147B2 (ja) 1990-04-23 1998-12-09 三菱電機株式会社 投写型表示装置
WO1991016656A1 (en) * 1990-04-24 1991-10-31 Seiko Epson Corporation Semiconductor device provided with circuit cell and array, and data input-output device
US5495179A (en) * 1991-06-04 1996-02-27 Micron Technology, Inc. Carrier having interchangeable substrate used for testing of semiconductor dies
JPH0878471A (ja) * 1994-08-31 1996-03-22 Toshiba Corp 半導体パッケ−ジ
JPH0894668A (ja) 1994-09-28 1996-04-12 Nitto Denko Corp プローブ
JP3561322B2 (ja) 1995-02-17 2004-09-02 日本発条株式会社 導電性接触子ユニット
JP2812303B2 (ja) 1996-07-04 1998-10-22 日本電気株式会社 Ｔａｂテープ半導体装置
JP3099782B2 (ja) * 1997-08-27 2000-10-16 日本電気株式会社 Ｃａｍデータの自動修正装置、自動修正方法及び自動修正プログラムを記録した記録媒体
JPH11191577A (ja) 1997-10-24 1999-07-13 Seiko Epson Corp テープキャリア、半導体アッセンブリ及び半導体装置並びにこれらの製造方法並びに電子機器
JP3214420B2 (ja) 1997-11-06 2001-10-02 日本電気株式会社 フィルムキャリア型半導体装置及び検査用プローブヘッド並びに位置合わせ方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5606263A (en) * 1988-05-18 1997-02-25 Canon Kabushiki Kaisha Probe method for measuring part to be measured by use thereof and electrical circuit member
US5477138A (en) * 1991-07-23 1995-12-19 Vlsi Technology, Inc. Apparatus and method for testing the calibration of a variety of electronic package lead inspection systems
TW538492B (en) * 2002-04-08 2003-06-21 Chipmos Technologies Inc Burn-in test for memories in a wafer
US6899544B2 (en) * 2003-05-28 2005-05-31 Nec Electronics Corporation Integrated circuit device and wiring board

Also Published As

Publication number Publication date
JP2010123910A (ja) 2010-06-03
US8138777B2 (en) 2012-03-20
TW201021140A (en) 2010-06-01
US8890561B2 (en) 2014-11-18
US20120133035A1 (en) 2012-05-31
CN101728343A (zh) 2010-06-09
KR20100044113A (ko) 2010-04-29
KR101126061B1 (ko) 2012-03-29
US20100109690A1 (en) 2010-05-06
CN101728343B (zh) 2013-03-06

Similar Documents

Publication Publication Date Title
TWI412094B (zh) 捲帶載體封裝型半導體裝置及其測試方法
KR100768493B1 (ko) 반도체장치
KR20040050848A (ko) 반도체 장치
KR20020029623A (ko) Ｃｏｆ용 테이프 캐리어 및 이를 사용한 ｃｏｆ-구조의반도체 장치
JP4864126B2 (ja) Ｔｃｐ型半導体装置
KR100479190B1 (ko) 반도체장치 및 이의 와이어본딩방법
US20100224874A1 (en) TCP-type semiconductor device
KR20180041811A (ko) 반도체 소자
JPH057868B2 (zh)
US20110049514A1 (en) Tcp type semiconductor device
JPH11135555A (ja) 半導体装置
JP2001127256A (ja) 半導体装置
JPH10256318A (ja) 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法
JP2001060567A (ja) 半導体装置の製造方法
JP4175343B2 (ja) 半導体ペレット及び半導体装置
KR20030043599A (ko) 반도체 장치
JP2842430B2 (ja) Ｔａｂテープ
JPH11260992A (ja) リードフレーム、半導体装置および半導体装置の製造方法
JP3706379B2 (ja) 半導体ペレット
JP2004200376A (ja) 半導体装置およびその製造方法
JPH03248543A (ja) フィルムキャリアテープ
JP2008153477A (ja) 配線基板およびそれを備えた半導体装置
JPH06244240A (ja) 半導体装置
JP2000011124A (ja) Ｉｃカード
JPS6393134A (ja) 集積回路装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees