JPH0878471A - 半導体パッケ−ジ - Google Patents

半導体パッケ−ジ

Info

Publication number
JPH0878471A
JPH0878471A JP6206619A JP20661994A JPH0878471A JP H0878471 A JPH0878471 A JP H0878471A JP 6206619 A JP6206619 A JP 6206619A JP 20661994 A JP20661994 A JP 20661994A JP H0878471 A JPH0878471 A JP H0878471A
Authority
JP
Japan
Prior art keywords
lead
support ring
semiconductor element
tcp
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6206619A
Other languages
English (en)
Inventor
Masakazu Nakazono
正和 中園
Tomonori Kaneda
知規 金田
Morihiko Ikemizu
守彦 池水
Nobuyuki Nakajima
宣行 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Development and Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP6206619A priority Critical patent/JPH0878471A/ja
Publication of JPH0878471A publication Critical patent/JPH0878471A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 アウタリ−ドの曲りがなく、取扱いが容易な
半導体パッケ−ジ(TCP)を提供する。 【構成】 サポ−トリング11aと、このサポ−トリン
グ11aに設けられ一端部をこのサポ−トリング11a
の内側に突出させたリ−ド15と、このリ−ド15の上
記サポ−トリング11aの内側に突出した一端部に接続
された半導体素子と、上記サポ−トリング11aに設け
られ、上記各リ−ド15の他端部に連続して形成される
と共に千鳥状に配設された電極パッド17とを具備す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、TAB(Tape Autom
ated Bonding)技術を利用した半導体パッケ−ジに関す
るものである。
【0002】
【従来の技術】最近のLSIの多端子狭ピッチ化に対応
する半導体パッケ−ジとして、従来のプラスチックパッ
ケ−ジよりもさらに多端子狭ピッチ化を図ることができ
るTCP(Tape Carrier Package:テ−プキャリアパッ
ケ−ジ)が登場している。
【0003】このTCPは、TAB(Tape Automated B
onding)の技術を用いて製造されるものである。TAB
の技術では、従来のプラスチックパッケ−ジの製造と異
なり、表面に所定パタ−ンのリ−ドが形成されてなる長
尺シネフィルム状のキャリアテ−プ(「フィルムキャリ
ア」とも言う)を用いる。
【0004】この技術により上記TCPを製造するに
は、まず上記キャリアテ−プのインナ−リ−ドに半導体
素子を接続する。ついで、このキャリアテ−プを上記半
導体素子とともに所定の形状に打ち抜くと共に、外方に
突出したアウタリ−ドを外部端子の形(例えばガルウイ
ング状)に折り曲げてフォ−ミングする。このような工
程により、図9(a)に示すTCP1が完成する。
【0005】すなわち、このTCP1は、上記打ち抜か
れたキャリアテ−プからなるサポ−トリング2を具備
し、このサポ−トリング2の外側に上記ガルウイング状
のアウタリ−ド3aを突出させ、内側(デバイスホ−ル
内)に上記半導体素子4が接続されてなるインナ−リ−
ド3bを突出させている。
【0006】このようなTCP1によれば、従来のQF
P等のプラスチックパッケ−ジでは実現できなかった3
50ピン以上の多端子化が実現できると共に、従来のQ
FPに比べ、厚さが1/3で、かつ重さが1/2の半導
体パッケ−ジが得られる。
【0007】一方、このTCP1をプリント基板上に表
面実装する方法としては以下に説明する方法がある。第
1に、一括リフロ−ハンダ付けによる方法である。
【0008】この方法は、まず、同図(a)に5で示す
プリント基板に設けられた配線パタ−ン6上にハンダペ
−スト7を印刷供給する。ついで、上記TCP1を、こ
のTCP1の上記アウタリ−ド3aの先端を上記配線パ
ッド6上のハンダペ−スト7に接触させた状態で搭載す
る。
【0009】ついで、このプリント基板5をリフロ−炉
(加熱炉)内に挿入する。このことで、上記配線パタ−
ン6上に供給されたハンダペ−スト7を再溶融させ、上
記TCP1のすべてのアウタリ−ド3aを一括的に上記
配線パタ−ン上にハンダ付けする。このことで、上記T
CP1は同図(b)に示すように上記基板5に表面実装
される。
【0010】第2に、個別ハンダ付けによる方法であ
る。この方法では、上記リフロ−ハンダ付けと異なり、
上記アウタリ−ドを上記電極パッドに押し付けるボンデ
ィングツ−ルを用いる。すなわち、このボンディングツ
−ルを用いて上記TCP1のアウタリ−ド3aを上記配
線パタ−ン6に対して加圧すると共に加熱する。
【0011】このことで、上記配線パタ−ン6上のハン
ダ材7を溶融させ、上記アウタリ−ド3aと配線パタ−
ン6とのハンダ付けを行う。このことで、上記TCP1
は、上記基板5に表面実装される。
【0012】
【発明が解決しようする課題】ところで、上記TCP1
のアウタリ−ド3aは、上記キャリアテ−プの表面に被
着された銅箔を所定のパタ−ンでエッチング加工するこ
とで形成されたものである。したがって、このアウタリ
−ド3aの幅は例えば150μm、厚さは35μmと非
常に微細なものとなっている。
【0013】このためTCP1のアウタリ−ド3aは、
非常に変形しやすく、このアウタリ−ド3aをガルウイ
ング状に成形する際や、搬送の際、プリント基板5上に
載置する際に容易に変形してしまうということがある。
【0014】このため、このアウタリ−ド3aを成形し
た際や上記プリント基板5に装着する直前に上記アウタ
リ−ド3aの曲りを検査し、曲りのあるアウタリ−ド3
aを有するTCP1の装着を未然に防止する必要があっ
た。
【0015】また、上記プリント基板5に上記TCP1
を装着した後においても上記アウタリ−ド3aの変形を
防止する必要があるから、上記アウタリ−ド3aを接着
剤でコ−トするなどの保護措置が必要であった。
【0016】したがって、上記TCP1は、前述したよ
うに薄型、軽量で、多端子化が図れる半導体パッケ−ジ
ではあるが、取扱いが非常に難しいという問題があっ
た。この発明は、このような事情に鑑みて成されたもの
で、取扱いが容易で、アウタリ−ドの曲りがない半導体
パッケ−ジ(TCP)を提供することを目的とするもの
である。
【0017】
【課題を解決するための手段】この発明の第1の手段
は、フィルム材料からなるサポ−トリングと、このサポ
−トリングに設けられ、一端部をこのサポ−トリングの
内側に突出させたリ−ドと、このリ−ドの上記サポ−ト
リングの内側に突出した一端部側に接続された半導体素
子と、上記サポ−トリングに設けられ、上記各リ−ドの
他端部側に形成された電極パッドとを具備することを特
徴とする半導体パッケ−ジである。
【0018】第2の手段は、フィルム材料からなるサポ
−トリングと、このサポ−トリングに設けられ、一端部
をこのサポ−トリングの内側に突出させたリ−ドと、上
記リ−ドの一端部側に接続された半導体素子と、上記サ
ポ−トリング上に設けられ、上記各リ−ドの他端部側と
接続された電極パッドと、この電極パッド上に突設され
た突起電極とを具備することを特徴とする半導体パッケ
−ジである。
【0019】第3の手段は、上記第1あるいは第2の手
段の半導体パッケ−ジにおいて、上記電極パッドは、千
鳥状に配設されていることを特徴とするものである。第
4の手段は、第2の手段の半導体パッケ−ジにおいて、
上記突起電極は、微小金属体を上記電極パッドに固着す
ることで形成されていることを特徴とするものである。
【0020】
【作用】このような半導体パッケ−ジによれば、サポ−
トリングから外方に突出するアウタリ−ドを具備せず、
このサポ−トリング上に形成された電極パッドを用いて
基板等に表面実装を行うことができる。
【0021】したがって、アウタリ−ドがない分、この
半導体パッケ−ジを小形化することができる。また、ア
ウタリ−ドを具備しないから、当然アウタリ−ドの変形
の問題は生じない。
【0022】
【実施例】以下、この発明の一実施例を図面を参照して
説明する。最初に、キャリアテ−プの構成について図1
(a)、(b)を参照して説明する。
【0023】図中11はキャリアテ−プである。このキ
ャリアテ−プ11は、幅方向両側部にスプロケットホ−
ル12a…が形成されてなる長尺シネフィルム状のベ−
スフィルム12を具備する。このベ−スフィルム12は
絶縁材料により形成された薄肉の可撓性フィルムであ
る。
【0024】このベ−スフィルム12の幅方向中央部に
は、同図には一つしか図示しないが、このベ−スフィル
ムの長手方向に沿って所定間隔で複数個のデバイスホ−
ル13…が設けられている。
【0025】また、このキャリアテ−プ11の表面に
は、上記デバイスホ−ル13を囲む複数本のリ−ド15
が形成されている。このリ−ド15は、例えば上記ベ−
スフィルム12上に被着された導電箔(銅箔)を所定の
パタ−ンでエッチング加工することで成形されたもの
で、非常に微細なものである。
【0026】このリ−ド15は、一端部15aを上記デ
バイスホ−ル13内に突出させた状態でこのベ−スフィ
ルム上に形成されている。そして、このリ−ドの他端側
15bは、上記デバイスホ−ルから外方に向かって次第
に隣り合うリ−ドとのピッチが広がるように放射状に延
出されている。
【0027】すなわち、上記リ−ド15の一端部15a
は、例えば、幅50μm、隣り合うリ−ド15の一端部
15aとのピッチ100μmで形成されている。また、
同じリ−ド15の他端側15bの最外端部ではそのピッ
チpが300μmとなるように形成されている。
【0028】また、各リ−ド15の最外端部には、図に
17で示す電極パッドが一体的に形成されている。この
電極パッド17は、一辺300μmの矩形状のもので、
上記リ−ド15のエッチング加工と同じ方法で同時に形
成される。
【0029】そして、隣り合う各リ−ド15に設けられ
た各電極パッド17は、このリ−ド15の導出方向に互
い違いになるように形成され、千鳥状に配設されてい
る。したがって、隣り合う電極パッド17どうしの配設
ピッチは、上記リ−ド15の他端側15bの最外端部の
ピッチpの2倍(2p)となっている。
【0030】また、上記リ−ド15の中途部は、図に斜
線で示したレジスト18によって覆われている。このレ
ジスト18は、各リ−ド15を保護すると共に各リ−ド
15間の絶縁を行うものである。
【0031】次に、このキャリアテ−プ11を用いた半
導体パッケ−ジ(TCP:Tape Carrier package)の製
造について説明する。このキャリアテ−プ11は、図示
しないリ−ルに巻回収納された状態で、まずインナ−リ
−ドボンディング装置に取り付けられる。このインナ−
リ−ドボンディング装置は、このキャリアテ−プ11に
半導体素子をインナ−リ−ドボンディングする装置であ
る。
【0032】このインナ−リ−ドボンディング装置は、
上記リ−ルからキャリアテ−プ11を順次繰出し、図2
に示すように略水平に張設した状態で間欠的に送り駆動
する。そして、このキャリアテ−プ11に形成されたデ
バイスホ−ル3を図にAで示すボンディング位置に停止
させる。
【0033】このボンディング位置Aの下方にはボンデ
ィングステ−ジ19が設けられている。このボンディン
グステ−ジ19は、上記キャリアテ−プ1の下側で図に
20で示す半導体素子を保持し、この半導体素子20に
設けられた図示しない突起電極21を上記デバイスホ−
ル13内に突出したリ−ド先端部15aに対向させる。
【0034】また、このボンディング位置Aの上方に
は、ボンディング機構22が設けられている。このボン
ディング機構22は図に示すようなボンディングツ−ル
23を具備し、このボンディングツ−ル23を下降駆動
することで、上記リ−ド15の一端部15aを上記半導
体素子20の突起電極21に対して加圧および加熱す
る。
【0035】このことで、上記リ−ド先端部15aは上
記半導体素子20の突起電極21に接合され、上記半導
体素子20は、図3に示すように上記キャリアテ−プ1
1に搭載される。
【0036】インナ−リ−ドボンディングが終了したな
らば、上記千鳥状に配設された電極パッド17…を用い
て電気テストが行われる。この電気テストは、上記各電
極パッドに図に二点鎖線で示すような通電ピン25を当
接させることで行う。
【0037】このような電気テストにより、上記半導体
素子20の作動を確認すると共に上記リ−ド先端部15
aと上記半導体素子20との接続状態の良否を検出す
る。この電気テストが終了したならば、上記キャリアテ
−プ11はさらに送り駆動され、上記半導体素子20が
搭載されてなるデバイスホ−ル13を図示しない樹脂封
止装置に対向させる。
【0038】この樹脂封止装置は、図3に示すように、
上記半導体素子20の上面および上記リ−ド先端部15
aを覆うように封止用樹脂26を塗布することで樹脂封
止を行う。
【0039】塗布された封止用樹脂26は、例えば熱硬
化性樹脂であり、このキャリアテ−プ11を図示しない
加熱炉内を通過させることで、硬化させられる。つい
で、このキャリアテ−プ11は、打ち抜き装置に移送さ
れ、図1に示す一点鎖線に沿って切断され、打ち抜かれ
る。
【0040】従来のTCP製造工程であると、上記キャ
リアテ−プを打ち抜く際に、従来例の項で述べたよう
に、同時にアウタリ−ドを打ち抜き、このアウタリ−ド
の成形を行うのであるが、この発明のTCPの場合に
は、アウタリ−ドを有しないので、そのような工程は必
要ない。
【0041】このような工程により、図4(a)、
(b)に示す半導体パッケ−ジ(TCP)28が完成す
る。なお、このキャリアテ−プ11を打ち抜いて製造さ
れた矩形状のフィルム片は、一般的に「サポ−トリン
グ」と称される。
【0042】次に、このTCP28を基板に実装する工
程について説明する。なお、この工程は、従来はアウタ
リ−ドボンディング装置で行われていたが、このTCP
はアウタリ−ドを具備しない。したがって、このTCP
を実装する装置を、単に実装装置と称することとする。
【0043】なお、上記TCP28が搭載される基板と
しては、通常のプリント基板の他、例えばPGA等のセ
ラミックパッケ−ジに用いる多層セラミック基板や、液
晶パネルに用いる透明回路基板等が対象となる。
【0044】上記TCP28は、上記基板に実装される
前に、バンプ形成装置によって、上記電極パッド17上
に、バンプ29(突起電極)が形成される。このバンプ
29はハンダ材からなるものであり、例えば転写バンプ
方式により形成される。
【0045】ついで、この実装装置は、同図に示すよう
に上記TCP28を反転させ、上記半導体素子20の裏
面を吸着ノズル30で吸着保持し、このTCP28を図
に31で示す基板に対向させる。この基板31上には、
上記TCP28の各電極パッド17に対応する配線パタ
−ン32が形成されている。
【0046】ついで、上記吸着ノズル19を下降駆動す
ることで、上記バンプ29を上記基板30の配線パタ−
ン31に当接させ、このTCP28を上記基板30上に
載置する。
【0047】なお、このとき、このTCP28を上記基
板30上に接着剤で接着するようにしても良い。TCP
28が搭載されたならば、この基板30をリフロ−炉内
に挿入する。このことで、上記電極パッド17に形成さ
れたバンプ29は溶融し、この電極パッド17は、上記
基板30の配線パタ−ン31にハンダ付けされる。
【0048】このような工程により、このTCP28の
実装は終了する。このような構成によれば、以下に説明
する効果がある。第1に、取扱いの容易なTCP28を
得ることができる効果がある。
【0049】すなわち、この発明のTCP28は従来の
TCPと異なりアウタリ−ドを具備しないから、このア
ウタリ−ドを保護したり、曲りを検査したりする必要性
がない。
【0050】したがって、プラスチックパッケ−ジと比
較して薄形、軽量化および多端子化を図ることができる
と共に、取扱いの容易な半導体パッケ−ジを得ることが
できる。
【0051】第2に、TCPを小形化でき、実装に必要
な面積を小さくすることができる。すなわち、このTC
P28は、従来のTCPと異なりアウタリ−ドを具備し
ないので、このアウタリ−ドが存在しない分このTCP
28の外形を小さくすることができる。
【0052】したがって、このTCP28を実装するの
に必要な基板31上の面積(実装面積)を小さくするこ
とができるから、より高密度な実装を行える効果があ
る。第3に、より良好な実装を行うことができる効果が
ある。
【0053】すなわち、このTCP28では、上記各リ
−ド15の最外端にこのリ−ド15の幅と比較して大な
る電極パッド17を設けると共に、これら電極パッド1
7を千鳥状に配置することで隣り合う電極パッド17ど
うしのピッチを大きくとるようにした。
【0054】このような電極パッド17を用いて、上記
基板31に形成された配線パタ−ン32との接続を行う
ことで、隣り合う電極パッド17間や隣り合う配線パタ
−ン32間にハンダブリッジやショ−ト等の不良が生じ
るのを少なくすることができ、より良好な実装を行うこ
とができる効果がある。
【0055】第3に、製造装置が簡略化する効果があ
る。すなわち、上記キャリアテ−プ11を打ち抜く際
に、従来例のようにアウタリ−ドを折り曲げ、フォ−ミ
ングする必要がないから、そのための装置が不要になり
製造装置が簡略化する。また、アウタリ−ドの曲りをを
検査する装置等も不要になる。
【0056】さらに、このTCP28の搬送時において
も、上記アウタリ−ドの曲りを気にしなくても良いか
ら、搬送設備の構成を容易化することができる。なお、
この発明は、上記一実施例に限定されるものではなく、
発明の要旨を変更しない範囲で種々変形可能である。
【0057】例えば、図に示すように、上記サポ−トリ
ング11aの表面に、図に34で示す金属板を非導電性
接着剤35を用いて接着し、このサポ−トリング11a
の補強を行うようにしても良い。
【0058】このような構成によれば、上記一実施例と
同様の効果を得ることができる他、リフロ−炉内でのT
CP28の反りが防止できるので、より良好で安定した
リフロ−ハンダ付けを行える効果がある。
【0059】また、図に示すように、上記サポ−トリン
グ11aの外形を上記半導体素子20と略同じ大きさに
形成するようにしても良い。このような構成であっても
上記一実施例と同様の効果を得ることができると共に、
アウタリ−ドが不要であるから、このTCP28´の大
きさを上記半導体素子20と略同じ大きさとすることが
でき、かつ、このTCP28´をフリップチップ式に上
記基板31に実装することができる効果がある。
【0060】さらに、上記一実施例では、上記電極パッ
ド17上にハンダ材からなるバンプ(突起電極)29を
形成していたが、これに限定されるものではなく、図8
(a)に示すように、上記電極パッド17に微小金属球
36を固着することで突起電極を形成しても良い。
【0061】このような突起電極によれば、上記金属球
36が上記配線パタ−ン32の表面に当接することで電
気的な接続を確実に得ることができる効果がある。ま
た、同図(b)に示すように、このような突起電極を設
けず、単に上記電極パッド28上に図に37で示すハン
ダペ−ストを印刷し、このハンダペ−ストを用いて上記
電極パッド17と上記基板31の配線パタ−ン32との
ハンダ付けを行うようにしても良い。
【0062】このような構成によれば、上記電極パッド
17の間隔が広いのでハンダペ−ストの印刷を良好に行
うことができると共に、ハンダブリッジ等の接続不良が
生じることも少ない。
【0063】
【発明の効果】以上述べたように、この発明の第1の構
成は、フィルム材料からなるサポ−トリングと、このサ
ポ−トリングに設けられ、一端部をこのサポ−トリング
の内側に突出させたリ−ドと、このリ−ドの上記サポ−
トリングの内側に突出した一端部側に接続された半導体
素子と、上記サポ−トリングに設けられ、上記各リ−ド
の他端部側に形成された電極パッドとを具備することを
特徴とする半導体パッケ−ジである。
【0064】第2の構成は、フィルム材料からなるサポ
−トリングと、このサポ−トリングに設けられ、一端部
をこのサポ−トリングの内側に突出させたリ−ドと、上
記リ−ドの一端部側に接続された半導体素子と、上記サ
ポ−トリングの表面に設けられ、上記各リ−ドの他端部
側と接続された電極パッドと、この電極パッド上に突設
された突起電極とを具備することを特徴とする半導体パ
ッケ−ジである。
【0065】第3の構成は、上記第1あるいは第2の構
成の半導体パッケ−ジにおいて、上記電極パッドは、千
鳥状に配設されていることを特徴とするものである。第
4の構成は、第2の構成の半導体パッケ−ジにおいて、
上記突起電極は、微小金属体を上記電極パッドに固着す
ることで形成されていることを特徴とするものである。
【0066】このような構成によれば、フィルム材料か
らなるサポ−トリングに形成した微細なリ−ドを具備す
るものであるから、薄形、軽量、多端子化を図れると共
に、アウタリ−ドを具備するものでないから、取扱いの
容易な半導体パッケ−ジを得ることができる。
【0067】さらに、千鳥状に配設された電極パッドを
用いて基板等との接続を行うことができるから、接続間
隔を広くとることができ、不良の少ない接続を行うこと
ができる効果がある。
【0068】また、突起電極として、微小金属体を電極
に固着することで形成されたものを用いることで、この
電極パッドの基板等との接続を確実に行うことができる
効果がある。
【図面の簡単な説明】
【図1】この発明の一実施例を示すキャリアテ−プの平
面図および縦断面図。
【図2】同じく、インナ−リ−ドボンディング工程を示
す正面図。
【図3】同じく、検査工程を示す正面図。
【図4】同じく、半導体パッケ−ジの上面図および縦断
面図。
【図5】同じく、半導体パッケ−ジの基板への装着工程
を示す縦断面図。
【図6】他の実施例を示す縦断面図。
【図7】他の実施例を示す縦断面図。
【図8】他の実施例を示す拡大縦断面図。
【図9】従来例の半導体パッケ−ジの実装工程を示す縦
断面図。
【符号の説明】
11…キャリアテ−プ、15…リ−ド、17…電極パッ
ド、20…半導体素子、28…TCP(半導体パッケ−
ジ)。
フロントページの続き (72)発明者 池水 守彦 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝多摩川工場内 (72)発明者 中嶋 宣行 神奈川県川崎市川崎区日進町7番地1 東 芝電子エンジニアリング株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 フィルム材料からなるサポ−トリング
    と、 このサポ−トリングに設けられ、一端部をこのサポ−ト
    リングの内側に突出させたリ−ドと、 このリ−ドの上記サポ−トリングの内側に突出した一端
    部側に接続された半導体素子と、 上記サポ−トリングに設けられ、上記各リ−ドの他端部
    側に形成された電極パッドとを具備することを特徴とす
    る半導体パッケ−ジ
  2. 【請求項2】 フィルム材料からなるサポ−トリング
    と、 このサポ−トリングに設けられ、一端部をこのサポ−ト
    リングの内側に突出させたリ−ドと、 上記リ−ドの一端部側に接続された半導体素子と、 上記サポ−トリング上に設けられ、上記各リ−ドの他端
    部側と接続された電極パッドと、 この電極パッド上に突設された突起電極とを具備するこ
    とを特徴とする半導体パッケ−ジ。
  3. 【請求項3】 請求項1あるいは請求項2記載の半導体
    パッケ−ジにおいて、 上記電極パッドは、 千鳥状に配設されていることを特徴とする半導体パッケ
    −ジ。
  4. 【請求項4】 請求項2記載の半導体パッケ−ジにおい
    て、 上記突起電極は、 微小金属体を上記電極パッドに固着することで形成され
    ていることを特徴とする半導体パッケ−ジ。
JP6206619A 1994-08-31 1994-08-31 半導体パッケ−ジ Pending JPH0878471A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6206619A JPH0878471A (ja) 1994-08-31 1994-08-31 半導体パッケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6206619A JPH0878471A (ja) 1994-08-31 1994-08-31 半導体パッケ−ジ

Publications (1)

Publication Number Publication Date
JPH0878471A true JPH0878471A (ja) 1996-03-22

Family

ID=16526381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6206619A Pending JPH0878471A (ja) 1994-08-31 1994-08-31 半導体パッケ−ジ

Country Status (1)

Country Link
JP (1) JPH0878471A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7106408B2 (en) 2001-02-28 2006-09-12 Hitachi, Ltd. Display device
JP2010123910A (ja) * 2008-10-21 2010-06-03 Renesas Electronics Corp Tcp型半導体装置及びそのテスト方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7106408B2 (en) 2001-02-28 2006-09-12 Hitachi, Ltd. Display device
US7206055B2 (en) 2001-02-28 2007-04-17 Hitachi, Ltd. Liquid crystal display device
US7352427B2 (en) 2001-02-28 2008-04-01 Hitachi, Ltd. Display device
US8300035B2 (en) 2001-02-28 2012-10-30 Hitachi Displays, Ltd. Liquid crystal display device
JP2010123910A (ja) * 2008-10-21 2010-06-03 Renesas Electronics Corp Tcp型半導体装置及びそのテスト方法
US8890561B2 (en) 2008-10-21 2014-11-18 Renesas Electronics Corporation TCP-type semiconductor device and method of testing thereof

Similar Documents

Publication Publication Date Title
US6504104B2 (en) Flexible wiring for the transformation of a substrate with edge contacts into a ball grid array
US5440452A (en) Surface mount components and semifinished products thereof
JP2949490B2 (ja) 半導体パッケージの製造方法
JP2814966B2 (ja) 半導体装置
JPH0621326A (ja) Pcb基板上の多重パッケージ・モジュールとその作成方法
JP2001230513A (ja) プリント基板及びその製造方法
EP0993042A2 (en) Manufacturing a semiconductor device using a film substrate
JPH0878471A (ja) 半導体パッケ−ジ
US5470796A (en) Electronic package with lead wire connections and method of making same
JPH10256318A (ja) 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法
JPH0878482A (ja) フィルムキャリア、半導体パッケ−ジおよび半導体パッケ−ジの製造方法
JPS6364916B2 (ja)
JP3115807B2 (ja) 半導体装置
JPH09326412A (ja) ハンダボールの取り付け方法
JPH0758244A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JPH05347473A (ja) 配線基板
JPH02252248A (ja) 半導体装置の製造方法
JPH0955448A (ja) 半導体装置の製造方法
JP2820115B2 (ja) プリント基板への電子部品の高信頼性接続実装方法および電子部品
JP3161648B2 (ja) 電子部品の半田付け方法
KR950002745B1 (ko) 탭 패키지
JPH04323842A (ja) 回路部品搭載用中間基板の製造法
JPH0855946A (ja) 半導体装置並びに外部接続用リード及び配線パターン
JPH11214413A (ja) 半導体チップが実装されるキャリアテープ、これを用いた半導体装置の製造方法、およびこの製造方法によって製造された半導体装置
JPH05235108A (ja) フィルムキャリアテープの製造方法