JP3161648B2 - 電子部品の半田付け方法 - Google Patents

電子部品の半田付け方法

Info

Publication number
JP3161648B2
JP3161648B2 JP3286893A JP3286893A JP3161648B2 JP 3161648 B2 JP3161648 B2 JP 3161648B2 JP 3286893 A JP3286893 A JP 3286893A JP 3286893 A JP3286893 A JP 3286893A JP 3161648 B2 JP3161648 B2 JP 3161648B2
Authority
JP
Japan
Prior art keywords
electronic component
semiconductor chip
substrate
soldering
lead wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3286893A
Other languages
English (en)
Other versions
JPH06244547A (ja
Inventor
雅彦 紺野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to JP3286893A priority Critical patent/JP3161648B2/ja
Publication of JPH06244547A publication Critical patent/JPH06244547A/ja
Application granted granted Critical
Publication of JP3161648B2 publication Critical patent/JP3161648B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体素子等の電子部
品を実装するための電子部品の半田付け方法に関する。
【0002】
【従来の技術】TAB(Tape Automated Bonding)方式
は、もとよりテープキャリア方式と呼ばれているもので
あり、ポリイミド膜やポリエステル膜で作られた映画の
フィルム状のテープの1コマ毎に写真製版によりリード
を形成して、そのリードの先端(フィンガ部分)に相対
応するチップのAuバンプを接合したものである。この
リードは、SnやAuめっきしたCu膜で作られてい
る。
【0003】チップの電極はAlパッド上にAuめっき
等によりウエハ段階で形成されたバンプによって構成さ
れ、リード端子との接続はAu−Sn共結晶やAu−A
u熱圧着法によって行われる。テープにボンディングし
たチップは、リードを切断した後、プリント基板やセラ
ミック基板に取付けられる。基板とリードとは半田で固
着される。
【0004】この方式は、フリップチップ方式と違って
テープの段階で試験ができ、しかもフェイスアップボン
ディングではチップ裏面から放熱させることができる等
の長所を有している。電極はチップ周辺に配列されるの
で、100〜200端子位とされている。更に最近で
は、多層のリードを用いてチップ内部にもAuバンプを
設けることにより、多端子化に対応させることも検討さ
れている。
【0005】図1は、上述したTAB方式の半導体チッ
プの一例を示すものであり、半導体チップ1のリード線
2の基端部にポリイミドフィルム3が残されている。リ
ード線2は、厚さ35μmの銅パターンにサブミクロン
オーダーのSnメッキが施されたものである。微小ピッ
チ、微小幅のTCP(テープキャリアパッケージ)の場
合、打抜き成形の際にリード線2の変形やバラケ等の問
題が生じやすい。この点を考慮して、搭載直前に打抜き
成形を同時に行うとともに、バラケ防止のために、リー
ド端部にポリイミドフィルム3を残している。
【0006】ところで、上述したTAB方式による半導
体チップは、フィルム状のテープキャリアのインナリー
ドとベアチップの電極との接続を行うILB(Inner Le
ad Bonding)及びテープキャリアのアウタリードと基板
の電極を接続するOLB(Outer Lead Bonding)によっ
て実装される。ところが、このようなTABは、通常の
QFPと違って半導体部分が樹脂モールドされておらず
露出状態とされているので、たとえばポリイミドからな
るテープの強度によって半導体素子の形状を維持してい
る。
【0007】このため、OLB工程時における半田付け
の際、リード線2の変形やバラケ等の問題を解消するた
めにリード線2の端部にポリイミドフィルム3を残して
いるにも拘らず、このポリイミドフィルム3の熱変形に
よってリード線2が浮いてしまうので、図2に示すよう
に、治具6によってリード線2の浮き上がりを抑えた状
態での熱圧着による半田付けが行われている。
【0008】しかしながら、このような熱圧着による半
田付け方法では、リード線2の浮き上がりを抑えるため
に、治具6をリード線2に接触させていることから、リ
ード線2が汚れてしまうという不具合が発生する。ま
た、治具6をリード線2に接触させた状態で半田12を
溶融しているので、隣合うリード線2間に半田12の広
がりにより、半田ブリッジが生じてしまうという不具合
もある。
【0009】更に、リード線2への熱圧着の際、圧着力
を加える方向に微妙なズレが生じると、ランドパターン
9とリード線2との位置がズレてしまうという不具合も
ある。また、基板5上には、形状や寸法の異なる半導体
チップ1が多数実装されるため、それぞれの半導体チッ
プ1に合わせた治具6を用意する必要があるばかりか、
形状や寸法の異なる半導体チップ1を実装する毎に治具
6を替える必要があることから実装に要する時間が長引
いてしまうという不具合もある。
【0010】更には、リード線2は治具6によってラン
ドパターン9上に押圧された状態で半田付けが行われる
ので、半田12の溶融固化によってリード線2がランド
パターン9に固着された際、リード線2のセルフアライ
メント効果が発揮されず、半導体チップ1の搭載精度が
劣ってしまうという不具合もある。
【0011】
【発明が解決しようとする課題】このような不具合を解
消するために、たとえば図3に示すような光ビームを用
いた非接触による半田付け方法がある。すなわち、まず
リード成形装置40によって半導体チップ1のリード線
2が成形されると(図3(a))、半導体チップ1が吸
着装置10によってカメラ11上まで搬送され、画像認
識によってリード線2の成形状態が検査される(図3
(b))。検査の結果、リード線2の成形状態が良好で
ある場合には、基板5上のランドパターン9とリード線
2との位置合わせが行われた状態で半導体チップ1が搭
載される(図3(c))。
【0012】半導体チップ1を搭載すべき基板5のラン
ドパターン9上には、予めフラックス塗布処理によって
半田12がプリコートされている(図3(d))。半導
体チップ1の搭載終了後、吸着装置10が半導体チップ
1から退き、代わりにICプッシャー13が下降して半
導体チップ1を上面から押圧し、半導体チップ1を基板
5上に固定する。この状態で、基板5上の半導体チップ
1の周囲の全てのランドパターン9上に光ビームが一度
に照射され、半田12の溶融によってランドパターン9
とリード線2との固着が行われる(図3(e))。
【0013】このような非接触による半田付け方法で
は、上述したように、治具6によってリード線2の浮き
上がりを抑える必要がなくなるため、リード線2の汚
れ、半田ブリッジ、リード線2の位置ズレ等の発生が無
くなる。また、基板5に対する半導体チップ1の固定
は、ICプッシャー13による押圧力によって行われる
ため、上述したように、半導体チップ1毎に治具6を用
意する必要がなくなるばかりか、治具6の交換に要する
時間が不要となるので、半導体チップ1の実装時間が短
縮される。更には、半田付けの際、上述したようにリー
ド線2が治具6による押圧力を受けないので、リード線
2のセルフアライメント効果が発揮され、半導体チップ
1の搭載精度が向上する。
【0014】ところが、このような半田付け方法では、
光ビームを照射しての半田付け処理の際、図3(e)に
示したように、ICプッシャー13によって半導体チッ
プ1を上面から押圧し、基板5に対して半導体チップ1
を固定している。このため、上述したTAB方式による
半導体チップ1の場合には、通常のQFPと違って半導
体部分が樹脂モールドされておらず露出状態とされてお
り、ICプッシャー13による押圧が不可能となってし
まうため、実装すべき半導体チップの種類が限られてし
まうという不具合がある。
【0015】また、通常の樹脂モールドされた半導体チ
ップ1に対してのICプッシャー13による押圧は、ラ
ンドパターン9に対するリード線2の位置ズレを抑える
ために、半導体チップ1上面の略中央部分に加える必要
がある。このため、ICプッシャー13による押圧位置
が微妙にズレた場合には、ランドパターン9に対するリ
ード線2に位置ズレが生じてしまい、半導体チップ1の
搭載精度が劣ってしまうという不具合がある。
【0016】本発明は、このような事情に対処してなさ
れたもので、基板に実装すべき電子部品の種類に限定さ
れず、しかも搭載精度を高めることができる電子部品の
半田付け方法を提供することを目的とする。
【0017】
【課題を解決するための手段】上記目的を達成するため
本発明は、電子部品の横方向外側に突き出た長尺状のリ
ード部を、縦方向に位置する基板に半田付けすることに
より、上記電子部品を上記基板上に載せた状態での半田
付けを行う電子部品の半田付け方法であって、 上記リー
ド部を除く電子部品の一上端部に当接させる押え部材
と、上記リード部の側端に上方より圧接させる押圧部
と、上記基板上に当接させる支持脚部とを有し、上記押
え部材を上記電子部品に当接した際、上記支持脚部の下
端が上記電子部品の下端より下方に位置すると共に、上
記押え部材と上記支持脚部の下端との間の高さに押圧部
が位置するように予め構成されている押え駒部材を用意
し、 上記半田付けの際、上記押え部材を上記一上端部に
当接、且つ上記押圧部を上記リード部の側端に圧接させ
た状態で上記電子部品を上記押え駒部材に装着した後、
上記押え駒部材を上記縦方向に位置する基板側へ移動さ
せることにより、上記支持脚部を上記基板に当接させ
て、上記リード部の先端部分と上記基板との間の半田付
けを、外部からの光ビームの照射加熱によって行うこと
を特徴とするものである。
【0018】
【作用】本発明の電子部品の半田付け方法では、電子部
品を押圧する部分が基板表面に対し所定の高さに規制さ
れた押え駒により電子部品の外周縁部側を押圧し、電子
部品の位置ズレを阻止した状態で電子部品のリード部に
光ビームを照射するものである。したがって、電子部品
に対して無用な押圧力を加えることなくリード部の位置
ズレを抑えた状態での半田付けを行うことができる。ま
た、電子部品の位置ズレ阻止は押え駒により行われるの
で、電子部品の表面が樹脂によってコーティングされて
いるものに限らず、半導体部分が樹脂モールドされてい
ないタイプのものであっても、基板への半田付け作業を
行うことが可能となる。更には、電子部品の位置ズレ阻
止は押え駒により行われるので、リード部のセルフアラ
イメント効果が発揮され、電子部品の搭載精度が向上す
る。
【0019】
【実施例】以下、本発明の実施例の詳細を図面に基づい
て説明する。なお、以下に説明する図において、図3と
共通する部分には同一符号を付し重複する説明を省略す
る。
【0020】図4乃至図6は、本発明の電子部品の半田
付け方法の一実施例を示すもので、半導体チップ1のリ
ード線2の基端部及び先端部にはポリイミドフィルム
3,3aが残されている。ポリイミドフィルム3と3a
との間のリード線2は、半導体チップ1の略厚みの範囲
内で折曲げられている。
【0021】半導体チップ1の上面には、押え駒20が
嵌着されている。押え駒20の横断面はコ字形状とされ
ており、その側壁20bの下端面がリード線2のポリイ
ミドフィルム3の残されている部分を押圧する。押え駒
20の四隅には、支持脚部21を有した支持部22が対
角線上に設けられている。支持部21の高さ寸法は、支
持脚部21が基板5に当接した際、押え駒20の下辺2
0aと基板5との間に、半導体チップ1が収まる程度の
隙間が形成される高さとされている。また、押え駒20
の側壁20bに直交させてリード押え部材23が突設さ
れている。リード押え部材23の下辺23aの高さは、
押え駒20の下辺20aと同一とされている。ここで、
リード押え部材23の下端面は、リード線2の先端部で
あるポリイミドフィルム3aの残されている部分を押圧
する。
【0022】押え駒20の中心部分には、段付き孔24
が形成されている。段付き孔24には、連通孔25を有
した筒体26が挿入されている。筒体26の側面には、
弾力性を有したチップ押え部材27が設けられている。
【0023】押え駒20を吸着するためのバキュームノ
ズル30には、吸着孔31,32が設けられている。押
え駒20の吸着時においては、吸着孔31を介しての吸
引力により押え駒20が吸着される。半導体チップ1の
吸着時においては、吸着孔32及びこれと連通する筒体
26の連通孔25を介しての吸引力により半導体チップ
1の上面が押え駒20を介して吸着される。
【0024】続いて、上述した構成の押え駒20を用い
ての半導体チップ1に対する半田付け方法を、図9を用
いて説明する。まず、リード成形装置40によって半導
体チップ1のリード線2の折曲げ成形が行われる(図9
(a))。吸着装置10による半導体チップ1の吸着に
際しては、ストッカー50にストックされている押え駒
20がバキュームノズル30によって吸着される(図9
(b))。押え駒20の吸着に際しては、上述したよう
に、バキュームノズル30の吸着孔31を介しての吸引
力により押え駒20の上面が吸着される。
【0025】次いで、吸着装置10が押え駒20を吸着
した状態で図9(a)に示すリード成形の終えた半導体
チップ1を吸着する。半導体チップ1の吸着に際して
は、上述したように、押え駒20の筒体26の連通孔2
5を介してバキュームノズル30の吸着孔32からの吸
引力が作用し、半導体チップ1の上面が押え駒20を介
して吸着される。
【0026】押え駒20を介しての半導体チップ1の吸
着が終了すると、吸着装置10がカメラ11上まで移動
し、画像認識によってリード線2の検査が行われる(図
9(c))。検査の結果、リード線2の成形状態が良好
である場合には、基板5上のランドパターン9にリード
線2が合わせられた状態で半導体チップ1が搭載される
(図9(d))。
【0027】半導体チップ1を搭載すべき基板5のラン
ドパターン9上には、予めフラックス塗布処理によって
半田12がプリコートされている(図9(e))。半導
体チップ1の搭載が終了すると、吸着装置10が半導体
チップ1から退き、代わりにICプッシャー13が下降
して押え駒20を上面から押圧し、押え駒20を介して
半導体チップ1を基板5上に固定する。
【0028】このとき、上述したように、押え駒20の
支持部22の支持脚部21が基板5に当接することによ
り、半導体チップ1に対する押圧部分とされた側壁20
b及びリード押え部材23の下端面が所定高さに規制さ
れているため、支持脚部21の高さ寸法によって定まる
所定の押圧力により、リード線2の浮き上がりが防止さ
れる。なお、押え駒20の自重によって半導体チップ1
を押圧するようにしてもよく、この場合には、ICプッ
シャー13の使用が必要なくなる。
【0029】この状態で、基板5上の半導体チップ1の
周囲の全てのランドパターン9上に光ビームが一度に照
射され、半田12の溶融によってランドパターン9とリ
ード線2との固着が行われる(図9(f))。ランドパ
ターン9に対するリード線2の固着を終えた後、ICプ
ッシャー13が退き、代わりに吸着装置10が下降して
押え駒20を吸着し、基板5から押え駒20を引き離す
(図9(g))。
【0030】このように、本実施例では、押え駒20の
支持部22の支持脚部21を基板5に当接させることに
より、半導体チップ1に対する押圧部分とされた側壁2
0b及びリード押え部材23の下端面を所定高さに規制
し、リード線2の浮き上がりを防止するようにしたの
で、リード線2に対して無用な押圧力を加えることなく
ランドパターン9に対するリード線2の位置ズレを抑え
た状態での半田付けを行うことができる。
【0031】したがって、半導体チップ1の表面が樹脂
によってコーティングされているものに限らず、上述し
たようなTABのように、半導体部分が樹脂モールドさ
れておらず露出状態とされているタイプのものであって
も、基板5への半田付け作業を行うことが可能となる。
【0032】更には、リード線2は、所定高さに規制さ
れた押え駒20の側壁20b及びリード押え部材23の
下端面によって上方から押圧された状態とされるので、
リード線2のセルフアライメント効果が発揮され、半導
体チップ1の搭載精度が向上する。また、半導体チップ
1のランドパターン9に対するリード線2の位置ズレが
生じないので、リード線2が微小ピッチで配設されてい
る半導体チップ1に対する半田付けに際しても、正確且
つ確実な半田付け処理を行うことができる。
【0033】
【発明の効果】以上説明したように、本発明の電子部品
の半田付け方法によれば、電子部品を押圧する部分が基
板表面に対し所定の高さに規制された押え駒により電子
部品の外周縁部側を押圧し、電子部品の位置ズレを阻止
した状態で電子部品のリード部に光ビームを照射するよ
うにした。したがって、電子部品に対して無用な押圧力
を加えることなくリード部の位置ズレを抑えた状態での
半田付けを行うことができる。また、電子部品の位置ズ
レ阻止は押え駒により行われるので、電子部品の表面が
樹脂によってコーティングされているものに限らず、半
導体部分が樹脂モールドされていないタイプのものであ
っても、基板への半田付け作業を行うことが可能とな
る。更には、電子部品の位置ズレ阻止は押え駒を介して
行われるので、リード部のセルフアライメント効果が発
揮され、電子部品の搭載精度が向上する。その結果、基
板に実装すべき電子部品の種類に限定されず、しかも搭
載精度を高めることができる。
【図面の簡単な説明】
【図1】従来のTAB方式による半導体チップの一例を
示す背面図である。
【図2】図1の半導体チップの実装方法を示す図であ
る。
【図3】図1の半導体チップの実装手順を示す図であ
る。
【図4】本発明の電子部品の半田付け方法に係る押え駒
を示す平面図である。
【図5】図4の押え駒を示すV−V線断面図である。
【図6】図4の押え駒を示すVI−VI線断面図であ
る。
【図7】図5の押え駒の要部を拡大して示す断面図であ
る。
【図8】図6の押え駒の要部を拡大して示す断面図であ
る。
【図9】図4の押え駒を用いての電子部品の半田付け手
順を示す図である。
【符号の説明】
1 半導体チップ 2 リード線 3,3a ポリイミドフィルム 5 基板 9 ランドパターン 20 押え駒 21 支持脚部 22 支持部 30 バキュームノズル

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 電子部品の横方向外側に突き出た長尺状
    のリード部を、縦方向に位置する基板に半田付けするこ
    とにより、前記電子部品を前記基板上に載せた状態での
    半田付けを行う電子部品の半田付け方法であって、 前記リード部を除く電子部品の一上端部に当接させる押
    え部材と、前記リード部の側端に上方より圧接させる押
    圧部と、前記基板上に当接させる支持脚部とを有し、前
    記押え部材を前記電子部品に当接した際、前記支持脚部
    の下端が前記電子部品の下端より下方に位置すると共
    に、前記押え部材と前記支持脚部の下端との間の高さに
    押圧部が位置するように予め構成されている押え駒部材
    を用意し、 前記半田付けの際、前記押え部材を前記一上端部に当
    接、且つ前記押圧部を前記リード部の側端に圧接させた
    状態で前記電子部品を前記押え駒部材に装着した後、 前記押え駒部材を前記縦方向に位置する基板側へ移動さ
    せることにより、前記支持脚部を前記基板に当接させ
    て、前記リード部の先端部分と前記基板との間の半田付
    けを、外部からの光ビームの照射加熱によって行うこと
    を特徴とする電子部品の半田付け方法。
JP3286893A 1993-01-28 1993-01-28 電子部品の半田付け方法 Expired - Fee Related JP3161648B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3286893A JP3161648B2 (ja) 1993-01-28 1993-01-28 電子部品の半田付け方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3286893A JP3161648B2 (ja) 1993-01-28 1993-01-28 電子部品の半田付け方法

Publications (2)

Publication Number Publication Date
JPH06244547A JPH06244547A (ja) 1994-09-02
JP3161648B2 true JP3161648B2 (ja) 2001-04-25

Family

ID=12370846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3286893A Expired - Fee Related JP3161648B2 (ja) 1993-01-28 1993-01-28 電子部品の半田付け方法

Country Status (1)

Country Link
JP (1) JP3161648B2 (ja)

Also Published As

Publication number Publication date
JPH06244547A (ja) 1994-09-02

Similar Documents

Publication Publication Date Title
JPH1116933A (ja) 金属バンプを有する回路基板の製造方法及びこの回路基板を利用した半導体チップパッケージの製造方法
JP3699575B2 (ja) Icパッケージ実装方法
KR100277509B1 (ko) 전자부품탑재용기판
JP4976673B2 (ja) 半導体装置、基板及び半導体装置の製造方法
KR100546698B1 (ko) 반도체 패키지의 서브스트레이트
EP1460888A1 (en) Low-profile electronic circuit module and method for manufacturing the same
US6138892A (en) Method for mounting an integrated circuit from a tape carrier package on a printed circuit board
JP3161648B2 (ja) 電子部品の半田付け方法
JPH0832296A (ja) 電子部品を実装する際の位置合わせ方法
JPH07114216B2 (ja) フィルムキャリヤ型半導体装置の実装方法
JP2609663B2 (ja) テープキャリア
JP2867547B2 (ja) 導電突起の形成方法
JP2626081B2 (ja) フィルムキャリヤ半導体装置
JP3214009B2 (ja) 半導体素子の実装基板および方法
JP2003068793A (ja) 半導体装置及びその製造方法
KR950002745B1 (ko) 탭 패키지
JP3404094B2 (ja) 表面実装部品の実装方法
JPH06209065A (ja) 電子部品搭載装置
JP3021509B2 (ja) 導電突起の形成方法
JPH06334059A (ja) 半導体搭載用基板及びその製造方法
KR940004278Y1 (ko) Cot 패키지
JP2902020B2 (ja) 半導体装置およびその実装方法
JPH0878471A (ja) 半導体パッケ−ジ
JPH05235108A (ja) フィルムキャリアテープの製造方法
JPH0617237U (ja) 半導体素子

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees