JP3404094B2 - 表面実装部品の実装方法 - Google Patents
表面実装部品の実装方法Info
- Publication number
- JP3404094B2 JP3404094B2 JP28957593A JP28957593A JP3404094B2 JP 3404094 B2 JP3404094 B2 JP 3404094B2 JP 28957593 A JP28957593 A JP 28957593A JP 28957593 A JP28957593 A JP 28957593A JP 3404094 B2 JP3404094 B2 JP 3404094B2
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- pad
- circuit board
- surface mount
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Supply And Installment Of Electrical Components (AREA)
Description
【０００１】
【産業上の利用分野】本発明は表面実装部品の実装方法
に係り、詳しくは半導体チップ等の電子部品を搭載した
基板の実装面にバンプ等が形成されたパッドを有する電
子部品搭載装置、及び同様に実装面にバンプ等が形成さ
れたパッドを有する半導体チップ等の表面実装部品のプ
リント配線板への実装方法に関するものである。
に係り、詳しくは半導体チップ等の電子部品を搭載した
基板の実装面にバンプ等が形成されたパッドを有する電
子部品搭載装置、及び同様に実装面にバンプ等が形成さ
れたパッドを有する半導体チップ等の表面実装部品のプ
リント配線板への実装方法に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型化、高性能化に伴
い半導体チップ（ベアチップ）等の電子部品を搭載した
電子部品搭載装置等の部品のプリント配線板（マザーボ
ード）への表面実装化が進んでいる。
い半導体チップ（ベアチップ）等の電子部品を搭載した
電子部品搭載装置等の部品のプリント配線板（マザーボ
ード）への表面実装化が進んでいる。
【０００３】この種の表面実装部品としてはＱＦＰ（ク
アッデッド・フラット・パッケージ）等に代表されるよ
うに、所謂リードフレームを使用した半導体パッケージ
が主流を占めている。しかしながら、ＩＣの高集積化と
ともに端子数の増加、インナーリードと接続されるＩＣ
チップの接続ピッチの狭ピッチ化が進むと、エッチング
等で形成されるリードフレームでは、多ピン化、狭ピッ
チ化が困難である等の問題が生じる。そこで、ＩＣチッ
プを搭載するプリント配線板の裏面にパッドを形成し、
そのパッドに半田よりなる半球状のバンプを形成したＢ
ＧＡ（ボール・グリッド・アレイ）等が多ピン化による
小型化に適した半導体パッケージとして注目されてい
る。
アッデッド・フラット・パッケージ）等に代表されるよ
うに、所謂リードフレームを使用した半導体パッケージ
が主流を占めている。しかしながら、ＩＣの高集積化と
ともに端子数の増加、インナーリードと接続されるＩＣ
チップの接続ピッチの狭ピッチ化が進むと、エッチング
等で形成されるリードフレームでは、多ピン化、狭ピッ
チ化が困難である等の問題が生じる。そこで、ＩＣチッ
プを搭載するプリント配線板の裏面にパッドを形成し、
そのパッドに半田よりなる半球状のバンプを形成したＢ
ＧＡ（ボール・グリッド・アレイ）等が多ピン化による
小型化に適した半導体パッケージとして注目されてい
る。
【０００４】このＢＧＡはバンプをプリント配線板上の
実装用パッドにリフロー半田付けすることにより、プリ
ント配線板の表面に実装されるようになっている。ＢＧ
Ａを表面実装するには、一般的に半田あるいは半田及び
フラックスでコートされたプリント配線板上の実装用パ
ッドに、ＢＧＡのバンプを位置決めして、接着剤等によ
り仮固定した後、リフロー炉にて加熱して半田付けする
ようにしている。従って、リフロー半田付けするにあた
っては、ＢＧＡのバンプとプリント配線板上の実装用パ
ッドとの正確な位置決めが要求される。
実装用パッドにリフロー半田付けすることにより、プリ
ント配線板の表面に実装されるようになっている。ＢＧ
Ａを表面実装するには、一般的に半田あるいは半田及び
フラックスでコートされたプリント配線板上の実装用パ
ッドに、ＢＧＡのバンプを位置決めして、接着剤等によ
り仮固定した後、リフロー炉にて加熱して半田付けする
ようにしている。従って、リフロー半田付けするにあた
っては、ＢＧＡのバンプとプリント配線板上の実装用パ
ッドとの正確な位置決めが要求される。
【０００５】従来、ＢＧＡ等の半導体パッケージの実装
装置では、カメラを用いてバンプと実装用パッドとを観
察して位置決めするようにしている。すなわち、図２
１，図２２に示すように、ＢＧＡ５０の下側からバンプ
５１をカメラ５２にて観察し、プリント配線板５３の上
方から実装用パッド５４を別のカメラ５５にて観察する
ようにしている。そして、カメラ５２，５５が認識した
バンプ５１と実装用パッド５４との画像データを基に座
標値を演算し、その座標値に基づいてＢＧＡ５０をプリ
ント配線板５３に機械的に位置決めしてから実装するよ
うにしている。
装置では、カメラを用いてバンプと実装用パッドとを観
察して位置決めするようにしている。すなわち、図２
１，図２２に示すように、ＢＧＡ５０の下側からバンプ
５１をカメラ５２にて観察し、プリント配線板５３の上
方から実装用パッド５４を別のカメラ５５にて観察する
ようにしている。そして、カメラ５２，５５が認識した
バンプ５１と実装用パッド５４との画像データを基に座
標値を演算し、その座標値に基づいてＢＧＡ５０をプリ
ント配線板５３に機械的に位置決めしてから実装するよ
うにしている。
【０００６】又、表面実装部品としての半導体パッケー
ジにおいては、その半導体パッケージを構成する半導体
チップをプリント配線板に表面実装するようにしたもの
もある。例えば、複数個のベアチップをプリント配線板
に搭載する所謂ＭＣＭ（マルチ・チップ・モジュール）
と呼ばれる装置においては、フリップチップボンディン
グによりベアチップをプリント配線板に直接実装してい
る。すなわち、フリップチップボンディングはベアチッ
プの一面のパッドに形成されたバンプと、プリント配線
板に形成された実装用パッドとを半田付け等により電気
的に接続するという方法である。従って、このフリップ
チップボンディングにおいても、上記したＢＧＡと同様
にカメラを用いた観察によりベアチップをプリント配線
板の実装用パッド上に位置決めして実装するようにして
いる。
ジにおいては、その半導体パッケージを構成する半導体
チップをプリント配線板に表面実装するようにしたもの
もある。例えば、複数個のベアチップをプリント配線板
に搭載する所謂ＭＣＭ（マルチ・チップ・モジュール）
と呼ばれる装置においては、フリップチップボンディン
グによりベアチップをプリント配線板に直接実装してい
る。すなわち、フリップチップボンディングはベアチッ
プの一面のパッドに形成されたバンプと、プリント配線
板に形成された実装用パッドとを半田付け等により電気
的に接続するという方法である。従って、このフリップ
チップボンディングにおいても、上記したＢＧＡと同様
にカメラを用いた観察によりベアチップをプリント配線
板の実装用パッド上に位置決めして実装するようにして
いる。
【０００７】
【発明が解決しようとする課題】ところが、上記したＢ
ＧＡ５０等の半導体パッケージやベアチップの実装方法
では、次のような問題がある。
ＧＡ５０等の半導体パッケージやベアチップの実装方法
では、次のような問題がある。
【０００８】従来の画像認識方法では、ＢＧＡ５０を観
察するカメラ５２とプリント配線板５３を観察するカメ
ラ５５とを必要とする。又、画像データを基にＢＧＡ５
０の各バンプ５１の座標値と、プリント配線板５３の各
実装用パッド５４の座標値とを演算するようにしている
ので、その演算処理プログラムの作成や演算処理回路の
設計に時間がかかるとともに、装置自体が複雑なものと
なるという問題がある。このため、装置の開発に時間が
かかって開発コストが多大なものとなる。このことは、
カメラを用いたベアチップの実装においても同様な問題
となる。
察するカメラ５２とプリント配線板５３を観察するカメ
ラ５５とを必要とする。又、画像データを基にＢＧＡ５
０の各バンプ５１の座標値と、プリント配線板５３の各
実装用パッド５４の座標値とを演算するようにしている
ので、その演算処理プログラムの作成や演算処理回路の
設計に時間がかかるとともに、装置自体が複雑なものと
なるという問題がある。このため、装置の開発に時間が
かかって開発コストが多大なものとなる。このことは、
カメラを用いたベアチップの実装においても同様な問題
となる。
【０００９】本発明は上記の問題点を解決するためにな
されたものであって、その目的は実装する側の面にバン
プ等が形成されたパッドを有する電子部品搭載装置や半
導体チップ等の表面実装部品をプリント配線板に容易に
実装することができるとともに、表面実装部品を実装す
る装置の開発にかかるコストを低減することができる表
面実装部品の実装方法を提供することにある。
されたものであって、その目的は実装する側の面にバン
プ等が形成されたパッドを有する電子部品搭載装置や半
導体チップ等の表面実装部品をプリント配線板に容易に
実装することができるとともに、表面実装部品を実装す
る装置の開発にかかるコストを低減することができる表
面実装部品の実装方法を提供することにある。
【００１０】
【課題を解決するための手段】上記の課題を解決するた
め請求項１に記載の発明では、表面実装部品の実装面に
形成された複数のパッド及び回路基板に形成された前記
パッドに対応する実装用パッドのいずれか一方の少なく
とも任意の２箇所に第１のスポット光を照射し、次に前
記表面実装部品及び回路基板のいずれか一方を当該照射
位置から移動させ、その第１のスポット光の照射位置に
第２のスポット光を第１のスポット光の照射方向と反対
方向からそれぞれ照射し、次いで前記第１のスポット光
が照射されなかったパッド及び実装用パッドのいずれか
一方の少なくとも任意の２箇所に第２のスポット光を前
記第１のスポット光が照射されたパッド及び実装用パッ
ドのいずれか一方の照射部分と対応させて照射し、再び
表面実装部品又は回路基板いずれか一方を元の第１のス
ポット光の照射位置に戻した後、表面実装部品の各パッ
ドと回路基板の各実装用パッドとを接合するようにし
た。
め請求項１に記載の発明では、表面実装部品の実装面に
形成された複数のパッド及び回路基板に形成された前記
パッドに対応する実装用パッドのいずれか一方の少なく
とも任意の２箇所に第１のスポット光を照射し、次に前
記表面実装部品及び回路基板のいずれか一方を当該照射
位置から移動させ、その第１のスポット光の照射位置に
第２のスポット光を第１のスポット光の照射方向と反対
方向からそれぞれ照射し、次いで前記第１のスポット光
が照射されなかったパッド及び実装用パッドのいずれか
一方の少なくとも任意の２箇所に第２のスポット光を前
記第１のスポット光が照射されたパッド及び実装用パッ
ドのいずれか一方の照射部分と対応させて照射し、再び
表面実装部品又は回路基板いずれか一方を元の第１のス
ポット光の照射位置に戻した後、表面実装部品の各パッ
ドと回路基板の各実装用パッドとを接合するようにし
た。
【００１１】請求項２に記載の発明では、複数のパッド
を備えた表面実装部品をそのパッドと回路基板の実装用
パッドとを対応させて同回路基板に実装する方法であっ
て、前記表面実装部品は、その少なくとも任意の２箇所
のパッドが形成された面と対応する反対側の面に印がそ
れぞれ形成されており、前記表面実装部品の各印及び回
路基板の少なくとも任意の２箇所の実装用パッドのいず
れか一方にスポット光をそれぞれ照射し、次に表面実装
部品及び回路基板のいずれか一方を当該照射位置から移
動させ、そのスポット光の照射位置にスポット光が照射
されなかった各印及び少なくとも任意の２箇所の実装用
パッドのいずれか一方をスポット光が照射された各印及
び実装用パッドのいずれか一方の照射部分と対応させて
位置決めし、再び表面実装部品及び回路基板のいずれか
一方を元のスポット光の照射位置に戻した後、表面実装
部品のパッドと回路基板の実装用パッドとを接合するよ
うにした。
を備えた表面実装部品をそのパッドと回路基板の実装用
パッドとを対応させて同回路基板に実装する方法であっ
て、前記表面実装部品は、その少なくとも任意の２箇所
のパッドが形成された面と対応する反対側の面に印がそ
れぞれ形成されており、前記表面実装部品の各印及び回
路基板の少なくとも任意の２箇所の実装用パッドのいず
れか一方にスポット光をそれぞれ照射し、次に表面実装
部品及び回路基板のいずれか一方を当該照射位置から移
動させ、そのスポット光の照射位置にスポット光が照射
されなかった各印及び少なくとも任意の２箇所の実装用
パッドのいずれか一方をスポット光が照射された各印及
び実装用パッドのいずれか一方の照射部分と対応させて
位置決めし、再び表面実装部品及び回路基板のいずれか
一方を元のスポット光の照射位置に戻した後、表面実装
部品のパッドと回路基板の実装用パッドとを接合するよ
うにした。
【００１２】請求項３に記載の発明では、複数のパッド
を備えた表面実装部品をそのパッドと回路基板の実装用
パッドとを対応させて同回路基板に実装する方法であっ
て、前記表面実装部品のパッド及び回路基板の実装用パ
ッドいずれか一方は、その少なくとも任意の２箇所の部
分が部品及び基板のいずれか一方の反対側の面にまで貫
通除去されており、前記表面実装部品及び回路基板のい
ずれか一方の貫通除去された各部分へのスポット光の通
過と、その貫通除去された各部分と対応する残りのパッ
ド及び実装用パッドのいずれか一方へのスポット光の照
射とを行って両パッドを位置決めした後、表面実装部品
のパッドと回路基板の実装用パッドとを接合するように
した。
を備えた表面実装部品をそのパッドと回路基板の実装用
パッドとを対応させて同回路基板に実装する方法であっ
て、前記表面実装部品のパッド及び回路基板の実装用パ
ッドいずれか一方は、その少なくとも任意の２箇所の部
分が部品及び基板のいずれか一方の反対側の面にまで貫
通除去されており、前記表面実装部品及び回路基板のい
ずれか一方の貫通除去された各部分へのスポット光の通
過と、その貫通除去された各部分と対応する残りのパッ
ド及び実装用パッドのいずれか一方へのスポット光の照
射とを行って両パッドを位置決めした後、表面実装部品
のパッドと回路基板の実装用パッドとを接合するように
した。
【００１３】
【作用】請求項１に記載の発明では、表面実装部品の実
装面に形成された複数のパッド及び回路基板に形成され
た前記パッドに対応する実装用パッドのいずれか一方の
少なくとも任意の２箇所に第１のスポット光が照射され
る。次に前記表面実装部品及び回路基板のいずれか一方
が当該照射位置から移動され、その第１のスポット光の
照射位置に第２のスポット光が第１のスポット光の照射
方向と反対方向からそれぞれ照射される。次いで前記第
１のスポット光が照射されなかったパッド及び実装用パ
ッドのいずれか一方の少なくとも任意の２箇所に第２の
スポット光が前記第１のスポット光が照射されたパッド
及び実装用パッドのいずれか一方の照射部分と対応させ
て照射される。そして、再び表面実装部品又は回路基板
いずれか一方が元の第１のスポット光の照射位置に戻さ
れた後、表面実装部品の各パッドと回路基板の各実装用
パッドとが接合される。従って、カメラにより表面実装
部品のパッドや回路基板の実装用パッドを観察して座標
値を演算処理するためのプログラムを作成したり演算処
理回路の設計をする必要がなくなる。
装面に形成された複数のパッド及び回路基板に形成され
た前記パッドに対応する実装用パッドのいずれか一方の
少なくとも任意の２箇所に第１のスポット光が照射され
る。次に前記表面実装部品及び回路基板のいずれか一方
が当該照射位置から移動され、その第１のスポット光の
照射位置に第２のスポット光が第１のスポット光の照射
方向と反対方向からそれぞれ照射される。次いで前記第
１のスポット光が照射されなかったパッド及び実装用パ
ッドのいずれか一方の少なくとも任意の２箇所に第２の
スポット光が前記第１のスポット光が照射されたパッド
及び実装用パッドのいずれか一方の照射部分と対応させ
て照射される。そして、再び表面実装部品又は回路基板
いずれか一方が元の第１のスポット光の照射位置に戻さ
れた後、表面実装部品の各パッドと回路基板の各実装用
パッドとが接合される。従って、カメラにより表面実装
部品のパッドや回路基板の実装用パッドを観察して座標
値を演算処理するためのプログラムを作成したり演算処
理回路の設計をする必要がなくなる。
【００１４】請求項２に記載の発明では、少なくとも任
意の２箇所のパッドが形成された面と対応する反対側の
面に印がそれぞれ形成された表面実装部品が用いられ、
表面実装部品の各印及び回路基板の少なくとも任意の２
箇所の実装用パッドのいずれか一方にスポット光がそれ
ぞれ照射される。次に表面実装部品及び回路基板のいず
れか一方が当該照射位置から移動される。続いて、その
スポット光の照射位置にスポット光が照射されなかった
各印及び少なくとも任意の２箇所の実装用パッドのいず
れか一方がスポット光を照射した各印及び実装用パッド
のいずれか一方の照射部分と対応した位置決めされる。
そして、再び表面実装部品及び回路基板のいずれか一方
が元のスポット光の照射位置に戻された後、表面実装部
品のパッドと回路基板の実装用パッドとが接合される。
従って、一方向からのスポット光の照射により表面実装
部品の実装が簡単に行われる。
意の２箇所のパッドが形成された面と対応する反対側の
面に印がそれぞれ形成された表面実装部品が用いられ、
表面実装部品の各印及び回路基板の少なくとも任意の２
箇所の実装用パッドのいずれか一方にスポット光がそれ
ぞれ照射される。次に表面実装部品及び回路基板のいず
れか一方が当該照射位置から移動される。続いて、その
スポット光の照射位置にスポット光が照射されなかった
各印及び少なくとも任意の２箇所の実装用パッドのいず
れか一方がスポット光を照射した各印及び実装用パッド
のいずれか一方の照射部分と対応した位置決めされる。
そして、再び表面実装部品及び回路基板のいずれか一方
が元のスポット光の照射位置に戻された後、表面実装部
品のパッドと回路基板の実装用パッドとが接合される。
従って、一方向からのスポット光の照射により表面実装
部品の実装が簡単に行われる。
【００１５】請求項３に記載の発明では、パッド及び実
装用パッドのいずれか一方の少なくとも任意の２箇所の
部分が部品及び基板のいずれか一方の反対側の面にまで
貫通除去された表面実装部品及び回路基板のいずれか一
方が用いられる。そして、表面実装部品及び回路基板の
いずれか一方の貫通除去された各部分へのスポット光の
通過と、その貫通除去された各部分と対応する残りのパ
ッド及び実装用パッドのいずれか一方へのスポット光の
照射とが行われて両パッドが位置決めされる。その後、
表面実装部品のパッドと回路基板の実装用パッドとが接
合される。この結果、貫通除去された各部分を通過した
スポット光による各パッド及び各実装用パッドのいずれ
か一方への照射により表面実装部品と回路基板との位置
決めが確実に行われる。
装用パッドのいずれか一方の少なくとも任意の２箇所の
部分が部品及び基板のいずれか一方の反対側の面にまで
貫通除去された表面実装部品及び回路基板のいずれか一
方が用いられる。そして、表面実装部品及び回路基板の
いずれか一方の貫通除去された各部分へのスポット光の
通過と、その貫通除去された各部分と対応する残りのパ
ッド及び実装用パッドのいずれか一方へのスポット光の
照射とが行われて両パッドが位置決めされる。その後、
表面実装部品のパッドと回路基板の実装用パッドとが接
合される。この結果、貫通除去された各部分を通過した
スポット光による各パッド及び各実装用パッドのいずれ
か一方への照射により表面実装部品と回路基板との位置
決めが確実に行われる。
【００１６】
【実施例】（実施例１）以下、本発明をＢＧＡ（ボール
・グリッド・アレイ）のプリント配線板への実装方法に
具体化した実施例１を図１〜図５に従って説明する。最
初にＢＧＡとプリント配線板の構成について簡単に説明
する。
・グリッド・アレイ）のプリント配線板への実装方法に
具体化した実施例１を図１〜図５に従って説明する。最
初にＢＧＡとプリント配線板の構成について簡単に説明
する。
【００１７】図１において、表面実装部品としてのＢＧ
Ａ１は表面に図示しないＬＳＩチップを搭載したプリン
ト配線板２を備えており、そのプリント配線板２の裏面
２ａがＢＧＡ１の実装面となっている。そのプリンント
配線板２の裏面２ａ中央部の非形成領域３を除く周囲に
は、複数のパッド（破線にて図示）４が等間隔に形成さ
れるとともに、その各パッド４上には、半田よりなる半
球状のバンプ５がそれぞれ形成されている。
Ａ１は表面に図示しないＬＳＩチップを搭載したプリン
ト配線板２を備えており、そのプリント配線板２の裏面
２ａがＢＧＡ１の実装面となっている。そのプリンント
配線板２の裏面２ａ中央部の非形成領域３を除く周囲に
は、複数のパッド（破線にて図示）４が等間隔に形成さ
れるとともに、その各パッド４上には、半田よりなる半
球状のバンプ５がそれぞれ形成されている。
【００１８】図４に示すように、回路基板としてのガラ
ス・エポキシ製のプリント配線板６の表面には前記バン
プ５に対応するＢＧＡ１の実装用パッド７が等間隔にて
複数配設されている。又、この実装用パッド７には予め
図示しない半田皮膜が形成されている。なお、半田皮膜
の代わりに、半田等よりなるバンプを形成してもよい。
ス・エポキシ製のプリント配線板６の表面には前記バン
プ５に対応するＢＧＡ１の実装用パッド７が等間隔にて
複数配設されている。又、この実装用パッド７には予め
図示しない半田皮膜が形成されている。なお、半田皮膜
の代わりに、半田等よりなるバンプを形成してもよい。
【００１９】次に、上記のように構成されたＢＧＡ１を
プリント配線板６に実装する方法を図１〜図５に従って
説明する。ＢＧＡ１をバンプ５が下側となるように図示
しない吸引装置により吸着して照射位置としての照射面
Ａ−Ａ1 に配置した状態で、バンプ５の対角位置Ｔ1 に
第１のスポット光としての第１のレーザー光Ｌ1 を照射
する（図１）。このとき、第１のレーザー光Ｌ1 はＢＧ
Ａ１の下方に配置された第１のカメラＣ1 のバンプ５の
観察に基づいて、図１に示すバンプ５の対角位置Ｔ1 に
それぞれ照射される。又、この第１のレーザー光Ｌ1 は
バンプ５の径よりも若干小さなスポット径（例えば、１
００μｍ）を有しており、図示しないフィルタの使用に
より照射の際に乱反射を引き起こすことのない出力とな
っている。次に、第１のレーザー光Ｌ1 をバンプ５の対
角位置Ｔ1 に照射した状態で固定し、ＢＧＡ１を上方の
待機位置（図示せず）に前記照射面Ａ−Ａ1 と平行とな
るように移動させる。
プリント配線板６に実装する方法を図１〜図５に従って
説明する。ＢＧＡ１をバンプ５が下側となるように図示
しない吸引装置により吸着して照射位置としての照射面
Ａ−Ａ1 に配置した状態で、バンプ５の対角位置Ｔ1 に
第１のスポット光としての第１のレーザー光Ｌ1 を照射
する（図１）。このとき、第１のレーザー光Ｌ1 はＢＧ
Ａ１の下方に配置された第１のカメラＣ1 のバンプ５の
観察に基づいて、図１に示すバンプ５の対角位置Ｔ1 に
それぞれ照射される。又、この第１のレーザー光Ｌ1 は
バンプ５の径よりも若干小さなスポット径（例えば、１
００μｍ）を有しており、図示しないフィルタの使用に
より照射の際に乱反射を引き起こすことのない出力とな
っている。次に、第１のレーザー光Ｌ1 をバンプ５の対
角位置Ｔ1 に照射した状態で固定し、ＢＧＡ１を上方の
待機位置（図示せず）に前記照射面Ａ−Ａ1 と平行とな
るように移動させる。
【００２０】続いて、前記照射面Ａ−Ａ1 に、第１のレ
ーザー光Ｌ1 を吸収するガラス製の板状のフィルタ８を
図示しない保持装置により保持した状態で挿入して、そ
のフィルタ８に第１のレーザー光Ｌ1 をそれぞれ照射さ
せる（図２）。このとき、フィルタ８上には第１のレー
ザー光Ｌ1 の照射によるスポットＳがそれぞれ現れてい
る。
ーザー光Ｌ1 を吸収するガラス製の板状のフィルタ８を
図示しない保持装置により保持した状態で挿入して、そ
のフィルタ８に第１のレーザー光Ｌ1 をそれぞれ照射さ
せる（図２）。このとき、フィルタ８上には第１のレー
ザー光Ｌ1 の照射によるスポットＳがそれぞれ現れてい
る。
【００２１】この状態で、第２のレーザー光Ｌ2 を第１
のレーザー光Ｌ1 の照射方向と反対方向からスポットＳ
に対してそれぞれ照射して位置決めする（図３）。この
とき、第２のレーザー光Ｌ2 は、フィルタ８の斜め上方
に配置された第２のカメラＣ2 の観察に基づいて、スポ
ットＳにそれぞれ照射される。この第２のカメラＣ2は
ＢＧＡ１の上方への移動時及び第２のレーザー光Ｌ2 の
照射時において互いに干渉しない位置に配置されてい
る。続いて、第１のレーザー光Ｌ1 の照射を停止し、第
２のレーザー光Ｌ2 を各スポットＳにそれぞれ位置決め
した状態で、フィルタ８を照射面Ａ−Ａ1 から移動させ
る。
のレーザー光Ｌ1 の照射方向と反対方向からスポットＳ
に対してそれぞれ照射して位置決めする（図３）。この
とき、第２のレーザー光Ｌ2 は、フィルタ８の斜め上方
に配置された第２のカメラＣ2 の観察に基づいて、スポ
ットＳにそれぞれ照射される。この第２のカメラＣ2は
ＢＧＡ１の上方への移動時及び第２のレーザー光Ｌ2 の
照射時において互いに干渉しない位置に配置されてい
る。続いて、第１のレーザー光Ｌ1 の照射を停止し、第
２のレーザー光Ｌ2 を各スポットＳにそれぞれ位置決め
した状態で、フィルタ８を照射面Ａ−Ａ1 から移動させ
る。
【００２２】次に、照射面Ａ−Ａ1 にプリント配線板６
をその実装用パッド７の対角位置Ｔ2 に第２のレーザー
光Ｌ2 が照射されるように配置する（図４）。このと
き、プリント配線板６は第２のカメラＣ2 の実装用パッ
ド７の観察に基づいて、第２のレーザー光Ｌ2 が実装用
パッド７の対角位置Ｔ2 にそれぞれ照射されるように配
置される。
をその実装用パッド７の対角位置Ｔ2 に第２のレーザー
光Ｌ2 が照射されるように配置する（図４）。このと
き、プリント配線板６は第２のカメラＣ2 の実装用パッ
ド７の観察に基づいて、第２のレーザー光Ｌ2 が実装用
パッド７の対角位置Ｔ2 にそれぞれ照射されるように配
置される。
【００２３】次に、待機位置にＢＧＡ１が待機している
状態で、図４に示すプリント配線板６の非実装用パッド
形成領域７ａに接着剤（図示せず）を塗布した後、その
ＢＧＡ１を下方の照射面Ａ−Ａ1 まで移動させてプリン
ト配線板６に接着する（図５）。このとき、各バンプ５
は各実装用パッド７上にそれぞれ確実に位置決めされて
いる。そして、ＢＧＡ１が接着されたプリント配線板６
を、図示しないリフロー炉内に投入して加熱する。する
と、半田よりなるバンプ５と実装用パッド７上の図示し
ない半田が溶融してバンプ５と実装用パッド７とが接合
されて、ＢＧＡ１のプリント配線板６への実装が完了す
る。
状態で、図４に示すプリント配線板６の非実装用パッド
形成領域７ａに接着剤（図示せず）を塗布した後、その
ＢＧＡ１を下方の照射面Ａ−Ａ1 まで移動させてプリン
ト配線板６に接着する（図５）。このとき、各バンプ５
は各実装用パッド７上にそれぞれ確実に位置決めされて
いる。そして、ＢＧＡ１が接着されたプリント配線板６
を、図示しないリフロー炉内に投入して加熱する。する
と、半田よりなるバンプ５と実装用パッド７上の図示し
ない半田が溶融してバンプ５と実装用パッド７とが接合
されて、ＢＧＡ１のプリント配線板６への実装が完了す
る。
【００２４】上記したように本実施例におけるＢＧＡ１
の実装方法によれば、対角位置Ｔ1にあるバンプ５に照
射された第１のレーザー光Ｌ1 にフィルタ８を介して第
２のレーザー光Ｌ2 を一致させ、その第２のレーザー光
Ｌ2 を対角位置Ｔ2 にある実装用パッド７に照射するよ
うにした。この方法により各バンプ５を各実装用パッド
７上にそれぞれ確実に位置決めして接合することができ
る。そして、バンプ５と実装用パッド７との位置決めに
際して第１のカメラＣ1 は、第１のレーザー光Ｌ1 のバ
ンプ５への照射状況を観察し、第２のカメラＣ2 は、第
２のレーザー光Ｌ2 のスポットＳ及び実装用パッド７へ
の照射状況を観察するだけでよくなる。
の実装方法によれば、対角位置Ｔ1にあるバンプ５に照
射された第１のレーザー光Ｌ1 にフィルタ８を介して第
２のレーザー光Ｌ2 を一致させ、その第２のレーザー光
Ｌ2 を対角位置Ｔ2 にある実装用パッド７に照射するよ
うにした。この方法により各バンプ５を各実装用パッド
７上にそれぞれ確実に位置決めして接合することができ
る。そして、バンプ５と実装用パッド７との位置決めに
際して第１のカメラＣ1 は、第１のレーザー光Ｌ1 のバ
ンプ５への照射状況を観察し、第２のカメラＣ2 は、第
２のレーザー光Ｌ2 のスポットＳ及び実装用パッド７へ
の照射状況を観察するだけでよくなる。
【００２５】従って、カメラの観察に基づいて、ＢＧＡ
１のバンプ５やプリント配線板２の実装用パッド７の座
標値を演算処理するためのプログラムを作成したり演算
処理回路の設計をする必要がなくなる。この結果、第１
及び第２のレーザー光Ｌ1 ，Ｌ2 を照射する位置を調節
したり、ＢＧＡ１やプリント配線板２を移動させたりす
る機構が必要となるだけで装置自体を簡単な構成とする
ことができる。又、構成が簡単となることで、装置の開
発時間が短くなって開発コストを低減することができる
とともに、安価な実装装置の実現が可能となる。
１のバンプ５やプリント配線板２の実装用パッド７の座
標値を演算処理するためのプログラムを作成したり演算
処理回路の設計をする必要がなくなる。この結果、第１
及び第２のレーザー光Ｌ1 ，Ｌ2 を照射する位置を調節
したり、ＢＧＡ１やプリント配線板２を移動させたりす
る機構が必要となるだけで装置自体を簡単な構成とする
ことができる。又、構成が簡単となることで、装置の開
発時間が短くなって開発コストを低減することができる
とともに、安価な実装装置の実現が可能となる。
【００２６】又、この方法を実施する実装装置を作製し
た場合、機械的な構成が大半を占めることになるため、
扱い易くかつメンテナンスが簡単となる。更に、この実
装方法では、第１及び第２のレーザー光Ｌ1 ，Ｌ2 の照
射状況をカメラＣ1 ，Ｃ2 により観察する際に、そのバ
ンプ５や実装用パッド７等の汚れ等による影響を受けに
くくなる。
た場合、機械的な構成が大半を占めることになるため、
扱い易くかつメンテナンスが簡単となる。更に、この実
装方法では、第１及び第２のレーザー光Ｌ1 ，Ｌ2 の照
射状況をカメラＣ1 ，Ｃ2 により観察する際に、そのバ
ンプ５や実装用パッド７等の汚れ等による影響を受けに
くくなる。
【００２７】（実施例２）次に、実施例２を図６〜図１
３に従って説明する。この実施例ではＢＧＡ１の構成及
びそのＢＧＡ１の実装方法が前記実施例１と異なる。
３に従って説明する。この実施例ではＢＧＡ１の構成及
びそのＢＧＡ１の実装方法が前記実施例１と異なる。
【００２８】図７に示すように、ＢＧＡ１を構成するガ
ラス・エポキシ製の多層プリント配線板１０の中央には
ＬＳＩチップ１１が搭載されており、そのＬＳＩチップ
１１の周囲には導体回路１２が形成されている。多層プ
リント配線板１０には複数のスルーホール１３ａ，１３
ｂが形成されており、そのスルーホール１３ａ，１３ｂ
を介して前記導体回路１２と、多層プリント配線板１０
の反対側の面に形成された導体回路１４とが電気的に接
続されている。多層プリント配線板１０の導体回路１４
と同じ面には、複数のパッド１５ａが形成されており、
導体回路１４と電気的に接続されている。そして、各パ
ッド１５ａ上には半球状の半田よりなるバンプ１６ａが
それぞれ形成されている。図６，図７に示すように、Ｂ
ＧＡ１の対角位置Ｔ3 に形成された一対の前記スルーホ
ール１３ｂの孔部１７には、アディティブ用樹脂１８が
充填されている。そして、そのアディティブ用樹脂１８
のＬＳＩチップ１１側の端面１８ａには、孔部１７内に
おいて白色のインクよりなる印１９が形成されている。
この印１９はレーザー光を照射するに十分な径（この場
合、３００μｍ）を有しており、かつカメラにて視認可
能となっている。又、アディティブ用樹脂１８の前記バ
ンプ１６ａ側の端面１８ｂ及びスルーホール１３ｂのラ
ンド２０ｂには、パッド１５ｂが形成されるとともに、
そのパッド１５ｂ上にバンプ１６ｂが形成されている。
従って、前記印１９とパッド１５ｂすなわちバンプ１６
ｂとは互いに対応関係にある。又、バンプ１６ｂとバン
プ１６ａとの高さは等しくなっている。
ラス・エポキシ製の多層プリント配線板１０の中央には
ＬＳＩチップ１１が搭載されており、そのＬＳＩチップ
１１の周囲には導体回路１２が形成されている。多層プ
リント配線板１０には複数のスルーホール１３ａ，１３
ｂが形成されており、そのスルーホール１３ａ，１３ｂ
を介して前記導体回路１２と、多層プリント配線板１０
の反対側の面に形成された導体回路１４とが電気的に接
続されている。多層プリント配線板１０の導体回路１４
と同じ面には、複数のパッド１５ａが形成されており、
導体回路１４と電気的に接続されている。そして、各パ
ッド１５ａ上には半球状の半田よりなるバンプ１６ａが
それぞれ形成されている。図６，図７に示すように、Ｂ
ＧＡ１の対角位置Ｔ3 に形成された一対の前記スルーホ
ール１３ｂの孔部１７には、アディティブ用樹脂１８が
充填されている。そして、そのアディティブ用樹脂１８
のＬＳＩチップ１１側の端面１８ａには、孔部１７内に
おいて白色のインクよりなる印１９が形成されている。
この印１９はレーザー光を照射するに十分な径（この場
合、３００μｍ）を有しており、かつカメラにて視認可
能となっている。又、アディティブ用樹脂１８の前記バ
ンプ１６ａ側の端面１８ｂ及びスルーホール１３ｂのラ
ンド２０ｂには、パッド１５ｂが形成されるとともに、
そのパッド１５ｂ上にバンプ１６ｂが形成されている。
従って、前記印１９とパッド１５ｂすなわちバンプ１６
ｂとは互いに対応関係にある。又、バンプ１６ｂとバン
プ１６ａとの高さは等しくなっている。
【００２９】次に、上記のように構成されたＢＧＡ１を
プリント配線板６に実装する方法を図８〜図１０に従っ
て説明する。ＢＧＡ１を照射面Ａ−Ａ1 に配置した状態
で、その対角位置Ｔ3 に形成された各印１９にレーザー
光Ｌをその上方からＢＧＡ１に対して垂直方向にそれぞ
れ照射する（図８）。このとき、レーザー光Ｌは、ＢＧ
Ａ１の斜め上方に配置されたカメラＣの観察に基づいて
印１９に照射される。又、このレーザー光Ｌのスポット
径は１００μｍとなっている。次に、レーザー光Ｌを照
射した状態で、ＢＧＡ１を上方の待機位置（図示せず）
に前記照射面Ａ−Ａ1 と平行となるように移動させた
後、所定角度だけ回転させる。
プリント配線板６に実装する方法を図８〜図１０に従っ
て説明する。ＢＧＡ１を照射面Ａ−Ａ1 に配置した状態
で、その対角位置Ｔ3 に形成された各印１９にレーザー
光Ｌをその上方からＢＧＡ１に対して垂直方向にそれぞ
れ照射する（図８）。このとき、レーザー光Ｌは、ＢＧ
Ａ１の斜め上方に配置されたカメラＣの観察に基づいて
印１９に照射される。又、このレーザー光Ｌのスポット
径は１００μｍとなっている。次に、レーザー光Ｌを照
射した状態で、ＢＧＡ１を上方の待機位置（図示せず）
に前記照射面Ａ−Ａ1 と平行となるように移動させた
後、所定角度だけ回転させる。
【００３０】続いて、前記照射面Ａ−Ａ1 にプリント配
線板６をその実装用パッド７の対角位置Ｔ2 にレーザー
光Ｌが照射されるように配置する（図９）。このとき、
プリント配線板６はカメラＣの観察に基づいて、レーザ
ー光Ｌが印１９すなわちバンプ１６ｂに対応した実装用
パッド７の対角位置Ｔ2 にそれぞれ照射されるように配
置される。
線板６をその実装用パッド７の対角位置Ｔ2 にレーザー
光Ｌが照射されるように配置する（図９）。このとき、
プリント配線板６はカメラＣの観察に基づいて、レーザ
ー光Ｌが印１９すなわちバンプ１６ｂに対応した実装用
パッド７の対角位置Ｔ2 にそれぞれ照射されるように配
置される。
【００３１】次に、プリント配線板６の非実装用パッド
形成領域７ａに接着剤を塗布した後、そのＢＧＡ１を所
定角度だけ逆方向へ回転させて元の位置へ戻した後、下
方の照射面Ａ−Ａ1 へ移動させてプリント配線板６に接
着する（図１０）。このとき、バンプ１６ａ，１６ｂは
各実装用パッド７上にそれぞれ確実に位置決めされてい
る。そして、ＢＧＡ１が接着されたプリント配線板６
を、図示しないリフロー炉内に投入してバンプ１６ａ，
１６ｂと実装用パッド７とを接合して、ＢＧＡ１の実装
が完了する。
形成領域７ａに接着剤を塗布した後、そのＢＧＡ１を所
定角度だけ逆方向へ回転させて元の位置へ戻した後、下
方の照射面Ａ−Ａ1 へ移動させてプリント配線板６に接
着する（図１０）。このとき、バンプ１６ａ，１６ｂは
各実装用パッド７上にそれぞれ確実に位置決めされてい
る。そして、ＢＧＡ１が接着されたプリント配線板６
を、図示しないリフロー炉内に投入してバンプ１６ａ，
１６ｂと実装用パッド７とを接合して、ＢＧＡ１の実装
が完了する。
【００３２】上記したように、実施例２においては、対
角位置Ｔ3 に各バンプ１６ｂと対応する印１９がそれぞ
れ形成されたＢＧＡ１を用いることにより、一方向から
のレーザー光Ｌの照射により簡単にＢＧＡ１をプリント
配線板６に実装することができる。しかも、印１９を形
成したスルーホール１３ｂの孔部１７に対してアディテ
ィブ用樹脂１８を充填したことにより、印１９と対応す
るパッド１５ｂすなわちバンプ１６ｂを形成することが
できる。又、印１９を白色のインクにて形成したことに
より、スルーホール１３ｂのランド２０ａ端面とのコン
トラストが明確となり、カメラＣによる観察が容易とな
る。
角位置Ｔ3 に各バンプ１６ｂと対応する印１９がそれぞ
れ形成されたＢＧＡ１を用いることにより、一方向から
のレーザー光Ｌの照射により簡単にＢＧＡ１をプリント
配線板６に実装することができる。しかも、印１９を形
成したスルーホール１３ｂの孔部１７に対してアディテ
ィブ用樹脂１８を充填したことにより、印１９と対応す
るパッド１５ｂすなわちバンプ１６ｂを形成することが
できる。又、印１９を白色のインクにて形成したことに
より、スルーホール１３ｂのランド２０ａ端面とのコン
トラストが明確となり、カメラＣによる観察が容易とな
る。
【００３３】次に、ＢＧＡ１のスルーホール１３ｂにパ
ッド１５ｂを形成する工程について図１１〜図１３に従
って簡単に説明する。常法により多層プリント配線板１
０に形成されたスルーホール１３ｂの孔部１７にエポキ
シ樹脂を主成分とするアディティブ用樹脂１８をディス
ペンサにより充填した後、硬化させる。続いて、バンプ
１６ｂを形成すべきアディティブ用樹脂１８の端面１８
ｂを除いた多層プリント配線板１０の両面に耐熱性の感
光性樹脂からなるメッキレジスト層Ｒを形成する。次
に、アディティブ用樹脂１８の端面１８ｂをクロム酸、
過マンガン酸等にて粗化した後、パラジウム等の核触媒
を付与して活性化処理を施す（図１１）。
ッド１５ｂを形成する工程について図１１〜図１３に従
って簡単に説明する。常法により多層プリント配線板１
０に形成されたスルーホール１３ｂの孔部１７にエポキ
シ樹脂を主成分とするアディティブ用樹脂１８をディス
ペンサにより充填した後、硬化させる。続いて、バンプ
１６ｂを形成すべきアディティブ用樹脂１８の端面１８
ｂを除いた多層プリント配線板１０の両面に耐熱性の感
光性樹脂からなるメッキレジスト層Ｒを形成する。次
に、アディティブ用樹脂１８の端面１８ｂをクロム酸、
過マンガン酸等にて粗化した後、パラジウム等の核触媒
を付与して活性化処理を施す（図１１）。
【００３４】その後、無電解銅メッキを施して銅メッキ
層２１を形成する（図１２）。続いて、メッキレジスト
層Ｒを剥離した後、銅メッキ層２１及び銅メッキ層２１
と隣接するスルーホール１３ｂのランド２０ｂにＮｉ電
解メッキを施してＮｉ層２２を形成する。さらに、Ｎｉ
層２２の上にＡｕ電解メッキを施してＡｕ層２３を形成
してパッド１５ｂの形成が完了する。その後、他のパッ
ド１５ａとともにパッド１５ｂ上に半田よりなる半球上
のバンプ１６ａ，１６ｂを形成する（図１３）。
層２１を形成する（図１２）。続いて、メッキレジスト
層Ｒを剥離した後、銅メッキ層２１及び銅メッキ層２１
と隣接するスルーホール１３ｂのランド２０ｂにＮｉ電
解メッキを施してＮｉ層２２を形成する。さらに、Ｎｉ
層２２の上にＡｕ電解メッキを施してＡｕ層２３を形成
してパッド１５ｂの形成が完了する。その後、他のパッ
ド１５ａとともにパッド１５ｂ上に半田よりなる半球上
のバンプ１６ａ，１６ｂを形成する（図１３）。
【００３５】（実施例３）次に、実施例３を図１４〜図
１８に従って説明する。この実施例では表面実装部品と
してのＬＳＩ（ラージ・スケール・インテグレイテッド
サーキット）チップをプリント配線板へ実装するように
した。
１８に従って説明する。この実施例では表面実装部品と
してのＬＳＩ（ラージ・スケール・インテグレイテッド
サーキット）チップをプリント配線板へ実装するように
した。
【００３６】図１４に示すように、ＬＳＩチップ３０の
実装面である能動素子面３１の中央部の非形成領域３２
を除く周縁には、複数のパッド３３が等間隔に形成され
ており、その各パッド３３上には半球状のバンプ３４が
それぞれ形成されている。この各バンプ３４は半田より
なり、その直径は１５０μｍとなっている。又、図１
４，図１５に示すように、前記能動素子面３１の対角位
置Ｔ4 におけるバンプ（二点鎖線にて図示）３４が形成
されるべき角部には切欠溝３５が形成されている。この
切欠溝３５はＬＳＩチップ３０の対角位置Ｔ4 におい
て、内側へパッド３３の面積を含む円弧状で、かつ前記
能動素子面３１とは反対側の面まで切欠き除去されてい
る。又、切欠溝３５はスポット径が１００μｍのレーザ
ー光が通過できるようになっている。この切欠溝３５は
図１６に示すように、ウェハー３９からＬＳＩチップ３
０をダイシング加工により多数個取りで製造する前に、
各ＬＳＩチップ３０の対角位置Ｔ4 を小径（この場合、
３００μｍ）のドリルを用いて孔あけ加工することによ
り形成される。
実装面である能動素子面３１の中央部の非形成領域３２
を除く周縁には、複数のパッド３３が等間隔に形成され
ており、その各パッド３３上には半球状のバンプ３４が
それぞれ形成されている。この各バンプ３４は半田より
なり、その直径は１５０μｍとなっている。又、図１
４，図１５に示すように、前記能動素子面３１の対角位
置Ｔ4 におけるバンプ（二点鎖線にて図示）３４が形成
されるべき角部には切欠溝３５が形成されている。この
切欠溝３５はＬＳＩチップ３０の対角位置Ｔ4 におい
て、内側へパッド３３の面積を含む円弧状で、かつ前記
能動素子面３１とは反対側の面まで切欠き除去されてい
る。又、切欠溝３５はスポット径が１００μｍのレーザ
ー光が通過できるようになっている。この切欠溝３５は
図１６に示すように、ウェハー３９からＬＳＩチップ３
０をダイシング加工により多数個取りで製造する前に、
各ＬＳＩチップ３０の対角位置Ｔ4 を小径（この場合、
３００μｍ）のドリルを用いて孔あけ加工することによ
り形成される。
【００３７】図１８に示すように、前記ＬＳＩチップ３
０を実装するプリント配線板３６は、ＬＳＩチップ３０
の各バンプ３４に対応した実装用パッド３７が形成され
るとともに、前記切欠溝３５に対応する位置にダミーパ
ッド３８がそれぞれ形成されている。このダミーパッド
３８は実装用パッド３７の配置間隔と同じ間隔で形成さ
れており、レーザー光による位置合わせに用いられる。
又、実装用パッド３７には図示しない半田皮膜が形成さ
れている。なお、実装用パッド３７に半田皮膜の代わり
にバンプを形成してもよい。
０を実装するプリント配線板３６は、ＬＳＩチップ３０
の各バンプ３４に対応した実装用パッド３７が形成され
るとともに、前記切欠溝３５に対応する位置にダミーパ
ッド３８がそれぞれ形成されている。このダミーパッド
３８は実装用パッド３７の配置間隔と同じ間隔で形成さ
れており、レーザー光による位置合わせに用いられる。
又、実装用パッド３７には図示しない半田皮膜が形成さ
れている。なお、実装用パッド３７に半田皮膜の代わり
にバンプを形成してもよい。
【００３８】次に、上記のように構成されたＬＳＩチッ
プ３０をプリント配線板３６に実装する方法を説明す
る。ＬＳＩチップ３０をその能動素子面３１を下にして
配置した状態で、その対角位置Ｔ4 に形成された各切欠
溝３５内を通過するようにレーザー光Ｌを、その上方か
らＬＳＩチップ３０に対して垂直方向にそれぞれ照射す
る（図１７）。このとき、レーザー光Ｌは、ＬＳＩチッ
プ３０の斜め上方に配置されたカメラＣの観察に基づい
て切欠溝３５に接触しないように照射される。
プ３０をプリント配線板３６に実装する方法を説明す
る。ＬＳＩチップ３０をその能動素子面３１を下にして
配置した状態で、その対角位置Ｔ4 に形成された各切欠
溝３５内を通過するようにレーザー光Ｌを、その上方か
らＬＳＩチップ３０に対して垂直方向にそれぞれ照射す
る（図１７）。このとき、レーザー光Ｌは、ＬＳＩチッ
プ３０の斜め上方に配置されたカメラＣの観察に基づい
て切欠溝３５に接触しないように照射される。
【００３９】次に、レーザー光Ｌが照射された状態で、
ＬＳＩチップ３０の下側にプリント配線板３６をそのダ
ミーパッド３８にレーザー光Ｌがそれぞれ照射されるよ
うに所定間隔にてＬＳＩチップ３０と平行に配置する
（図１８）。このとき、プリント配線板３６はカメラＣ
の観察に基づいて、レーザー光Ｌが切欠溝３５を接触せ
ずに通過して、ダミーパッド３８にそれぞれ照射される
ように配置される。そして、プリント配線板３６の非パ
ッド形成領域３６ａに接着剤を塗布した後、そのＬＳＩ
チップ３０を下方に移動させてプリント配線板６に接着
する。このとき、レーザー光Ｌをパッド３３となる角部
に形成された切欠溝３５を通過させてダミーパッド３８
に照射しているため、各バンプ３４は各実装用パッド３
７上にそれぞれ確実に位置決めされる。そして、ＬＳＩ
チップ３０が接着されたプリント配線板６を、図示しな
いリフロー炉内に投入してバンプ３４と実装用パッド３
７とを接合して、ＬＳＩチップ３０の実装が完了する。
ＬＳＩチップ３０の下側にプリント配線板３６をそのダ
ミーパッド３８にレーザー光Ｌがそれぞれ照射されるよ
うに所定間隔にてＬＳＩチップ３０と平行に配置する
（図１８）。このとき、プリント配線板３６はカメラＣ
の観察に基づいて、レーザー光Ｌが切欠溝３５を接触せ
ずに通過して、ダミーパッド３８にそれぞれ照射される
ように配置される。そして、プリント配線板３６の非パ
ッド形成領域３６ａに接着剤を塗布した後、そのＬＳＩ
チップ３０を下方に移動させてプリント配線板６に接着
する。このとき、レーザー光Ｌをパッド３３となる角部
に形成された切欠溝３５を通過させてダミーパッド３８
に照射しているため、各バンプ３４は各実装用パッド３
７上にそれぞれ確実に位置決めされる。そして、ＬＳＩ
チップ３０が接着されたプリント配線板６を、図示しな
いリフロー炉内に投入してバンプ３４と実装用パッド３
７とを接合して、ＬＳＩチップ３０の実装が完了する。
【００４０】上記したように、実施例３においては、Ｌ
ＳＩチップ３０の対角位置Ｔ4 の角部に切欠溝３５をそ
れぞれ形成した簡単な構成で、その切欠溝３５を通過し
たレーザー光Ｌにより、ＬＳＩチップ３０とプリント配
線板３６との位置決め及び実装を確実に行うことができ
る。
ＳＩチップ３０の対角位置Ｔ4 の角部に切欠溝３５をそ
れぞれ形成した簡単な構成で、その切欠溝３５を通過し
たレーザー光Ｌにより、ＬＳＩチップ３０とプリント配
線板３６との位置決め及び実装を確実に行うことができ
る。
【００４１】なお、本発明は上記実施例のみに限定され
ることはなく、本発明の趣旨を逸脱しない範囲で例えば
以下のようにしてもよい。 （１）上記実施例１及び実施例２では、表面実装部品と
してＢＧＡ１を使用したが、代わりに実装面にバンプが
形成された半導体チップを使用してもよい。又、実施例
３では表面実装部品としてＬＳＩチップ３０を使用した
が、かわりにＢＧＡ等を使用してもよい。この場合、Ｂ
ＧＡ等おいては、ＬＳＩチップ３０のように切欠溝３５
を形成したり、貫通孔等を形成してもよい。
ることはなく、本発明の趣旨を逸脱しない範囲で例えば
以下のようにしてもよい。 （１）上記実施例１及び実施例２では、表面実装部品と
してＢＧＡ１を使用したが、代わりに実装面にバンプが
形成された半導体チップを使用してもよい。又、実施例
３では表面実装部品としてＬＳＩチップ３０を使用した
が、かわりにＢＧＡ等を使用してもよい。この場合、Ｂ
ＧＡ等おいては、ＬＳＩチップ３０のように切欠溝３５
を形成したり、貫通孔等を形成してもよい。
【００４２】（２）上記実施例１では、バンプ５の対角
位置Ｔ1 に第１のレーザー光Ｌ1 を照射し、実装用パッ
ド７の対角位置Ｔ2 に第２のレーザー光Ｌ2 を照射する
ようにしたが、他の任意の２点に照射するようにしても
よい。又、レーザー光を照射する順序を変えて、最初に
実装用パッド７の対角位置Ｔ2 に第１のレーザー光Ｌ1
を照射した後、バンプ５の対角位置Ｔ1 に第２のレーザ
ー光Ｌ2 を照射するようにしてもよい。
位置Ｔ1 に第１のレーザー光Ｌ1 を照射し、実装用パッ
ド７の対角位置Ｔ2 に第２のレーザー光Ｌ2 を照射する
ようにしたが、他の任意の２点に照射するようにしても
よい。又、レーザー光を照射する順序を変えて、最初に
実装用パッド７の対角位置Ｔ2 に第１のレーザー光Ｌ1
を照射した後、バンプ５の対角位置Ｔ1 に第２のレーザ
ー光Ｌ2 を照射するようにしてもよい。
【００４３】（３）実施例２では、ＢＧＡ１の対角位置
Ｔ3 に形成された一対のスルーホール１３ｂを利用して
印１９を形成したが、ＢＧＡ１のプリント基板１０の他
の任意の２点に実装用パッド７と対応して形成されたス
ルーホールを利用してもよい。又、レーザー光を照射す
る順序を変えて、最初に実装用パッド７の対角位置Ｔ2
にレーザー光Ｌを照射した後、各印１９にレーザー光Ｌ
を照射するようにしてもよい。
Ｔ3 に形成された一対のスルーホール１３ｂを利用して
印１９を形成したが、ＢＧＡ１のプリント基板１０の他
の任意の２点に実装用パッド７と対応して形成されたス
ルーホールを利用してもよい。又、レーザー光を照射す
る順序を変えて、最初に実装用パッド７の対角位置Ｔ2
にレーザー光Ｌを照射した後、各印１９にレーザー光Ｌ
を照射するようにしてもよい。
【００４４】（４）実施例３において、切欠溝３５を形
成する部分はＬＳＩチップ３０の対角位置Ｔ4 でなく他
の任意の２箇所であってもよい。又、ＬＳＩチップ３０
に切欠き溝３５を形成する代わりに、プリント配線板３
６の実装用パッド３７となる任意の２箇所に貫通孔を形
成して、ＬＳＩチップ３０のバンプ３４と位置合わせす
るようにしてもよい。
成する部分はＬＳＩチップ３０の対角位置Ｔ4 でなく他
の任意の２箇所であってもよい。又、ＬＳＩチップ３０
に切欠き溝３５を形成する代わりに、プリント配線板３
６の実装用パッド３７となる任意の２箇所に貫通孔を形
成して、ＬＳＩチップ３０のバンプ３４と位置合わせす
るようにしてもよい。
【００４５】（５）実施例１〜３において、レーザー光
の代わりにスリット光を用いてもよい。この場合、スリ
ット幅をバンプの径に応じて調整できることが好まし
い。 （６）実施例２において、ＢＧＡ１の対角位置Ｔ3 に形
成された一対のスルーホール１３ｂを利用して印１９を
形成する場合、アディティブ用樹脂１８の代わりに、図
１９に示すように、金属製のピン４０をスルーホール１
３ｂに挿入してもよい。このピン４０はその一端に円板
状のパッド１５ｂが一体に形成され、他端に印１９が貼
着されている。そして、ピン４０はスルーホール１３ｂ
に挿入されるとともに、パッド１５ｂがランド２０ｂと
接触した状態で半田付けされている。このような構成に
すると、スルーホール１３ｂに印１９やパッド１５ｂを
簡単に形成することができる。
の代わりにスリット光を用いてもよい。この場合、スリ
ット幅をバンプの径に応じて調整できることが好まし
い。 （６）実施例２において、ＢＧＡ１の対角位置Ｔ3 に形
成された一対のスルーホール１３ｂを利用して印１９を
形成する場合、アディティブ用樹脂１８の代わりに、図
１９に示すように、金属製のピン４０をスルーホール１
３ｂに挿入してもよい。このピン４０はその一端に円板
状のパッド１５ｂが一体に形成され、他端に印１９が貼
着されている。そして、ピン４０はスルーホール１３ｂ
に挿入されるとともに、パッド１５ｂがランド２０ｂと
接触した状態で半田付けされている。このような構成に
すると、スルーホール１３ｂに印１９やパッド１５ｂを
簡単に形成することができる。
【００４６】（７）実施例３ではＬＳＩチップ３０のパ
ッド３３に形成されたバンプ３４を実装用パッド３７に
接合するようにしたが、代わりに、図２０に示すよう
に、図示はしないがパッド３３にバンプ３４を形成せず
に、ポリイミド等よりなるフィルム４１の両面にバンプ
（片面のみ図示）４２が連続して形成された接合フィル
ム４３を介して接合するようにしてもよい。この接合フ
ィルム４３を使用する場合、ＬＳＩチップ１１の切欠溝
３５を通過したレーザー光Ｌがダミーパッド３８にそれ
ぞれ照射された状態で、ＬＳＩチップ１１とプリント配
線板３６との間に接合フィルム４３を挿入する。このと
き、接合フィルム４３は切欠溝３５及びダミーパッド３
８と対応する位置に形成されたダミーバンプ４２ａにレ
ーザー光Ｌが照射されるように挿入される。
ッド３３に形成されたバンプ３４を実装用パッド３７に
接合するようにしたが、代わりに、図２０に示すよう
に、図示はしないがパッド３３にバンプ３４を形成せず
に、ポリイミド等よりなるフィルム４１の両面にバンプ
（片面のみ図示）４２が連続して形成された接合フィル
ム４３を介して接合するようにしてもよい。この接合フ
ィルム４３を使用する場合、ＬＳＩチップ１１の切欠溝
３５を通過したレーザー光Ｌがダミーパッド３８にそれ
ぞれ照射された状態で、ＬＳＩチップ１１とプリント配
線板３６との間に接合フィルム４３を挿入する。このと
き、接合フィルム４３は切欠溝３５及びダミーパッド３
８と対応する位置に形成されたダミーバンプ４２ａにレ
ーザー光Ｌが照射されるように挿入される。
【００４７】（８）実施例３では、ＬＳＩチップ３０を
プリント配線板３６に実装するようにしたが、代わり
に、ＴＡＢ（テープ・オートメイテッド・ボンディン
グ）テープに実装するようにしてもよい。
プリント配線板３６に実装するようにしたが、代わり
に、ＴＡＢ（テープ・オートメイテッド・ボンディン
グ）テープに実装するようにしてもよい。
【００４８】（９）上記実施例１〜３ではバンプ５，３
４と実装用パッド７，３７とを半田をリフローさせて接
合するようにしたが、超音波法等他の方法により接合す
るようにしてもよい。
４と実装用パッド７，３７とを半田をリフローさせて接
合するようにしたが、超音波法等他の方法により接合す
るようにしてもよい。
【００４９】（１０）ＢＧＡ１やＬＳＩチップ３０以外
の表面実装部品として、表面実装が可能な比較的短いピ
ンを備えた表面実装型ＰＧＡ（ピン・グリッド・アレ
イ）、ＩＣチップの他に抵抗、コンデンサ等のチップ部
品を搭載した表面実装型ハイブイッドＩＣ等に適用して
もよい。
の表面実装部品として、表面実装が可能な比較的短いピ
ンを備えた表面実装型ＰＧＡ（ピン・グリッド・アレ
イ）、ＩＣチップの他に抵抗、コンデンサ等のチップ部
品を搭載した表面実装型ハイブイッドＩＣ等に適用して
もよい。
【００５０】（１１）ＢＧＡ１を構成するプリント配線
板２の裏面２ａやＬＳＩチップ３０の能動素子面３１の
全体にパッド４，３３を形成し、そのパッド４，３３に
バンプ５，３４を形成したものを使用してもよい。
板２の裏面２ａやＬＳＩチップ３０の能動素子面３１の
全体にパッド４，３３を形成し、そのパッド４，３３に
バンプ５，３４を形成したものを使用してもよい。
【００５１】（１２）フィルタ８をガラス製の代わりに
合成樹脂製としてもよい。
合成樹脂製としてもよい。
【００５２】
【発明の効果】以上詳述したように、本発明によれば実
装する側の面にバンプ等が形成されたパッドを有する電
子部品搭載装置や半導体チップ等の表面実装部品をプリ
ント配線板に容易に実装することができるとともに、表
面実装部品を実装する装置の開発にかかるコストを低減
することができるという優れた効果を奏する。
装する側の面にバンプ等が形成されたパッドを有する電
子部品搭載装置や半導体チップ等の表面実装部品をプリ
ント配線板に容易に実装することができるとともに、表
面実装部品を実装する装置の開発にかかるコストを低減
することができるという優れた効果を奏する。
【図１】本発明の実施例１におけるＢＧＡのバンプに第
１のレーザー光を照射した状態を示す斜視図である。
１のレーザー光を照射した状態を示す斜視図である。
【図２】同じく、ＢＧＡを移動させた後、フィルタに第
１のレーザー光を照射した状態を示す斜視図である。
１のレーザー光を照射した状態を示す斜視図である。
【図３】フィルタに第２のレーザー光を第１のレーザー
光とは反対側から照射した状態を示す斜視図である。
光とは反対側から照射した状態を示す斜視図である。
【図４】第２のレーザー光をプリント配線板の実装用パ
ッドに照射した状態を示す斜視図である。
ッドに照射した状態を示す斜視図である。
【図５】ＢＧＡをプリント配線板に実装した状態を示す
斜視図である。
斜視図である。
【図６】実施例２におけるＢＧＡを示す斜視図である。
【図７】同じく、ＢＧＡを示す断面図である。
【図８】ＢＧＡの各印にレーザー光を照射した状態を示
す斜視図である。
す斜視図である。
【図９】レーザー光をプリント配線板の実装用パッドに
照射した状態を示す斜視図である。
照射した状態を示す斜視図である。
【図１０】ＢＧＡをプリント配線板に配置した状態を示
す斜視図である。
す斜視図である。
【図１１】ＢＧＡの印を形成するためのスルーホールに
アディティブ用樹脂を充填した状態を示す一部模式断面
図である。
アディティブ用樹脂を充填した状態を示す一部模式断面
図である。
【図１２】アディティブ用樹脂の端面に銅メッキ層を形
成した状態を示す一部模式断面図である。
成した状態を示す一部模式断面図である。
【図１３】スルーホールのランド及び銅メッキ層にＮｉ
及びＡｕ層を形成し、そのＡｕ層（パッド）にバンプを
形成した状態を示す一部模式断面図である。
及びＡｕ層を形成し、そのＡｕ層（パッド）にバンプを
形成した状態を示す一部模式断面図である。
【図１４】実施例３におけるＬＳＩチップを示す斜視図
である。
である。
【図１５】ＬＳＩチップを示す一部拡大平面図である。
【図１６】切欠溝の形成工程を示す模式平面図である。
【図１７】ＬＳＩチップの切欠溝にレーザー光を通過さ
せた状態を示す斜視図である。
せた状態を示す斜視図である。
【図１８】レーザー光をプリント配線板の実装用パッド
に照射した状態を示す斜視図である。
に照射した状態を示す斜視図である。
【図１９】他の実施例における印を形成するスルーホー
ルにピンを挿入したＢＧＡを示す一部模式断面図であ
る。
ルにピンを挿入したＢＧＡを示す一部模式断面図であ
る。
【図２０】他の実施例におけるＬＳＩチップとプリント
配線板との間に接合フィルムを挿入する状態を示す斜視
図である。
配線板との間に接合フィルムを挿入する状態を示す斜視
図である。
【図２１】従来例におけるカメラによりＢＧＡの実装面
を観察している状態を示す斜視図である。
を観察している状態を示す斜視図である。
【図２２】同じく、別のカメラによりプリント配線板を
観察している状態を示す斜視図である。
観察している状態を示す斜視図である。
１…表面実装部品としてのＢＧＡ（ボール・グリッド・
アレイ）、２ａ…実装面としての裏面、４，１５ｂ，３
３…パッド、６，３６…回路基板としてのプリント配線
板、７…実装用パッド、１９…印、３７…ダミーパッ
ド、Ｌ1 …第１のレーザー光、Ｌ2 …第２のレーザー
光、Ｌ…レーザー光、Ａ−Ａ1 …照射面。
アレイ）、２ａ…実装面としての裏面、４，１５ｂ，３
３…パッド、６，３６…回路基板としてのプリント配線
板、７…実装用パッド、１９…印、３７…ダミーパッ
ド、Ｌ1 …第１のレーザー光、Ｌ2 …第２のレーザー
光、Ｌ…レーザー光、Ａ−Ａ1 …照射面。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
H05K 13/04
Claims (3)
- 【請求項１】 表面実装部品の実装面に形成された複数
のパッド及び回路基板に形成された前記パッドに対応す
る実装用パッドのいずれか一方の少なくとも任意の２箇
所に第１のスポット光を照射し、次に前記表面実装部品
及び回路基板のいずれか一方を当該照射位置から移動さ
せ、その第１のスポット光の照射位置に第２のスポット
光を第１のスポット光の照射方向と反対方向からそれぞ
れ照射し、次いで前記第１のスポット光が照射されなか
ったパッド及び実装用パッドのいずれか一方の少なくと
も任意の２箇所に第２のスポット光を前記第１のスポッ
ト光が照射されたパッド及び実装用パッドのいずれか一
方の照射部分と対応させて照射し、再び表面実装部品又
は回路基板いずれか一方を元の第１のスポット光の照射
位置に戻した後、表面実装部品の各パッドと回路基板の
各実装用パッドとを接合するようにしたことを特徴とす
る表面実装部品の実装方法。 - 【請求項２】 複数のパッドを備えた表面実装部品をそ
のパッドと回路基板の実装用パッドとを対応させて同回
路基板に実装する方法であって、 前記表面実装部品は、その少なくとも任意の２箇所のパ
ッドが形成された面と対応する反対側の面に印がそれぞ
れ形成されており、 前記表面実装部品の各印及び回路基板の少なくとも任意
の２箇所の実装用パッドのいずれか一方にスポット光を
それぞれ照射し、次に表面実装部品及び回路基板のいず
れか一方を当該照射位置から移動させ、そのスポット光
の照射位置にスポット光が照射されなかった各印及び少
なくとも任意の２箇所の実装用パッドのいずれか一方を
スポット光が照射された各印及び実装用パッドのいずれ
か一方の照射部分と対応させて位置決めし、再び表面実
装部品及び回路基板のいずれか一方を元のスポット光の
照射位置に戻した後、表面実装部品のパッドと回路基板
の実装用パッドとを接合するようにしたことを特徴とす
る表面実装部品の実装方法。 - 【請求項３】 複数のパッドを備えた表面実装部品をそ
のパッドと回路基板の実装用パッドとを対応させて同回
路基板に実装する方法であって、 前記表面実装部品のパッド及び回路基板の実装用パッド
いずれか一方は、その少なくとも任意の２箇所の部分が
部品及び基板のいずれか一方の反対側の面にまで貫通除
去されており、 前記表面実装部品及び回路基板のいずれか一方の貫通除
去された各部分へのスポット光の通過と、その貫通除去
された各部分と対応する残りのパッド及び実装用パッド
のいずれか一方へのスポット光の照射とを行って両パッ
ドを位置決めした後、表面実装部品のパッドと回路基板
の実装用パッドとを接合するようにしたことを特徴とす
る表面実装部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28957593A JP3404094B2 (ja) | 1993-11-18 | 1993-11-18 | 表面実装部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28957593A JP3404094B2 (ja) | 1993-11-18 | 1993-11-18 | 表面実装部品の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07142634A JPH07142634A (ja) | 1995-06-02 |
| JP3404094B2 true JP3404094B2 (ja) | 2003-05-06 |
Family
ID=17745015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28957593A Expired - Lifetime JP3404094B2 (ja) | 1993-11-18 | 1993-11-18 | 表面実装部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3404094B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6938335B2 (en) | 1996-12-13 | 2005-09-06 | Matsushita Electric Industrial Co., Ltd. | Electronic component mounting method |
-
1993
- 1993-11-18 JP JP28957593A patent/JP3404094B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07142634A (ja) | 1995-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7013559B2 (en) | Method of fabricating a semiconductor device package | |
| US7977163B1 (en) | Embedded electronic component package fabrication method | |
| JP2595909B2 (ja) | 半導体装置 | |
| JPH0621326A (ja) | Ｐｃｂ基板上の多重パッケージ・モジュールとその作成方法 | |
| JPH04256343A (ja) | 集積回路用フリップチップパッケージ | |
| JPH1116933A (ja) | 金属バンプを有する回路基板の製造方法及びこの回路基板を利用した半導体チップパッケージの製造方法 | |
| US6169022B1 (en) | Method of forming projection electrodes | |
| KR100649036B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH07326644A (ja) | テープキャリアおよびこれを用いた半導体デバイス の実装構造 | |
| US20040183186A1 (en) | Low-profile electronic circuit module and method for manufacturing the same | |
| JP3404094B2 (ja) | 表面実装部品の実装方法 | |
| CN104779236B (zh) | 用于ic封装基板的倒装芯片焊盘几何结构 | |
| JP2000040676A (ja) | 半導体装置の製造方法 | |
| JPH1140940A (ja) | ボール・グリッド・アレイ型半導体パッケージにおける半田付け構造、および半田付け方法 | |
| JP2000040713A (ja) | 半導体パッケージの製造方法 | |
| JPH0832296A (ja) | 電子部品を実装する際の位置合わせ方法 | |
| JPH1140908A (ja) | プリント配線板 | |
| KR0152559B1 (ko) | 솔더 범프의 제조방법 | |
| JP3174536B2 (ja) | ハンダ付け状態の確認方法 | |
| JP3279765B2 (ja) | セラミックパッケージ | |
| KR19990049635A (ko) | 플립칩 실장용 패키지의 범프용 패드 | |
| JPH09186422A (ja) | 半導体装置 | |
| KR950002745B1 (ko) | 탭 패키지 | |
| KR20230019543A (ko) | 범프 상호연결 구조를 포함한 반도체 장치 제조 방법 | |
| KR19990002343A (ko) | 플립(Flip) 칩 실장 인쇄회로기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |