KR0152559B1 - 솔더 범프의 제조방법 - Google Patents

솔더 범프의 제조방법

Info

Publication number
KR0152559B1
KR0152559B1 KR1019950034851A KR19950034851A KR0152559B1 KR 0152559 B1 KR0152559 B1 KR 0152559B1 KR 1019950034851 A KR1019950034851 A KR 1019950034851A KR 19950034851 A KR19950034851 A KR 19950034851A KR 0152559 B1 KR0152559 B1 KR 0152559B1
Authority
KR
South Korea
Prior art keywords
opening
photosensitive film
metal layer
pattern
bumps
Prior art date
Application number
KR1019950034851A
Other languages
English (en)
Other versions
KR970024076A (ko
Inventor
허남중
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950034851A priority Critical patent/KR0152559B1/ko
Publication of KR970024076A publication Critical patent/KR970024076A/ko
Application granted granted Critical
Publication of KR0152559B1 publication Critical patent/KR0152559B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

솔더 범프의 하측부를 형성하기 위한 감광막의 개구부를 형성하고 그 솔더 범프의 상측부를 형성하기 위한 감광막의 개구부를 기판상의 본딩 패드들의 배열 방향과 직각되는 방향으로 긴 변을 갖는 장방향으로 추가로 형성한 후 그 개구부들에 의해 노출된 영역을 무전해 도금하고 그 무전해 도금된 영역에 범프를 전기 도금하여 리플로우 공정이 진행된 후에도 이웃한 범프들이 서로 접합하지 않게 함으로써 간격이 좁은 본딩 패드들을 갖는 반도체 칩상에 서로 접합하지 않는 범프를 용이하게 형성할 수 있어 플립 칩의 신뢰성을 향상시킬 수 있는 효과가 있다.

Description

솔더 범프(solder bump)의 제조 방법
제1도 (a) 내지 제1도 (c)는 종래의 기술 솔더 범프의 제조 방법을 나타낸 고정도.
제2도는 종래의 솔더 범프의 제조 방법에 의한 이웃한 솔더 범프들이 서로 접촉하고 있는 상태를 나타낸 평면도.
제3도 (a) 내지 제3도 (e)는 본 발명에 의한 솔더 범프의 제조 방법을 나타낸 공정도.
제4도는 제3도 (e)에서 형성된 솔더 범프가 이웃한 솔더 범프와 접촉하지 않고 있는 상태를 나타낸 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 본딩 패드
3 : 보호막 4 : 금속층
5 : 개구부 6 : 감광막
7 : 범프 11 : 기판
12 : 본딩 패드 13 : 보호막
14 : 제1금속층 19 : 제2금속층
15 : 제1개구부 17 : 제2개구부
16 : 제1감광막 18 : 제2감광막
20 : 범프
본 발명은 솔더 범프의 제조 방법에 관한 것으로, 더욱 상세하게는 솔더 범프의 상측부를 위한 감광막의 개구부가 솔더 범프의 하측부를 위한 감광막의 개구부상에 형성되며, 본딩 패드에 배열 방향보다 그 본딩 패드의 배열 방향과 직각방향으로 긴 변을 갖는 장방향으로 형성되어 이웃한 패드들상에 형성되는 솔더 범프들이 리플로우 공정이 진행된 후에도 실장하기에 적합한 높이를 가지며, 서로 접촉하지 않게 한 솔더 범프의 제조 방법에 관한 것이다.
일반적으로 전자기기의 소형화 및 대용량화의 추세에 따라 반도체 칩의 크기가 커지고 그 반도체 칩의 입·출력 단자의 수가 많아지고 있는 반면에 반도체 칩을 내장하는 반도체 칩 패키지의 크기가 작아질 것이 요구되고, 따라서 반도체 칩의 입·출력 단자에 각각 연결되는 리드 프레임의 리드들 사이의 간격이 더욱 좁아져야 한다.
이에 따라, 다양한 형태의 패키지 기술이 개발되고 있는데, 이들 중에는 하나의 패키지 몸체내에 다수개의 반도체 칩을 실장하는 멀티 칩 모듈(multi chip module;MCM) 방법 또는 패키지되지 않은 반도체 칩을 인쇄회로 기판에 직접 실장하는 플립 칩(flip chip) 방법등이 알려져 있다.
플립 칩 방법 또는 멀티 칩 방법에서는 반도체 칩의 본딩 패드와 리드 프레임의 내부 리드를 와이어에 의해 전기적으로 연결하는 와이어 본딩 방식이 사용되지 않고, 반도체 칩 상에 공지의 기술에 의해 형성된 범프가 반도체 칩과 인쇄회로 기판의 금속 패턴을 접합하는 데 사용된다.
범프를 반도체 칩의 본딩 패드상에 형성하는 여러 가지의 방법들 중 도금을 이용한 방법은 본딩 패드상에만 도금이 되도록 감광막의 개구부를 한정하게 되는 데 그 개구부의 형태에 의해 도금되는 범프의 모양이 결정되고 도금에 사용된 물질에 따라 범프의 물성 및 용도가 달라지게 된다.
Pb와 Su의 주성분으로 이루어진 솔더 범프를 반도체 칩의 본딩 패드상에 형성하는 공정을 플립 칩에 적절히 적용하기 위해서는 범프 형성 과정에서 충분한 양의 솔더 범프를 그 본딩 패드상에 형성하여 리플로우 과정에서 솔더 볼이 인쇄회로 기판에 실장하기에 충분한 높이를 갖도록 하여야 한다.
이를 위해 충분한 양을 갖는 버섯(mushroom) 형태의 범프를 형성하는 종래의 방법을 제1도 (a) 내지 제1도 (c)를 참조하여 설명하면 다음과 같다.
제1도 (a)에 도시된 바와 같이, 먼저 웨이퍼(wafer) 레벨의 제조 공정이 완료되면, 단결정 실리콘 기판(1)상의 본딩 패드(2)의 원하는 영역만이 질화막과 같은 보호막(3)의 개구부에 의해 노출된 상태로 있게 된다. 물론 단결정 실리콘 기판(1)상에는 복수개의 본딩 패드(2)가 형성되고, 복수개의 소자들이 형성되지만 설명의 편의상 한 개의 본딩 패드만이 도시되었다.
이어서, 전기도금시 도전선의 역할 및 도금될 솔더와 본딩 패드간의 접합성을 고려하여 스퍼터링(sputtering) 공정에 의해 금속층(4)이 상기와 같은 구조의 기판(1)의 전면상에 적층된다.
제1도 (b)에 도시된 바와 같이, 범프가 형성될 영역의 금속층(4)을 노출시키기 위한 개구부(5)를 형성하기 위해 통상적인 사진 공정에 의해 감광막(6)의 패턴이 그 금속층(4)상에 형성된다.
제1도 (c)에 도시된 바와 같이, 감광막(6)의 패턴에 의해 노출된 영역의 금속층(4)상에만 버섯 형태의 범프(7)가 통상적인 전기 도금법에 의하여 형성된다.
제1도 (d)를 참조하면, 최종적으로 통상적인 방법에 의해 감광막(6)이 제거되고, 이웃하는 범프들(7)이 전기적으로 연결되지 않게 되어 범프(7)를 형성하는 공정이 완료된다.
한편, 이와 같은 종래의 솔더 범프의 제조 방법은 반도체 제조 공정의 발달과 더불어 반도체 칩의 크기가 작아져 반도체 칩 상의 이웃한 본딩 패드들 사이의 간격이 좁아진 반도체 칩에 적용될 경우, 리플로우 공정이 완료된 후 이웃한 본딩 패드들 상에 형성되는 솔더 범프가 서로 접합하게 되어 원하는 높이를 가지며 서로 접합되지 않는 솔더 볼의 형성이 어렵게 된다.
즉, 본딩 패드상에 형성된 범프가 리플로우 공정을 거친 후 인쇄회로 기판에 실장하기에 적합한 높이를 갖는 충분한 양의 솔더를 갖기 위한 버섯 형태의 솔더 범프(7)가 제2도에 되시된 바와 같이, 이웃한 솔더 범프(7)와 서로 접합하게 되어 전기적으로 연결된다. 이는 리플로우 공정이 진행되는 동안 솔더 범프가 솔더 범프의 배열된 방향으로 치우쳐지게 되면 이웃한 솔더 범프들이 서로 접합하게 되기 때문이다.
따라서, 본 발명의 목적은 본딩 패드들상에 형성되는 솔더 범프가 리플로우 공정이 진행된 후에도 이웃하는 솔더 범프와 서로 접합하지 않으며, 충분한 높이를 가질 수 있도록 한 솔더 범프의 제조 방법을 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 솔더 범프의 제조 방법은 솔더 범프의 상측부를 위한 감광막의 개구부가 솔더 범프의 하측부를 위한 감광막의 개구부상에 형성되며, 본딩 패드의 배열 방향보다 그 본딩 패드의 배열 방향과 직각으로 되는 방향으로 긴 변을 갖는 장방형으로 형성되는 것을 특징으로 한다.
이하, 본 발명에 의한 솔더 범프의 제조를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제3도 (a)를 참조하면, 먼저, 제1도 (s) 및 제1도 (b)에 나타낸 방법과 동일한 방법으로 실시한다.
이때, 단결정 실리콘 기판(11)상의 알루미늄의 본딩 패드(12)의 원하는 영역만이 질화막과 같은 보호막(13)의 개구부에 의해 노출된 상태로 있게 된다. 또한 구리/크롬의 제1금속층(14)이 상기와 같은 구조의 기판(11)의 전면상에 적층되어 있다. 그리고 범프가 형성될 영역의 제1금속층(14)을 노출시키기 위한 제1개구부(15)를 갖는 포지티브(positive) 감광막(16)이 패턴이 그 제1금속층(14)상에 형성되어 있다.
여기서, 제1감광막(16)의 제1개구부(15)는 솔더 볼의 크기를 결정하는 요소로서, 제1개구부(15)의 크기가 크면, 제1개구부(15)에 의해 노출된 영역의 제1금속층(14)상에 도금되는 솔더의 양이 많아지지만, 리플로우 공정에서 형성되는 솔더 볼이 낮은 높이를 갖게 된다. 그러므로 제1개구부(15)의 크기는 본딩 패드(12)의 크기를 넘지 않도록 하는 것이 바람직하다.
제3도 (b)를 참조하면, 이후, 무전해 도금을 위한 전처리 공정에 의하여 제1감광막(16)의 표면 및 제1개구부(15)의 노출된 제1금속층(14)의 표면을 활성화(activation)시킨다.
이 전처리 공정은 후속의 무전해 도금 공정에 의해 얇은 두께의 금속 박막이 활성화된 제1감광막(16)의 표면과, 노출된 제1금속층(14)의 표면상에 용이하게 형성될 수 있도록 도전 역할을 하기 위한 것이다.
이어서, 범프가 형성될 영역의 제1금속층(14)과 제1감광막(16)을 노출시키기 위한 제2개구부(17)를 형성하기 위하여 통상적인 사진 공정에 의해 제1감광막(16)의 패턴상에 제2감광막(18)의 패턴을 형성한다.
여기서, 제2감광막(18)은 제1감광막(16)의 감광성과 상반되는 감광성을 갖는 네거티브(negative) 감광막이고, 제2개구부(17)는 제4도에 도시된 바와 같이, 이웃하는 본딩 패드들(12)이 배열되는 방향(X)보다 본딩 패드들(12)의 배열 방향(X)과 직각으로 되는 방향(Y)으로 긴 변을 갖는 장방향으로 형성되고, 본딩 패드들(12)의 배열 방향(Y)으로 본딩 패드(12)의 크기보다 크지 않게 형성되도록 하는 것이 바람직하다.
제3도 (c)를 참조하면, 제2감광막(18)이 도포되어 있지 않은 전처리된 영역의 제1금속층(14)과 제1감광막(16)상에만 얇은 두께의 제2금속층(19)이 무전해 도금법에 의하여 형성된다.
여기서, 제2금속층(19)은 솔더 범프를 형성하기 위한 전기 도금 공정이 진행되는 솔더 범프가 균일한 두께로 형성되도록 하기 위한 것이다.
제3도 (d)를 참조하면, 그런 다음 제2감광막(18)의 패턴의 마스크로 마스킹되지 않은 영역의 제2금속층(19)상에 원하는 높이를 갖는 버섯 형태이 범프(20)가 도금 속도가 비교적 빠른 통상적인 전기 도금법에 의하여 형성된다.
제3도 (e)를 참조하면, 최종적으로 통상적인 방법에 의해 제1 및 제2감광막(16),(18)의 패턴이 제거되고, 또한 그 범프(20)가 형성된 영역을 제외한 영역의 제2금속층(19)이 선택적으로 제거되면, 이웃하는 범프(20)들이 전기적으로 연결되지 않게 되어 범프(20)를 형성하는 공정이 완료된다.
이상에서 살펴본 바와 같이, 본 발명은 솔더 범프의 하측부를 형성하기 위한 감광막의 개구부를 형성하고 그 솔더 범프의 상측부를 형성하기 위한 감광막의 개구부를 기판상의 본딩 패드들의 배열 방향과 직각 방향으로 긴 변을 갖는 장방형으로 추가로 형성한 후 그 개구부들에 의해 노출된 영역을 무전해 도금하고 그 무전해 도금된 영역에 범프를 전기 도금하여 리플로우 공정이 진행된 후에도 이웃한 범프들이 서로 접합되지 않게 함으로써 간격이 좁은 본딩 패드들을 갖는 반도체 칩상에 서로 접합하지 않는 범프를 용이하게 형성할 수 있어 플립 칩의 신뢰성을 향상시킬 수 있는 효과를 갖고 있다.

Claims (7)

  1. 본딩 패드를 제외한 영역의 기판상에 보호층을 형성하는 단계와; 그 본딩 패드와 그 보호층상에 제1금속층을 형성하는 단계와; 그 제1금속층상에 제1개구부를 갖는 제1감광막의 패턴을 형성하는 단계와; 그 제1개구부상에 제2개구부를 갖는 제2감광막의 패턴을 그 제1감광막의 패턴상에 형성하는 단계와; 그 제2개구부에 의해 노출된 영역의 제1감광막의 패턴과, 제1개구부에 의해 노출된 영역의 제1금속층상에 범프를 형성하는 단계를 포함하는 솔더 범프의 제조 방법.
  2. 제1항에 있어서, 상기 제1감광막과 제2감광막이 서로 다른 감광성을 갖는 것을 특징으로 하는 솔더 범프의 제조 방법.
  3. 제1항에 있어서, 상기 제1감광막이 포지티브 감광막이고, 제2감광막이 네거티브 감광막인 것을 특징으로 하는 솔더 범프의 제조 방법.
  4. 제1항에 있어서. 상기 제1감광막의 패턴과, 제1개구부에 의해 노출된 영역의 제1금속층에 무전해 도금을 위한 전처리 공정이 실시된 후 상기 제2개구부를 갖는 제2감광막의 패턴이 그 제1감광막의 패턴상에 형성되는 것을 특징으로 하는 솔더 범프의 제조 방법.
  5. 제1항 또는 제4항에 있어서, 상기 제2개구부에 의해 노출된 영역의 제1감광막의 패턴과, 제1개구부에 의해 노출된 영역의 제1금속층상에 제2금속층을 형성한 후, 그 제2금속층상에 범프를 도금하는 것을 특징으로 하는 솔더 범프의 제조 방법.
  6. 제1항에 있어서, 상기 제2개구부가 상기 제1개구부의 크기보다 큰 크기를 갖는 것을 특징으로 하는 솔더 범프의 제조 방법.
  7. 제6항에 있어서, 상기 제2개구부가 상기 본딩 패드들의 배열 방향과 직각으로 되는 방향으로 긴 변을 갖는 장방향으로 형성되는 것을 특징으로 하는 솔더 범프의 제조 방법.
KR1019950034851A 1995-10-11 1995-10-11 솔더 범프의 제조방법 KR0152559B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950034851A KR0152559B1 (ko) 1995-10-11 1995-10-11 솔더 범프의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950034851A KR0152559B1 (ko) 1995-10-11 1995-10-11 솔더 범프의 제조방법

Publications (2)

Publication Number Publication Date
KR970024076A KR970024076A (ko) 1997-05-30
KR0152559B1 true KR0152559B1 (ko) 1998-10-01

Family

ID=19429821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950034851A KR0152559B1 (ko) 1995-10-11 1995-10-11 솔더 범프의 제조방법

Country Status (1)

Country Link
KR (1) KR0152559B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100718120B1 (ko) * 2003-07-01 2007-05-15 삼성전자주식회사 플립 칩 솔더 제조 방법
KR100843632B1 (ko) * 2006-01-04 2008-07-03 한양대학교 산학협력단 플립칩 실장형 범프, 그 제조방법, 및 비전도성 접착제를이용한 플립칩 접합방법
KR101068623B1 (ko) * 2008-12-31 2011-09-28 주식회사 하이닉스반도체 Rfid 태그칩을 위한 플립칩 본딩 구조물
KR101221180B1 (ko) * 2011-09-15 2013-01-21 한국과학기술원 칩간 접속을 위한 전도성 범프, 그 제조방법 및 이에 의한 칩간 접속방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100718120B1 (ko) * 2003-07-01 2007-05-15 삼성전자주식회사 플립 칩 솔더 제조 방법
KR100843632B1 (ko) * 2006-01-04 2008-07-03 한양대학교 산학협력단 플립칩 실장형 범프, 그 제조방법, 및 비전도성 접착제를이용한 플립칩 접합방법
KR101068623B1 (ko) * 2008-12-31 2011-09-28 주식회사 하이닉스반도체 Rfid 태그칩을 위한 플립칩 본딩 구조물
KR101221180B1 (ko) * 2011-09-15 2013-01-21 한국과학기술원 칩간 접속을 위한 전도성 범프, 그 제조방법 및 이에 의한 칩간 접속방법

Also Published As

Publication number Publication date
KR970024076A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
US5892271A (en) Semiconductor device
KR100470386B1 (ko) 멀티-칩패키지
US5561328A (en) Photo-definable template for semiconductor chip alignment
EP0536418B1 (en) Method of manufacturing a semiconductor device terminal structure
US7151050B2 (en) Method for fabricating electrical connection structure of circuit board
JPH04256343A (ja) 集積回路用フリップチップパッケージ
TWI233188B (en) Quad flat no-lead package structure and manufacturing method thereof
US6306751B1 (en) Apparatus and method for improving ball joints in semiconductor packages
KR0152559B1 (ko) 솔더 범프의 제조방법
US6763585B2 (en) Method for producing micro bump
JPH1140940A (ja) ボール・グリッド・アレイ型半導体パッケージにおける半田付け構造、および半田付け方法
US6960518B1 (en) Buildup substrate pad pre-solder bump manufacturing
JP4159631B2 (ja) 半導体パッケージの製造方法
JPH05235091A (ja) フィルムキャリア半導体装置
JP2004072043A (ja) 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法
KR100325925B1 (ko) 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법
US20060141666A1 (en) Method for producing a module including an integrated circuit on a substrate and an integrated module manufactured thereby
US8198739B2 (en) Semi-conductor chip with compressible contact structure and electronic package utilizing same
KR0152573B1 (ko) 마이크로 볼 그리드 어레이의 제조방법
JPH0645763A (ja) 印刷配線板
JP4011693B2 (ja) 半導体パッケージの製造方法
JPH11204677A (ja) 半導体装置およびその製造方法
JP3404094B2 (ja) 表面実装部品の実装方法
KR100708042B1 (ko) 반도체패키지용 섭스트레이트의 제조 방법
JPS58134436A (ja) 配線用導体における導体被膜の形成法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee