JPS58134436A - 配線用導体における導体被膜の形成法 - Google Patents
配線用導体における導体被膜の形成法Info
- Publication number
- JPS58134436A JPS58134436A JP1774982A JP1774982A JPS58134436A JP S58134436 A JPS58134436 A JP S58134436A JP 1774982 A JP1774982 A JP 1774982A JP 1774982 A JP1774982 A JP 1774982A JP S58134436 A JPS58134436 A JP S58134436A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- wiring
- base material
- bonding
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 23
- 239000004593 Epoxy Substances 0.000 claims abstract description 7
- 239000000654 additive Substances 0.000 claims abstract description 7
- 230000000996 additive effect Effects 0.000 claims abstract description 7
- 239000011521 glass Substances 0.000 claims abstract description 6
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- 230000003064 anti-oxidating effect Effects 0.000 abstract description 3
- 229910052759 nickel Inorganic materials 0.000 abstract description 3
- 230000002950 deficient Effects 0.000 abstract 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003963 antioxidant agent Substances 0.000 description 2
- 230000003078 antioxidant effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は配線用導体における導体皮膜の形成法、特にガ
ラスエポキシ材１紙フェノール基材の如き表面に凹凸を
有する基材上に形成される配線用導体皮膜の形成法に関
する。
ラスエポキシ材１紙フェノール基材の如き表面に凹凸を
有する基材上に形成される配線用導体皮膜の形成法に関
する。
従来、配線用導体層上にＬＳｉチップ等の半導体素子を
７エイスボンデイングなどにより搭載（マウント）処理
するハイブリッドＩＣ用配線基板やＩＣパッケージ基板
の製造−としてエツチング法が提案されている。
７エイスボンデイングなどにより搭載（マウント）処理
するハイブリッドＩＣ用配線基板やＩＣパッケージ基板
の製造−としてエツチング法が提案されている。
即ち、この方法は、第１図に示すようにガラスエポキシ
材２紙フェノール基材の如き表面に凹凸を有する基材１
を用い、その基材上に接着剤２を介して基礎配線用導体
（例えば、ｃｕ）８を貼り付け、このＣＵ導体を必要な
パターンにエツチング法により形成し、このパターン上
にアルミニウム（Ａ／）、ニッケル（Ｎｉ）の如き酸化
防止膜４をメッキ処理により形成したものである。
材２紙フェノール基材の如き表面に凹凸を有する基材１
を用い、その基材上に接着剤２を介して基礎配線用導体
（例えば、ｃｕ）８を貼り付け、このＣＵ導体を必要な
パターンにエツチング法により形成し、このパターン上
にアルミニウム（Ａ／）、ニッケル（Ｎｉ）の如き酸化
防止膜４をメッキ処理により形成したものである。
近年ＬＳｉチップ等の半導体素子の高集積化に伴って素
子の接続端子（バンプなど）における、端子幅及び間隔
が著しく狭少となり、チップをマウントする基板上の配
線導体パターンもチップ端子幅及び間隔に合わせて必然
的に狭少にする必要が生じて来た。
子の接続端子（バンプなど）における、端子幅及び間隔
が著しく狭少となり、チップをマウントする基板上の配
線導体パターンもチップ端子幅及び間隔に合わせて必然
的に狭少にする必要が生じて来た。
しかし、上述のようなエツチング法により製造された配
線用導体を有する基材上にチップをマウント処理した場
合、基材パターンとチップ端子との接触面積が小さい為
１、ボンディング不良の発生。
線用導体を有する基材上にチップをマウント処理した場
合、基材パターンとチップ端子との接触面積が小さい為
１、ボンディング不良の発生。
ポンディング強度の低下を招き、信頼性に著しく悪影響
を及ぼすなどの問題があった。
を及ぼすなどの問題があった。
したがって、本発明は上述の諸問題点に鑑みてなされた
もので、その目的とするところは、ガラスエポキシ材９
紙フェノール基材の如き表面に凹凸を有する基材上に形
成される配線用導体と、この上にマウント処理される半
導体素子の接触面積を実質的に増大させて、ボンディン
グ不良、ボンディング強度の低下を改善し、信頼性を向
上させることにある。
もので、その目的とするところは、ガラスエポキシ材９
紙フェノール基材の如き表面に凹凸を有する基材上に形
成される配線用導体と、この上にマウント処理される半
導体素子の接触面積を実質的に増大させて、ボンディン
グ不良、ボンディング強度の低下を改善し、信頼性を向
上させることにある。
上記目的を達成するための本発明の構成は、ガラスエポ
キシ材９紙フェノール基材の如き表面に凹凸を有する基
材に対重でアディティブ法により半導体素子（ＬＳｉチ
ップなど）の搭載処理を行う配線用導体層を形成するこ
とを特徴とする。
キシ材９紙フェノール基材の如き表面に凹凸を有する基
材に対重でアディティブ法により半導体素子（ＬＳｉチ
ップなど）の搭載処理を行う配線用導体層を形成するこ
とを特徴とする。
以下、本発明の導体形成工程を示す図面に従って詳細に
説明する。
説明する。
まず、説明に先だって、基材上に形成される複数条の配
線導体パタニンと、このパターンにフェイスボンディン
グ専門１．．Ｊ、リマウント処理されるＬＳｉチップと
の関係を第２図により説明する。基゛材上の導体パター
ンは図示の如く複数条のリードパターン（Ｐ＋”Ｐｎ）
からなり、このパターンＰ上にＬＳｉチップＬ（点線で
示す。）が例えばチップバンブを介してフェイスダウン
ボンディングされる。この場合、ＬＳｉチップの高集積
化に伴い、チッフハンフヲハターン接続端子のパターン
幅ｔ 及びパターン間隔Ｔは著しく狭少（例えば、１０
０〜１５０μｍｍ１ｎ）となり、チップボンディングに
あたり、接触面積が小さくなり、ボンディング不良の発
生９強度の低下、信頼性の劣化を招く。
線導体パタニンと、このパターンにフェイスボンディン
グ専門１．．Ｊ、リマウント処理されるＬＳｉチップと
の関係を第２図により説明する。基゛材上の導体パター
ンは図示の如く複数条のリードパターン（Ｐ＋”Ｐｎ）
からなり、このパターンＰ上にＬＳｉチップＬ（点線で
示す。）が例えばチップバンブを介してフェイスダウン
ボンディングされる。この場合、ＬＳｉチップの高集積
化に伴い、チッフハンフヲハターン接続端子のパターン
幅ｔ 及びパターン間隔Ｔは著しく狭少（例えば、１０
０〜１５０μｍｍ１ｎ）となり、チップボンディングに
あたり、接触面積が小さくなり、ボンディング不良の発
生９強度の低下、信頼性の劣化を招く。
第８図は本発明による導体形成工程の一例を示し、図に
おいて１はガラスエポキシ材９紙フェノール基材の如き
表面に凹凸を有する基材であり、この基材上にアディテ
ィブ法により基礎配線導体層５（例えばｃｕ）が形成さ
れる。即ち、アディティブ法による導体形成工程は、基
材にエポキシ系インクなどのメツキレシストをスクリー
ン印刷により回路ノリーン以外の部分にマスクしくパタ
ーン形成）、＆に基材表１面回路パターン上に化学銅メ
ッキにより所定の回路を得るメッキ処理からなる。さら
に上記銅（ｃｕ）配線導体層５上にアルミ（Ａ／）、ニ
ッケル（Ｎｉ）の如き酸化防止膜６がメッキ浴により形
成される。このような方法によれば、銅（ｃｕ）配線導
体層５をアディティブ法により形成している為、導体層
５の表面が凹凸となり、かつその上にラミネートした酸
化防止被膜６も表面が凹凸になる為、従来法に比べ、Ｌ
Ｓｉチップとのボンディング接触面積が実質的に増大（
実施例では１．５倍）するために、ボンディング面積が
増大し、ボンディング不良、ボンディング強度。
おいて１はガラスエポキシ材９紙フェノール基材の如き
表面に凹凸を有する基材であり、この基材上にアディテ
ィブ法により基礎配線導体層５（例えばｃｕ）が形成さ
れる。即ち、アディティブ法による導体形成工程は、基
材にエポキシ系インクなどのメツキレシストをスクリー
ン印刷により回路ノリーン以外の部分にマスクしくパタ
ーン形成）、＆に基材表１面回路パターン上に化学銅メ
ッキにより所定の回路を得るメッキ処理からなる。さら
に上記銅（ｃｕ）配線導体層５上にアルミ（Ａ／）、ニ
ッケル（Ｎｉ）の如き酸化防止膜６がメッキ浴により形
成される。このような方法によれば、銅（ｃｕ）配線導
体層５をアディティブ法により形成している為、導体層
５の表面が凹凸となり、かつその上にラミネートした酸
化防止被膜６も表面が凹凸になる為、従来法に比べ、Ｌ
Ｓｉチップとのボンディング接触面積が実質的に増大（
実施例では１．５倍）するために、ボンディング面積が
増大し、ボンディング不良、ボンディング強度。
信頼性が向上する。
以上説明したように本発明によれば、配線用導体層をア
ディティブ法により形成したから、ボンディング不良、
ボンディング強度が改善され、信頼性が向上するもので
ある。
ディティブ法により形成したから、ボンディング不良、
ボンディング強度が改善され、信頼性が向上するもので
ある。
第１図は従来の導体形成工程を示す配線基板の断面図、
第２図は本発明の説明に供する図、第８図は本発明によ
る導体形成工程の一例を示す断面図である。 １：基材、５：配線用導体層、６：酸化防止被膜。 第１図 第２図 ノ 第３ｒ９′ｌ
第２図は本発明の説明に供する図、第８図は本発明によ
る導体形成工程の一例を示す断面図である。 １：基材、５：配線用導体層、６：酸化防止被膜。 第１図 第２図 ノ 第３ｒ９′ｌ
Claims (1)
- １、 ガラスエポキシ材、紙フエノール基材の如き表面
に凹凸を有する基材に対してアディティブ法により半導
体素子の搭載処理を行う配線用導体層を形成したことを
特徴とする配線用導体における導体被膜の形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1774982A JPS58134436A (ja) | 1982-02-05 | 1982-02-05 | 配線用導体における導体被膜の形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1774982A JPS58134436A (ja) | 1982-02-05 | 1982-02-05 | 配線用導体における導体被膜の形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58134436A true JPS58134436A (ja) | 1983-08-10 |
Family
ID=11952385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1774982A Pending JPS58134436A (ja) | 1982-02-05 | 1982-02-05 | 配線用導体における導体被膜の形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58134436A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6141025A (ja) * | 1984-07-26 | 1986-02-27 | アルフレツド・テヴエス・ゲーエムベーハー | デイスクブレーキ |
| US5013570A (en) * | 1989-05-16 | 1991-05-07 | Yamanashi Yagen Limited | Method of producing odorless ripe juice of houttuynia cordata |
-
1982
- 1982-02-05 JP JP1774982A patent/JPS58134436A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6141025A (ja) * | 1984-07-26 | 1986-02-27 | アルフレツド・テヴエス・ゲーエムベーハー | デイスクブレーキ |
| US5013570A (en) * | 1989-05-16 | 1991-05-07 | Yamanashi Yagen Limited | Method of producing odorless ripe juice of houttuynia cordata |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0220848Y2 (ja) | ||
| US7253022B2 (en) | Method for fabricating semiconductor package with multi-layer metal bumps | |
| US6555416B2 (en) | Chip size package semiconductor device and method of forming the same | |
| US8878368B2 (en) | Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging | |
| JPH02133943A (ja) | 高集積回路及びその製造方法 | |
| TWI233188B (en) | Quad flat no-lead package structure and manufacturing method thereof | |
| US20040106288A1 (en) | Method for manufacturing circuit devices | |
| JPS62230027A (ja) | 半導体装置の製造方法 | |
| US7045393B2 (en) | Method for manufacturing circuit devices | |
| JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
| KR100771874B1 (ko) | 반도체 탭 패키지 및 그 제조방법 | |
| JPS58134436A (ja) | 配線用導体における導体被膜の形成法 | |
| JP2003168700A (ja) | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3424164B2 (ja) | 半導体装置の製造方法 | |
| KR0152559B1 (ko) | 솔더 범프의 제조방법 | |
| KR20000019151A (ko) | 솔더 범프를 갖는 반도체 칩과 그 제조방법 | |
| JPH0685010A (ja) | マルチチップモジュール | |
| JPH08293661A (ja) | セラミックス回路基板及びその製造方法 | |
| JP2005109068A (ja) | 半導体装置およびその製造方法 | |
| JP4115557B2 (ja) | 半導体パッケージの製造方法 | |
| JPS59152656A (ja) | 半導体装置 | |
| JPH0645763A (ja) | 印刷配線板 | |
| US20060284288A1 (en) | Wafer and single chip having circuit rearranged structure and method for fabricating the same | |
| JP4115556B2 (ja) | 半導体パッケージの製造方法 | |
| JP4011693B2 (ja) | 半導体パッケージの製造方法 |