KR101221180B1 - 칩간 접속을 위한 전도성 범프, 그 제조방법 및 이에 의한 칩간 접속방법 - Google Patents

칩간 접속을 위한 전도성 범프, 그 제조방법 및 이에 의한 칩간 접속방법 Download PDF

Info

Publication number
KR101221180B1
KR101221180B1 KR1020110092754A KR20110092754A KR101221180B1 KR 101221180 B1 KR101221180 B1 KR 101221180B1 KR 1020110092754 A KR1020110092754 A KR 1020110092754A KR 20110092754 A KR20110092754 A KR 20110092754A KR 101221180 B1 KR101221180 B1 KR 101221180B1
Authority
KR
South Korea
Prior art keywords
conductive
chip
trench
conductive bumps
delete delete
Prior art date
Application number
KR1020110092754A
Other languages
English (en)
Inventor
김택수
박아영
이인화
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020110092754A priority Critical patent/KR101221180B1/ko
Application granted granted Critical
Publication of KR101221180B1 publication Critical patent/KR101221180B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

칩간 접속을 위한 전도성 범프, 그 제조방법 및 이에 의한 칩간 접속방법이 제공된다.
본 발명에 따른 칩간 접속을 위한 전도성 범프는 칩 상에 접합된 몸통부; 및 상기 몸통부 상에 구비된 헤드부를 포함하며, 여기에서 상기 헤드부는 상기 몸통부의 직경보다 더 큰 직경을 갖는 것을 특징으로 하며, 본 발명에 따른 전도성 범프는 기판과 결합되는 몸통부와 상기 몸통부보다 더 넓은 면적과 너비를 갖는 헤드부로 이루어진다. 특히 상기 전도성 범프는 접속되는 기판 각각에 구비되어, 서로 대향하며, 결속 후, 상기 전도성 범프의 헤드부는 전도성 범프를 물리적으로 상호 결합시켜 결속 도중 발새할 수 있는 칩 이탈을 방지한다.

Description

칩간 접속을 위한 전도성 범프, 그 제조방법 및 이에 의한 칩간 접속방법{Conductive bumps for connecting chips, manufacturing method for the same, and method for connecting chips using the same}
본 발명은 칩간 접속을 위한 전도성 범프, 그 제조방법 및 이에 의한 칩간 접속방법에 관한 것으로, 보다 상세하게는 칩 중간이나 외곽 등의 위치 제한 없이 전도성 범프를 이탈 없이 사용할 수 있고, 몸통부보다 넓은 너비의 헤드부를 가지는 범프간 결속에 의하여 칩간 결속이 더욱 견고해질 수 있는, 칩간 접속을 위한 전도성 범프, 그 제조방법 및 이에 의한 칩간 접속방법에 관한 것이다.
전자부품을 접합함에 있어서는 이방성 전도 필름(Anisotropic Conductive Film, 이하 ACF)이 사용되고 있다. ACF는 직경이 3~5㎛인 미세한 전도성 입자가 접착제 필름의 내부에 균일하게 분포된 형태를 갖는다. 전도성 입자는 구형 폴리머의 표면에 금속층이 코팅된 구조로서, 다수의 전도성 입자는 전자부품과 기판의 전극 역할을 하는 돌출된 금속패드(pad) 사이에 밀착되어 전기적 연결부를 형성한다. ACF는 접착제를 이용하여 접합하기 때문에, 디스플레이, 통신 장비, 반도체 칩 등과 같은 다양한 전자부품의 저온 접합에 사용되고 있다. 그러나 전자부품의 패드 사이의 간격이 감소하면서 ACF의 전도성 입자에 의해 패드 사이에 전기적 단락이 발생하거나, 패드에 압착된 전도성 입자의 개수가 일정하지 않음에 따라 전기 전도도가 불균일한 문제점이 발생하고 있다. 이러한 ACF의 문제점은 접합과정에서 접착제 내부에 분포된 전도성 입자들이 이동하기 때문에 발생한다. ACF의 문제점을 보완하기 위하여 전도성 입자와 유사한 구조의 전도성 범프를 칩의 패드에 고정시키는 방법들이 제안되었으며, 이와 같은 방법에 의해 전도성 범프가 칩의 패드에 고정되면 접합과정에서 전도성 범프가 이동하지 않고 전기 전도도가 일정하다는 장점이 있다. 하지만, 접속 과정에서 전도성 범프가 이동되지 않는 방식으로 칩간 접속을 효과적으로 꾀하는 것은 상당히 어려운 작업이다.
따라서, 본 발명이 해결하고자 하는 과제는 원하는 위치에 구비되어,칩간 물리적 결속을 보다 견고해질 수 있으며, 접속 공정에서의 칩 이탈을 최소화할 수 있는 전도성 범프와 그 제조방법, 그리고 이에 의한 칩간 접속방법을 제공하는 것이다.
상기 과제를 해결하기 위하여, 본 발명은 칩간 접속을 위한 전도성 범프로서, 상기 범프는 칩 상에 접합된 몸통부; 및 상기 몸통부 상에 구비된 헤드부를 포함하며, 여기에서 상기 헤드부는 상기 몸통부의 직경보다 더 큰 직경을 갖는 것을 특징으로 하는 칩간 접속을 위한 전도성 범프를 제공한다.
본 발명의 일 실시예에서 상기 전도성 범프는 금속 또는 전도성 폴리머를 포함한다.
본 발명의 일 실시예에서 상기 전도성 범프는 버섯 또는 화살 모양이며, 점 또는 선 형태이다.
본 발명의 일 실시예는 기판 상에 전기도금용 종자층을 적층시키는 단계;
상기 종자층 상에 포토레지스트층을 적층하는 단계; 기 포토레지스트층을 패터닝하여, 복수 개의 트렌치 구조를 형성시키는 단계; 기 트렌치 구조 아래로 노출되는 종자층에 대한 전기도금을 진행하여, 상기 트렌치 사이로 전도성 범프를 성장시키는 단계; 및 상기 포토레지스트층을 제거하는 단계를 포함하는 것을 특징으로 하는 칩간 접속을 위한 전도성 범프 제조방법을 제공한다.
본 발명의 일 실시예에서 상기 전기도금은 과도금 방식으로 진행되며, 이로써 상기 트렌치 내뿐만 아니라, 상기 트렌치 상부로도 전도성 범프가 성장한다.
본 발명의 일 실시예에서 상기 성장된 전도성 범프는 몸통부 및 상기 몸통부보다 넓은 직경의 헤드부를 갖는다.
본 발명의 일 실시예에서 상기 전도성 범프는 구리, 은, 금, 알루미늄, 티타늄, 니켈, 크롬, 주석 및 백금으로 이루어진 군으로부터 선택된 어느 하나 이상의 금속물질을 포함한다.
본 발명의 일 실시예에서 상기 트렌치 구조는 점 형태 또는 선 형태이다.
본 발명의 일 실시예는 몸통부, 및 상기 몸통부 단부에 구비되며, 상기 몸통부보다 넓은 직경의 헤드부를 포함하는 전도성 범프를 이용한 칩간 접속방법으로, 상기 방법은 상기 전도성 범프가 각각 형성된 두 칩을 접근시키는 단계; 상기 두 칩 상의 전도성 범프 각각은 대향하는 타 칩 상의 전도성 범프 사이의 공간으로 끼워지는 단계를 포함하는 것을 특징으로 하는 전도성 범프를 이용한 칩간 접속방법을 제공한다.
본 발명의 일 실시예에서 상기 전도성 범프의 헤드부 사이의 공간은 상기 공간에 끼워지는 타 전도성 범프의 헤드부 직경보다 좁게 구성된다.
본 발명의 일 실시예에서 상기 전도성 범프는 점 또는 선 형태이다.
본 발명에 따른 전도성 범프는 기판과 결합되는 몸통부와 상기 몸통부보다 더 넓은 면적과 너비를 갖는 헤드부로 이루어진다. 특히 상기 전도성 범프는 접속되는 기판 각각에 구비되어, 서로 대향하며, 결속 후, 상기 전도성 범프의 헤드부는 전도성 범프를 물리적으로 상호 결합시켜 결속 도중 발새할 수 있는 칩 이탈을 방지한다.
도 1 내지 5는 본 발명의 일 실시예에 따른 전도성 범프의 제조방법을 설명하는 도면이다.
도 6 내지 8은 본 발명의 일 실시예에 따라 제조된 전도성 범프를 이용한 칩간 접속방법을 설명하는 도면이다.
이하, 본 발명의 도면을 참조하여 상세하게 설명하고자 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서 본 발명은 이하 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 또한, 본 명세서 전반에 걸쳐 표시되는 약어는 본 명세서 내에서 별도의 다른 지칭이 없다면 당업계에서 통용되어, 이해되는 수준으로 해석되어야 한다.
본 발명은 칩에 접속된 전도성 범프를 수용하기 위한 구조로서, 상기 칩에 w접합된 몸통부와 상기 몸통부보다 넓은 너비의 헤드부를 제시한다. 이때 상기 헤드부는 칩간 결속 후 칩을 물리적으로 고정시키는 기능을 수행한다.
도 1 내지 5는 본 발명의 일 실시예에 따른 전도성 범프의 제조방법을 설명하는 도면이다.
도 1을 참조하면, 먼저 기판(100) 상에 접착층(110)과 전기도금을 위한 종자층(120)이 적층된다. 본 발명의 일 실시예에서 상기 접착층(110)은 Ti, Cr이 사용될 수 있으며, 상기 종자층(120)의 물질로는 구리/백금이 사용될 수 있다.
도 2를 참조하면, 상기 종자층(120) 상에 포토레지스트층(130)을 적층한다. 본 발명의 일 실시예에서 상기 포토레지스트층(130)은 네거티브, 포지트브 모두 다 사용가능하며, 상기 포토레지스트층(130)의 높이는 사용하고자 하는 전도성 범프의 높이에 대응하여 자유로이 선택될 수 있다.
도 3을 참조하면, 상기 포토레지스트층(130)은 리쏘그래피 공정과 식각 공정을 통하여 패터닝되는데, 상기 패터닝 공정에 따라 소정 간격으로 이격된 복수 개의 트렌치 구조가 형성되며, 상기 트렌치 구조를 통하여 종자층(120)이 일부 노출된다.
이때, 종자층 또한 패터닝되는데, 이는 포토레지스트로 마스킹을 한 후, 시드층을 제거할 수 있는 식각물질을 넣어, 선택적으로 패터닝하는 방식으로 진행된다.
본 명세서에서 트렌치 구조라 함은 패터닝 공정에서 진행되는 선택적 식각 공정에 따라 포토레지스트층(110)에 형성되는 함몰 구조로써, 상기 트렌치 구조의 치수와 형태는 다양하게 선택될 수 있으며, 상기 트렌치 구조는 실제 전도성 범프가 수용되는 구조체의 구조 및 치수(dimension)에 대응된다.
도 4를 참조하면, 트렌치 사이로 노출된 종자층(120)에 대하여 전기도금을 실시한다. 본 발명의 일 실시예에서 상기 전기도금은 실제 트렌치 구조보다 더 많은 양의 금속이 도그되는, 이른바 과도금(over electroplating) 방식으로 진행되어, 과량의 금속이 상기 노출된 종자층(120)에 도금되어, 성장한다. 그 결과, 상기 트렌치 높이까지는 동일한 직경(또는 너비)의 몸통부가 상기 트렌치 높이 이상부터는 트렌치 직경보다 넓은 면적으로 도금된 헤드부가 형성되며, 상기 헤드부의 직경(또는 너비)은 상기 트렌치 직경에 해당하는 몸통부보다 크게 된다. 따라서, 본 발명은 이러한 헤드부를 이용한 전도성 범프 간의 물리적, 전기적 결속 효과를 극대화시키는데, 이는 이하 상세히 설명된다.
도 5를 참조하면, 상기 포토레지스트층(130)을 제거함으로써 몸통부(141)와 상기 몸통부 상부에 형성된 헤드부(142)으로 이루어진 전도성 범프(140)가 칩 기판 상에 형성되며, 여기에서 상기 헤드부(142)의 직경은 몸통부(141)의 직경보다 더 넓다. 따라서, 상기 헤드부가 구형인 경우에는 마치 버섯과 같은 형태가 될 수 있으나, 본 발명의 범위는 이에 제한되지 않는다. 따라서, 만약 상기 헤드부(142)의 형태가 삼각형인 경우에는 마치 화살 형태의 전도성 범프가 형성되며, 이 또 한 본 발명의 범위에 속한다. 또한, 상기 범프는 점 또는 선 형태일 수 있는데, 상기 범프의 평면 구조는 상술한 바와 같이 트렌치 형태를 따르므로, 상기 트렌치를 소정 길이를 갖는 선으로 형성하느냐, 또는 일정한 점(웰) 형태로 형성하느냐에 따라 본 발명에 따른 전도성 범프의 형태가 결정된다. 하지만, 어떠한 경우에도 본 발명에 따른 전도성 범프는 실제 기판간의 접속을 이루기 위한 수단인 전도성 범프의 단부 크기를 실제 몸통부보다 넓은 직경으로 구성함으로써, 칩간 물리적 결속력을 강화시키는데, 이하 이를 상세히 설명한다.
도 6 내지 8은 본 발명의 일 실시예에 따라 제조된 전도성 범프를 이용한 칩간 접속방법을 설명한은 도면이다.
도 6을 참조하면, 본 발명에 따른 전도성 범프(221, 222)가 접속 대상이 되는 2개의 칩, 즉, 제 1 칩(211)과 제 2 칩(212)에 구비되며, 상기 전도성 범프는 서로 대향한다. 이때 상기 제 1 칩(211)과 제 2 칩(212)상의 전도성 범프는 도 1 내지 5에서 예시된 방법으로 제조되며, 따라서, 상기 범프와 칩 기판 사이에는 도금형성을 위한 종자층과 그 하부의 접착층이 더 구비될 수 있다.
또한, 본 발명의 일 실시예에서 상기 범프의 재질은 금속 재질이었으나, 이 외에도 전도성 폴리머 등도 본 발명의 범위에 속한다. 따라서, 금속재질인 경우, 전기도금이 가능한 임의의 모든 금속물질, 즉, 은, 금, 알루미늄, 티타늄, 니켈, 크롬, 주석, 백금 및 이들의 합금이 사용될 수 있으며, 이는 모두 본 발명의 범위에 속한다.
도 7을 참조하면, 상기 두 칩(211, 212)은 상호 접근하는데, 이때 상기 전도성 범프(221, 222)는 각각 대향하는 칩에 구비된 타 범프와 범프 사이의 공간으로 근접하여 끼워지게 된다. 만약, 서로 대향하는 기판의 전도성 범프들이 서로 동일한 위치이라면, 전도성 범프에 의한 칩간 전기적, 물리적 결속 효과를 기대할 수 없다. 특히 본 발명의 일 실시예에서 동일 기판에 형성된 범프의 헤드부 사이의 공간(a)을, 상기 공간(a)에 끼워지는 타 기판의 범프의 헤드부 직경보다는 좁게 구성한다. 보다 바람직하게는 상기 공간(a)의 직경은 헤드부 직경보다는 좁게, 몸통부보다는 넓게 구성한다. 이로써 상기 헤드부는 소성 후 사이에 끼워지는 타 기판 범프와의 접합부위를 제공할 뿐만 아니라, 범프가 물리적으로 이탈되는 문제를 방지하는 문턱으로서도 기능한다.
도 8을 참조하면, 두 기판 상에 형성된 전도성 범프가 서로 대향하는 기판 상의 범프 사이로 끼워진 후, 소성 공정이 진행된다. 본 발명의 일 실시예에서는 상기 타 기판의 범프가 끼워지는 공간 사이에 접착제 등이 더 도포될 수 있으며, 이후, 열, 압력 등으로 영구 접합이 진행될 수 있다. 또는 이와 달리 임시로 몸통부보다 더 큰 직경의 헤드부에 의하여 임시로 칩을 고정시킬 수도 있으며, 이 또한 본 발명의 범위에 속한다. 이 경우, 칩간 배열을 유지하기 위하여 우선 큰 직경이 헤드부를 갖는 전도성 범프를 이용, 칩간 배열을 균일하게 하고, 후속 공정을 진행한다. 이에 따라, 공정 중 발생할 수 있는 칩 이탈이 방지되고, 아울러, 칩을 서로 이격시켜 두 칩이 서로 탈착된다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (12)

  1. 기판 상에 전기도금용 종자층을 적층시키는 단계;
    상기 종자층 상에 포토레지스트층을 적층하는 단계;
    상기 포토레지스트층을 패터닝하여, 복수 개의 트렌치 구조를 형성시키는 단계;
    상기 트렌치 구조 아래로 노출되는 종자층에 대한 전기도금을 진행하여, 상기 트렌치 사이로 전도성 범프를 성장시키는 단계; 및
    상기 포토레지스트층을 제거하는 단계를 포함하며, 상기 전기도금은 과도금 방식으로 진행되며, 이로써 상기 트렌치 내뿐만 아니라, 상기 트렌치 상부로도 전도성 범프가 성장하며, 상기 트렌치 내에서 성장한 전도성 범프는 상기 전도성 범프의 몸통부, 상기 트렌치 상부로 성장한 전도성 범프는 상기 전도성 펌프의 헤드부를 이루며, 상기 전도성 범프의 몸통부에 비하여, 상기 전도성 범프의 헤드부가 넓은 직경을 갖는 것을 특징으로 하는 칩간 접속을 위한 전도성 범프 제조방법.
  2. 제 1항에 있어서,
    상기 전도성 범프는 구리, 은, 금, 알루미늄, 티타늄, 니켈, 크롬, 주석 및 백금으로 이루어진 군으로부터 선택된 어느 하나 이상의 금속물질을 포함하는 것을 특징으로 하는 전도성 범프 제조방법.
  3. 제 1항에 있어서,
    상기 트렌치 구조는 점 형태 또는 선 형태인 것을 특징으로 하는 전도성 범프 제조방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020110092754A 2011-09-15 2011-09-15 칩간 접속을 위한 전도성 범프, 그 제조방법 및 이에 의한 칩간 접속방법 KR101221180B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110092754A KR101221180B1 (ko) 2011-09-15 2011-09-15 칩간 접속을 위한 전도성 범프, 그 제조방법 및 이에 의한 칩간 접속방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110092754A KR101221180B1 (ko) 2011-09-15 2011-09-15 칩간 접속을 위한 전도성 범프, 그 제조방법 및 이에 의한 칩간 접속방법

Publications (1)

Publication Number Publication Date
KR101221180B1 true KR101221180B1 (ko) 2013-01-21

Family

ID=47841655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110092754A KR101221180B1 (ko) 2011-09-15 2011-09-15 칩간 접속을 위한 전도성 범프, 그 제조방법 및 이에 의한 칩간 접속방법

Country Status (1)

Country Link
KR (1) KR101221180B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3747043A4 (en) * 2018-02-01 2022-02-23 Hrl Laboratories, Llc INTEGRATED CIRCUIT WITH METALLIC LATCHING STRUCTURE

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297197A (ja) * 1994-04-27 1995-11-10 Nec Corp 実装装置およびその製造方法
KR0152559B1 (ko) * 1995-10-11 1998-10-01 김광호 솔더 범프의 제조방법
JP2002083846A (ja) * 2000-09-07 2002-03-22 Nec Corp 実装用ピン及び実装装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297197A (ja) * 1994-04-27 1995-11-10 Nec Corp 実装装置およびその製造方法
KR0152559B1 (ko) * 1995-10-11 1998-10-01 김광호 솔더 범프의 제조방법
JP2002083846A (ja) * 2000-09-07 2002-03-22 Nec Corp 実装用ピン及び実装装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3747043A4 (en) * 2018-02-01 2022-02-23 Hrl Laboratories, Llc INTEGRATED CIRCUIT WITH METALLIC LATCHING STRUCTURE

Similar Documents

Publication Publication Date Title
CN101517737B (zh) 通过芯片通孔的倒装片互连
TWI527848B (zh) 非隨機異方性導電膠膜及其製程
US7456493B2 (en) Structure for mounting semiconductor part in which bump and land portion are hardly detached from each other and method of manufacturing mounting substrate used therein
TWI648913B (zh) Anisotropic conductive film and connection structure
US20110223778A1 (en) Multi-chip module with multi-level interposer
EP2750490A1 (en) Component-mounting printed circuit board and manufacturing method for same
JP2012069952A (ja) マイクロスプリング接点を有するインターポーザ、ならびにインターポーザを製作する方法および使用する方法
TW201631715A (zh) 佈線基板、製造佈線基板之方法及電子組件裝置
JP2014017485A (ja) ダイおよび基板を接続する剛性相互接続構造を有するデバイスパッケージならびにその方法
JP2018078096A (ja) フィラー含有フィルム
US9245819B2 (en) Embedded electrical component surface interconnect
US7163885B2 (en) Method of migrating and fixing particles in a solution to bumps on a chip
KR101221180B1 (ko) 칩간 접속을 위한 전도성 범프, 그 제조방법 및 이에 의한 칩간 접속방법
CN109844934B (zh) 用于低温接合的结构和方法
KR102251441B1 (ko) 접속 구조체
JP5135194B2 (ja) 半導体装置の製造方法
CN104541366A (zh) 半导体装置及其制造方法
TWI718264B (zh) 用於高密度互連架構之表面修整層
TW200525256A (en) Carrier
KR101233486B1 (ko) 칩간 접속을 위하여 내부에 중공 구조가 형성된 전도성 범프 수용 구조체 제조방법, 이에 의하여 제조된 전도성 범프 수용 구조체 및 이를 이용한 칩간 접속방법
JP2007019388A (ja) 半導体装置及び半導体装置の実装方法
TW201212186A (en) Package structure
TWI747898B (zh) 異向性導電膜
CN105655321A (zh) 电子封装及其制作和使用方法
KR101221257B1 (ko) 단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체 제조 방법과 전도성 범프 구조체 제조 방법, 이에 의하여 제조된 전도성 범프 수용 구조체 및 이를 이용한 칩간 접속 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160115

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 6