JP2002083846A - 実装用ピン及び実装装置 - Google Patents

実装用ピン及び実装装置

Info

Publication number
JP2002083846A
JP2002083846A JP2000271142A JP2000271142A JP2002083846A JP 2002083846 A JP2002083846 A JP 2002083846A JP 2000271142 A JP2000271142 A JP 2000271142A JP 2000271142 A JP2000271142 A JP 2000271142A JP 2002083846 A JP2002083846 A JP 2002083846A
Authority
JP
Japan
Prior art keywords
mounting
pin
pins
circuit board
locking projections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000271142A
Other languages
English (en)
Inventor
Koji Soejima
康志 副島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000271142A priority Critical patent/JP2002083846A/ja
Priority to US09/949,046 priority patent/US20020028596A1/en
Publication of JP2002083846A publication Critical patent/JP2002083846A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/28—Contacts for sliding cooperation with identically-shaped contact, e.g. for hermaphroditic coupling devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/73—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/03—Contact members characterised by the material, e.g. plating, or coating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/20—Pins, blades, or sockets shaped, or provided with separate member, to retain co-operating parts together
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R24/00—Two-part coupling devices, or either of their cooperating parts, characterised by their overall structure
    • H01R24/84—Hermaphroditic coupling devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1414—Circular array, i.e. array with radial symmetry
    • H01L2224/14141—Circular array, i.e. array with radial symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1414—Circular array, i.e. array with radial symmetry
    • H01L2224/14143—Circular array, i.e. array with radial symmetry with a staggered arrangement, e.g. depopulated array
    • H01L2224/14145—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
    • H01L2224/81899—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other using resilient parts in the bump connector or in the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 接続面積をより少なくして狭ピッチに適した
構造を有し、実装密度の更なる高度化に対応することが
できると共に、製造工程が複雑にならない実装用ピン及
び実装装置を提供する。 【解決手段】 回路基板１３及びＬＳＩ１４の電極パッ
ド１２上に突設され、ピン接続により回路基板１３及び
ＬＳＩ１４を実装状態とする実装用ピンにおいて、ピン
接続により互いに係止し合う係止突起部１１を有し、実
装時、対応する１本ずつがピン接続状態になる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、実装用ピン及び
実装装置に関し、特に、高密度実装構造において、回路
基板に対し回路素子を着脱自在に実装することができる
実装用ピン及び実装装置に関する。
【０００２】
【従来の技術】従来、例えば、半導体チップとパッケー
ジ基板或いは半導体チップ同士等の間を、ピンの嵌合に
より電気的に接続した実装装置が知られている（特開平
７−２９７１９７号公報参照）。
【０００３】図１２は、従来の実装装置のピン構造を示
す断面図である。図１２に示すように、従来の実装装置
は、コンタクトパッド１に設けられた雄ピン２と、雄ピ
ン２に対向してコンタクトパッド３に設けられた一対の
雌ピン４ａ，４ｂとを有している。
【０００４】雄ピン２には、中間部両側に括れ５が形成
され、一対の雌ピン４ａ，４ｂには、それぞれの中間部
に突起６が対向して形成されている。これら雄ピン２と
一対の雌ピン４ａ，４ｂを互いに押し付け、各括れ５に
それぞれ突起６を噛み合わせることにより、雄ピン２を
両雌ピン４ａ，４ｂ間に嵌合させた状態にすることがで
きる。
【０００５】これら雄ピン２及び雌ピン４ａ，４ｂは、
以下の方法により、雄ピン２或いは雌ピン４ａ，４ｂに
対応するレジストパターンを形成して、個別に作成され
る。先ず、Ｘ線に感光する二層のレジストと、その間に
挟み込んだ紫外線に感光するレジストの、三層のレジス
トを積層し、次に、Ｘ線と紫外線を順次選択的に照射
し、感光する。感光後、現像してパターンを形成した
後、電気メッキを行って金属材料を埋め込み、レジスト
を剥離する。これにより、中間部に括れ５を有する雄ピ
ン２若しくは中間部に突起６を有する雌ピン４ａ，４ｂ
を、それぞれ作成することができる。
【０００６】このように、中間部両側に括れ５が形成さ
れた雄ピン２と、それぞれの中間部に突起６が対向して
形成された一対の雌ピン４ａ，４ｂにより、高密度実装
を実現させると共に、少ない接触面積で強固な接続を可
能とするピン構造を得ている。
【０００７】
【発明が解決しようとする課題】しかしながら、現在
は、更なる高密度実装が求められており、微細な接続に
適するように、接続に必要な電極面積を一層少なくする
ことが望まれている。
【０００８】つまり、実装密度の高度化に伴う多ピン狭
ピッチ構造に対応するためには、接続面積をより少なく
して狭ピッチに適した構造にしなければならないが、従
来の実装装置のピン構造においては、雄ピン３を挟み込
むために１つの電極上に２本の雌ピン５ａ，５ｂを形成
する必要があり、その分広い面積を要するので狭ピッチ
に適した構造ではなかった。
【０００９】また、雄ピン２には、中間部両側に括れ５
を形成し、一対の雌ピン４ａ，４ｂには、それぞれの中
間部に突起６を対向して形成しなければならないので、
製造工程が複雑になるのが避けられなかった。
【００１０】この発明の目的は、接続面積をより少なく
して狭ピッチに適した構造を有し、実装密度の更なる高
度化に対応することができると共に、製造工程が複雑に
ならない実装用ピン及び実装装置を提供することであ
る。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、この発明に係る実装用ピンは、各実装対象のピン突
設位置に突設され、ピン接続により前記各実装対象を実
装状態とする実装用ピンにおいて、ピン接続により互い
に係止し合う係止突起部を有し、実装時、対応する１本
ずつがピン接続状態になることを特徴としている。
【００１２】上記構成を有することにより、各実装対象
のピン突設位置に突設され、ピン接続により各実装対象
を実装状態とする実装用ピンは、ピン接続により互いに
係止し合う係止突起部を有し、実装時、対応する１本ず
つがピン接続状態になる。これにより、接続面積をより
少なくして狭ピッチに適した構造を有し、実装密度の更
なる高度化に対応することができると共に、製造工程が
複雑にならない。
【００１３】また、この発明に係る実装装置は、上記実
装用ピンを用いて実現することができる。
【００１４】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。
【００１５】図１は、この発明の一実施の形態に係る実
装用ピンを示し、（ａ）は斜視説明図、（ｂ）は側面説
明図である。図１に示すように、実装用ピン１０は、先
端に張り出し部である係止突起部１１を有し、この係止
突起部１１を突出端として、電極パッド１２上に突設さ
れている（（ａ）参照）。
【００１６】電極パッド１２は、回路基板１３と、実装
対象となる、例えば、ＬＳＩ（ｌａｒｇｅ ｓｃａｌｅ
ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）１４等それ
ぞれに、複数個設けられている（（ｂ）参照）。
【００１７】この実装用ピン１０は、多ピン狭ピッチの
高密度実装構造において、回路基板１３へのＬＳＩ１４
実装時、各電極パッド１２に設けられた１本ずつが互い
に係止し接続されるように、接続対象同士が対向して係
止突起部１１同士が向き合った状態に配置される
（（ａ），（ｂ）参照）。
【００１８】図２は、図１の実装用ピンを用いた実装例
の説明図である。図中、上方に側面図、下方に平面図を
示し、実装用ピンは詳細な図示を省略し設置位置を概略
的に示す。図２に示すように、実装用ピン１０を用い
て、回路基板１３に、ＬＳＩ１４やパッケージ１５等の
インタポーザが実装・接続される。
【００１９】実装例として、回路基板１３の上に実装用
ピン１０を用いてＬＳＩ１４が接続されるチップオンボ
ード（ｃｈｉｐ ｏｎ ｂｏａｒｄ）実装（（ａ）参
照）、回路基板１３にＢＧＡ（ｂａｌｌ ｇｒｉｄ ａ
ｒｒａｙ）或いはＰＧＡ（ｐｉｎ ｇｒｉｄ ａｒｒａ
ｙ）により接続されたパッケージ１５の上に、実装用ピ
ン１０を用いてＬＳＩ１４が接続されるパッケージ実装
（（ｂ）参照）がある。
【００２０】また、回路基板１３にＢＧＡ或いはＰＧＡ
により接続されたＬＳＩ１４の上に、実装用ピン１０を
用いて更にＬＳＩ１４が接続されるＬＳＩスタック接続
（（ｃ）参照）、回路基板１３に実装用ピン１０を用い
て接続されたＬＳＩ１４の上に、実装用ピン１０を用い
て更にＬＳＩ１４が接続されるＬＳＩスタック接続
（（ｄ）参照）、がある。
【００２１】図３は、図１の実装用ピンの接続状態を示
す説明図である。図３に示すように、各電極パッド１２
上には、接続用端子である実装用ピン１０（１０ａ〜１
０ｈ）が、１本のみ、対向する接続対象同士が接続した
とき互いを押し付け合う配置状態となるように、形成さ
れている。
【００２２】このような条件の下、隣接する実装用ピン
１０は、係止突起部１１同士が向き合った状態（例え
ば、１０ａと１０ｃ、１０ｄと１０ｆ）と、係止突起部
１１同士が背中合わせになった状態（例えば、１０ｃと
１０ｅ、１０ｆと１０ｈ）とが、交互に繰り返されて配
置される。
【００２３】そして、実装時、対向する実装用ピン１０
同士を位置合わせし互いに近づけると、実装用ピン１０
の先端側が当接した後、それぞれ係止突起部１１を乗り
越えて、係止突起部１１同士が互いに係止した状態にな
り、対向する実装用ピン１０同士が係止接続した状態に
なる。
【００２４】つまり、接続対象の実装用ピン同士である
実装用ピン１０ａと実装用ピン１０ｂを押し付け合う
と、各実装用ピン１０ａ，１０ｂが、共にそれぞれの係
止突起部１１の突出方向とは反対方向に押し出された状
態となって、各実装用ピン１０ａ，１０ｂには、電極パ
ッド１２上面に対しほぼ垂直方向に沿う未接触状態の突
設位置に戻ろうとする力が作用する。
【００２５】この結果、実装時、両実装用ピン１０ａ，
１０ｂの係止状態が維持され、電極パッド１２を介し
て、例えば回路基板１３とＬＳＩ１４（図２参照）が接
続状態となり、その接続状態が維持される。
【００２６】なお、互いに係止状態となる係止突起部１
１同士は、なだらかな滑り易い角度で引っかかっている
だけなので、互いに係止突起部１１を離反させるように
すれば、容易に係止状態を解除することができる。即
ち、押し込み方向と逆方向に引っ張り合えば、容易に引
き抜くことができる。
【００２７】このように、実装用ピン１０は、実装時、
互いに接続される接続対象同士が、機械的な接触に伴う
反発力（未接触状態の突設位置に戻ろうとする力）によ
り、それぞれの係止突起部１１を互いに向かい合わせて
係止接続した状態となる。
【００２８】実装に際しては、両実装用ピン１０ａ，１
０ｂに隣接する実装用ピン１０ｃ，１０ｄにおいても、
実装用ピン１０ａと実装用ピン１０ｃ、実装用ピン１０
ｂと実装用ピン１０ｄで、係止突起部１１の突出方向に
合わせて押し出される方向が逆になるが、両実装用ピン
１０ａ，１０ｂと同様の係止状態が維持される。
【００２９】更に、実装用ピン１０ｃ，１０ｄに隣接す
る実装用ピン１０ｅ，１０ｆにおいても同様であり、例
えば並設された複数の電極パッド１２に設けられた実装
用ピン１０の全てにおいて、同様の係止状態が維持され
る。
【００３０】図４は、図１の実装用ピンの内部構造を説
明する断面図である。図４に示すように、実装用ピン１
０は、中心部から外表面にかけて順番に、例えばＣｕ−
Ｎｉ−Ａｕの３つの成分から構成されている。なお、３
つの成分から構成せずに、Ｃｕ−Ａｕ，Ｎｉ−Ａｕ等の
２つの成分により構成しても良く、また、外表面のＡｕ
の代わりに、Ｐｔ，Ａｇ，Ｐｄ，Ｒｈ，Ｒｕ等を用いて
も良い。
【００３１】この実装用ピン１０の外観形状は、角柱か
らなる脚部の先端に、脚部から突出する係止突起部１１
を有する逆Ｌ字状を呈しており、係止突起部１１は、上
下両面の先端側を絞り込んで形成されている（図１参
照）。
【００３２】図５は、実装用ピンの他の例を示す斜視図
である。図５に示すように、実装用ピン１０は、係止突
起部１１を、脚部先端を側方に拡大した立方体状に形成
しても良い。この他、脚部を円柱により形成しても良い
し、係止突起部１１を、全体に丸みを帯びた卵形、或い
は角柱や円柱からなる脚部をそのまま屈曲させて形成し
ても良い。
【００３３】即ち、実装時にはピン接続により、対向す
る実装用ピン１０同士の係止突起部１１が互いに係止し
合う装着状態になり、取り外す際は、離脱可能な係止解
除状態となる形状を、実装対象となる実装用ピン１０同
士が互いに有していればよく、同一形状であっても或い
は異なった形状であっても何れでもよい。
【００３４】この実装用ピン１０の脚部は、多ピン狭ピ
ッチの高密度実装構造において、例えば、厚みが約１０
μｍ、奥行きが約３０〜４０μｍに形成されている。つ
まり、パッドピッチが約４０μｍから約２０μｍ程の電
極パッド１２に突設された実装用ピン１０が、互いに先
端を係止し合う接続時に位置ずれが発生しても確実に噛
み合うようにするため、十分な奥行きを確保している。
なお、係止突起部１１の突出長さは、約１０μｍであ
る。
【００３５】図６は、図１の実装用ピンの製造工程を示
すフローチャートである。図６に示すように、実装用ピ
ン１０を製造する場合、先ず、回路基板１３に電極パッ
ド１２を形成し（（ａ）参照）、その後、フォトリソグ
ラフィにより、電極パッド１２を覆って感光性レジスト
１６を塗布する（（ｂ）参照）。
【００３６】次に、第１のマスク（図示しない）を用い
て、感光性レジスト１６を電極パッド１２まで貫通する
ように露光した後、現像する（（ｃ）参照）。現像後、
更に、第１のマスクよりも大きい開口径の第２のマスク
（図示しない）を用いて、感光性レジスト１６の表面だ
けを露光した後、現像する。これにより、感光性レジス
ト１６には、その表面側が拡径した２段の開口径を有す
る柱状の孔１７が形成される（（ｄ）参照）。
【００３７】次に、この途中に段差のある柱状の孔１７
に、電解メッキを行って金属成分１８を析出させる
（（ｅ）参照）。その後、感光性レジスト１６を洗浄
し、表面メッキすることにより、電極パッド１２上に金
属成分１８からなる実装用ピン１０を形成する。この結
果、実装用ピン１０は、孔１７に沿って、先端に張り出
し部である係止突起部１１を有し、この係止突起部１１
を突出端として電極パッド１２上に突設される（（ｆ）
参照）。
【００３８】このように、メッキにより析出される金属
が自然に盛り上がって角張らず曲面となるのを利用し
て、電解メッキを２度行い、先端部に係止突起部１１と
なる突出部を形成している。
【００３９】図７は、図１の実装用ピンの配置状態を示
す説明図である。図７に示すように、各実装用ピン１０
は、一定の間隔を有して配置された電極パッド１２の上
に、係止突起部１１間或いは係止突起部１１背面間の何
れの隣接間隔ａも同一、且つ、最小となるように、電極
パッド１２の中央に位置するのではなく中央から左或い
は右にずれて、突設されている（（ａ）参照）。
【００４０】これにより、隣接間隔ａが同一になるの
で、実装用ピン１０の製造に際し、感光性レジスト１６
を形成するフォトリソグラフィ（図６（ｂ）参照）が容
易となる。
【００４１】なお、実装用ピン１０を電極パッド１２の
中央部に配置した場合、係止突起部１１間の隣接間隔ｂ
は、係止突起部１１の突出分だけ、係止突起部１１背面
間の隣接間隔ｃより狭くなるので、感光性レジスト１６
を形成するフォトリソグラフィが困難となる（（ｂ）参
照）。
【００４２】また、実装用ピン１０の位置は、実装され
る半導体チップ等のインタポーザを基準に決定するた
め、実装用ピン１０の位置を電極パッド１２の中央部に
した場合、隣接間隔ｂが狭い部分に対応する回路基板１
３の隣接間隔は更に狭くなり、実装用ピン１０の形成が
困難になってしまう。
【００４３】更に、実装用ピン１０を電極パッド１２上
に片寄せ配置したことにより、電極パッド１２が回路基
板１３からの引き離しに耐える力は、実装用ピン１０が
電極パッド１２の中央部に位置している場合に比べより
大きくなる。
【００４４】即ち、実装に際し、実装用ピン１０は外側
に押し出された状態になり、実装用ピン１０が突設され
た電極パッド１２は回転モーメントを受ける。このと
き、電極パッド１２は、回路基板１３と接続状態にある
ことで、回転モーメントが発生させる引き離そうとする
力に耐えているが、実装用ピン１０を電極パッド１２上
に片寄せ配置したため、引き離しに耐える力を発生させ
る電極パッド１２上の空白部分を大きくすることができ
る。
【００４５】この実装用ピン１０を備えることにより、
回路基板１３と、この回路基板１３に実装されるチップ
等のインタポーザは、自在に着脱することができる。従
って、実装後のモジュールの完成品出荷工程において、
モジュールの機能検査による不良品のチェック及びリペ
アが容易に可能となる。
【００４６】図８は、図１の実装用ピンを用いて実装さ
れたモジュールの完成品出荷工程を示すフローチャート
である。図８に示すように、モジュールの完成品を出荷
する際は、先ず、回路基板１３作成−回路基板１３への
実装用ピン１０作成と、ＬＳＩ１４作成−ＬＳＩ１４へ
の実装用ピン１０作成をそれぞれ行った（ステップＳ１
０１）後、回路基板１３の実装用ピン１０に、対応する
ＬＳＩ１４の実装用ピン１０を係止接続させて、基板に
チップを実装した基板実装状態にする（ステップＳ１０
２）。
【００４７】次に、基板実装状態における機能検査を行
い（ステップＳ１０３）、検査結果が合格か否かを判断
する（ステップＳ１０４）。判断結果が合格、即ち、チ
ップ実装状態の動作が正常で目的とする機能が得られた
（Ｙｅｓ）場合、アンダーフィルを行い（ステップＳ１
０５）、その後出荷する（ステップＳ１０６）。
【００４８】一方、判断結果が不合格、即ち、チップ実
装状態の動作が正常でなく目的とする機能が得られない
（Ｎｏ）場合、回路基板１３からチップを取り外し（ス
テップＳ１０７）、チップを廃棄するか否かを判断する
（ステップＳ１０８）。
【００４９】判断結果がチップ廃棄（Ｙｅｓ）の場合、
取り外したチップを廃棄すると共に残った回路基板１３
を再利用して（ステップＳ１０９）、基板実装を行う
（ステップＳ１０２）。一方、判断結果がチップ廃棄で
ない（Ｎｏ）場合、チップを取り外した回路基板１３を
廃棄すると共に残ったチップを再利用して（ステップＳ
１１０）、基板実装を行う（ステップＳ１０２）。
【００５０】このように、実装用ピン１０を介して、回
路基板１３とチップ或いはインタポーザを自在に着脱す
ることができる。このため、例えば、出荷前の仮組立状
態での検査で不良を見つけた場合に外して取り替えるこ
とが可能となり、実装後のモジュールの機能検査に伴
う、インタポーザ或いは回路基板１３について不良品の
廃棄及び良品の再利用が容易に可能となる。この結果、
歩留まり向上に大きく寄与することができる。
【００５１】図９は、図１の実装用ピンの配置例を示す
平面図（その１）、図１０は、図１の実装用ピンの配置
例を示す平面図（その２）、図１１は、図１の実装用ピ
ンの配置例を示す平面図（その３）である。
【００５２】図中、黒塗り潰し部は、回路基板１３に設
置された実装用ピン１０を示し、白抜き部は、チップ或
いはインタポーザ（図示しない）に設置された実装用ピ
ン１０を示す。また、黒塗り潰し部と白抜き部の境界線
が、係止突起部１１同士の噛み合わせ線となる。
【００５３】図９（ａ），（ｂ）に示す実装用ピン１０
は、回路基板１３及びインタポーザの周辺に沿って１列
にほぼピン幅分離間して配置されており、対向する両辺
の各実装用ピン１０の係止突起部１１が同一方向を向き
（（ａ）参照）、或いは隣接する各実装用ピン１０の係
止突起部１１が交互に向きを変えて（（ｂ）参照）いる
が、噛み合わせ線が何れも同じ方向を向いている。
【００５４】従って、回路基板１３の表面に沿い、且
つ、噛み合わせ線に沿う方向にインタポーザをずらすこ
とにより、係止突起部１１同士の係止及び係止解除を行
うことができ、回路基板１３に対しインタポーザを係止
状態に装着し或いは離脱させることが可能である。この
とき、実装用ピン１０は、着脱に伴う曲げ等を殆ど生じ
させないため、実装用ピン１０が痛み難く、着脱回数を
増やすことができる。
【００５５】なお、インタポーザを回路基板１３の表面
に対し接近・離反させる方向、即ち、回路基板１３の表
裏面を貫通する方向への移動によっても、回路基板１３
に対するインタポーザの装着或いは離脱が可能である。
また、実装用ピン１０の配置を回路基板１３とインタポ
ーザで逆にしても同様である。
【００５６】図９（ｃ），（ｄ）に示す実装用ピン１０
は、回路基板１３及びインタポーザの周辺に沿って１列
にほぼピン幅分離間して、且つ、隣接辺に位置する実装
用ピン１０の噛み合わせ線がほぼ直交して配置されてい
る。このため、回路基板１３の表面に沿う方向にインタ
ポーザをずらしても、係止突起部１１同士の係止及び係
止解除を行うことができず、回路基板１３に対するイン
タポーザの装着或いは離脱が不可能である。着脱は、イ
ンタポーザを回路基板１３の表面に対し接近・離反させ
る方向への移動によって行う。
【００５７】図９（ｅ），（ｆ）に示す実装用ピン１０
は、回路基板１３及びインタポーザの周辺に沿って１列
にほぼピン幅分離間して、且つ、各係止突起部１１の噛
み合わせ線が放射状となるように配置されており、隣接
する各実装用ピン１０の係止突起部１１が各辺毎にほぼ
同一方向を向き（（ｅ）参照）、或いは各辺毎に交互に
向きを変えて（（ｆ）参照）いる。
【００５８】このため、回路基板１３の表面に沿う方向
にインタポーザをずらしても、係止突起部１１同士の係
止及び係止解除を行うことができない。着脱は、インタ
ポーザを回路基板１３の表面に対し接近・離反させる方
向への移動によって行う。即ち、実装用ピン１０が放射
状配置の場合は、上から引き抜くことにより、回路基板
１３からインタポーザを離脱させる。
【００５９】このような配置は、インタポーザを、例え
ばガラスエポキシやセラミック等、シリコンとは熱膨張
の異なる材質からなる回路基板１３と接続する場合に用
いることができる。この場合、温度変化によって起こる
位置ずれが、接点である係止部分のずれにより吸収され
るため、係止部分に応力が加わらず信頼性が高い。
【００６０】特に、各辺毎にほぼ同一方向を向き方向が
統一されている場合（（ｅ）参照）は、回路基板１３全
体として応力を相殺することができるため、狭ピッチ部
分を生じさせない。各辺毎に交互に向きを変えて方向が
不統一の場合（（ｆ）参照）は、各実装用ピン１０一個
毎に応力を相殺することができる。
【００６１】図１０（ａ），（ｂ）に示す実装用ピン１
０は、回路基板１３及びインタポーザの周辺に沿って１
列にほぼピン幅分離間して、且つ、回路基板１３の各係
止突起部１１がインタポーザの各係止突起部１１の外側
（（ａ）参照）、或いは隣接同士が内外交互（（ｂ）参
照）に位置し、各係止突起部１１同士の噛み合わせ線が
円を描くように配置されている。
【００６２】（ａ）に示した配置は、インタポーザを、
例えばガラスエポキシ等、熱膨張率が１０ｐｐｍより大
きい材質からなる回路基板１３と接続する場合に用いる
ことができる。この場合、約２００℃に加熱することで
回路基板１３が膨張するため、回路基板１３の表面に沿
う方向にインタポーザを回転させれば（（ｃ）参照）、
実装用ピン１０に着脱に伴う曲げ等を生じさせずにイン
タポーザの着脱ができる。（ｂ）に示した配置において
も、同様に回転させることで、インタポーザの着脱がで
きる。
【００６３】図１０（ｄ），（ｅ）に示す実装用ピン１
０は、回路基板１３及びインタポーザの周辺に沿って１
列にほぼピン幅分離間し、且つ、各噛み合わせ線がそれ
ぞれ傾斜しつつ同一方向を向き、噛み合わせ線に沿う方
向に隣接する同士が同じ側に（（ｄ）参照）或いは一部
向きを変えて（（ｅ）参照）配置されている。
【００６４】このように配置することにより、回路基板
１３の表面に沿う方向にインタポーザを滑らせずらして
着脱させることができ、傾斜（テーパ）を加えること
で、挿入及び抜き取りがし易くなると共に挿入時に行き
過ぎて外れることがない。
【００６５】図１１（ａ），（ｂ）に示す実装用ピン１
０は、回路基板１３及びインタポーザの全面にほぼピン
幅分離間し、各係止突起部１１が、一列毎に逆向きにし
て同一方向を向き（（ａ）参照）或いは一行毎に逆向き
にして同一方向を向き（（ｂ）参照）、縦横に配置され
ている。
【００６６】従って、回路基板１３の表面で噛み合わせ
線に沿う方向に、インタポーザを滑らせずらすことによ
り、係止突起部１１同士の係止及び係止解除を行うこと
ができ、回路基板１３に対するインタポーザの装着或い
は離脱が可能である。なお、インタポーザを回路基板１
３の表面に対する接近・離反方向への移動によっても、
回路基板１３に対するインタポーザの装着或いは離脱が
可能である。
【００６７】図１１（ｃ）に示す実装用ピン１０は、回
路基板１３及びインタポーザの全面にほぼピン幅分離間
し、且つ、噛み合わせ線の向きが放射状となるように、
係止突起部１１の向きを任意に異ならせて複数個配置さ
れている。これにより、回路基板１３とインタポーザが
熱膨張の異なる材質からなる場合に、温度変化によって
係止部分がずれることになり、応力が発生しない。
【００６８】図１１（ｄ），（ｅ）に示す実装用ピン１
０は、回路基板１３及びインタポーザの全面にほぼピン
幅分離間し、且つ、噛み合わせ線の向きが縦横に交差す
るように（（ｄ）参照）或いは同心円状の複数の円環を
描くように（（ｅ）参照）、複数個配置されている。こ
のように配置することにより、回路基板１３の表面に対
する接近・離反方向への移動によってのみ、回路基板１
３に対するインタポーザの着脱が可能となる。
【００６９】図１１（ｆ）に示す実装用ピン１０は、回
路基板１３及びインタポーザの全面にほぼピン幅分離間
し、且つ、各噛み合わせ線がそれぞれ傾斜しつつ同一方
向を向いて配置されている。即ち、図１１（ａ）のパタ
ーンにおいて、噛み合わせ線を一列毎逆向きに傾斜させ
ている。
【００７０】このように配置することにより、回路基板
１３の表面に沿う方向にインタポーザを滑らせずらして
着脱することができ、傾斜（テーパ）を加えることで、
挿入及び抜き取りがし易くなると共に挿入時に行き過ぎ
て外れることがない。また、挿入時、押し込むに連れて
段々ピッチが厳しくなるため、モニターしながら押し込
むことで、挿入量を調整することができる。
【００７１】このように、この発明によれば、狭ピッチ
多ピン構造の半導体チップの電極に、メッキ法により係
止構造を有する微細な実装用ピン１０を形成し、機械的
な接触に伴う反発力により、インタポーザ等と回路基板
等を接続する。
【００７２】即ち、接続は、接続対象同士の電極パッド
１２のそれぞれに１本ずつ設けられた実装用ピン１０を
係止させて行われるため、その接続に必要なピンの数を
３本から２本にし、それに伴って電極面積を従来の約２
／３に狭くすることができ、微細な接続に適した構造を
得ることができる。また、１本ずつの実装用ピン１０を
互いに一方の側から係止させるため、係止時に変形し易
くストレスに強い構造とすることができる。
【００７３】この実装用ピン１０の着脱は、機械的な変
形の他、温度変化による変形等によっても可能であり、
実装用ピン１０を、条件に合う種々の材料を用いて、様
々な形状に形成することができる。つまり、形状及び材
質的に、反発力を確保することができれば良く、実装対
象の回路基板１３とインタポーザ（取付チップ部）の材
質を変えて、例えば、回路基板１３は変形し難いように
硬い材質で形成し、取付チップ部は変形し易いように柔
らかい材質で形成する。
【００７４】なお、上記実施の形態において、実装用ピ
ン１０は、電気的な接続機能を有していたが、これに限
るものではなく、電気的な接続機能の有無を問わない補
強を目的とするものでも良い。電気的な接続機能を有せ
ず補強を目的とするものの場合、電極パッド１２上に設
ける必要はなく、また、実装用ピン１０を導電性材料に
より形成する必要もない。
【００７５】
【発明の効果】以上説明したように、この発明によれ
ば、各実装対象のピン突設位置に突設され、ピン接続に
より各実装対象を実装状態とする実装用ピンは、ピン接
続により互いに係止し合う係止突起部を有し、実装時、
対応する１本ずつがピン接続状態になるので、接続面積
をより少なくして狭ピッチに適した構造を有し、実装密
度の更なる高度化に対応することができると共に、製造
工程が複雑にならない。
【００７６】また、この発明に係る実装装置は、上記実
装用ピンを用いて実現することができる。
【図面の簡単な説明】
【図１】この発明の一実施の形態に係る実装用ピンを示
し、（ａ）は斜視説明図、（ｂ）は側面説明図である。
【図２】図１の実装用ピンを用いた実装例の説明図であ
る。
【図３】図１の実装用ピンの接続状態を示す説明図であ
る。
【図４】図１の実装用ピンの内部構造を説明する断面図
である。
【図５】実装用ピンの他の例を示す斜視図である。
【図６】図１の実装用ピンの製造工程を示すフローチャ
ートである。
【図７】図１の実装用ピンの配置状態を示す説明図であ
る。
【図８】図１の実装用ピンを用いて実装されたモジュー
ルの完成品出荷工程を示すフローチャートである。
【図９】図１の実装用ピンの配置例を示す平面図（その
１）である。
【図１０】図１の実装用ピンの配置例を示す平面図（そ
の２）である。
【図１１】図１の実装用ピンの配置例を示す平面図（そ
の３）である。
【図１２】従来の実装装置のピン構造を示す断面図であ
る。
【符号の説明】
１０（１０ａ〜１０ｈ） 実装用ピン １１ 係止突起部 １２ 電極パッド １３ 回路基板 １４ ＬＳＩ １５ パッケージ １６ 感光性レジスト １７ 孔 １８ 金属成分 ａ，ｂ，ｃ 隣接間隔

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】各実装対象のピン突設位置に突設され、ピ
    ン接続により前記各実装対象を実装状態とする実装用ピ
    ンにおいて、 ピン接続により互いに係止し合う係止突起部を有し、実
    装時、対応する１本ずつがピン接続状態になることを特
    徴とする実装用ピン。
  2. 【請求項２】実装時、対向面同士を押し付け合って前記
    係止突起部を係止状態にすることを特徴とする請求項１
    に記載の実装用ピン。
  3. 【請求項３】前記ピン接続状態により、前記係止突起部
    の突出方向とは反対方向に押し出され、未接触状態に戻
    ろうとする力が作用することを特徴とする請求項１また
    は２に記載の実装用ピン。
  4. 【請求項４】隣り合う前記係止突起部を互いに向き合わ
    せ或いは背中合わせに配置したことを特徴とする請求項
    １から３のいずれかに記載の実装用ピン。
  5. 【請求項５】隣接間隔が同一、且つ、最小となるよう
    に、前記ピン突設位置の中央からずらして突設したこと
    を特徴とする請求項１から４のいずれかに記載の実装用
    ピン。
  6. 【請求項６】前記ピン突設位置は、前記各実装対象の電
    極上であることを特徴とする請求項１から５のいずれか
    に記載の実装用ピン。
  7. 【請求項７】回路基板或いは前記回路基板に実装される
    インタポーザの少なくとも一方が、請求項１から６のい
    ずれかに記載の実装用ピンを有することを特徴とする実
    装装置。
  8. 【請求項８】前記係止突起部による互いの係止を解除す
    る係止解除操作によりピン接続状態を解消して、実装状
    態にある前記回路基板からの前記インタポーザの離脱を
    可能にすることを特徴とする請求項７に記載の実装装
    置。
  9. 【請求項９】前記実装用ピンは、矩形状に形成された突
    設対象の周辺に沿って１列にほぼピン幅分離間し、且
    つ、係止状態の前記係止突起部同士の噛み合わせ線が同
    じ方向を向き、或いは隣接辺に位置する前記実装用ピン
    の前記噛み合わせ線がほぼ直交して、複数個配置されて
    いることを特徴とする請求項７または８に記載の実装装
    置。
  10. 【請求項１０】前記実装用ピンは、矩形状に形成された
    突設対象の周辺に沿って１列にほぼピン幅分離間し、且
    つ、係止状態の前記係止突起部同士の噛み合わせ線が放
    射状となるように、複数個配置されていることを特徴と
    する請求項７または８に記載の実装装置。
  11. 【請求項１１】前記実装用ピンは、矩形状に形成された
    突設対象の周辺に沿って１列にほぼピン幅分離間し、且
    つ、係止状態の前記係止突起部同士の噛み合わせ線が円
    を描くように、複数個配置されていることを特徴とする
    請求項７または８に記載の実装装置。
  12. 【請求項１２】前記実装用ピンは、矩形状に形成された
    突設対象の全面にほぼピン幅分離間し、前記係止突起部
    が、一列毎に逆向きにして同一方向を向き或いは一行毎
    に逆向きにして同一方向を向き、縦横に複数個配置され
    ていることを特徴とする請求項７または８に記載の実装
    装置。
  13. 【請求項１３】前記実装用ピンは、矩形状に形成された
    突設対象の全面にほぼピン幅分離間し、且つ、係止状態
    の前記係止突起部同士の噛み合わせ線が放射状となるよ
    うに、複数個配置されていることを特徴とする請求項７
    または８に記載の実装装置。
  14. 【請求項１４】前記実装用ピンは、矩形状に形成された
    突設対象の全面にほぼピン幅分離間し、且つ、係止状態
    の前記係止突起部同士の噛み合わせ線が縦横に交差する
    ように或いは同心円状の複数の円環を描くように、複数
    個配置されていることを特徴とする請求項７または８に
    記載の実装装置。
  15. 【請求項１５】回路基板に電極パッドを形成した後、フ
    ォトリソグラフィにより、前記電極パッドを覆って感光
    性レジストを塗布する工程と、 第１のマスクを用いて、前記感光性レジストを前記電極
    パッドまで貫通するように露光した後、現像する工程
    と、 現像後、更に、前記第１のマスクよりも大きい開口径の
    第２のマスクを用いて、前記感光性レジストの表面だけ
    を露光した後、現像して、表面側が拡径した２段の開口
    径を有する柱状の孔を形成する工程と、 前記柱状の孔に、電解メッキを行って金属成分を析出さ
    せ、その後、前記感光性レジストを洗浄し、表面メッキ
    することにより、前記電極パッド上に前記金属成分から
    なる実装用ピンを形成する工程とを有することを特徴と
    する請求項７から１４のいずれかに記載の実装装置の製
    造方法。
JP2000271142A 2000-09-07 2000-09-07 実装用ピン及び実装装置 Withdrawn JP2002083846A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000271142A JP2002083846A (ja) 2000-09-07 2000-09-07 実装用ピン及び実装装置
US09/949,046 US20020028596A1 (en) 2000-09-07 2001-09-07 Mounting pin and mounting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000271142A JP2002083846A (ja) 2000-09-07 2000-09-07 実装用ピン及び実装装置

Publications (1)

Publication Number Publication Date
JP2002083846A true JP2002083846A (ja) 2002-03-22

Family

ID=18757471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000271142A Withdrawn JP2002083846A (ja) 2000-09-07 2000-09-07 実装用ピン及び実装装置

Country Status (2)

Country Link
US (1) US20020028596A1 (ja)
JP (1) JP2002083846A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004282072A (ja) 2003-03-14 2004-10-07 General Electric Co <Ge> インタポーザ、インタポーザパッケージ、及びそれらを使用したデバイス組立体
KR101221180B1 (ko) * 2011-09-15 2013-01-21 한국과학기술원 칩간 접속을 위한 전도성 범프, 그 제조방법 및 이에 의한 칩간 접속방법
JP2014035906A (ja) * 2012-08-09 2014-02-24 Toyota Motor Corp プレスフィットピン及びその嵌合状態確認方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7179108B2 (en) * 2004-09-08 2007-02-20 Advanced Interconnections Corporation Hermaphroditic socket/adapter
US8536889B2 (en) * 2009-03-10 2013-09-17 Johnstech International Corporation Electrically conductive pins for microcircuit tester
US20130002285A1 (en) 2010-03-10 2013-01-03 Johnstech International Corporation Electrically Conductive Pins For Microcircuit Tester
TWI534432B (zh) 2010-09-07 2016-05-21 瓊斯科技國際公司 用於微電路測試器之電氣傳導針腳
US9007082B2 (en) 2010-09-07 2015-04-14 Johnstech International Corporation Electrically conductive pins for microcircuit tester
US10636758B2 (en) * 2017-10-05 2020-04-28 Texas Instruments Incorporated Expanded head pillar for bump bonds

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5809621A (en) * 1996-12-26 1998-09-22 S. C. Johnson Home Storage Inc. Reclosable fastener assembly with a plastic zipper and slider

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004282072A (ja) 2003-03-14 2004-10-07 General Electric Co <Ge> インタポーザ、インタポーザパッケージ、及びそれらを使用したデバイス組立体
KR101221180B1 (ko) * 2011-09-15 2013-01-21 한국과학기술원 칩간 접속을 위한 전도성 범프, 그 제조방법 및 이에 의한 칩간 접속방법
JP2014035906A (ja) * 2012-08-09 2014-02-24 Toyota Motor Corp プレスフィットピン及びその嵌合状態確認方法

Also Published As

Publication number Publication date
US20020028596A1 (en) 2002-03-07

Similar Documents

Publication Publication Date Title
US4813129A (en) Interconnect structure for PC boards and integrated circuits
KR100541394B1 (ko) 비한정형 볼 그리드 어레이 패키지용 배선기판 및 그의제조 방법
US6920689B2 (en) Method for making a socket to perform testing on integrated circuits
JP5788166B2 (ja) 接続端子構造及びその製造方法、並びにソケット
JP2002083846A (ja) 実装用ピン及び実装装置
KR100787160B1 (ko) 평판표시소자 테스트를 위한 검사장치 및 그 제조방법
JP2006222309A (ja) インターポーザ、プローブカードおよびインターポーザの製造方法
US20200072873A1 (en) Manufacturing method of a multi-layer for a probe card
TW200831910A (en) Rotating contact element and methods of fabrication
DE112005000438B4 (de) Eine Zwischenverbindungsstruktur und ein Verfahren zum Verbinden von vergrabenen Signalleitungen mit elektrischen Vorrichtungen
TWI309467B (en) Substrate strip and substrate structure and method for manufacturing the same
US8357591B2 (en) Method of processing a wafer by using and reusing photolithographic masks
JP2002257898A (ja) 半導体装置検査用プローブ構造とその製造方法
TWI706139B (zh) 金屬探針結構及其製造方法
JP2001021587A (ja) 検査プローブとその製造方法
JP2798605B2 (ja) 実装装置の製造方法
JP6597886B2 (ja) 電子デバイス
KR100842395B1 (ko) 무전해도금법을 이용한 프로브카드용 탐침구조물 제조 방법
TW201500738A (zh) 互連結構、其製造方法及其應用
JP4077665B2 (ja) コンタクトプローブの製造方法
JP2733359B2 (ja) テストヘッド構造
WO2020170712A1 (ja) 配線板
KR101329546B1 (ko) 상하 방향으로 형성된 연결부를 가지는 프로브핀 제조방법 및 이에 의해 형성된 프로브핀, 그리고 이를 포함하는 프로브카드
JPH1167396A (ja) 端子ピッチ変換基板
JPH08250549A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070816

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100122