WO2020170712A1 - 配線板 - Google Patents

配線板 Download PDF

Info

Publication number
WO2020170712A1
WO2020170712A1 PCT/JP2020/002443 JP2020002443W WO2020170712A1 WO 2020170712 A1 WO2020170712 A1 WO 2020170712A1 JP 2020002443 W JP2020002443 W JP 2020002443W WO 2020170712 A1 WO2020170712 A1 WO 2020170712A1
Authority
WO
WIPO (PCT)
Prior art keywords
land
mounting
wiring board
checker
mounting land
Prior art date
Application number
PCT/JP2020/002443
Other languages
English (en)
French (fr)
Inventor
恵一郎 山本
一夫 谷
正晴 矢野
Original Assignee
株式会社棚澤八光社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社棚澤八光社 filed Critical 株式会社棚澤八光社
Priority to JP2021501750A priority Critical patent/JPWO2020170712A1/ja
Priority to CN202080015984.4A priority patent/CN113455111A/zh
Priority to US17/432,864 priority patent/US11754617B2/en
Publication of WO2020170712A1 publication Critical patent/WO2020170712A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G01R1/07328—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support for testing printed circuit boards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H05K3/1225—Screens or stencils; Holders therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Definitions

  • the present invention relates to a wiring board, and more particularly to a printed wiring board on which a small chip component such as "0603" whose size standard is smaller than "1005" is mounted.
  • FIG. 5 is a plan view showing a general design standard in the case of the printed wiring board 40 on which the size standard of the chip component is “0603”.
  • the "0603" chip component 100 is surface-mounted on a pair of mounting land patterns (hereinafter, also simply referred to as mounting lands) 42a and 42b.
  • the mounting lands 42a and 42b are each a square of 0.3 mm square or ⁇ 0.3 mm, and are separated by 0.3 mm.
  • the solder resist film 44 for protecting the mounting lands 42a and 42b from a short circuit or the like has a deviation tolerance of ⁇ 0.15 mm (that is, resist clearances 45a and 45b of 0. 15 mm).
  • the patterns of the mounting lands 42a and 42b are formed so as to be arranged within ⁇ 0.05 to 0.15 mm from the design position.
  • the mounting lands 42a and 42b and the solder resist film 44 are formed by screen printing or the like.
  • checker pins 46a and 46b of the automatic circuit pattern inspection device for detecting the circuit pattern disconnection contact (press) the central portions of the mounting lands 42a and 42b, respectively.
  • a main object of the present invention is to provide a wiring which can normally detect a disconnection of a circuit pattern by an automatic circuit pattern inspection device even if the position of a mounting land is slightly deviated from a normal position due to a manufacturing error. Is to provide a plate.
  • the present inventor apart from the mounting land, secures a vacant area near the mounting land to provide an electric checker land having a large area, and the checker pins are not the mounting land but the electric checker land. It was found that the above problems can be solved by bringing them into contact with each other.
  • the wiring board according to the present invention A wiring board having a mounting land and a circuit pattern on its surface,
  • the wiring board is characterized in that an electric checker land electrically connected to the mounting land is provided on the surface of the substrate.
  • the wiring board according to the present invention has mounting lands on which chip components having a size standard of less than “1005” are mounted.
  • the size of the mounting land is preferably less than 0.5 mm, and the size of the electrical checker land is preferably 0.5 mm or more.
  • the solder resist film is formed on the surface of the printed board, leaving the mounting land and its peripheral portion, and the electric checker land and its peripheral portion.
  • the resist clearance between the mounting land and the solder resist film is preferably 0.15 mm or more.
  • the ck resist cut between the mounting land and the electrical checker land adjacent to each other is 0.15 mm.
  • the length of the circuit pattern that connects the mounting land and the electrical checker land is preferably 0.45 mm or more.
  • the electric checker land preferably extends toward the outside of the chip component.
  • the shape of the electrical checker land is preferably circular or rectangular.
  • the present invention it is possible to obtain a wiring board which can normally detect a disconnection of a circuit pattern by an automatic circuit pattern inspection device even if the position of the mounting land deviates from the normal position due to a manufacturing error. ..
  • FIG. 1 is a plan view showing a first embodiment of a wiring board according to the present invention.
  • 1 is a cross-sectional schematic view of FIG. 1
  • (A) is a cross-sectional schematic view taken along line 1IA-IIA of FIG. 1
  • (B) is a cross-sectional schematic view of line 1IB-IIB shown in FIG.
  • FIG. 2 is a line 1IC-IIC end face schematic diagram
  • (D) is a line 1ID-IID end face schematic diagram of FIG. 1.
  • It is a flowchart explaining the manufacturing method of a wiring board.
  • It is a top view which shows the 2nd Embodiment of the wiring board which concerns on this invention.
  • 4B is an end view schematic or cross-sectional view illustration of FIG. 4A, FIG.
  • FIG. 4B is an end view illustration of line IIIB-IIIB of FIG. 4A
  • FIG. 4C is a cross-section illustration of line IIIC-IIIC of FIG.
  • FIG. 4B is a sectional view taken along the line IIID-IIID in FIG. 4A. It is a top view showing a general design standard of a chip part whose size standard is "0603".
  • FIG. 1 is a plan view showing a first embodiment of a wiring board according to the present invention.
  • the direction in which the pair of first mounting lands 4a and the second mounting lands 4b face each other is x
  • the direction orthogonal to the direction x is y. ..
  • the pair of external electrodes (not shown) included in the chip component 100 are soldered to the first mounting land 4a and the second mounting land 4b, respectively, and are surface-mounted "0603 size”.
  • the length direction of the chip component 100 is set to the x direction, and the width direction is set to the y direction (the same applies to the second embodiment below).
  • the size of the chip component 100 is not particularly limited as long as the size standard is less than “1005”.
  • the wiring board 1A includes a first mounting land 4a and a second mounting land 4b, a first circuit pattern 6a and a second circuit pattern 6b, and a first mounting land 4a on the surface of the printed circuit board 2.
  • An electric checker land 10a, a second electric checker land 10b, a first lead pattern 12a, a second lead pattern 12b, and a solder resist film 14 are provided.
  • the printed circuit board 2 is formed of, for example, an insulating resin having a thickness of 0.1 mm or more and 1.0 mm or less.
  • the printed board 2 is composed of, for example, a glass cloth epoxy resin laminated plate, a paper phenol board, a paper epoxy board, a glass composite board, a Teflon (registered trademark) board, an alumina board, a polyimide board, and the like.
  • the first mounting lands 4a and the second mounting lands 4b have a square or circular shape in plan view having a portion electrically connected to the chip component 100.
  • the size of the mounting land is less than 0.5 mm.
  • the first mounting lands 4a and the second mounting lands 4b have a small size standard of "0603 size" for the chip component 100 to be mounted.
  • the land size is less than 0.5 mm square (more specifically, 0.3 mm square), and the land size is less than 0.5 mm (more specifically, 0.3 mm square) in the plan view circular shape. ).
  • the patterns of the first mounting lands 4a and the second mounting lands 4b are arranged such that the printing deviation is within ⁇ 0.05 to 0.15 mm from the design position.
  • the mm (millimeter) angle means the length (unit: millimeter) of one side of the square land.
  • the land diameter refers to the diameter of a circular land.
  • the first mounting lands 4a and the second mounting lands 4b are arranged in parallel at appropriate intervals.
  • a solder resist film 14, which will be described later, is formed between the first mounting land 4a and the second mounting land 4b.
  • a resist clearance 5a is formed between the solder resist film 14 and the first mounting land 4a so as to surround the first mounting land 4a, and between the solder resist film 14 and the second mounting land 4b.
  • a resist clearance 5b is formed so as to surround the second mounting land 4b.
  • the size of the land for the electric checker is 0.5 mm or more.
  • the first electric checker land 10a and the second electric checker land 10b are circular in plan view.
  • the first electric checker land 10a and the second electric checker land 10b have a diameter of at least 0.5 mm or more so as to have a larger area than the first mounting land 4a and the second mounting land 4b, respectively. Is set.
  • the patterns of the first electric checker land 10a and the second electric checker land 10b are created at the same time as the patterns of the first mounting land 4a and the second mounting land 4b, so that the printing misalignment from the design position to the first mounting
  • the lands 4a and the second mounting lands 4b are displaced by the same amount in the same direction. Therefore, the respective design positions of the patterns of the first electric checker land 10a and the second electric checker land 10b are arranged so as to be within the design value ⁇ 0.05 to 0.15 mm.
  • the first mounting land 4a and the second mounting land 4b, and the first electric checker land 10a and the second electric checker land 10b are made of, for example, a metal such as Cu, Au, Pd, or Pt, or an alloy thereof. To be done.
  • the thickness of the first mounting land 4a and the second mounting land 4b, and the thickness of the first electric checker land 10a and the second electric checker land 10b is 18 ⁇ m or more and 70 ⁇ m or less.
  • the first mounting land 4a and the second mounting land 4b, and the first electric checker land 10a and the second electric checker land 10b are formed by etching a metal layer provided on the surface of the printed board 2. To be done.
  • the first mounting land 4a and the second mounting land 4b constitute a land portion for mounting an electronic component (chip component 100).
  • the first mounting land 4a and the first electric checker land 10a are electrically connected, and the second mounting land 4b and the second electric checker land 10b are electrically connected.
  • the solder resist film 14 for protecting the first mounting land 4a and the second mounting land 4b, the first electric checker land 10a, the second electric checker land 10b, and the like from a short circuit The lands 4a, the second mounting lands 4b, and the like are formed so that the deviation tolerance is ⁇ 0.15 mm (that is, the resist clearances 5a and 5b are within 0.15 mm, for example).
  • the first lead-out pattern 12a that electrically connects the first mounting land 4a and the first electric checker land 10a extends in the y direction toward the outside of the chip component 100.
  • the second extraction pattern 12b that electrically connects the second mounting land 4b and the second electrical checker land 10b extends in the y direction toward the outside of the chip component 100.
  • the lengths of the first withdrawal pattern 12a and the second withdrawal pattern 12b are, for example, 0.45 mm or more and 0.6 mm or less from the cumulative result of the manufacturing errors when the manufacturing errors are considered in two ways as shown in Table 1 below.
  • the ck resist and the cut described in the table are arranged between the first mounting land 4a and the second mounting land 4b and the first electric checker land 10a and the second electric checker land 10b.
  • the length of the first extraction pattern 12a connecting the first mounting land 4a and the first electric checker land 10a is 0.45 mm or more, and the second mounting land 4b and the second electric checker land 10b are connected to each other.
  • the length of the second lead-out pattern 12b for connecting to is 0.45 mm or more.
  • the wiring board 1A shown in FIG. 1 has the first mounting land 4a and the second mounting land 4b separately from each other in the vicinity of the first mounting land 4a and the second mounting land 4b.
  • the first mounting land 4a and the second mounting land 4b are provided with a larger area for the first electric checker land 10a and the second electric checker land 10b, and the checker pins 16a and 16b are provided for the first mounting land.
  • the first electrical checker land 10a and the second electrical checker land 10b are brought into contact with each other instead of the first mounting land 4a and the second mounting land 4b.
  • the first circuit pattern 6a and the second circuit 6a and the second circuit are detected by the automatic circuit pattern inspection device.
  • the disconnection of the pattern 6b can be normally detected.
  • the second embodiment of the wiring board according to the present invention is a wiring board on which a chip component smaller than the chip component 100 described in the first embodiment is mounted.
  • the wiring board 1B includes a first mounting land 24a and a second mounting land 24b, a first circuit pattern 26a and a second circuit pattern 26b, and a first electrical connection on the surface of the substrate 22.
  • the checker land 30a, the second electric checker land 30b, the extraction pattern 32, and the solder resist film 34 are provided.
  • the size of the mounting land is less than 0.5 mm.
  • the first mounting land 24a and the second mounting land 24b are square or circular. Since the size standard of the chip component 100 to be mounted is as small as "0603", when the size of each land is a square land in plan view, it is less than 0.5 mm square (more specifically, 0.3 mm square). Further, the land diameter is less than 0.5 mm (more specifically, 0.3 mm) when it is circular in a plan view.
  • the patterns of the first mounting lands 24a and the second mounting lands 24b are arranged so that the printing deviation is within ⁇ 0.05 to 0.15 mm from the design position.
  • the first mounting lands 24a and the second mounting lands 24b are arranged in parallel at appropriate intervals.
  • a solder resist film 34 to be described later is formed between the first mounting land 24a and the second mounting land 24b.
  • a resist clearance 25a is formed between the solder resist film 34 and the first mounting land 24a so as to surround the first mounting land 24a.
  • a resist clearance 25b is formed between the solder resist film 34 and the second mounting land 24b so as to surround the second mounting land 24b.
  • the size of the land for the electric checker is 0.5 mm or more.
  • the first electric checker land 30a and the second electric checker land 30b are rectangular.
  • the first electric checker land 30a and the second electric checker land 30b are formed to have a larger area than the first mounting land 24a and the second mounting land 24b, respectively.
  • each of the first electric checker land 30a and the second electric checker land 30b is set to be at least 0.5 mm square or more. Since the patterns of the first electric checker land 30a and the second electric checker land 30b are created at the same time as the patterns of the first mounting land 24a and the second mounting land 24b, the print misalignment is changed from the design position to the first mounting.
  • the lands 24a and the second mounting lands 24b are displaced by the same amount in the same direction. Therefore, the respective design positions of the patterns of the first electric checker land 30a and the second electric checker land 30b are arranged so as to be within the design value ⁇ 0.05 to 0.15 mm.
  • the lands 24a, the second mounting lands 24b, and the like are formed so that the deviation tolerance is ⁇ 0.15 mm (that is, the resist clearances 25a and 25b are within 0.15 mm, for example).
  • the lead-out pattern 32 which electrically connects the first mounting land 24a and the first electric checker land 30a, extends in the y direction toward the outside of the chip component 100. Further, the second mounting land 24b and the second electric checker land 30b are directly connected, and the second electric checker land 30b faces the outside of the chip component 100 and is opposite to the first electric checker land 30a. Extending in the y-direction.
  • the length of the withdrawal pattern 32 is, for example, 0.45 mm or more and 0.6 mm or less from the cumulative result of the manufacturing errors when considering the manufacturing errors in two ways as shown in Table 1 above.
  • the wiring board 1B can obtain the same effects as the wiring board 1A.
  • a printed circuit board 2 (hereinafter also referred to as a copper-clad printed circuit board) made of glass epoxy or the like having a copper foil stretched on the main surface is prepared.
  • the polyester should be arranged within ⁇ 0.05 to 0.15 mm from the design position.
  • the resist ink for etching is applied in a pattern using a screen printing method using a stainless plate, polyarylate, or the like.
  • the method of manufacturing a printed wiring board is a method of forming a pattern by a subtract method using a laminated board having a metal layer formed on the surface of a printed board 2 formed of an insulator, and a pattern is formed using a screen plate.
  • a printing method is used in which printing is performed and a metal layer other than the pattern is removed by etching.
  • a laminated board having a metal layer formed on the surface of the printed board 2 made of an insulator is prepared (step S101).
  • the prepared laminate is subjected to pretreatment steps such as washing and roughness formation, and then an etching resist ink is printed on the pattern portion of the metal layer of the laminate using a screen plate (etching). Resist ink printing step S102).
  • etching resist ink is cured to form an etching resist layer (etching resist layer forming step S103).
  • the metal layer of the laminated plate is etched to remove unnecessary portions (portions other than the pattern) (etching step S104).
  • etching resist layer is removed to remove the pattern etching resist layer (etching resist layer removing step S105).
  • the etching resist ink is dried, the part where the etching resist ink is not applied and copper is exposed is etched with the etching liquid. Then, the resist ink for etching is removed, and the first mounting land 4a and the second mounting land 4b made of copper, the first circuit pattern 6a and the second circuit pattern 6b, and the first electric checker land 10a.
  • the second electric checker land 10b, the first lead-out pattern 12a, the second lead-out pattern 12b, and the like are formed.
  • solder resist ink pattern portions (first mounting land 4a and second mounting land 4b, first circuit pattern 6a and second circuit pattern 6b, for the first electrical checker) that are not soldered Solder resist printing is performed on the peripheral areas of the land 10a, the second electric checker land 10b, the first extraction pattern 12a, and the second extraction pattern 12b). Then, the printed solder resist ink is cured to form the solder resist film 14 (solder resist layer forming step S106).
  • the solder resist ink is formed using the screen printing method so that the resist clearances 5a and 5b between the first mounting land 4a and the second mounting land 4b are arranged within ⁇ 0.15 mm from the design position, for example. Then, the solder resist film 14 is formed in a pattern.
  • outer shape/drilling processing is performed (outer shape/drilling step S107) and surface finishing is performed (surface finishing step S108).
  • the surface finish is to clean the surface of the metal layer, and degreasing and derusting with acid. In this way, wiring board 1A having a pattern formed on the base material is manufactured.
  • pattern forming methods include a photo printing method and a metal mask printing method.
  • the photo printing method has high accuracy, it has many working steps and takes a long time to manufacture. For example, in the case of screen printing, one printing is completed in 7 seconds, whereas in the case of the photo printing method, one printing takes 30 seconds. Therefore, screen printing is suitable for mass production.
  • the cost of the metal mask is 5 to 8 times higher than that of the screen printing gauze.
  • the wiring board 1A on which the first mounting lands 4a and the second mounting lands 4b, and the first electric checker lands 10a and the second electric checker lands 10b are formed is manufactured.
  • the shape of the land for the electric checker is arbitrary, such as a circle, a rectangle, a triangle, or an ellipse.
  • a circular shape is preferable because it is easy to form in manufacturing.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】製造誤差のために、実装用ランドの位置が正規の位置から多少ずれても、自動回路パターン検査装置によって回路パターンの断線を正常に検出することができる配線板を提供することである。 【解決手段】この発明の配線板は、第１実装用ランド４ａ、第２実装用ランド４ｂおよび第１回路パターン６ａ、第２回路パターン６ｂを表面に設けられ、基板２の表面に、前記第１実装用ランド４ａ、第２実装用ランド４ｂに電気的に接続された第１電気チェッカー用ランド１０ａ、第２チェッカー用ランド１０ｂを設けられている。

Description

配線板
　本発明は、配線板に関し、特に、例えば、サイズ規格がいわゆる「１００５」より小さい「０６０３」などの小型チップ部品が実装されるプリント配線板に関する。
　近年、顧客からチップ部品の小型化のニーズが高まっており、実際、チップ部品のサイズの需要は「１００５（Ｌ：１．０ｍｍ×Ｗ：０．５ｍｍ）」から、例えば、「０６０３（Ｌ：０．６ｍｍ×Ｗ：０．３ｍｍ）」に進んでいる。
　図５は、チップ部品のサイズ規格が「０６０３」を実装するプリント配線基板４０の場合の一般的な設計基準を示す平面図である。「０６０３」チップ部品１００は、一対の実装用ランドパターン（以下、単に、実装用ランドともいう）４２ａおよび４２ｂの上に表面実装される。実装用ランド４２ａおよび４２ｂは、それぞれ０．３ｍｍ角の正方形又はφ０．３ｍｍであり、両者は０．３ｍｍ隔てられている。
　実装用ランド４２ａおよび４２ｂをショートなどから保護するためのソルダーレジスト膜４４は、実装用ランド４２ａおよび４２ｂに対して、それぞれ、ずれ公差が±０．１５ｍｍ（すなわち、レジストクリアランス４５ａおよび４５ｂが０．１５ｍｍ以内）になるように形成される。
　また、実装用ランド４２ａおよび４２ｂのパターンは、設計位置から例えば±０．０５～０．１５ｍｍ以内に配置されるように形成される。これら実装用ランド４２ａおよび４２ｂやソルダーレジスト膜４４は、スクリーン印刷などで形成される。
　そして、回路パターン断線を検出する自動回路パターン検査装置のチェッカーピン４６ａおよび４６ｂは、それぞれ実装用ランド４２ａおよび４２ｂの中心部に接触（圧接）することが好ましい。
　そして、このような高精度の形成位置を要求される実装用ランドをプリント基板の表面に形成するために、従来、種々のスクリーン印刷技術が提案されている。（例えば特許文献１参照）。
特許第６０６７１３５号
　しかしながら、従来の種々のスクリーン印刷技術を単に適用するのでは、製造誤差が生じるために、実装用ランド４２ａおよび４２ｂの位置が、正規の位置から多少ずれてしまうという不具合が発生し易い。そのために、チェッカーピン４６ａおよび４６ｂが、それぞれ実装用ランド４２ａおよび４２ｂの上に正常に接触することすることができないという不具合があった。
　また、チェッカーピン４６ａおよび４６ｂの実装用ランド４２ａおよび４２ｂの表面への圧接力によって、実装用ランド４２ａおよび４２ｂの表面に凹みが生じ、チップ部品１００が表面実装不良になるというおそれもあった。
　それゆえに、本発明の主たる目的は、製造誤差のために、実装用ランドの位置が正規の位置から多少ずれても、自動回路パターン検査装置によって回路パターンの断線を正常に検出することができる配線板を提供することである。
　本発明者は、上記課題の解決について鋭意検討を行い、以下に記載する発明により上記課題が解決できることを見出し、本発明を完成させるに至った。
　すなわち、前述したように、製造誤差のために、実装用ランドの位置が、正規の位置から多少ずれてしまうと、チェッカーピンが実装用ランドの領域から外れてしまい、正確な断線検査ができなくなる。そこで、本発明者は、実装用ランドとは別に、実装用ランドの傍に空き領域を確保して広い面積の電気チェッカー用ランドを設け、チェッカーピンを実装用ランドではなく、電気チェッカー用ランドに接触させることによって、上記課題を解決できることを見出した。
　本発明に係る配線板は、
　実装用ランドおよび回路パターンを表面に設けた配線板であって、
　基板の表面に、実装用ランドに電気的に接続された電気チェッカー用ランドを設けたこと、を特徴とする、配線板である。
　本発明に係る配線板は、実装用ランドが、サイズ規格が「１００５」未満のチップ部品が実装されるためのものである。
　本発明に係る配線板は、実装用ランドのサイズが０．５ｍｍ未満であり、電気チェッカー用ランドのサイズが０．５ｍｍ以上であることが好ましい。
　本発明に係る配線板は、実装用ランドおよびその周辺部、並びに、電気チェッカー用ランドおよびその周辺部を残して、ソルダーレジスト膜がプリント基板の表面に形成されていることが好ましい。
　本発明に係る配線板は、実装用ランドとソルダーレジスト膜との間のレジストクリアランスが０．１５ｍｍ以上であることが好ましい。
　本発明に係る配線板は、隣接する実装用ランドと電気チェッカー用ランドとの間のｃｋレジストカットが０．１５ｍｍであることが好ましい。
　本発明に係る配線板は、実装用ランドと電気チェッカー用ランドとを接続する回路パターンの長さが、０．４５ｍｍ以上であることが好ましい。
　本発明に係る配線板は、電気チェッカー用ランドが、チップ部品の外側に向かって延びていることが好ましい。
　本発明に係る配線板は、電気チェッカー用ランドの形状が、円形または矩形であることが好ましい。
　この発明によれば、製造誤差のために、実装用ランドの位置が正規の位置から多少ずれても、自動回路パターン検査装置によって回路パターンの断線を正常に検出することができる配線板が得られる。
　本発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
本発明に係る配線板の第１の実施の形態を示す平面図である。 図１の断面図解図であり、（Ａ）は図１の線１ＩＡ－ＩＩＡ断面図解図であり、（Ｂ）は図１の線１ＩＢ－ＩＩＢ断面図解図であり、（Ｃ）は図１の線１ＩＣ－ＩＩＣ端面図解図であり、（Ｄ）は図１の線１ＩＤ－ＩＩＤ端面図解図である。 配線板の製造方法を説明するフローチャートである。 本発明に係る配線板の第２の実施の形態を示す平面図である。 図４Ａの端面図解図または断面図解図であり、（Ｂ）は図４Ａの線ＩＩＩＢ－ＩＩＩＢ端面図解図であり、（Ｃ）は図４Ａの線ＩＩＩＣ－ＩＩＩＣ断面図解図であり、（Ｄ）は図４Ａの線ＩＩＩＤ－ＩＩＩＤ断面図解図である。 サイズ規格が「０６０３」のチップ部品の一般的な設計基準を示す平面図である。
　１．配線板の構成
　［第１の実施の形態］
　本発明に係る配線板の第１の実施の形態について説明する。
　図１は、本発明に係る配線板の第１の実施の形態を示す平面図である。
　本発明において、図１に示すように、配線板１Ａは、一対の第１実装用ランド４ａおよび第２実装用ランド４ｂが相対する方向をｘとし、前記方向ｘに直交する方向をｙとする。言い換えると、実施の形態において、チップ部品１００が備える一対の外部電極（図示せず）がそれぞれ第１実装用ランド４ａおよび第２実装用ランド４ｂにはんだ付けされて表面実装される「０６０３サイズ」のチップ部品１００の長さ方向をｘ方向とし、幅方向をｙ方向と設定する（以下、第２の実施の形態も同様である）。ただし、チップ部品１００の寸法は、サイズ規格が「１００５」未満であれば、特に限定されない。
　図１に示すように、配線板１Ａは、プリント基板２の表面に第１実装用ランド４ａおよび第２実装用ランド４ｂ、並びに、第１回路パターン６ａおよび第２回路パターン６ｂ、並びに、第１電気チェッカー用ランド１０ａおよび第２電気チェッカー用ランド１０ｂ、並びに、第１引出しパターン１２ａおよび第２引出しパターン１２ｂ、並びに、ソルダーレジスト膜１４を設けられている。
　プリント基板２は、例えば、厚さ０．１ｍｍ以上１．０ｍｍ以下の絶縁性のある樹脂によって形成される。プリント基板２は、例えば、ガラス布エポキシ樹脂積層板、紙フェノール基板、紙エポキシ基板、ガラス・コンポジット基板、テフロン（登録商標）基板、アルミナ基板、ポリイミド基板などから構成される。
　第１実装用ランド４ａおよび第２実装用ランド４ｂは、チップ部品１００と電気的に接続される部分を有する平面視正方形又は円形である。実装用ランドのサイズは０．５ｍｍ未満である。
　この実施の形態においては、第１実装用ランド４ａ及び第２実装用ランド４ｂは、実装されるチップ部品１００のサイズ規格が「０６０３サイズ」と小さいため、それぞれ、そのランドのサイズが平面視正方形のランドのときは０．５ｍｍ角未満（より具体的には０．３ｍｍ角）であり、又、平面視円形のときは、そのランド径は０．５ｍｍ未満（より具体的には０．３ｍｍ）である。
　第１実装用ランド４ａおよび第２実装用ランド４ｂのパターンは、印刷ズレが設計位置から例えば±０．０５～０．１５ｍｍ以内になるように配置される。
　ｍｍ（ミリ）角とは、正方形ランドの一辺の長さ（単位：ミリ）を言う。
　ランド径は、円形ランドの直径を言う。
　第１実装用ランド４ａと第２実装用ランド４ｂとは、適宜な間隔をおいて並列的に配置されている。
　第１実装用ランド４ａと第２実装用ランド４ｂとの間には、後述するソルダーレジスト膜１４が形成されている。そして、ソルダーレジスト膜１４と第１実装用ランド４ａとの間にはレジストクリアランス５ａが第１実装用ランド４ａを囲繞するように形成され、ソルダーレジスト膜１４と第２実装用ランド４ｂとの間にはレジストクリアランス５ｂが第２実装用ランド４ｂを囲繞するように形成されている。
　電気チェッカー用ランドのサイズは０．５ｍｍ以上である。
　この実施の形態においては、第１電気チェッカー用ランド１０ａおよび第２電気チェッカー用ランド１０ｂは、平面視円形で形成される。そして、第１電気チェッカー用ランド１０ａおよび第２電気チェッカー用ランド１０ｂはそれぞれ、第１実装用ランド４ａおよび第２実装用ランド４ｂより広い面積となるように、少なくとも直径が０．５ｍｍ以上となるように設定されている。第１電気チェッカー用ランド１０ａおよび第２電気チェッカー用ランド１０ｂのパターンは、第１実装用ランド４ａおよび第２実装用ランド４ｂのパターンと同時に作成されるため、印刷ズレが設計位置から第１実装用ランド４ａおよび第２実装用ランド４ｂと同方向に同量ずれる。そこで、第１電気チェッカー用ランド１０ａおよび第２電気チェッカー用ランド１０ｂのパターンのそれぞれの設計位置は、設計値±０．０５～０．１５ｍｍ以内になるように配置される。
　第１実装用ランド４ａ及び第２実装用ランド４ｂ、並びに、第１電気チェッカー用ランド１０ａ及び第２電気チェッカー用ランド１０ｂは、例えば、Ｃｕ、Ａｕ、Ｐｄ、Ｐｔなどの金属やその合金から構成される。第１実装用ランド４ａ及び第２実装用ランド４ｂ、並びに、第１電気チェッカー用ランド１０ａ及び第２電気チェッカー用ランド１０ｂの厚さは、１８μｍ以上７０μｍ以下である。第１実装用ランド４ａ及び第２実装用ランド４ｂ、並びに、第１電気チェッカー用ランド１０ａ及び第２電気チェッカー用ランド１０ｂは、プリント基板２の表面に設けられた金属層をエッチングすることにより形成される。第１実装用ランド４ａ及び第２実装用ランド４ｂは、電子部品（チップ部品１００）を実装するためのランド部分を構成する。
　第１実装用ランド４ａと第１前記電気チェッカー用ランド１０ａとは、電気的に接続され、第２実装用ランド４ｂと第２前記電気チェッカー用ランド１０ｂとは、電気的に接続されている。
　第１実装用ランド４ａおよび第２実装用ランド４ｂ、並びに、第１電気チェッカー用ランド１０ａおよび第２電気チェッカー用ランド１０ｂなどをショートなどから保護するためのソルダーレジスト膜１４は、第１実装用ランド４ａおよび第２実装用ランド４ｂなどに対して、それぞれ、ずれ公差が例えば±０．１５ｍｍ（すなわち、レジストクリアランス５ａおよび５ｂが例えば０．１５ｍｍ以内）になるように形成される。
　また、第１実装用ランド４ａと第１電気チェッカー用ランド１０ａとの間を電気的に接続する第１引出しパターン１２ａは、チップ部品１００の外側に向かってｙ方向に延びている。同様に、第２実装用ランド４ｂと第２電気チェッカー用ランド１０ｂとの間を電気的に接続する第２引出しパターン１２ｂは、チップ部品１００の外側に向かってｙ方向に延びている。
　第１引出しパターン１２ａおよび第２引出しパターン１２ｂの長さは、例えば、製造誤差を以下の表１に示すように２通り考慮すると、製造誤差の累積結果から、０．４５ｍｍ以上０．６ｍｍ以下となる。ここで、表中に記載のｃｋレジスとカットとは、第１実装用ランド４ａおよび第２実装用ランド４ｂと第１電気チェッカー用ランド１０ａおよび第２電気チェッカー用ランド１０ｂとの間に配置されているソルダーレジスト膜１４の幅を意味する。
Figure JPOXMLDOC01-appb-T000001
　第１実装用ランド４ａと第１電気チェッカー用ランド１０ａとを接続する第１引出しパターン１２ａの長さは、０．４５ｍｍ以上であり、第２実装用ランド４ｂと第２電気チェッカー用ランド１０ｂとを接続する第２引出しパターン１２ｂの長さは、０．４５ｍｍ以上である。
　以上の構成により、図１に示される配線板１Ａは、第１実装用ランド４ａおよび第２実装用ランド４ｂとは別に、第１実装用ランド４ａおよび第２実装用ランド４ｂの近傍に、第１実装用ランド４ａおよび第２実装用ランド４ｂと比して広い面積の第１電気チェッカー用ランド１０ａおよび第２電気チェッカー用ランド１０ｂを設け、且つ、チェッカーピン１６ａおよび１６ｂを第１実装用ランド４ａおよび第２実装用ランド４ｂではなく、第１電気チェッカー用ランド１０ａおよび第２電気チェッカー用ランド１０ｂに接触させる構成としている。而して、製造誤差のために、第１実装用ランド４ａおよび第２実装用ランド４ｂの位置が正規の位置から多少ずれても、自動回路パターン検査装置によって第１回路パターン６ａおよび第２回路パターン６ｂの断線を正常に検出することができる。
　また、図１に示される配線板１Ａは、チェッカーピン１６ａおよび１６ｂが第１実装用ランド４ａおよび第２実装用ランド４ｂの表面を圧接接触しないので、第１実装用ランド４ａおよび第２実装用ランド４ｂの表面に凹みが生ることはなく、チップ部品１００が表面実装不良になるという心配もなくなる。
　［第２の実施の形態］
　本発明に係る配線板の第２の実施の形態について説明する。
　本発明に係る配線板の第２の実施の形態は、前記第１の実施の形態において説明したチップ部品１００より小さいチップ部品が実装される配線板である。
　図４Ａに示すように、配線板１Ｂは、基板２２の表面に第１実装用ランド２４ａおよび第２実装用ランド２４ｂ、並びに、第１回路パターン２６ａおよび第２回路パターン２６ｂ、並びに、第１電気チェッカー用ランド３０ａおよび第２電気チェッカー用ランド３０ｂ、並びに、引出しパターン３２、並びに、ソルダーレジスト膜３４を設けている。
　実装用ランドのサイズは０．５ｍｍ未満である。
　この実施の形態においては、第１実装用ランド２４ａおよび第２実装用ランド２４ｂは、正方形又は円形である。そして、実装されるチップ部品１００のサイズ規格が「０６０３」と小さいため、それぞれ、そのランドのサイズが平面視正方形のランドのときは０．５ｍｍ角未満（より具体的には０．３ｍｍ角）であり、又、平面視円形のときは、そのランド径は０．５ｍｍ未満（より具体的には０．３ｍｍ）である。
　第１実装用ランド２４ａおよび第２実装用ランド２４ｂのパターンは、印刷ズレが設計位置から例えば±０．０５～０．１５ｍｍ以内になるように配置される。
　第１実装用ランド２４ａと第２実装用ランド２４ｂとは、適宜な間隔をおいて並列的に配置されている。
　第１実装用ランド２４ａと第２実装用ランド２４ｂとの間には、後述するソルダーレジスト膜３４が形成されている。そして、ソルダーレジスト膜３４と第１実装用ランド２４ａとの間にはレジストクリアランス２５ａが第１実装用ランド２４ａを囲繞するように形成されている。また、ソルダーレジスト膜３４と第２実装用ランド２４ｂとの間にはレジストクリアランス２５ｂが第２実装用ランド２４ｂを囲繞するように形成されている。
　電気チェッカー用ランドのサイズは０．５ｍｍ以上である。
　この実施の形態においては、第１電気チェッカー用ランド３０ａおよび第２電気チェッカー用ランド３０ｂは、矩形である。そして、第１電気チェッカー用ランド３０ａおよび第２電気チェッカー用ランド３０ｂはそれぞれ、第１実装用ランド２４ａおよび第２実装用ランド２４ｂより広面積となるように形成される。具体的には、例えば、第１電気チェッカー用ランド３０ａおよび第２電気チェッカー用ランド３０ｂはそれぞれ、少なくとも０．５ｍｍ角以上となるように設定されている。第１電気チェッカー用ランド３０ａおよび第２電気チェッカー用ランド３０ｂのパターンは、第１実装用ランド２４ａおよび第２実装用ランド２４ｂのパターンと同時に作成されるため、印刷ズレが設計位置から第１実装用ランド２４ａおよび第２実装用ランド２４ｂと同方向に同量ずれる。そこで、第１電気チェッカー用ランド３０ａおよび第２電気チェッカー用ランド３０ｂのパターンのそれぞれの設計位置は、設計値±０．０５～０．１５ｍｍ以内になるように配置される。
　第１実装用ランド２４ａおよび第２実装用ランド２４ｂ、並びに、第１電気チェッカー用ランド３０ａおよび第２電気チェッカー用ランド３０ｂなどをショートなどから保護するためのソルダーレジスト膜３４は、第１実装用ランド２４ａおよび第２実装用ランド２４ｂなどに対して、それぞれ、ずれ公差が例えば±０．１５ｍｍ（すなわち、レジストクリアランス２５ａおよび２５ｂが例えば０．１５ｍｍ以内）になるように形成される。
　また、第１実装用ランド２４ａと第１電気チェッカー用ランド３０ａとの間を電気的に接続する、引出しパターン３２は、チップ部品１００の外側に向かってｙ方向に延びている。また、第２実装用ランド２４ｂと第２電気チェッカー用ランド３０ｂとは直接接続され、第２電気チェッカー用ランド３０ｂは、チップ部品１００の外側に向かって、第１電気チェッカー用ランド３０ａとは反対方向のｙ方向に延びている。
　引出しパターン３２の長さは、例えば、製造誤差を前記表１に示すように２通り考慮すると、製造誤差の累積結果から、０．４５ｍｍ以上０．６ｍｍ以下となる。
　以上の構成により、配線板１Ｂは、前記配線板１Ａと同様の作用効果を得ることができる。
　２．配線板の製造方法
　次に、以上の構成からなる配線板の製造方法を、図１に示す第１実施の形態の配線板１Ａを例にして説明する。
　先ず銅箔が主表面に張られた、ガラスエポキシなどから成るプリント基板２（以下、銅張りプリント基板ともいう）が準備される。その銅張りされたプリント基板２の表面に、第１実装用ランド４ａおよび第２実装用ランド４ｂ、並びに、第１回路パターン６ａおよび第２回路パターン６ｂ、並びに、第１電気チェッカー用ランド１０ａおよび第２電気チェッカー用ランド１０ｂ、並びに、第１引出しパターン１２ａおよび第２引出しパターン１２ｂなどを同時に形成するために、設計位置から例えば±０．０５～０．１５ｍｍ以内に配置されるように、ポリエステル又はステンレス版、ポリアリレートなどによるスクリーン印刷法を用いて、エッチング用レジストインクが、パターン状に塗布される。
　プリント配線板の製造方法は、絶縁体で形成されたプリント基板２の表面に金属層が形成された積層板を用いてサブトラクト法によってパターンを形成するものであって、スクリーン版を用いてパターンを印刷し、エッチングによってパターン以外の金属層を除去する印刷法が用いられる。
　以下、図３のフローチャートを参照して、スクリーン印刷法によるプリント配線板の製造方法を説明する。
　最初に、絶縁体で形成されたプリント基板２の表面に金属層が形成された積層板を準備する（工程Ｓ１０１）。
　次に、準備された積層体に対して、洗浄、粗さ形成などの前処理工程を行った後、スクリーン版を用いて、積層板の金属層のパターン部分にエッチングレジストインクを印刷する（エッチングレジストインク印刷工程Ｓ１０２）。
　その後、エッチングレジストインクを硬化させ、エッチングレジスト層を形成する（エッチングレジスト層形成工程Ｓ１０３）。
　次に、積層板の金属層に対してエッチングを行い、不要な部分（パターン以外の部分）を取り除く（エッチング工程Ｓ１０４）。
　次に、エッチングレジスト層の剥離を行い、パターンのエッチングレジスト層を取り除く（エッチングレジスト層除去工程Ｓ１０５）。
　すなわち、エッチング用レジストインクが乾燥してから、エッチング用レジストインクが塗布されないで銅が露出している部分が、エッチング液でエッチングされる。その後、エッチング用レジストインクが除去され、銅から成る第１実装用ランド４ａおよび第２実装用ランド４ｂ、並びに、第１回路パターン６ａおよび第２回路パターン６ｂ、並びに、第１電気チェッカー用ランド１０ａおよび第２電気チェッカー用ランド１０ｂ、並びに、第１引出しパターン１２ａおよび第２引出しパターン１２ｂなどが形成される。
　次に、ソルダーレジストインクを用いて、はんだ付けを行わない、パターン部分（第１実装用ランド４ａ及び第２実装用ランド４ｂ、第１回路パターン６ａ及び第２回路パターン６ｂ、第１電気チェッカー用ランド１０ａ及び第２電気チェッカー用ランド１０ｂ、第１引出しパターン１２ａ及び第２引出しパターン１２ｂ）の周辺領域に、ソルダーレジスト印刷を行う。その後、印刷されたソルダーレジストインクを硬化させ、ソルダーレジスト膜１４を形成する（ソルダーレジスト層形成工程Ｓ１０６）。
　すなわち、第１実装用ランド４ａおよび第２実装用ランド４ｂとのレジストクリアランス５ａ、５ｂが、設計位置から例えば±０．１５ｍｍ以内に配置されるように、ソルダーレジストインクがスクリーン印刷法を用いて、パターン状に塗布され、ソルダーレジスト膜１４が形成される。
　最後に、外形・穴あけ加工を行い（外形・穴あけ工程Ｓ１０７）、表面仕上げを行う（表面仕上げ工程Ｓ１０８）。表面仕上げは、金属層表面の清浄を目的とし、酸により、脱脂、除錆を行う。このようにして、基材にパターンが形成された配線板１Ａが製造される。
　なお、パターン形成法としては、他に写真印刷法やメタルマスク印刷法がある。しかし、写真印刷法は精度が良いけれども、作業工程が多く、製造時間がかかるという不具合がある。例えば、スクリーン印刷の場合は、１回の印刷が７秒で済むのに対して、写真印刷法の場合は、１回の印刷が３０秒もかかってしまう。従って、スクリーン印刷は、大量生産に向いている。また、メタルマスク印刷法の場合は、メタルマスクがスクリーン印刷の紗に比べて、５～８倍コストがかかる。
　上述のようにして、第１実装用ランド４ａおよび第２実装用ランド４ｂ、並びに、第１電気チェッカー用ランド１０ａおよび第２電気チェッカー用ランド１０ｂが形成された配線板１Ａが製造される。
　以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
　すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
　例えば、電気チェッカー用ランドの形状は、円形または矩形または三角形または楕円形など、任意である。特に、円形は、製造上、形成し易いため好ましい。
　１Ａ，１Ｂ　配線板
　２，２２　基板
　４ａ，２４ａ　第１実装用ランド
　４ｂ，２４ｂ　第２実装用ランド
　１４，３４　ソルダーレジスト膜
　５ａ，５ｂ，２５ａ，２５ｂ　レジストクリアランス
　６ａ，２６ａ　第１回路パターン
　６ｂ，２６ｂ　第２回路パターン
　１０ａ，３０ａ　第１電気チェッカー用ランド
　１０ｂ，３０ｂ　第２電気チェッカー用ランド
　１２ａ　第１引出しパターン
　１２ｂ　第２引出しパターン
　３２　引出しパターン
　１００　チップ部品
　ｘ　一対の実装用ランドが相対する方向
　ｙ　方向ｘに直交する方向

Claims (9)

  1. 　実装用ランドおよび回路パターンを表面に設けた配線板であって、
    　基板の表面に、前記実装用ランドに電気的に接続された電気チェッカー用ランドを設けたこと、を特徴とする、配線板。
  2. 　前記実装用ランドは、サイズ規格が「１００５」未満のチップ部品が実装されるためのものであること、を特徴とする、請求項１に記載の配線板。
  3. 　前記実装用ランドのサイズは０．５ｍｍ未満であり、前記電気チェッカー用ランドのサイズは０．５ｍｍ以上であること、を特徴とする、請求項１または請求項２に記載の配線板。
  4. 　前記実装用ランドおよびその周辺部、並びに、前記電気チェッカー用ランドおよびその周辺部を残して、ソルダーレジスト膜がプリント基板の表面に形成されていること、を特徴とする、請求項１ないし請求項３のいずれかに記載の配線板。
  5. 　前記実装用ランドと前記ソルダーレジスト膜との間のレジストクリアランスが設計値で０．１５ｍｍ以上であること、を特徴とする、請求項１ないし請求項４のいずれかに記載の配線板。
  6. 　隣接する前記実装用ランドと前記電気チェッカー用ランドとの間のｃｋレジストカットが設計値で０．１５ｍｍであること、を特徴とする、請求項１ないし請求項５のいずれかに記載の配線板。
  7. 　前記実装用ランドと前記電気チェッカー用ランドとを接続する回路パターンの長さは、０．４５ｍｍ以上であること、を特徴とする、請求項１ないし請求項６のいずれかに記載の配線板。
  8. 　前記電気チェッカー用ランドは、チップ部品の外側に向かって延びていること、を特徴とする、請求項１ないし請求項７のいずれかに記載の配線板。
  9. 　前記電気チェッカー用ランドの形状は、円形または矩形であること、を特徴とする、請求項１ないし請求項８のいずれかに記載の配線板。
PCT/JP2020/002443 2019-02-22 2020-01-24 配線板 WO2020170712A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021501750A JPWO2020170712A1 (ja) 2019-02-22 2020-01-24 配線板
CN202080015984.4A CN113455111A (zh) 2019-02-22 2020-01-24 配线板
US17/432,864 US11754617B2 (en) 2019-02-22 2020-01-24 Printed circuit board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-030445 2019-02-22
JP2019030445 2019-02-22

Publications (1)

Publication Number Publication Date
WO2020170712A1 true WO2020170712A1 (ja) 2020-08-27

Family

ID=72144443

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/002443 WO2020170712A1 (ja) 2019-02-22 2020-01-24 配線板

Country Status (4)

Country Link
US (1) US11754617B2 (ja)
JP (1) JPWO2020170712A1 (ja)
CN (1) CN113455111A (ja)
WO (1) WO2020170712A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6392265U (ja) * 1986-12-04 1988-06-15
JPH11150346A (ja) * 1997-11-17 1999-06-02 Minolta Co Ltd 配線基板
JP2007194462A (ja) * 2006-01-20 2007-08-02 Toko Inc チップ部品の実装構造および方法
US20190023960A1 (en) * 2017-07-21 2019-01-24 Polytronics Technology Corp. Thermally conductive board

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130077813A (ko) * 2011-11-08 2013-07-09 가부시키가이샤 메가 트레이드 프린트 기판의 검사 장치
US10015876B2 (en) 2015-03-31 2018-07-03 Tanazawa Hakkosha Co., Ltd. Printed board and method for manufacturing same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6392265U (ja) * 1986-12-04 1988-06-15
JPH11150346A (ja) * 1997-11-17 1999-06-02 Minolta Co Ltd 配線基板
JP2007194462A (ja) * 2006-01-20 2007-08-02 Toko Inc チップ部品の実装構造および方法
US20190023960A1 (en) * 2017-07-21 2019-01-24 Polytronics Technology Corp. Thermally conductive board

Also Published As

Publication number Publication date
CN113455111A (zh) 2021-09-28
JPWO2020170712A1 (ja) 2021-12-16
US11754617B2 (en) 2023-09-12
US20220091178A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
JP6373574B2 (ja) 回路基板及びその製造方法
US8099865B2 (en) Method for manufacturing a circuit board having an embedded component therein
US20140144686A1 (en) Wiring board with built-in electronic component and method for manufacturing wiring board with built-in electronic component
TWI453870B (zh) 配線電路基板及其製造方法
CN113049861A (zh) 探针卡的制造方法及使用其制造的探针卡
WO2020170712A1 (ja) 配線板
TWI539870B (zh) Built-in components of the substrate
JP6099902B2 (ja) 配線基板の製造方法
KR101527630B1 (ko) 다층 배선기판의 제조방법
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
WO2012172890A1 (ja) プリント配線板、電子部品実装構造及び該電子部品実装構造の製造方法
JP3572271B2 (ja) 多層プリント配線基板の製造方法
CN221150009U (zh) 封装结构
KR101022869B1 (ko) 이미지센서 모듈용 인쇄회로기판의 제조방법
KR20040046194A (ko) 회로기판의 패턴검사구조
JP5055062B2 (ja) 配線基板の製造方法及び配線基板材
JPH06334067A (ja) 多層プリント配線板とその製造方法
JP3225616B2 (ja) プリント配線板およびプリント配線板の精度確認方法
TWM650301U (zh) 封裝結構
JP2002111172A (ja) アライメント方法
JPH10335822A (ja) 積層セラミック回路基板
JP2004179485A (ja) プリント配線板の製造方法及びプリント配線板
TWM649881U (zh) 基板結構
JP2006339489A (ja) 回路基板
JP2005197460A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20759302

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021501750

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20759302

Country of ref document: EP

Kind code of ref document: A1