JPWO2020170712A1 - 配線板 - Google Patents

配線板 Download PDF

Info

Publication number
JPWO2020170712A1
JPWO2020170712A1 JP2021501750A JP2021501750A JPWO2020170712A1 JP WO2020170712 A1 JPWO2020170712 A1 JP WO2020170712A1 JP 2021501750 A JP2021501750 A JP 2021501750A JP 2021501750 A JP2021501750 A JP 2021501750A JP WO2020170712 A1 JPWO2020170712 A1 JP WO2020170712A1
Authority
JP
Japan
Prior art keywords
land
mounting
wiring board
checker
mounting land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021501750A
Other languages
English (en)
Inventor
恵一郎 山本
一夫 谷
正晴 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanazawa Hakkosha Co Ltd
Original Assignee
Tanazawa Hakkosha Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tanazawa Hakkosha Co Ltd filed Critical Tanazawa Hakkosha Co Ltd
Publication of JPWO2020170712A1 publication Critical patent/JPWO2020170712A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G01R1/07328Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support for testing printed circuit boards
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H05K3/1225Screens or stencils; Holders therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】製造誤差のために、実装用ランドの位置が正規の位置から多少ずれても、自動回路パターン検査装置によって回路パターンの断線を正常に検出することができる配線板を提供することである。【解決手段】この発明の配線板は、第1実装用ランド4a、第2実装用ランド4bおよび第1回路パターン6a、第2回路パターン6bを表面に設けられ、基板2の表面に、前記第1実装用ランド4a、第2実装用ランド4bに電気的に接続された第1電気チェッカー用ランド10a、第2チェッカー用ランド10bを設けられている。【選択図】図1

Description

本発明は、配線板に関し、特に、例えば、サイズ規格がいわゆる「1005」より小さい「0603」などの小型チップ部品が実装されるプリント配線板に関する。
近年、顧客からチップ部品の小型化のニーズが高まっており、実際、チップ部品のサイズの需要は「1005(L:1.0mm×W:0.5mm)」から、例えば、「0603(L:0.6mm×W:0.3mm)」に進んでいる。
図5は、チップ部品のサイズ規格が「0603」を実装するプリント配線基板40の場合の一般的な設計基準を示す平面図である。「0603」チップ部品100は、一対の実装用ランドパターン(以下、単に、実装用ランドともいう)42aおよび42bの上に表面実装される。実装用ランド42aおよび42bは、それぞれ0.3mm角の正方形又はφ0.3mmであり、両者は0.3mm隔てられている。
実装用ランド42aおよび42bをショートなどから保護するためのソルダーレジスト膜44は、実装用ランド42aおよび42bに対して、それぞれ、ずれ公差が±0.15mm(すなわち、レジストクリアランス45aおよび45bが0.15mm以内)になるように形成される。
また、実装用ランド42aおよび42bのパターンは、設計位置から例えば±0.05〜0.15mm以内に配置されるように形成される。これら実装用ランド42aおよび42bやソルダーレジスト膜44は、スクリーン印刷などで形成される。
そして、回路パターン断線を検出する自動回路パターン検査装置のチェッカーピン46aおよび46bは、それぞれ実装用ランド42aおよび42bの中心部に接触(圧接)することが好ましい。
そして、このような高精度の形成位置を要求される実装用ランドをプリント基板の表面に形成するために、従来、種々のスクリーン印刷技術が提案されている。(例えば特許文献1参照)。
特許第6067135号
しかしながら、従来の種々のスクリーン印刷技術を単に適用するのでは、製造誤差が生じるために、実装用ランド42aおよび42bの位置が、正規の位置から多少ずれてしまうという不具合が発生し易い。そのために、チェッカーピン46aおよび46bが、それぞれ実装用ランド42aおよび42bの上に正常に接触することすることができないという不具合があった。
また、チェッカーピン46aおよび46bの実装用ランド42aおよび42bの表面への圧接力によって、実装用ランド42aおよび42bの表面に凹みが生じ、チップ部品100が表面実装不良になるというおそれもあった。
それゆえに、本発明の主たる目的は、製造誤差のために、実装用ランドの位置が正規の位置から多少ずれても、自動回路パターン検査装置によって回路パターンの断線を正常に検出することができる配線板を提供することである。
本発明者は、上記課題の解決について鋭意検討を行い、以下に記載する発明により上記課題が解決できることを見出し、本発明を完成させるに至った。
すなわち、前述したように、製造誤差のために、実装用ランドの位置が、正規の位置から多少ずれてしまうと、チェッカーピンが実装用ランドの領域から外れてしまい、正確な断線検査ができなくなる。そこで、本発明者は、実装用ランドとは別に、実装用ランドの傍に空き領域を確保して広い面積の電気チェッカー用ランドを設け、チェッカーピンを実装用ランドではなく、電気チェッカー用ランドに接触させることによって、上記課題を解決できることを見出した。
本発明に係る配線板は、
実装用ランドおよび回路パターンを表面に設けた配線板であって、
基板の表面に、実装用ランドに電気的に接続された電気チェッカー用ランドを設けたこと、を特徴とする、配線板である。
本発明に係る配線板は、実装用ランドが、サイズ規格が「1005」未満のチップ部品が実装されるためのものである。
本発明に係る配線板は、実装用ランドのサイズが0.5mm未満であり、電気チェッカー用ランドのサイズが0.5mm以上であることが好ましい。
本発明に係る配線板は、実装用ランドおよびその周辺部、並びに、電気チェッカー用ランドおよびその周辺部を残して、ソルダーレジスト膜がプリント基板の表面に形成されていることが好ましい。
本発明に係る配線板は、実装用ランドとソルダーレジスト膜との間のレジストクリアランスが0.15mm以上であることが好ましい。
本発明に係る配線板は、隣接する実装用ランドと電気チェッカー用ランドとの間のckレジストカットが0.15mmであることが好ましい。
本発明に係る配線板は、実装用ランドと電気チェッカー用ランドとを接続する回路パターンの長さが、0.45mm以上であることが好ましい。
本発明に係る配線板は、電気チェッカー用ランドが、チップ部品の外側に向かって延びていることが好ましい。
本発明に係る配線板は、電気チェッカー用ランドの形状が、円形または矩形であることが好ましい。
この発明によれば、製造誤差のために、実装用ランドの位置が正規の位置から多少ずれても、自動回路パターン検査装置によって回路パターンの断線を正常に検出することができる配線板が得られる。
本発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
本発明に係る配線板の第1の実施の形態を示す平面図である。 図1の断面図解図であり、(A)は図1の線1IA−IIA断面図解図であり、(B)は図1の線1IB−IIB断面図解図であり、(C)は図1の線1IC−IIC端面図解図であり、(D)は図1の線1ID−IID端面図解図である。 配線板の製造方法を説明するフローチャートである。 本発明に係る配線板の第2の実施の形態を示す平面図である。 図4Aの端面図解図または断面図解図であり、(B)は図4Aの線IIIB−IIIB端面図解図であり、(C)は図4Aの線IIIC−IIIC断面図解図であり、(D)は図4Aの線IIID−IIID断面図解図である。 サイズ規格が「0603」のチップ部品の一般的な設計基準を示す平面図である。
1.配線板の構成
[第1の実施の形態]
本発明に係る配線板の第1の実施の形態について説明する。
図1は、本発明に係る配線板の第1の実施の形態を示す平面図である。
本発明において、図1に示すように、配線板1Aは、一対の第1実装用ランド4aおよび第2実装用ランド4bが相対する方向をxとし、前記方向xに直交する方向をyとする。言い換えると、実施の形態において、チップ部品100が備える一対の外部電極(図示せず)がそれぞれ第1実装用ランド4aおよび第2実装用ランド4bにはんだ付けされて表面実装される「0603サイズ」のチップ部品100の長さ方向をx方向とし、幅方向をy方向と設定する(以下、第2の実施の形態も同様である)。ただし、チップ部品100の寸法は、サイズ規格が「1005」未満であれば、特に限定されない。
図1に示すように、配線板1Aは、プリント基板2の表面に第1実装用ランド4aおよび第2実装用ランド4b、並びに、第1回路パターン6aおよび第2回路パターン6b、並びに、第1電気チェッカー用ランド10aおよび第2電気チェッカー用ランド10b、並びに、第1引出しパターン12aおよび第2引出しパターン12b、並びに、ソルダーレジスト膜14を設けられている。
プリント基板2は、例えば、厚さ0.1mm以上1.0mm以下の絶縁性のある樹脂によって形成される。プリント基板2は、例えば、ガラス布エポキシ樹脂積層板、紙フェノール基板、紙エポキシ基板、ガラス・コンポジット基板、テフロン(登録商標)基板、アルミナ基板、ポリイミド基板などから構成される。
第1実装用ランド4aおよび第2実装用ランド4bは、チップ部品100と電気的に接続される部分を有する平面視正方形又は円形である。実装用ランドのサイズは0.5mm未満である。
この実施の形態においては、第1実装用ランド4a及び第2実装用ランド4bは、実装されるチップ部品100のサイズ規格が「0603サイズ」と小さいため、それぞれ、そのランドのサイズが平面視正方形のランドのときは0.5mm角未満(より具体的には0.3mm角)であり、又、平面視円形のときは、そのランド径は0.5mm未満(より具体的には0.3mm)である。
第1実装用ランド4aおよび第2実装用ランド4bのパターンは、印刷ズレが設計位置から例えば±0.05〜0.15mm以内になるように配置される。
mm(ミリ)角とは、正方形ランドの一辺の長さ(単位:ミリ)を言う。
ランド径は、円形ランドの直径を言う。
第1実装用ランド4aと第2実装用ランド4bとは、適宜な間隔をおいて並列的に配置されている。
第1実装用ランド4aと第2実装用ランド4bとの間には、後述するソルダーレジスト膜14が形成されている。そして、ソルダーレジスト膜14と第1実装用ランド4aとの間にはレジストクリアランス5aが第1実装用ランド4aを囲繞するように形成され、ソルダーレジスト膜14と第2実装用ランド4bとの間にはレジストクリアランス5bが第2実装用ランド4bを囲繞するように形成されている。
電気チェッカー用ランドのサイズは0.5mm以上である。
この実施の形態においては、第1電気チェッカー用ランド10aおよび第2電気チェッカー用ランド10bは、平面視円形で形成される。そして、第1電気チェッカー用ランド10aおよび第2電気チェッカー用ランド10bはそれぞれ、第1実装用ランド4aおよび第2実装用ランド4bより広い面積となるように、少なくとも直径が0.5mm以上となるように設定されている。第1電気チェッカー用ランド10aおよび第2電気チェッカー用ランド10bのパターンは、第1実装用ランド4aおよび第2実装用ランド4bのパターンと同時に作成されるため、印刷ズレが設計位置から第1実装用ランド4aおよび第2実装用ランド4bと同方向に同量ずれる。そこで、第1電気チェッカー用ランド10aおよび第2電気チェッカー用ランド10bのパターンのそれぞれの設計位置は、設計値±0.05〜0.15mm以内になるように配置される。
第1実装用ランド4a及び第2実装用ランド4b、並びに、第1電気チェッカー用ランド10a及び第2電気チェッカー用ランド10bは、例えば、Cu、Au、Pd、Ptなどの金属やその合金から構成される。第1実装用ランド4a及び第2実装用ランド4b、並びに、第1電気チェッカー用ランド10a及び第2電気チェッカー用ランド10bの厚さは、18μm以上70μm以下である。第1実装用ランド4a及び第2実装用ランド4b、並びに、第1電気チェッカー用ランド10a及び第2電気チェッカー用ランド10bは、プリント基板2の表面に設けられた金属層をエッチングすることにより形成される。第1実装用ランド4a及び第2実装用ランド4bは、電子部品(チップ部品100)を実装するためのランド部分を構成する。
第1実装用ランド4aと第1前記電気チェッカー用ランド10aとは、電気的に接続され、第2実装用ランド4bと第2前記電気チェッカー用ランド10bとは、電気的に接続されている。
第1実装用ランド4aおよび第2実装用ランド4b、並びに、第1電気チェッカー用ランド10aおよび第2電気チェッカー用ランド10bなどをショートなどから保護するためのソルダーレジスト膜14は、第1実装用ランド4aおよび第2実装用ランド4bなどに対して、それぞれ、ずれ公差が例えば±0.15mm(すなわち、レジストクリアランス5aおよび5bが例えば0.15mm以内)になるように形成される。
また、第1実装用ランド4aと第1電気チェッカー用ランド10aとの間を電気的に接続する第1引出しパターン12aは、チップ部品100の外側に向かってy方向に延びている。同様に、第2実装用ランド4bと第2電気チェッカー用ランド10bとの間を電気的に接続する第2引出しパターン12bは、チップ部品100の外側に向かってy方向に延びている。
第1引出しパターン12aおよび第2引出しパターン12bの長さは、例えば、製造誤差を以下の表1に示すように2通り考慮すると、製造誤差の累積結果から、0.45mm以上0.6mm以下となる。ここで、表中に記載のckレジスとカットとは、第1実装用ランド4aおよび第2実装用ランド4bと第1電気チェッカー用ランド10aおよび第2電気チェッカー用ランド10bとの間に配置されているソルダーレジスト膜14の幅を意味する。
Figure 2020170712
第1実装用ランド4aと第1電気チェッカー用ランド10aとを接続する第1引出しパターン12aの長さは、0.45mm以上であり、第2実装用ランド4bと第2電気チェッカー用ランド10bとを接続する第2引出しパターン12bの長さは、0.45mm以上である。
以上の構成により、図1に示される配線板1Aは、第1実装用ランド4aおよび第2実装用ランド4bとは別に、第1実装用ランド4aおよび第2実装用ランド4bの近傍に、第1実装用ランド4aおよび第2実装用ランド4bと比して広い面積の第1電気チェッカー用ランド10aおよび第2電気チェッカー用ランド10bを設け、且つ、チェッカーピン16aおよび16bを第1実装用ランド4aおよび第2実装用ランド4bではなく、第1電気チェッカー用ランド10aおよび第2電気チェッカー用ランド10bに接触させる構成としている。而して、製造誤差のために、第1実装用ランド4aおよび第2実装用ランド4bの位置が正規の位置から多少ずれても、自動回路パターン検査装置によって第1回路パターン6aおよび第2回路パターン6bの断線を正常に検出することができる。
また、図1に示される配線板1Aは、チェッカーピン16aおよび16bが第1実装用ランド4aおよび第2実装用ランド4bの表面を圧接接触しないので、第1実装用ランド4aおよび第2実装用ランド4bの表面に凹みが生ることはなく、チップ部品100が表面実装不良になるという心配もなくなる。
[第2の実施の形態]
本発明に係る配線板の第2の実施の形態について説明する。
本発明に係る配線板の第2の実施の形態は、前記第1の実施の形態において説明したチップ部品100より小さいチップ部品が実装される配線板である。
図4Aに示すように、配線板1Bは、基板22の表面に第1実装用ランド24aおよび第2実装用ランド24b、並びに、第1回路パターン26aおよび第2回路パターン26b、並びに、第1電気チェッカー用ランド30aおよび第2電気チェッカー用ランド30b、並びに、引出しパターン32、並びに、ソルダーレジスト膜34を設けている。
実装用ランドのサイズは0.5mm未満である。
この実施の形態においては、第1実装用ランド24aおよび第2実装用ランド24bは、正方形又は円形である。そして、実装されるチップ部品100のサイズ規格が「0603」と小さいため、それぞれ、そのランドのサイズが平面視正方形のランドのときは0.5mm角未満(より具体的には0.3mm角)であり、又、平面視円形のときは、そのランド径は0.5mm未満(より具体的には0.3mm)である。
第1実装用ランド24aおよび第2実装用ランド24bのパターンは、印刷ズレが設計位置から例えば±0.05〜0.15mm以内になるように配置される。
第1実装用ランド24aと第2実装用ランド24bとは、適宜な間隔をおいて並列的に配置されている。
第1実装用ランド24aと第2実装用ランド24bとの間には、後述するソルダーレジスト膜34が形成されている。そして、ソルダーレジスト膜34と第1実装用ランド24aとの間にはレジストクリアランス25aが第1実装用ランド24aを囲繞するように形成されている。また、ソルダーレジスト膜34と第2実装用ランド24bとの間にはレジストクリアランス25bが第2実装用ランド24bを囲繞するように形成されている。
電気チェッカー用ランドのサイズは0.5mm以上である。
この実施の形態においては、第1電気チェッカー用ランド30aおよび第2電気チェッカー用ランド30bは、矩形である。そして、第1電気チェッカー用ランド30aおよび第2電気チェッカー用ランド30bはそれぞれ、第1実装用ランド24aおよび第2実装用ランド24bより広面積となるように形成される。具体的には、例えば、第1電気チェッカー用ランド30aおよび第2電気チェッカー用ランド30bはそれぞれ、少なくとも0.5mm角以上となるように設定されている。第1電気チェッカー用ランド30aおよび第2電気チェッカー用ランド30bのパターンは、第1実装用ランド24aおよび第2実装用ランド24bのパターンと同時に作成されるため、印刷ズレが設計位置から第1実装用ランド24aおよび第2実装用ランド24bと同方向に同量ずれる。そこで、第1電気チェッカー用ランド30aおよび第2電気チェッカー用ランド30bのパターンのそれぞれの設計位置は、設計値±0.05〜0.15mm以内になるように配置される。
第1実装用ランド24aおよび第2実装用ランド24b、並びに、第1電気チェッカー用ランド30aおよび第2電気チェッカー用ランド30bなどをショートなどから保護するためのソルダーレジスト膜34は、第1実装用ランド24aおよび第2実装用ランド24bなどに対して、それぞれ、ずれ公差が例えば±0.15mm(すなわち、レジストクリアランス25aおよび25bが例えば0.15mm以内)になるように形成される。
また、第1実装用ランド24aと第1電気チェッカー用ランド30aとの間を電気的に接続する、引出しパターン32は、チップ部品100の外側に向かってy方向に延びている。また、第2実装用ランド24bと第2電気チェッカー用ランド30bとは直接接続され、第2電気チェッカー用ランド30bは、チップ部品100の外側に向かって、第1電気チェッカー用ランド30aとは反対方向のy方向に延びている。
引出しパターン32の長さは、例えば、製造誤差を前記表1に示すように2通り考慮すると、製造誤差の累積結果から、0.45mm以上0.6mm以下となる。
以上の構成により、配線板1Bは、前記配線板1Aと同様の作用効果を得ることができる。
2.配線板の製造方法
次に、以上の構成からなる配線板の製造方法を、図1に示す第1実施の形態の配線板1Aを例にして説明する。
先ず銅箔が主表面に張られた、ガラスエポキシなどから成るプリント基板2(以下、銅張りプリント基板ともいう)が準備される。その銅張りされたプリント基板2の表面に、第1実装用ランド4aおよび第2実装用ランド4b、並びに、第1回路パターン6aおよび第2回路パターン6b、並びに、第1電気チェッカー用ランド10aおよび第2電気チェッカー用ランド10b、並びに、第1引出しパターン12aおよび第2引出しパターン12bなどを同時に形成するために、設計位置から例えば±0.05〜0.15mm以内に配置されるように、ポリエステル又はステンレス版、ポリアリレートなどによるスクリーン印刷法を用いて、エッチング用レジストインクが、パターン状に塗布される。
プリント配線板の製造方法は、絶縁体で形成されたプリント基板2の表面に金属層が形成された積層板を用いてサブトラクト法によってパターンを形成するものであって、スクリーン版を用いてパターンを印刷し、エッチングによってパターン以外の金属層を除去する印刷法が用いられる。
以下、図3のフローチャートを参照して、スクリーン印刷法によるプリント配線板の製造方法を説明する。
最初に、絶縁体で形成されたプリント基板2の表面に金属層が形成された積層板を準備する(工程S101)。
次に、準備された積層体に対して、洗浄、粗さ形成などの前処理工程を行った後、スクリーン版を用いて、積層板の金属層のパターン部分にエッチングレジストインクを印刷する(エッチングレジストインク印刷工程S102)。
その後、エッチングレジストインクを硬化させ、エッチングレジスト層を形成する(エッチングレジスト層形成工程S103)。
次に、積層板の金属層に対してエッチングを行い、不要な部分(パターン以外の部分)を取り除く(エッチング工程S104)。
次に、エッチングレジスト層の剥離を行い、パターンのエッチングレジスト層を取り除く(エッチングレジスト層除去工程S105)。
すなわち、エッチング用レジストインクが乾燥してから、エッチング用レジストインクが塗布されないで銅が露出している部分が、エッチング液でエッチングされる。その後、エッチング用レジストインクが除去され、銅から成る第1実装用ランド4aおよび第2実装用ランド4b、並びに、第1回路パターン6aおよび第2回路パターン6b、並びに、第1電気チェッカー用ランド10aおよび第2電気チェッカー用ランド10b、並びに、第1引出しパターン12aおよび第2引出しパターン12bなどが形成される。
次に、ソルダーレジストインクを用いて、はんだ付けを行わない、パターン部分(第1実装用ランド4a及び第2実装用ランド4b、第1回路パターン6a及び第2回路パターン6b、第1電気チェッカー用ランド10a及び第2電気チェッカー用ランド10b、第1引出しパターン12a及び第2引出しパターン12b)の周辺領域に、ソルダーレジスト印刷を行う。その後、印刷されたソルダーレジストインクを硬化させ、ソルダーレジスト膜14を形成する(ソルダーレジスト層形成工程S106)。
すなわち、第1実装用ランド4aおよび第2実装用ランド4bとのレジストクリアランス5a、5bが、設計位置から例えば±0.15mm以内に配置されるように、ソルダーレジストインクがスクリーン印刷法を用いて、パターン状に塗布され、ソルダーレジスト膜14が形成される。
最後に、外形・穴あけ加工を行い(外形・穴あけ工程S107)、表面仕上げを行う(表面仕上げ工程S108)。表面仕上げは、金属層表面の清浄を目的とし、酸により、脱脂、除錆を行う。このようにして、基材にパターンが形成された配線板1Aが製造される。
なお、パターン形成法としては、他に写真印刷法やメタルマスク印刷法がある。しかし、写真印刷法は精度が良いけれども、作業工程が多く、製造時間がかかるという不具合がある。例えば、スクリーン印刷の場合は、1回の印刷が7秒で済むのに対して、写真印刷法の場合は、1回の印刷が30秒もかかってしまう。従って、スクリーン印刷は、大量生産に向いている。また、メタルマスク印刷法の場合は、メタルマスクがスクリーン印刷の紗に比べて、5〜8倍コストがかかる。
上述のようにして、第1実装用ランド4aおよび第2実装用ランド4b、並びに、第1電気チェッカー用ランド10aおよび第2電気チェッカー用ランド10bが形成された配線板1Aが製造される。
以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
例えば、電気チェッカー用ランドの形状は、円形または矩形または三角形または楕円形など、任意である。特に、円形は、製造上、形成し易いため好ましい。
1A,1B 配線板
2,22 基板
4a,24a 第1実装用ランド
4b,24b 第2実装用ランド
14,34 ソルダーレジスト膜
5a,5b,25a,25b レジストクリアランス
6a,26a 第1回路パターン
6b,26b 第2回路パターン
10a,30a 第1電気チェッカー用ランド
10b,30b 第2電気チェッカー用ランド
12a 第1引出しパターン
12b 第2引出しパターン
32 引出しパターン
100 チップ部品
x 一対の実装用ランドが相対する方向
y 方向xに直交する方向

Claims (9)

  1. 実装用ランドおよび回路パターンを表面に設けた配線板であって、
    基板の表面に、前記実装用ランドに電気的に接続された電気チェッカー用ランドを設けたこと、を特徴とする、配線板。
  2. 前記実装用ランドは、サイズ規格が「1005」未満のチップ部品が実装されるためのものであること、を特徴とする、請求項1に記載の配線板。
  3. 前記実装用ランドのサイズは0.5mm未満であり、前記電気チェッカー用ランドのサイズは0.5mm以上であること、を特徴とする、請求項1または請求項2に記載の配線板。
  4. 前記実装用ランドおよびその周辺部、並びに、前記電気チェッカー用ランドおよびその周辺部を残して、ソルダーレジスト膜がプリント基板の表面に形成されていること、を特徴とする、請求項1ないし請求項3のいずれかに記載の配線板。
  5. 前記実装用ランドと前記ソルダーレジスト膜との間のレジストクリアランスが設計値で0.15mm以上であること、を特徴とする、請求項1ないし請求項4のいずれかに記載の配線板。
  6. 隣接する前記実装用ランドと前記電気チェッカー用ランドとの間のckレジストカットが設計値で0.15mmであること、を特徴とする、請求項1ないし請求項5のいずれかに記載の配線板。
  7. 前記実装用ランドと前記電気チェッカー用ランドとを接続する回路パターンの長さは、0.45mm以上であること、を特徴とする、請求項1ないし請求項6のいずれかに記載の配線板。
  8. 前記電気チェッカー用ランドは、チップ部品の外側に向かって延びていること、を特徴とする、請求項1ないし請求項7のいずれかに記載の配線板。
  9. 前記電気チェッカー用ランドの形状は、円形または矩形であること、を特徴とする、請求項1ないし請求項8のいずれかに記載の配線板。
JP2021501750A 2019-02-22 2020-01-24 配線板 Pending JPWO2020170712A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019030445 2019-02-22
JP2019030445 2019-02-22
PCT/JP2020/002443 WO2020170712A1 (ja) 2019-02-22 2020-01-24 配線板

Publications (1)

Publication Number Publication Date
JPWO2020170712A1 true JPWO2020170712A1 (ja) 2021-12-16

Family

ID=72144443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021501750A Pending JPWO2020170712A1 (ja) 2019-02-22 2020-01-24 配線板

Country Status (4)

Country Link
US (1) US11754617B2 (ja)
JP (1) JPWO2020170712A1 (ja)
CN (1) CN113455111A (ja)
WO (1) WO2020170712A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6392265U (ja) * 1986-12-04 1988-06-15
JPH11150346A (ja) * 1997-11-17 1999-06-02 Minolta Co Ltd 配線基板
JP2007194462A (ja) * 2006-01-20 2007-08-02 Toko Inc チップ部品の実装構造および方法
US20190023960A1 (en) * 2017-07-21 2019-01-24 Polytronics Technology Corp. Thermally conductive board

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130077813A (ko) * 2011-11-08 2013-07-09 가부시키가이샤 메가 트레이드 프린트 기판의 검사 장치
CN106576430B (zh) 2015-03-31 2019-06-14 株式会社棚泽八光社 印刷基板及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6392265U (ja) * 1986-12-04 1988-06-15
JPH11150346A (ja) * 1997-11-17 1999-06-02 Minolta Co Ltd 配線基板
JP2007194462A (ja) * 2006-01-20 2007-08-02 Toko Inc チップ部品の実装構造および方法
US20190023960A1 (en) * 2017-07-21 2019-01-24 Polytronics Technology Corp. Thermally conductive board

Also Published As

Publication number Publication date
CN113455111A (zh) 2021-09-28
US20220091178A1 (en) 2022-03-24
US11754617B2 (en) 2023-09-12
WO2020170712A1 (ja) 2020-08-27

Similar Documents

Publication Publication Date Title
US8099865B2 (en) Method for manufacturing a circuit board having an embedded component therein
JP4607612B2 (ja) 配線回路基板およびその製造方法
JP2007207781A (ja) 多層構造のプリント配線基板およびプリント配線基板の製造方法
JP4619214B2 (ja) 配線回路基板
JP2009188379A (ja) 配線回路基板
JP2001196381A (ja) 半導体装置、半導体上の回路形成に用いる金属積層板、および回路形成方法
TWI453870B (zh) 配線電路基板及其製造方法
JP6384647B1 (ja) 電子部品、電子機器および電子部品の実装方法
US20040174663A1 (en) Flexible wired circuit board
TWI539870B (zh) Built-in components of the substrate
JPWO2020170712A1 (ja) 配線板
CN113873771A (zh) 一种适用于超精细fpc线路的制作工艺
JPH08107263A (ja) プリント配線板の製造方法
JP2008028213A (ja) 回路基板及びその検査方法
KR102316551B1 (ko) 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법
JP5023796B2 (ja) プリント配線板およびその製造方法
KR20100102316A (ko) 인쇄회로기판 및 그 제조방법
JP2008244336A (ja) プリント配線板の製造方法、及びプリント配線板
KR20040046194A (ko) 회로기판의 패턴검사구조
JP2008124186A (ja) 多層配線板
JP3225616B2 (ja) プリント配線板およびプリント配線板の精度確認方法
JP2005129617A (ja) 多層配線板
JP2004179485A (ja) プリント配線板の製造方法及びプリント配線板
JP2005217197A (ja) 多層基板およびその製造方法
JP2005197460A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221213