JP2007194462A - チップ部品の実装構造および方法 - Google Patents
チップ部品の実装構造および方法 Download PDFInfo
- Publication number
- JP2007194462A JP2007194462A JP2006012190A JP2006012190A JP2007194462A JP 2007194462 A JP2007194462 A JP 2007194462A JP 2006012190 A JP2006012190 A JP 2006012190A JP 2006012190 A JP2006012190 A JP 2006012190A JP 2007194462 A JP2007194462 A JP 2007194462A
- Authority
- JP
- Japan
- Prior art keywords
- chip component
- lands
- wiring board
- cut
- shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】 基板設計段階において予測される組立工程の不具合をなくして、生産効率の向上と製品の品質向上を図り。また、高密度実装も可能にするものである。
【解決手段】 プリント配線基板上の2つのランドにチップ部品の両端の端子電極をはんだ付けするチップ部品の実装方法において、プリント配線基板上に形成される2つのランドが、円形の対向する側の一部が切除された形状で、切除されてできる2つの辺がほぼ平行に対向する導体膜で形成され、それぞれの導体膜のランドにチップ部品の端子電極がはんだ付けされる。
あるいは、2つのランド上にマスクを用いて形成されるはんだ層が、円形で対向する側の一部が切除された形状で、切除された部分がくの字形の突出部分が対向するように形成され、当該はんだ層を介してチップ部品がプリント配線基板に搭載される。
【選択図】 図1
【解決手段】 プリント配線基板上の2つのランドにチップ部品の両端の端子電極をはんだ付けするチップ部品の実装方法において、プリント配線基板上に形成される2つのランドが、円形の対向する側の一部が切除された形状で、切除されてできる2つの辺がほぼ平行に対向する導体膜で形成され、それぞれの導体膜のランドにチップ部品の端子電極がはんだ付けされる。
あるいは、2つのランド上にマスクを用いて形成されるはんだ層が、円形で対向する側の一部が切除された形状で、切除された部分がくの字形の突出部分が対向するように形成され、当該はんだ層を介してチップ部品がプリント配線基板に搭載される。
【選択図】 図1
Description
本発明は、プリント配線基板上へのチップ部品の実装構造および方法に係るもので、はんだ付けによる実装構造および装置に関するものである。
抵抗、コンデンサ、コイルを始めとして多くの電子部品はチップ化されて表面実装が行われるようになっている。実装方法としては、リフローはんだ付け工程によって多数の素子を一時にはんだ付けして実装する方法が採用されることが多い。また、チップ部品の小型化も進んでおり、1.0×0.5mmのサイズの1005タイプと呼ばれる微細なチップ部品も実用化されている。
図4は、そのようなチップ部品のプリント配線基板上への搭載構造を示す平面図で、プリント配線基板40の表面に、導体膜のランド41を形成し、仮止めしたチップ部品(45で示された点線の位置に搭載される)をリフロー工程によってはんだ付けしている。ランド41は長方形に形成され、1005サイズの場合には0.5×0.6mm程度のサイズで、0.5mmの間隔を置いて形成されるのが一般的である。プリント配線基板にはあらかじめはんだレジスト42が形成されており、不必要なはんだが付着することを防止している。ランドの表面にはんだペーストを印刷しておくことも行われている。
しかし、このような微細な電子部品のリフロー工程において、次のような問題が発生することがある。
(1)基板設計段階において、配置する部品の数量に制約が生じてしまう。
(2)特に鉛フリーはんだを用いて実装する場合、はんだを印刷したランドへのリフローはんだ付け後のはんだ濡れ性の悪さに起因するいわゆる赤目現象が生じる。
(3)はんだマスクの開口部のはんだペーストの抜けが悪く、目詰まりを起こしてしまう。
(4)はんだボール(サイドボール)が発生する。
特開平8−148798号公報
特開平11−145595号公報
(1)基板設計段階において、配置する部品の数量に制約が生じてしまう。
(2)特に鉛フリーはんだを用いて実装する場合、はんだを印刷したランドへのリフローはんだ付け後のはんだ濡れ性の悪さに起因するいわゆる赤目現象が生じる。
(3)はんだマスクの開口部のはんだペーストの抜けが悪く、目詰まりを起こしてしまう。
(4)はんだボール(サイドボール)が発生する。
本発明は、基板設計段階において予測される組立工程の不具合をなくして、生産効率の向上と製品の品質向上を図ることを主眼とするものである。また、高密度実装も可能にするものである。
本発明は、ランドの形状および/あるいははんだマスクの形状を改良することによって、上記の課題を解決するものである。すなわち、プリント配線基板上の2つのランドにチップ部品の両端の端子電極をはんだ付けするチップ部品の実装方法において、プリント配線基板上に形成される2つのランドが、円形の対向する側の一部が切除された形状で、切除されてできる2つの辺がほぼ平行に対向する導体膜で形成され、それぞれの導体膜のランドにチップ部品の端子電極がはんだ付けされることに特徴を有するものである。
また、プリント配線基板上の2つのランドにチップ部品の両端の端子電極をはんだ付けするチップ部品の実装方法において、2つのランド上にマスクを用いて形成されるはんだ層が、円形で対向する側の一部が切除された形状で、切除された部分がくの字形の突出部分が対向するように形成され、当該はんだ層を介してチップ部品がプリント配線基板に搭載されることに特徴を有するものである。
本発明によれば、以下のような効果が得られる。
(1)ランドの位置を部品の内側に配置することが可能となって、基板の占有面積を小さくできるので、1005タイプの場合で実装占有率を約10%向上させることができる。
(2)ランドのコーナー部にRを付したことになるので、赤目現象をほぼ完全に解消することができる。
(3)はんだマスクの開口部のはんだペースト抜けを良くすることができるので、目詰まりを軽減して、連続印刷性も向上する。これは、はんだマスクのコーナー部にRを付加したことが寄与している。
(4)サイドボールの発生を1005サイズの例で90%以上軽減でき、できてしまうボールのサイズも小さくなる。これはマスクの形状の海洋によるもので、チップ部品の電極の下面のはんだ量を少なくしたことによって流れ出るはんだ量を少なくできることが寄与している。
(1)ランドの位置を部品の内側に配置することが可能となって、基板の占有面積を小さくできるので、1005タイプの場合で実装占有率を約10%向上させることができる。
(2)ランドのコーナー部にRを付したことになるので、赤目現象をほぼ完全に解消することができる。
(3)はんだマスクの開口部のはんだペースト抜けを良くすることができるので、目詰まりを軽減して、連続印刷性も向上する。これは、はんだマスクのコーナー部にRを付加したことが寄与している。
(4)サイドボールの発生を1005サイズの例で90%以上軽減でき、できてしまうボールのサイズも小さくなる。これはマスクの形状の海洋によるもので、チップ部品の電極の下面のはんだ量を少なくしたことによって流れ出るはんだ量を少なくできることが寄与している。
以下、図面を参照して、本発明の実施例について説明する。以下の例は、1005サイズの直方体のチップ部品の例であり、またはんだレジストはランド形状に沿った形でNSMD(Non Solder Mask Defined)構造とした例を示している。図1は、ランドの形状を改良した例を示している。プリント配線基板10の点線15でしました位置にチップ部品が搭載されるもので、2つのランドが円形に形成されたものである。円の中心間隔は0.7mmで円の半径は0.3mmとなっている。円形のランド11の対向する側は導体膜が切除された形になっており、間隔を0.3mm有するサイズに形成してある。らんどの周囲にははんだレジスト12が形成されている。
図2ははんだマスクの開口の形状を改良したもので、扇形に類似する形状としたものである。半田のパターン23は基本形状は円形で、この例では半径0.3mmとしてあり。対向側の半分は一部が切除された形状になっている。対向する側がくの字側に突出しており、その先端の間隔を0.4mmとしたものである。図3は、図1のランド形状と、図2のはんだマスクを併用したもので、それぞれの形状とサイズは同じとしている。
本発明は上記の例に限られるものではなく、チップ部品の形状、サイズはどのようなものであってもよい。また、ランドやマスクの形状も例えばコーナー部分の切り落とした円形に近い形状であってもよい。また、NSMD構造を利用すると、ランドとレジスト間の溝の部分で部品の下面に溶け出したはんだ(フラックス)をランドに移動させることができ、その結果側面側へのはんだボールができにくくなる。
本発明は、チップ部品をプリント配線基板に搭載するリフローはんだ付け全般に適用することができ、その工程の短縮、信頼性の向上に寄与するものである。
10、20、30、40:プリント配線基板
11、31、41:ランド(導体膜)
12、32、42:はんだレジスト
23、33:印刷パターン
15、25、35、45:チップ部品
11、31、41:ランド(導体膜)
12、32、42:はんだレジスト
23、33:印刷パターン
15、25、35、45:チップ部品
Claims (3)
- プリント配線基板上の2つのランドにチップ部品の両端の端子電極をはんだ付けしてなるチップ部品の実装構造において、
プリント配線基板上に形成される2つのランドが、円形の対向する側の一部が切除された形状で、切除されてできる2つの辺がほぼ平行に対向する導体膜であることを特徴とするチップ部品の実装構造。 - プリント配線基板上の2つのランドにチップ部品の両端の端子電極をはんだ付けするチップ部品の実装方法において、
プリント配線基板上に形成される2つのランドが、円形の対向する側の一部が切除された形状で、切除されてできる2つの辺がほぼ平行に対向する導体膜で形成され、
それぞれの導体膜のランドにチップ部品の端子電極がはんだ付けされることを特徴とするチップ部品の実装方法。 - プリント配線基板上の2つのランドにチップ部品の両端の端子電極をはんだ付けするチップ部品の実装方法において、
2つのランド上にマスクを用いて形成されるはんだ層が、円形で対向する側の一部が切除された形状で、切除された部分がくの字形の突出部分が対向するように形成され、
当該はんだ層を介してチップ部品がプリント配線基板に搭載されることを特徴とするチップ部品の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006012190A JP2007194462A (ja) | 2006-01-20 | 2006-01-20 | チップ部品の実装構造および方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006012190A JP2007194462A (ja) | 2006-01-20 | 2006-01-20 | チップ部品の実装構造および方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007194462A true JP2007194462A (ja) | 2007-08-02 |
Family
ID=38449908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006012190A Pending JP2007194462A (ja) | 2006-01-20 | 2006-01-20 | チップ部品の実装構造および方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007194462A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9095066B2 (en) | 2008-06-18 | 2015-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Printed board |
WO2020170712A1 (ja) * | 2019-02-22 | 2020-08-27 | 株式会社棚澤八光社 | 配線板 |
-
2006
- 2006-01-20 JP JP2006012190A patent/JP2007194462A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9095066B2 (en) | 2008-06-18 | 2015-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Printed board |
WO2020170712A1 (ja) * | 2019-02-22 | 2020-08-27 | 株式会社棚澤八光社 | 配線板 |
JPWO2020170712A1 (ja) * | 2019-02-22 | 2021-12-16 | 株式会社棚澤八光社 | 配線板 |
US11754617B2 (en) | 2019-02-22 | 2023-09-12 | Tanazawa Hakkosha Co., Ltd. | Printed circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4251458B2 (ja) | チップ部品の実装方法及び回路基板 | |
JP2005322915A (ja) | 構成要素の表面実装アタッチメント | |
US20070017699A1 (en) | Circuit board | |
JP2006060141A (ja) | 印刷基板及びこれを用いた表面実装型半導体パッケージの実装方法 | |
JP2007194462A (ja) | チップ部品の実装構造および方法 | |
JP2006287060A (ja) | 回路基板、およびチップ部品の半田付け構造 | |
JPH07288375A (ja) | 回路基板 | |
JPH03241802A (ja) | チップ型電子部品 | |
JPH10335795A (ja) | プリント基板 | |
JP2009130147A (ja) | チップ状電子部品およびチップ状電子部品の実装方法 | |
JP2008103547A (ja) | 半田ペースト塗布方法及び電子回路基板 | |
JP2006313792A (ja) | プリント配線基板 | |
WO2022080090A1 (ja) | プリント配線基板 | |
JP2013055208A (ja) | プリント基板 | |
WO2021235196A1 (ja) | チップ部品の実装構造 | |
JP2004200226A (ja) | リード付き部品の実装構造およびその実装方法 | |
JP2006059928A (ja) | プリント基板 | |
JP2007258654A (ja) | 回路基板のランド接続方法及び回路基板 | |
JP2008130941A (ja) | 基板実装方法 | |
JP2004128362A (ja) | プリント基板 | |
JP2007116040A (ja) | 回路基板 | |
JPH0383393A (ja) | プリント配線板 | |
JP2682135B2 (ja) | Icパッケージ | |
JPH04243187A (ja) | プリント基板 | |
JP2021174975A (ja) | プリント基板及びプリント基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070621 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20090918 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A02 | Decision of refusal |
Effective date: 20100309 Free format text: JAPANESE INTERMEDIATE CODE: A02 |