WO2022080090A1 - プリント配線基板 - Google Patents

プリント配線基板 Download PDF

Info

Publication number
WO2022080090A1
WO2022080090A1 PCT/JP2021/034451 JP2021034451W WO2022080090A1 WO 2022080090 A1 WO2022080090 A1 WO 2022080090A1 JP 2021034451 W JP2021034451 W JP 2021034451W WO 2022080090 A1 WO2022080090 A1 WO 2022080090A1
Authority
WO
WIPO (PCT)
Prior art keywords
qfpic
wiring board
printed wiring
land
terminal
Prior art date
Application number
PCT/JP2021/034451
Other languages
English (en)
French (fr)
Inventor
幸男 小谷
真吾 皆本
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Publication of WO2022080090A1 publication Critical patent/WO2022080090A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering

Definitions

  • the present disclosure relates to a printed wiring board to which a 4-way flat package (Quad Flat Package, hereinafter referred to as "QFP") IC (Integrated Circuit) is attached by soldering.
  • QFP Quad Flat Package
  • Patent Document 1 discloses a printed wiring board for flow soldering of QFPIC.
  • the QFPIC which is an SMD (Solder Mask Defined) component (hereinafter referred to as "surface mount component") arranged on this printed wiring board, has a substantially square shape.
  • the QFPIC has a plurality of lead terminals on all four sides thereof, and a land for the QFPIC terminal is arranged on the printed wiring board so as to correspond to the lead terminals. Since the lead terminals of the QFPIC are arranged at a narrow pitch, solder bridges are likely to occur between the lead terminals when flow soldering is performed.
  • the QFPIC is arranged at an angle of about 45 degrees with respect to the moving direction of the printed wiring board in the flow soldering.
  • the present disclosure provides a printed wiring board that suppresses solder bridges between lead terminals of QFPIC and enables stable flow soldering mounting.
  • the printed wiring board in the present disclosure is at least a printed wiring board in which QFPIC is flow-soldered and mounted on the surface, and the QFPIC is inclined by approximately 45 degrees with respect to the moving direction of the printed wiring board during flow soldering and mounting.
  • the land for the QFPIC terminal is for soldering the lead terminal of the QFPIC arranged on the printed wiring board.
  • the land for the QFPIC terminal has a shape in which the length of the outer land is extended stepwise from the head to the center of the QFPIC in the moving direction of the printed wiring board. Further, the land for the QFPIC terminal has a shape in which the length of the outer land is extended stepwise from the center of the QFPIC to the rear in the moving direction of the printed wiring board.
  • the printed wiring board in the present disclosure is at least a printed wiring board in which QFPIC is flow-soldered and mounted on the surface, and the QFPIC is obliquely inclined by approximately 45 degrees with respect to the moving direction of the printed wiring board during flow soldering and mounting. It is arranged so as to be.
  • the printed wiring board in the present disclosure draws the solder flowing from the lead terminal of the QFPIC and the land for the QFPIC terminal into two corners located diagonally to the QFPIC orthogonal to the moving direction of the printed wiring board. Provide each soldering land.
  • the soldering land is arranged on the land for the QFPIC terminal on the next side from the center of the QFPIC to the rear in the moving direction of the printed wiring board so as to secure a distance so that the solder is not drawn.
  • the printed wiring board in the present disclosure is at least a printed wiring board in which QFPIC is flow-soldered and mounted on the surface, and the QFPIC is obliquely inclined by approximately 45 degrees with respect to the moving direction of the printed wiring board during flow soldering and mounting. It is arranged so as to be.
  • the land for the QFPIC terminal for soldering the lead terminal of the QFPIC arranged on the printed wiring board has a land length of the back fillet portion of the lead terminal of 0.2 mm to 0.3 mm.
  • the printed wiring board in the present disclosure suppresses the solder bridge between the lead terminals of the QFPIC, and stable flow soldering mounting can be realized.
  • FIG. 1 is a schematic plan view showing the configuration of the printed wiring board according to the first embodiment.
  • FIG. 2 is a schematic cross-sectional view showing the configuration of the printed wiring board according to the first embodiment.
  • the mounting method is also progressing, and technological innovation is progressing significantly.
  • the limit of the lead terminal pitch P of the QFPIC that can perform flow soldering is 0.65 mm. Therefore, the QFPIC having a lead terminal pitch P of 0.5 mm or less cannot be mounted by the reflow method because the quality cannot be ensured by the flow soldering method.
  • the reflow method is a method that uses a high-cost substrate material and requires a large number of man-hours as compared with the flow soldering method.
  • a major problem when mounting a QFPIC with a lead terminal pitch P of 0.5 mm or less by the flow soldering method is that a solder bridge is generated between narrow pitch lands in the flow soldering process.
  • the inventors have discovered a problem that it is very difficult to secure stable solder quality in the mounting of QFPIC having a lead terminal pitch P of 0.5 mm or less by the flow soldering method.
  • the subject matter of this disclosure has been constructed.
  • the present disclosure provides a printed wiring board that realizes stable flow soldering mounting of a QFPIC having a lead terminal pitch P of 0.5 mm or less.
  • FIG. 1 is a schematic plan view showing the configuration of the printed wiring board 1 according to the first embodiment.
  • the printed wiring board 1 is a printed wiring board on which at least QFPIC 2 is flow-soldered and mounted on the surface.
  • the printed wiring board 1 moves from right to left (refer to the moving direction D1 of the printed wiring board 1 during flow soldering mounting (hereinafter, also simply referred to as “moving direction D1 of the printed wiring board 1”)). Then, it is mounted by flow soldering. At that time, the solder flows from left to right (see the solder flow direction D2) opposite to the movement direction D1 of the printed wiring board 1.
  • a QFPIC 2 having a pitch of 0.5 mm or less between the lead terminals 6 is mounted on the printed wiring board 1.
  • the QFPIC 2 is arranged so as to be inclined by approximately 45 degrees with respect to the moving direction D1 of the printed wiring board 1 at the time of flow soldering mounting. That is, when the portion of the QFPIC in the present disclosure excluding the lead terminal in the present disclosure is a substantially square shape or a substantially rectangular shape, each side of the QFPIC in the present disclosure and a line parallel to the moving direction of the printed wiring board in the present disclosure are used. The angle between the two is approximately 45 degrees.
  • the portion of the QFPIC 2 excluding the lead terminal 6 has a substantially square shape as shown in FIG.
  • the diagonals of the QFPIC 2 having a substantially square shape except for the lead terminal 6 are arranged on a virtual line parallel to the moving direction D1 of the printed wiring board 1 or a virtual line orthogonal to the parallel virtual line.
  • the land 3 for the QFPIC terminal is for soldering the lead terminal 6 of the QFPIC 2 arranged on the printed wiring board 1, and one land 3 for the QFPIC terminal is formed corresponding to one lead terminal 6. ing.
  • the land 3 for the QFPIC terminal has a shape in which the length of the outer land is extended stepwise from the head to the center of the QFPIC 2 in the moving direction D1 of the printed wiring board 1 at the time of flow soldering mounting. That is, for example, the outer land length extends stepwise from the QFPIC terminal land 3a to the QFPIC terminal land 3b.
  • the land 3 for the QFPIC terminal has a shape in which the length of the outer land is extended stepwise from the center of the QFPIC 2 in the moving direction D1 of the printed wiring board 1 at the time of flow soldering mounting. That is, for example, from the land 3c for the QFPIC terminal to the land 3d for the QFPIC terminal, the outer land length extends stepwise.
  • the portion of the land 3 for the QFPIC terminal that is outer to the lead terminal 6 is the “outer land”
  • the portion of the land 3 for the inner QFPIC terminal is the “inner land”. Is defined.
  • the printed wiring board 1 is provided with first soldering lands 4a and 4b at two corner portions 2a and 2b located diagonally to the QFPIC 2 orthogonal to the moving direction D1 of the printed wiring board 1. ing. That is, as described above, the diagonals of the QFPIC 2 having a substantially square shape except for the lead terminal 6 are on a virtual line parallel to the moving direction D1 of the printed wiring board 1 or a virtual line orthogonal to the parallel virtual line. Placed in. Of the diagonals of the QFPIC2, the first soldering lands 4a and 4b are formed on the diagonally located corners 2a and 2b arranged on the virtual line orthogonal to the virtual line parallel to the moving direction D1 of the printed wiring board 1. Are provided respectively.
  • the first soldering lands 4a and 4b draw in the solder flowing from the lead terminal 6 of the QFPIC 2 and the land 3 for the QFPIC terminal. That is, the first soldering lands 4a and 4b draw in the solder flowing from the lead terminal 6 of the QFPIC 2 and the land 3 for the QFPIC terminal from the head to the center of the QFPIC 2 in the moving direction D1 of the printed wiring board 1.
  • the first soldering lands 4a and 4b partially cut the downstream side of the solder flow direction D2, which is opposite to the movement direction D1 of the printed wiring board 1.
  • the printed wiring board 1 is subjected to second soldering between the final sides of the QFPIC 2 (two sides on which the lead terminal 6 located rearward from the center of the QFPIC 2 in the moving direction D1 of the printed wiring board 1 is arranged). Land 5 is provided.
  • FIG. 2 is a schematic cross-sectional view showing the configuration of the printed wiring board 1 according to the first embodiment.
  • FIG. 2 shows the positional relationship between the lead terminal 6 of the QFPIC 2 and the land 3 for the QFPIC terminal in a state where the QFPIC 2 is mounted on the printed wiring board 1. Further, FIG. 2 shows the back fillet portion 7 of the lead terminal 6 of the QFP component terminal.
  • the land length X of the back fillet portion 7 of the lead terminal 6 is specified to be 0.2 mm to 0.3 mm.
  • the land 3 for the QFPIC terminal has a shape in which the outer land length is extended stepwise from the head to the center of the QFPIC 2 in the moving direction D1 of the printed wiring board 1 at the time of flow soldering mounting. Further, the land 3 for the QFPIC terminal has a shape in which the outer land length is extended stepwise from the center of the QFPIC 2 in the moving direction D1 of the printed wiring board 1 at the time of flow soldering mounting to the rear. Therefore, the printed wiring board 1 can pull the solder from the body of the QFPIC 2 to the outside by utilizing the fluidity of the solder.
  • the two corner portions 2a and 2b are located diagonally to the QFPIC 2 orthogonal to the moving direction D1 of the printed wiring board 1.
  • the printed wiring board 1 is provided with first soldering lands 4a and 4b at two corners 2a and 2b, respectively, to draw in the solder flowing from the lead terminal 6 of the QFPIC 2 and the land 3 for the QFPIC terminal.
  • the first soldering lands 4a and 4b partially cut the downstream side of the solder flow direction D2, which is opposite to the movement direction D1 of the printed wiring board 1.
  • the solder on the first soldering lands 4a and 4b does not affect the land 3 for the QFPIC terminal on the next side from the center to the rear of the QFPIC 2 in the moving direction D1 of the printed wiring board 1 at the time of flow soldering mounting.
  • the distance is secured.
  • the land 3 for the next side QFPIC terminal from the center to the rear of the QFPIC 2 in the moving direction D1 of the printed wiring board 1 at the time of flow soldering mounting is also simply referred to as "the land 3 for the next side QFPIC terminal". ..
  • the first soldering lands 4a and 4b have a triangular shape as shown in FIG.
  • the distance between the next-side QFPIC terminal land 3 and the adjacent first soldering lands 4a and 4b is defined so that solder is not drawn into the next-side QFPIC terminal land 3. ..
  • the first soldering lands 4a and 4b are examples of the soldering lands in the present disclosure, and the shape of the soldering lands in the present disclosure does not have to be triangular, for example, a round shape, a quadrangular shape, or the like. It may be in the shape of.
  • the soldering land in the present disclosure secures a distance from the center of the QFPIC in the present disclosure to the rear in the moving direction of the printed wiring board in the present disclosure so that the solder is not drawn into the land for the QFPIC terminal in the present disclosure. It should be arranged.
  • the printed wiring board 1 can collect excess solder flowing from the lead terminal 6 and the QFPIC terminal land 3 on the next side by providing the second soldering land 5 between the final sides. .. Therefore, the printed wiring board 1 can suppress the occurrence of a solder bridge between the lead terminals 6 of the QFPIC 2.
  • the land length X of the back fillet portion 7 of the lead terminal 6 is specified to be 0.2 mm to 0.3 mm. In this way, by making the lengths of the back fillet portions 7 of all the lead terminals 6 the same, the printed wiring board 1 can reduce the soldering amount of the back fillet portions 7 of the lead terminals 6 at the time of flow soldering mounting. Can be constant.
  • the printed wiring board 1 is a printed wiring board on which at least QFPIC2 is flow-soldered and mounted on the surface.
  • the QFPIC 2 is arranged so as to be inclined by approximately 45 degrees with respect to the moving direction D1 of the printed wiring board 1 at the time of flow soldering mounting.
  • the land 3 for the QFPIC terminal is for soldering the lead terminal 6 of the QFPIC 2 arranged on the printed wiring board 1.
  • the land 3 for the QFPIC terminal has a shape in which the outer land length is extended stepwise from the head to the center of the QFPIC 2 in the moving direction D1 of the printed wiring board 1.
  • the land 3 for the QFPIC terminal has a shape in which the outer land length is extended stepwise from the center of the QFPIC 2 in the moving direction D1 of the printed wiring board 1 to the rear.
  • the printed wiring board 1 can suppress the solder accumulation in the vicinity of the lead terminal 6 of the QFPIC 2. Therefore, the printed wiring board 1 can suppress the occurrence of a solder bridge at the lead terminal 6 portion of the QFPIC 2. That is, the printed wiring board 1 suppresses the solder bridge between the lead terminals 6 of the QFPIC 2, and stable flow soldering mounting can be realized.
  • the printed wiring board 1 is a printed wiring board on which at least QFPIC2 is flow-soldered and mounted on the surface.
  • the QFPIC 2 is arranged so as to be inclined by approximately 45 degrees with respect to the moving direction D1 of the printed wiring board 1 at the time of flow soldering mounting.
  • the printed wiring board 1 is provided with first soldering lands 4a and 4b at two corner portions 2a and 2b located diagonally to the QFPIC 2 orthogonal to the moving direction D1 of the printed wiring board 1.
  • the first soldering lands 4a and 4b draw in the solder flowing from the lead terminal 6 of the QFPIC 2 and the land 3 for the QFPIC terminal.
  • the first soldering lands 4a and 4b are arranged in the QFPIC terminal land 3 on the next side from the center to the rear of the QFPIC 2 in the moving direction D1 of the printed wiring board 1 so as to secure a distance so that the solder is not drawn. Will be done.
  • the solder on the first soldering lands 4a and 4b is the next QFPIC from the center to the rear of the QFPIC2 in the moving direction D1 of the printed wiring board 1 at the time of flow soldering mounting. It is possible to suppress the flow into the terminal land 3. Therefore, the printed wiring board 1 can suppress the occurrence of a solder bridge between the lead terminals 6 of the QFPIC 2 on the next side. That is, the printed wiring board 1 suppresses the solder bridge between the lead terminals 6 of the QFPIC 2, and stable flow soldering mounting can be realized.
  • the printed wiring board 1 is a printed wiring board 1 on which at least QFPIC2 is flow-soldered and mounted on the surface.
  • the QFPIC 2 is arranged so as to be inclined by approximately 45 degrees with respect to the moving direction D1 of the printed wiring board 1 at the time of flow soldering mounting.
  • the land 3 for the QFPIC terminal to which the lead terminal 6 of the QFPIC 2 arranged on the printed wiring board 1 is soldered has a land length X of the back fillet portion 7 of the lead terminal 6 of 0.2 mm to 0.3 mm.
  • the printed wiring board 1 can make the soldering amount of the back fillet portion 7 of the lead terminal 6 constant at the time of flow soldering mounting. Therefore, the printed wiring board 1 can suppress the generation of the solder bridge between the lead terminals 6 of the QFPIC 2 generated in the back fillet portion 7 of the lead terminals 6. That is, the printed wiring board 1 suppresses the solder bridge between the lead terminals 6 of the QFPIC 2, and stable flow soldering mounting can be realized.
  • the first embodiment has been described as an example of the technique in the present disclosure.
  • the technique in the present disclosure is not limited to this, and can be applied to embodiments in which changes, replacements, additions, omissions, etc. have been made.
  • the present disclosure is not limited to the above example, and the shape of the QFPIC in the present disclosure, the pitch size between the lead terminals in the present disclosure, the length and shape of the land for the QFPIC terminal in the present disclosure may be any.
  • the soldering of the lead terminals in the present disclosure is performed from the beginning of the QFPIC in the present disclosure in the moving direction of the printed wiring board in the present disclosure.
  • the final land for the QFPIC terminal in the present disclosure may be configured so that the solder collects in the adjacent soldering land in the present disclosure.
  • solder does not flow from the soldering land in the present disclosure to the land for the QFPIC terminal in the present disclosure in which the next side is continuous from the center to the rear of the QFPIC in the present disclosure in the moving direction of the printed wiring board in the present disclosure.
  • the purpose is to do so.
  • the amount of solder can be suppressed by making sure that the land length of the back fillet portion in the present disclosure of the lead terminal in the present disclosure is the same. As a result, even if pattern wiring is performed from the back fillet portion of the lead terminal in the present disclosure in the land inside the land for the QFPIC terminal in the present disclosure, the amount of solder can be partially prevented from increasing.
  • the QFPIC 2 has been described as being arranged so as to be inclined by approximately 45 degrees with respect to the moving direction D1 of the printed wiring board 1 at the time of flow soldering mounting.
  • This approximately 45 degrees refers to an angle included in ⁇ 3 degrees around 45 degrees, that is, the QFPIC 2 is oblique to 42 degrees to 48 degrees with respect to the moving direction D1 of the printed wiring board 1 during flow soldering mounting. It may be arranged so as to be.
  • This disclosure is applicable to a printed wiring board to which QFPIC is mounted by soldering.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

プリント配線基板（１）は、少なくともＱＦＰＩＣ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）（２）を表面にフローはんだ付け実装するプリント配線基板である。ＱＦＰＩＣ（２）は、フローはんだ付け実装の際のプリント配線基板（１）の移動方向（Ｄ１）に対して略４５度斜めになるように配置される。ＱＦＰＩＣ端子用ランド（３）は、プリント配線基板（１）上に配置されたＱＦＰＩＣ（２）のリード端子（６）をはんだ付けするためのものである。そして、ＱＦＰＩＣ端子用ランド（３）は、プリント配線基板（１）の移動方向（Ｄ１）におけるＱＦＰＩＣ（２）の先頭から中心にかけて、かつ、ＱＦＰＩＣ（２）の中心から後方にかけて、外側のランド長さを階段状に延ばす形状とする。

Description

プリント配線基板
　本開示は、４方向フラットパッケージ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ、以下「ＱＦＰ」という）ＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）をはんだ付けにて装着するプリント配線基板に関するものである。
　従来から、プリント配線基板上に電子部品の実装を行う方法には、フローはんだ付け工法とリフローはんだ付け工法がある。
　特許文献１は、ＱＦＰＩＣのフローはんだ付けを行うプリント配線基板を開示する。このプリント配線基板に配置されるＳＭＤ（Ｓｏｌｄｅｒ　Ｍａｓｋ　Ｄｅｆｉｎｅｄ）部品（以下、「表面実装部品」という）であるＱＦＰＩＣは略正方形の形状をしている。ＱＦＰＩＣは、その４辺全周に複数のリード端子を有し、このリード端子に対応するように、プリント配線基板にＱＦＰＩＣ端子用ランドが配されている。このＱＦＰＩＣのリード端子は狭ピッチで配置されているため、フローはんだ付けを実施する場合には、リード端子間等ではんだブリッジが発生しやすい。特に、フロー式はんだ付けでのプリント配線基板の移動方向に対して直角方向にピンが連続配列する場合は、はんだブリッジの発生頻度が高くなる。そのため、このプリント配線基板では、フローはんだ付けでのプリント配線基板の移動方向に対してＱＦＰＩＣが略４５度程斜めに傾けて配置されている。
特開２００２－３２９９５５号公報
　本開示は、ＱＦＰＩＣのリード端子間のはんだブリッジを抑え、安定したフローはんだ付け実装が可能となるプリント配線基板を提供する。
　本開示におけるプリント配線基板は、少なくともＱＦＰＩＣを表面にフローはんだ付け実装するプリント配線基板であって、ＱＦＰＩＣは、フローはんだ付け実装の際のプリント配線基板の移動方向に対して略４５度斜めになるように配置される。ＱＦＰＩＣ端子用ランドは、プリント配線基板上に配置されたＱＦＰＩＣのリード端子をはんだ付けするためのものである。ＱＦＰＩＣ端子用ランドは、プリント配線基板の移動方向におけるＱＦＰＩＣの先頭から中心にかけて、外側のランド長さを階段状に延ばす形状とする。かつ、ＱＦＰＩＣ端子用ランドは、プリント配線基板の移動方向におけるＱＦＰＩＣの中心から後方にかけて、外側のランド長さを階段状に延ばす形状とする。
　また、本開示におけるプリント配線基板は、少なくともＱＦＰＩＣを表面にフローはんだ付け実装するプリント配線基板であって、ＱＦＰＩＣは、フローはんだ付け実装の際のプリント配線基板の移動方向に対して略４５度斜めになるように配置される。本開示におけるプリント配線基板は、プリント配線基板の移動方向に対して直交するＱＦＰＩＣの対角に位置する２箇所の角部に、ＱＦＰＩＣのリード端子およびＱＦＰＩＣ端子用ランドから流れてきたはんだを引き込む、はんだ引きランドをそれぞれ設ける。はんだ引きランドは、プリント配線基板の移動方向におけるＱＦＰＩＣの中心から後方にかけての次辺のＱＦＰＩＣ端子用ランドに、はんだが引き込まれないだけの距離を確保して配置される。
　さらに、本開示におけるプリント配線基板は、少なくともＱＦＰＩＣを表面にフローはんだ付け実装するプリント配線基板であって、ＱＦＰＩＣは、フローはんだ付け実装の際のプリント配線基板の移動方向に対して略４５度斜めになるように配置される。プリント配線基板上に配置されたＱＦＰＩＣのリード端子をはんだ付けするＱＦＰＩＣ端子用ランドは、リード端子のバックフィレット部のランド長さを、０．２ｍｍ～０．３ｍｍとする。
　本開示におけるプリント配線基板は、ＱＦＰＩＣのリード端子間のはんだブリッジを抑え、安定したフローはんだ付け実装が実現できる。
図１は、実施の形態１におけるプリント配線基板の構成を示す平面模式図である。 図２は、実施の形態１におけるプリント配線基板の構成を示す断面模式図である。
　（本開示の基礎となった知見等）
　発明者らが本開示に想到するに至った当時から、フローはんだ付け工法は、生産性が非常に高い電子部品の実装方法として知られている。
　昨今の表面実装部品の小型化に伴い、プリント配線基板上にフローはんだ付け実装するＱＦＰＩＣも多端子、狭ピッチといった小型化が進んでいる。一例として、ＱＦＰＩＣのリード端子ピッチＰも、Ｐ＝０．８ｍｍ、Ｐ＝０．６５ｍｍ、Ｐ＝０．５ｍｍ、Ｐ＝０．４ｍｍと狭ピッチ化が進み、ＱＦＰＩＣの表面積もそれに伴い小型化が進み、実装工法も大きく技術革新が進んでいる。
　フローはんだ付け工法においては、フローはんだ付けを行うことができるＱＦＰＩＣのリード端子ピッチＰの限界は、０．６５ｍｍとされている。そのため、リード端子ピッチＰが、０．５ｍｍ以下のＱＦＰＩＣの実装は、フローはんだ付け工法では、品質確保ができないため、リフロー工法で行われている。リフロー工法は、フローはんだ付け工法と比較して、コストの高い基板材料を使用して工数が大きい工法である。
　リード端子ピッチＰが０．５ｍｍ以下のＱＦＰＩＣを、フローはんだ付け工法で実装する場合の大きな課題は、フローはんだ付け工程において、狭ピッチランド間で、はんだブリッジが発生する点にある。このように、リード端子ピッチＰが０．５ｍｍ以下のＱＦＰＩＣのフローはんだ付け工法による実装では、安定したはんだ品質確保が非常に困難になってきているという課題を発明者らは発見し、その課題を解決するために、本開示の主題を構成するに至った。
　そこで本開示は、リード端子ピッチＰが０．５ｍｍ以下のＱＦＰＩＣの安定したフローはんだ付け実装を実現するプリント配線基板を提供する。
　以下、図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明、または、実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が必要以上に冗長になるのを避け、当業者の理解を容易にするためである。
　なお、添付図面および以下の説明は、当業者が本開示を十分に理解するために提供されるのであって、これらにより請求の範囲に記載の主題を限定することを意図していない。
　（実施の形態１）
　以下、図１、図２を用いて、本開示の実施の形態１におけるプリント配線基板１を説明する。
　［１－１．構成］
　図１は、実施の形態１におけるプリント配線基板１の構成を示す平面模式図である。プリント配線基板１は、少なくともＱＦＰＩＣ２を表面にフローはんだ付け実装するプリント配線基板である。図１において、プリント配線基板１は、右から左へ（フローはんだ付け実装の際のプリント配線基板１の移動方向Ｄ１（以下、単に「プリント配線基板１の移動方向Ｄ１」ともいう）参照）移動して、フローはんだ付け実装される。その際、はんだは、プリント配線基板１の移動方向Ｄ１とは逆の左から右へ（はんだの流動方向Ｄ２参照）流動する。
　プリント配線基板１上には、リード端子６間のピッチが０．５ｍｍサイズ以下のＱＦＰＩＣ２が搭載されている。ＱＦＰＩＣ２は、フローはんだ付け実装の際のプリント配線基板１の移動方向Ｄ１に対して略４５度斜めになるように配置されている。即ち、本開示におけるＱＦＰＩＣの本開示におけるリード端子を除いた部分を略正方形状または略長方形上とした場合、本開示におけるＱＦＰＩＣの各辺と本開示におけるプリント配線基板の移動方向に平行な線とのなす角は略４５度となる。本実施の形態１の例では、ＱＦＰＩＣ２のリード端子６を除いた部分は、図１に示すように略正方形状であり、ＱＦＰＩＣ２の各辺とプリント配線基板１の移動方向Ｄ１に平行な線とのなす角は略４５度である。また、リード端子６を除いた部分が略正方形状であるＱＦＰＩＣ２の対角同士は、プリント配線基板１の移動方向Ｄ１に平行な仮想線または平行な仮想線に直交する仮想線上に配置される。
　プリント配線基板１上には、ＱＦＰＩＣ２のリード端子６の数だけ、各４辺全てにＱＦＰＩＣ端子用ランド３が形成されている。ＱＦＰＩＣ端子用ランド３は、プリント配線基板１上に配置されたＱＦＰＩＣ２のリード端子６をはんだ付けするためのものであり、１つのリード端子６に対応して１つのＱＦＰＩＣ端子用ランド３が形成されている。ＱＦＰＩＣ端子用ランド３は、フローはんだ付け実装の際のプリント配線基板１の移動方向Ｄ１におけるＱＦＰＩＣ２の先頭から中心にかけて、外側のランド長さを階段状に延ばす形状としている。即ち、例えば、ＱＦＰＩＣ端子用ランド３ａからＱＦＰＩＣ端子用ランド３ｂにかけて、外側のランド長さは階段状に延びている。そして、ＱＦＰＩＣ端子用ランド３は、フローはんだ付け実装の際のプリント配線基板１の移動方向Ｄ１におけるＱＦＰＩＣ２の中心から後方にかけて、外側のランド長さを階段状に延ばす形状としている。即ち、例えば、ＱＦＰＩＣ端子用ランド３ｃからＱＦＰＩＣ端子用ランド３ｄにかけて、外側のランド長さは階段状に延びている。なお、ここでは、ＱＦＰＩＣ２の中心から見て、リード端子６に対して外側となるＱＦＰＩＣ端子用ランド３の部分を「外側のランド」、内側となるＱＦＰＩＣ端子用ランド３の部分を「内側のランド」と定義する。
　また、プリント配線基板１は、プリント配線基板１の移動方向Ｄ１に対して直交するＱＦＰＩＣ２の対角に位置する２箇所の角部２ａ、２ｂに、第１のはんだ引きランド４ａ、４ｂをそれぞれ設けている。即ち、上述のように、リード端子６を除いた部分が略正方形状であるＱＦＰＩＣ２の対角同士は、プリント配線基板１の移動方向Ｄ１に平行な仮想線または平行な仮想線に直交する仮想線上に配置される。ＱＦＰＩＣ２の対角のうち、プリント配線基板１の移動方向Ｄ１に平行な仮想線に直交する仮想線上に配置された対角に位置する角部２ａ、２ｂに、第１のはんだ引きランド４ａ、４ｂはそれぞれ設けられる。第１のはんだ引きランド４ａ、４ｂは、ＱＦＰＩＣ２のリード端子６およびＱＦＰＩＣ端子用ランド３から流れてきたはんだを引き込む。即ち、第１のはんだ引きランド４ａ、４ｂは、プリント配線基板１の移動方向Ｄ１におけるＱＦＰＩＣ２の先頭から中心にかけてのＱＦＰＩＣ２のリード端子６およびＱＦＰＩＣ端子用ランド３から流れてきたはんだを引き込む。第１のはんだ引きランド４ａ、４ｂは、プリント配線基板１の移動方向Ｄ１に対して反対側であるはんだの流動方向Ｄ２の下流側を部分的にカットしている。なお、プリント配線基板１は、ＱＦＰＩＣ２の最終の辺(プリント配線基板１の移動方向Ｄ１におけるＱＦＰＩＣ２の中心から後方に位置するリード端子６が配置されている２辺)の間に第２のはんだ引きランド５を設けている。
　図２は、実施の形態１におけるプリント配線基板１の構成を示す断面模式図である。図２は、プリント配線基板１上にＱＦＰＩＣ２を搭載した状態で、ＱＦＰＩＣ２のリード端子６と、ＱＦＰＩＣ端子用ランド３の位置関係を示している。また、図２は、ＱＦＰ部品端子のリード端子６のバックフィレット部７を示している。リード端子６のバックフィレット部７のランド長さＸは、すべて、０．２ｍｍ～０．３ｍｍに規定している。
　［１－２．動作］
　以上のように構成されたプリント配線基板１について、以下その動作、作用を説明する。
　ＱＦＰＩＣ端子用ランド３は、フローはんだ付け実装の際のプリント配線基板１の移動方向Ｄ１におけるＱＦＰＩＣ２の先頭から中心にかけて、外側のランド長さを階段状に延ばす形状としている。かつ、ＱＦＰＩＣ端子用ランド３は、フローはんだ付け実装の際のプリント配線基板１の移動方向Ｄ１におけるＱＦＰＩＣ２の中心から後方にかけて、外側のランド長さを階段状に延ばす形状としている。従って、プリント配線基板１は、はんだの流動性を活かしてＱＦＰＩＣ２のボデーから外側へはんだを引っ張ることができる。
　また、プリント配線基板１では、２箇所の角部２ａ、２ｂは、プリント配線基板１の移動方向Ｄ１に対して直交するＱＦＰＩＣ２の対角に位置する。プリント配線基板１は、２箇所の角部２ａ、２ｂに、ＱＦＰＩＣ２のリード端子６およびＱＦＰＩＣ端子用ランド３から流れてきたはんだを引き込む、第１のはんだ引きランド４ａ、４ｂをそれぞれ設ける。そして、第１のはんだ引きランド４ａ、４ｂは、プリント配線基板１の移動方向Ｄ１に対して反対側であるはんだの流動方向Ｄ２の下流側を部分的にカットしている。つまり、第１のはんだ引きランド４ａ、４ｂ上のはんだが、フローはんだ付け実装の際のプリント配線基板１の移動方向Ｄ１のＱＦＰＩＣ２の中心から後方にかけての次辺のＱＦＰＩＣ端子用ランド３に影響しないように距離が確保されている。以下、「フローはんだ付け実装の際のプリント配線基板１の移動方向Ｄ１のＱＦＰＩＣ２の中心から後方にかけての次辺のＱＦＰＩＣ端子用ランド３」を、単に「次辺のＱＦＰＩＣ端子用ランド３」ともいう。本実施の形態１では、第１のはんだ引きランド４ａ、４ｂは、図１に示すような三角形状となっている。次辺のＱＦＰＩＣ端子用ランド３にはんだが引き込まれないように、この次辺のＱＦＰＩＣ端子用ランド３と、これに隣接する第１のはんだ引きランド４ａ、４ｂの辺との距離が規定される。なお、第１のはんだ引きランド４ａ、４ｂは、本開示におけるはんだ引きランドの一例であり、本開示におけるはんだ引きランドの形状は三角形状でなくてもよく、例えば、丸形状や四角形状等他の形状でもよい。即ち、本開示におけるはんだ引きランドは、本開示におけるプリント配線基板の移動方向における本開示におけるＱＦＰＩＣの中心から後方にかけての本開示におけるＱＦＰＩＣ端子用ランドに、はんだが引き込まれないだけの距離を確保して配置されればよい。
　また、プリント配線基板１は、最終の辺の間に第２のはんだ引きランド５を設けることで、次辺のリード端子６およびＱＦＰＩＣ端子用ランド３から流れてきた余分なはんだを溜めることができる。従って、プリント配線基板１は、ＱＦＰＩＣ２のリード端子６間のはんだブリッジの発生を抑制させることが可能となっている。
　また、プリント配線基板１では、リード端子６のバックフィレット部７のランド長さＸは、すべて、０．２ｍｍ～０．３ｍｍに規定している。このように、全てのリード端子６のバックフィレット部７の長さを同じにすることで、プリント配線基板１は、フローはんだ付け実装の際のリード端子６のバックフィレット部７のはんだ付け量を一定にすることができる。
　［１－３．効果等］
　以上のように、本実施の形態１において、プリント配線基板１は、少なくともＱＦＰＩＣ２を表面にフローはんだ付け実装するプリント配線基板である。ＱＦＰＩＣ２は、フローはんだ付け実装の際のプリント配線基板１の移動方向Ｄ１に対して略４５度斜めになるように配置される。ＱＦＰＩＣ端子用ランド３は、プリント配線基板１上に配置されたＱＦＰＩＣ２のリード端子６をはんだ付けするためのものである。そして、ＱＦＰＩＣ端子用ランド３は、プリント配線基板１の移動方向Ｄ１におけるＱＦＰＩＣ２の先頭から中心にかけて、外側のランド長さを階段状に延ばす形状とする。かつ、ＱＦＰＩＣ端子用ランド３は、プリント配線基板１の移動方向Ｄ１におけるＱＦＰＩＣ２の中心から後方にかけて、外側のランド長さを階段状に延ばす形状とする。
　これにより、プリント配線基板１は、ＱＦＰＩＣ２のリード端子６の近傍でのはんだ溜まりを抑制できる。そのため、プリント配線基板１は、ＱＦＰＩＣ２のリード端子６の部分でのはんだブリッジの発生を抑制できる。即ち、プリント配線基板１は、ＱＦＰＩＣ２のリード端子６間のはんだブリッジを抑え、安定したフローはんだ付け実装が実現できる。
　本実施の形態１のように、プリント配線基板１は、少なくともＱＦＰＩＣ２を表面にフローはんだ付け実装するプリント配線基板である。ＱＦＰＩＣ２は、フローはんだ付け実装の際のプリント配線基板１の移動方向Ｄ１に対して略４５度斜めになるように配置される。プリント配線基板１は、プリント配線基板１の移動方向Ｄ１に対して直交するＱＦＰＩＣ２の対角に位置する２箇所の角部２ａ、２ｂに、第１のはんだ引きランド４ａ、４ｂをそれぞれ設ける。第１のはんだ引きランド４ａ、４ｂは、ＱＦＰＩＣ２のリード端子６およびＱＦＰＩＣ端子用ランド３から流れてきたはんだを引き込む。第１のはんだ引きランド４ａ、４ｂは、プリント配線基板１の移動方向Ｄ１におけるＱＦＰＩＣ２の中心から後方にかけての次辺のＱＦＰＩＣ端子用ランド３に、はんだが引き込まれないだけの距離を確保して配置される。
　これにより、プリント配線基板１は、第１のはんだ引きランド４ａ、４ｂ上のはんだが、フローはんだ付け実装の際のプリント配線基板１の移動方向Ｄ１のＱＦＰＩＣ２の中心から後方にかけての次辺のＱＦＰＩＣ端子用ランド３に流れ込むのを抑制できる。そのため、プリント配線基板１は、次辺のＱＦＰＩＣ２のリード端子６間で、はんだブリッジの発生するのを抑制できる。即ち、プリント配線基板１は、ＱＦＰＩＣ２のリード端子６間のはんだブリッジを抑え、安定したフローはんだ付け実装が実現できる。
　本実施の形態１のように、プリント配線基板１は、少なくともＱＦＰＩＣ２を表面にフローはんだ付け実装するプリント配線基板１である。ＱＦＰＩＣ２は、フローはんだ付け実装の際のプリント配線基板１の移動方向Ｄ１に対して略４５度斜めになるように配置される。プリント配線基板１上に配置されたＱＦＰＩＣ２のリード端子６をはんだ付けするＱＦＰＩＣ端子用ランド３は、リード端子６のバックフィレット部７のランド長さＸを、０．２ｍｍ～０．３ｍｍとする。
　これにより、プリント配線基板１は、フローはんだ付け実装の際に、リード端子６のバックフィレット部７のはんだ付け量を一定にすることができる。そのため、プリント配線基板１は、リード端子６のバックフィレット部７で発生するＱＦＰＩＣ２のリード端子６間でのはんだブリッジの発生を抑制することができる。即ち、プリント配線基板１は、ＱＦＰＩＣ２のリード端子６間のはんだブリッジを抑え、安定したフローはんだ付け実装が実現できる。
　（他の実施の形態）
　以上のように、本開示における技術の例示として、実施の形態１を説明した。しかしながら、本開示における技術は、これに限定されず、変更、置き換え、付加、省略などを行った実施の形態にも適用できる。
　そこで、以下、他の実施の形態を例示する。
　本開示は上記の例に限られるものではなく、本開示におけるＱＦＰＩＣの形状、本開示におけるリード端子間のピッチサイズ、本開示におけるＱＦＰＩＣ端子用ランドの長さ、形状はどのようなものでも良い。フローはんだ付け実装の際、本開示におけるリード端子のはんだ付けは、本開示におけるプリント配線基板の移動方向における本開示におけるＱＦＰＩＣの先頭から行われる。はんだが本開示におけるＱＦＰＩＣの後方に移動する際、はんだが切れる最終の本開示におけるＱＦＰＩＣ端子用ランドでは、隣接する本開示におけるはんだ引きランドに、はんだが溜まるよう構成されていればよい。本開示は、本開示におけるはんだ引きランドから、本開示におけるプリント配線基板の移動方向の本開示におけるＱＦＰＩＣの中心から後方にかけての次辺の連続する本開示におけるＱＦＰＩＣ端子用ランドへ、はんだが流れないようにすることを目的としている。
　また、本開示では、本開示におけるリード端子の本開示におけるバックフィレット部のランド長さを必ず同じにすることで、はんだ量を抑制できることが重要なポイントとなっている。これにより、本開示におけるＱＦＰＩＣ端子用ランドの内側のランドで、仮に本開示におけるリード端子の本開示におけるバックフィレット部からパターン配線がおこなわれたとしても部分的にはんだ量が増えないようにできる。
　また、実施の形態１では、ＱＦＰＩＣ２は、フローはんだ付け実装の際のプリント配線基板１の移動方向Ｄ１に対して略４５度斜めになるように配置されるものとして説明した。この略４５度は、４５度を中心に±３度に含まれる角度をいい、即ち、ＱＦＰＩＣ２は、フローはんだ付け実装の際のプリント配線基板１の移動方向Ｄ１に対して４２度～４８度斜めになるように配置されてもよい。
　なお、上述の実施の形態は、本開示における技術を例示するものであるから、請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
　本開示は、ＱＦＰＩＣをはんだ付けにて装着するプリント配線基板に適用可能である。
　１　プリント配線基板
　２　ＱＦＰＩＣ
　２ａ　角部
　２ｂ　角部
　３　ＱＦＰＩＣ端子用ランド
　３ａ　ＱＦＰＩＣ端子用ランド
　３ｂ　ＱＦＰＩＣ端子用ランド
　３ｃ　ＱＦＰＩＣ端子用ランド
　３ｄ　ＱＦＰＩＣ端子用ランド
　４ａ　第１のはんだ引きランド（はんだ引きランド）
　４ｂ　第１のはんだ引きランド（はんだ引きランド）
　５　第２のはんだ引きランド
　６　リード端子
　７　バックフィレット部
　Ｄ１　フローはんだ付け実装の際のプリント配線基板１の移動方向
　Ｄ２　はんだの流動方向
　Ｐ　リード端子ピッチ
　Ｘ　ランド長さ

Claims (3)

  1. 　少なくともＱＦＰＩＣ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）を表面にフローはんだ付け実装するプリント配線基板であって、
    　前記ＱＦＰＩＣは、フローはんだ付け実装の際の前記プリント配線基板の移動方向に対して略４５度斜めになるように配置され、
    　前記プリント配線基板上に配置された前記ＱＦＰＩＣのリード端子をはんだ付けするＱＦＰＩＣ端子用ランドは、前記プリント配線基板の前記移動方向における前記ＱＦＰＩＣの先頭から中心にかけて、外側のランド長さを階段状に延ばす形状とし、かつ、前記プリント配線基板の前記移動方向における前記ＱＦＰＩＣの前記中心から後方にかけて、外側のランド長さを階段状に延ばす形状とする
    　ことを特徴とするプリント配線基板。
  2. 　少なくともＱＦＰＩＣを表面にフローはんだ付け実装するプリント配線基板であって、
    　前記ＱＦＰＩＣは、フローはんだ付け実装の際の前記プリント配線基板の移動方向に対して略４５度斜めになるように配置され、
    　前記プリント配線基板の前記移動方向に対して直交する前記ＱＦＰＩＣの対角に位置する２箇所の角部に、前記ＱＦＰＩＣのリード端子およびＱＦＰＩＣ端子用ランドから流れてきたはんだを引き込む、はんだ引きランドをそれぞれ設け、
    　前記はんだ引きランドは、前記プリント配線基板の前記移動方向における前記ＱＦＰＩＣの中心から後方にかけての次辺の前記ＱＦＰＩＣ端子用ランドに、はんだが引き込まれないだけの距離を確保して配置される
    　ことを特徴とするプリント配線基板。
  3. 　少なくともＱＦＰＩＣを表面にフローはんだ付け実装するプリント配線基板であって、
    　前記ＱＦＰＩＣは、フローはんだ付け実装の際の前記プリント配線基板の移動方向に対して略４５度斜めになるように配置され、
    　前記プリント配線基板上に配置された前記ＱＦＰＩＣのリード端子をはんだ付けするＱＦＰＩＣ端子用ランドは、前記リード端子のバックフィレット部のランド長さを、０．２ｍｍ～０．３ｍｍとする
    　ことを特徴とするプリント配線基板。
PCT/JP2021/034451 2020-10-12 2021-09-21 プリント配線基板 WO2022080090A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-171611 2020-10-12
JP2020171611 2020-10-12

Publications (1)

Publication Number Publication Date
WO2022080090A1 true WO2022080090A1 (ja) 2022-04-21

Family

ID=81208000

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/034451 WO2022080090A1 (ja) 2020-10-12 2021-09-21 プリント配線基板

Country Status (2)

Country Link
TW (1) TW202224520A (ja)
WO (1) WO2022080090A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315733A (ja) * 1992-05-07 1993-11-26 Sanyo Electric Co Ltd プリント配線基板
JPH09181435A (ja) * 1995-12-27 1997-07-11 Sharp Corp プリント配線基板
JP2001339146A (ja) * 2000-05-26 2001-12-07 Nec Corp 半田パッド
JP2013225569A (ja) * 2012-04-20 2013-10-31 Canon Inc プリント配線基板及び画像形成装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315733A (ja) * 1992-05-07 1993-11-26 Sanyo Electric Co Ltd プリント配線基板
JPH09181435A (ja) * 1995-12-27 1997-07-11 Sharp Corp プリント配線基板
JP2001339146A (ja) * 2000-05-26 2001-12-07 Nec Corp 半田パッド
JP2013225569A (ja) * 2012-04-20 2013-10-31 Canon Inc プリント配線基板及び画像形成装置

Also Published As

Publication number Publication date
TW202224520A (zh) 2022-06-16

Similar Documents

Publication Publication Date Title
EP1753276B1 (en) Method of soldering a quad flat package IC on a printed circuit board
US6998861B2 (en) Wiring board and soldering method therefor
JP6318638B2 (ja) プリント配線板および情報処理装置
JP5430268B2 (ja) プリント基板
WO2022080090A1 (ja) プリント配線基板
US6684495B2 (en) Method of making a circuit board not having solder failures
US20060038264A1 (en) Printed circuit board
US20070175659A1 (en) Printed circuit board
WO2022249408A1 (ja) 半田接続方法
JP2007194462A (ja) チップ部品の実装構造および方法
JPS6046090A (ja) 電子回路基板
JP2019186315A (ja) 電子部品の実装基板及び電子デバイス
JP7472478B2 (ja) プリント配線板
JP2008103547A (ja) 半田ペースト塗布方法及び電子回路基板
JP2007227859A (ja) 多面取り基板の製造方法及び多面取り基板
JP2006216789A (ja) ランドの設計方法及びプリント配線板
JP2006339685A (ja) プリント配線基板
JP2001339146A (ja) 半田パッド
JP2000315852A (ja) 回路基板
JPH0414892A (ja) プリント配線基板のハンダレジスト開口部の構造
JP2003158368A (ja) チップ部品の半田付け構造
JPH04309288A (ja) 印刷配線板
JP2004356497A (ja) プリント基板
JP2011086684A (ja) 回路パターン
JPH05109967A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21879831

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21879831

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP