JP2007227859A - 多面取り基板の製造方法及び多面取り基板 - Google Patents
多面取り基板の製造方法及び多面取り基板 Download PDFInfo
- Publication number
- JP2007227859A JP2007227859A JP2006050253A JP2006050253A JP2007227859A JP 2007227859 A JP2007227859 A JP 2007227859A JP 2006050253 A JP2006050253 A JP 2006050253A JP 2006050253 A JP2006050253 A JP 2006050253A JP 2007227859 A JP2007227859 A JP 2007227859A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gang
- thickness
- printing substrate
- sided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】多面取り基板の反りに起因する半田付け不良を防止する多面取り基板の製造方法及びこの製造方法によって製造された多面取り基板を提供する。
【解決手段】QFPの端子の間隔からクリーム半田の厚さを求め、多面取り基板の最大許容幅をリフロー炉通過時にクリーム半田の厚さに等しい反りを生じる場合のリフロー方向に垂直な方向の前記多面取り基板の幅とし、短辺が最大許容幅以下になるように多面取り基板を形成し、クリーム半田の厚さを実現するメタルマスクを使用してクリーム半田を多面取り基板に印刷し、多面取り基板を最大許容幅以下の辺がリフロー方向と垂直になるように配置してリフロー炉を通過させる。
【選択図】図1
【解決手段】QFPの端子の間隔からクリーム半田の厚さを求め、多面取り基板の最大許容幅をリフロー炉通過時にクリーム半田の厚さに等しい反りを生じる場合のリフロー方向に垂直な方向の前記多面取り基板の幅とし、短辺が最大許容幅以下になるように多面取り基板を形成し、クリーム半田の厚さを実現するメタルマスクを使用してクリーム半田を多面取り基板に印刷し、多面取り基板を最大許容幅以下の辺がリフロー方向と垂直になるように配置してリフロー炉を通過させる。
【選択図】図1
Description
本発明は、多面取り基板の製造方法及び多面取り基板に関し、詳しくは、リフロー半田付けによってQFP(Quad Flat Package)を実装する多面取り基板の製造方法及び多面取り基板に関する。
ICのパッケージには、端子の数、端子の間隔、基板への実装形態(挿入型、表面実装型)の違いによって、種々のパッケージがある。これらICパッケージの中に、QFP(Quad Flat Package)と呼ばれるものがある。これは、表面実装型のICパッケージで、上面から見た形状が略正方形又は略長方形になっている。図3及び図4は、このQFPの一例の斜視図及び寸法を示す説明図である(図4において寸法を示す数字の単位は、mm)。これらの図に示すように、QFP4は、複数の端子41を4方向に備える。また、このQFP4の端子41の間隔は、図4(a)に示すように、0.4mmである。
このQFPを半田付けする方法に、リフロー半田付けがある。これは、メタルマスクを使用してクリーム半田を基板上に印刷し、その上に表面実装部品を装着し、リフロー炉を通過させてクリーム半田を溶融させることで半田付けを行う方法である。
近年、機器の小型化や回路の集積化に伴い、QFPの端子の間隔が小さくなって来ている。このような端子の間隔の小さいQFPをリフロー半田付けする場合、クリーム半田を或る程度の薄さに抑えなければならない。これは、クリーム半田を厚くすると、リフロー炉を通過する際に、クリーム半田が隣接する端子にまで流れ、短絡してしまう可能性が高くなるからである。従って、QFPの端子の間隔に応じて、クリーム半田の厚さを最適にしなければならない。
図6は、QFPの端子の間隔と、それに適するクリーム半田の厚さの関係を表したグラフの一例である。同図に示すように、QFPの端子の間隔の減少に従い、クリーム半田の厚さを減少させなければならない。クリーム半田の厚さは、メタルマスクの厚さによって、制御可能である。即ち、メタルマスクの厚さを減少させることで、クリーム半田の厚さを減少させることができる。通常、クリーム半田の厚さは、メタルマスクの厚さの75%程度になる。
所で、基板は、リフロー炉を通過する際に熱により反る。この反りの大きさは、基板の材質によって異なる。例えば、紙フェノール樹脂は、ガラスコンポジットに比べて、基板の反りが大きい。また、同じ材質であっても、リフロー炉を通過する方向(リフロー方向と言う)に垂直な方向の基板の幅によって、基板の反りの大きさも変化する。図7は、リフロー方向に垂直な方向の基板の幅に対する、基板の反りの大きさを表したグラフである。リフロー方向に垂直な方向の基板の幅が大きくなると、反りも大きくなる。
このような基板の反りによって、基板上のランドとQFPの端子との距離が変化すると、半田付け不良が生じることがある。一般に、基板が、クリーム半田の厚さよりも大きく反ると、ランドとQFPの端子との距離の変化をクリーム半田で吸収できなくなり、半田付け不良が発生し易くなる。この場合、QFPの端子の間を短絡させてしまう可能性があるため、クリーム半田の厚さを大きくすることはできない。特に、近年多用されている端子の間隔の小さいQFPを半田付けする場合は、ランドに印刷するクリーム半田の厚さが小さいため、半田付け不良が発生し易くなるという問題があった。
従来、種々の方法で、このような半田付け不良を防止する方法が提案されて来た。特許文献1及び2には、リフロー装置を改良する技術が開示されている。また、特許文献3及び4には、基板を固定する器具を使用する技術が開示されている。
一般に、作業効率の観点から、1つの大きな基材に、複数の基板をまとめて構成する方法が良く使用されている。個々の基板のことを小基板、小基板をまとめた基板を多面取り基板という。図8は、従来の多面取り基板の一例である。多面取り基板1は、複数の小基板2から構成され、各小基板2は境界6によって分割される。また、小基板2には、QFP実装箇所3が設けられている。
基材の大きさは、メーカによって異なるが、1000mm×1000mm程度のものが多く製造されている。これを小基板に分割する際、両辺共、整数になるように分割すると、基材を無駄なく活用できる。図5は、1辺を分割する数と、その数に対応する幅の対応表を示す説明図である。例えば、1辺を4分割、他辺を9分割すると、244mm×103mmの小基板を36枚得ることができる。なお、244mmの4倍や、103mmの9倍が、1000mmにならないのは、切断加工時のロスに起因するものである。
半田付け不良の原因になる基板の反りを防止する方法として、リフロー装置を改良する方法や、基板を固定する器具を使用する方法が提案されている。しかし、これらは、装置の改善や固定器具が必要であるといったことから、コストが高くなるという問題があった。また、小基板単独では反りが小さくて反り防止を施す必要がない場合であっても、多面取り基板として製造する場合は、等価的に基板の幅が大きくなってしまうため、反り防止を施す必要が発生してしまうという問題があった。
本発明は、上述した点に鑑みてなされたものであり、リフロー装置の改善や固定器具なしに、低コストで、多面取り基板の反りに起因する半田付け不良を防止する多面取り基板の製造方法、及びこの製造方法によって製造された多面取り基板を提供することを目的とする。
請求項1に記載の多面取り基板の製造方法は、リフロー半田付けによってQFP(Quad Flat Package)を実装する多面取り基板の製造方法であって、前記QFPの端子の間隔から前記多面取り基板に印刷するクリーム半田の厚さを求める第1の工程と、前記多面取り基板の最大許容幅を、前記多面取り基板がリフロー炉を通過する際にクリーム半田の厚さに等しい反りを生じる場合の、リフロー方向に垂直な方向の前記多面取り基板の幅とする第2の工程と、短辺が前記最大許容幅以下になるように多面取り基板を形成する第3の工程と、前記クリーム半田の厚さを実現するメタルマスクを使用してクリーム半田を前記多面取り基板に印刷する第4の工程と、前記多面取り基板を前記最大許容幅以下の辺がリフロー方向と垂直になるように配置してリフロー炉を通過させる第5の工程とを有することを特徴とする。
請求項1に記載の多面取り基板の製造方法によれば、リフロー炉通過の際の多面取り基板の反りの大きさを、クリーム半田の厚さ以下に抑えることができる。
請求項2に記載の多面取り基板は、請求項1に記載の多面取り基板の製造方法によって製造されたことを特徴とする。
請求項2に記載の多面取り基板によれば、リフロー炉通過の際の多面取り基板の反りの大きさを、クリーム半田の厚さ以下に抑えることができる。
本発明によれば、リフロー装置の改善や固定器具なしに、リフロー炉通過の際の多面取り基板の反りの大きさをクリーム半田の厚さ以下に抑えることができるため、多面取り基板の反りに起因する半田付け不良を防止する多面取り基板の製造方法、及びこの製造によって製造された多面取り基板を提供することができる。
本発明の実施の形態を、図面を参照して説明する。尚、以下の実施例は本発明の具体例に過ぎず、本発明が以下の実施形態に限定されるものではない。
図1は、本実施例の多面取り基板を示す説明図である。多面取り基板1は、複数の小基板2から構成され、各小基板2は境界6によって分割される。また、小基板2には、QFP実装箇所3が設けられている。矢印5は、リフロー方向を示し、この方向に沿って、多面取り基板はリフロー炉を通過する。従って、同図中のWは、リフロー方向に垂直な方向の多面取り基板の幅となる。図2は、本実施例の多面取り基板の小基板を示す説明図であって、図1に示す多面取り基板1を境界6によって小基板2に分割したものである。
以下、本発明の実施例の手順を、工程を追って説明する。まず、リフロー半田付けによって多面取り基板に実装するQFPの端子の間隔から、多面取り基板に印刷するクリーム半田の厚さを求める。これは、図6の、QFPの端子の間隔とクリーム半田の厚さの関係を示すグラフから求めることができる。例えば、多面取り基板に実装するQFP端子の間隔が0.4mmであった場合、グラフより、クリーム半田の厚さは、97.5μmとなる。
続いて、求めたクリーム半田の厚さから、多面取り基板の最大許容幅を求める。これは、図7の、基板の幅と反りの関係を示すグラフから求めることができる。先に求めたクリーム半田の厚さが97.5μmだったため、多面取り基板の反りの大きさが97.5μmになる場合の幅を求めると、130mmとなる。即ち、リフロー方向に垂直な方向の多面取り基板の幅が130mm以下であれば、反りの大きさがクリーム半田の厚さである97.5μm以下になるため、反りによる半田付け不良を防止できる。
続いて、短辺が最大許容幅(130mm)以下の多面取り基板を形成する。多面取り基板を効率良く構成するためには、図5の表に示す幅に形成することになる。図7のグラフにプロットされている丸は、左から順に、幅が93mm、103mm、118mm、139mm、158mm、190mmの場合のものであり、これらは、図5において、分割数が、それぞれ、10、9、8、7、6、5の場合のものである。従って、これらの中で130mm以下の、118mm、103mm、93mmの何れかを、リフロー方向に垂直な方向の多面取り基板の幅として、多面取り基板を形成する。
続いて、上述のクリーム半田の厚さ(97.5μm)を実現するメタルマスクを使用して、クリーム半田を多面取り基板に印刷する。クリーム半田の厚さがメタルマスクの厚さの75%になる場合であれば、メタルマスクの厚さを130μmにすれば良い。
続いて、多面取り基板を、前記最大許容幅(130mm)以下の辺がリフロー方向と垂直になるように配置してリフロー炉を通過させる。
このような工程により、リフロー半田付けを行うことで、多面取り基板の反りの大きさを、クリーム半田の厚さ以下に抑えることができる。
以上述べたように、本発明では、リフロー装置の改善や固定器具なしに、リフロー炉通過の際の多面取り基板の反りの大きさをクリーム半田の厚さ以下に抑えることができるため、多面取り基板の反りに起因する半田付け不良を防止する多面取り基板の製造方法、及びこの製造方法によって製造された多面取り基板を提供することができる。
1 多面取り基板
2 小基板
3 QFP実装箇所
4 QFP(Quad Flat Package)
5 リフロー方向を示す矢印
6 小基板間の境界
41 端子
2 小基板
3 QFP実装箇所
4 QFP(Quad Flat Package)
5 リフロー方向を示す矢印
6 小基板間の境界
41 端子
Claims (2)
- リフロー半田付けによってQFP(Quad Flat Package)を実装する多面取り基板の製造方法であって、
前記QFPの端子の間隔から前記多面取り基板に印刷するクリーム半田の厚さを求める第1の工程と、
前記多面取り基板の最大許容幅を、前記多面取り基板がリフロー炉を通過する際にクリーム半田の厚さに等しい反りを生じる場合の、リフロー方向に垂直な方向の前記多面取り基板の幅とする第2の工程と、
短辺が前記最大許容幅以下になるように多面取り基板を形成する第3の工程と、
前記クリーム半田の厚さを実現するメタルマスクを使用してクリーム半田を前記多面取り基板に印刷する第4の工程と、
前記多面取り基板を前記最大許容幅以下の辺がリフロー方向と垂直になるように配置してリフロー炉を通過させる第5の工程と
を有することを特徴とする多面取り基板の製造方法。 - 請求項1に記載の多面取り基板の製造方法によって製造されたことを特徴とする多面取り基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006050253A JP2007227859A (ja) | 2006-02-27 | 2006-02-27 | 多面取り基板の製造方法及び多面取り基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006050253A JP2007227859A (ja) | 2006-02-27 | 2006-02-27 | 多面取り基板の製造方法及び多面取り基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007227859A true JP2007227859A (ja) | 2007-09-06 |
Family
ID=38549333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006050253A Pending JP2007227859A (ja) | 2006-02-27 | 2006-02-27 | 多面取り基板の製造方法及び多面取り基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007227859A (ja) |
-
2006
- 2006-02-27 JP JP2006050253A patent/JP2007227859A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1753276B1 (en) | Method of soldering a quad flat package IC on a printed circuit board | |
JP6318638B2 (ja) | プリント配線板および情報処理装置 | |
US6998861B2 (en) | Wiring board and soldering method therefor | |
JP2007048963A (ja) | プリント配線板の製造方法、プリント配線板用フォトマスク、およびフォトマスク作成プログラム | |
US9185808B2 (en) | Printed circuit board compensation processing method, device, and PCB | |
JP5430268B2 (ja) | プリント基板 | |
JP2006060141A (ja) | 印刷基板及びこれを用いた表面実装型半導体パッケージの実装方法 | |
JP2004200265A (ja) | プリント配線板 | |
JP5438965B2 (ja) | プリント基板 | |
JP2007227859A (ja) | 多面取り基板の製造方法及び多面取り基板 | |
US9345133B2 (en) | Printed circuit board and method of mounting components on the printed circuit board | |
WO2022080090A1 (ja) | プリント配線基板 | |
JP2007207826A (ja) | プリント基板 | |
JP5404118B2 (ja) | プリント配線基板 | |
JP2009224697A (ja) | プリント基板及び電子部品実装基板 | |
KR100827688B1 (ko) | 표면실장을 위한 솔더마스크 | |
KR20090020197A (ko) | 피씨비 휨을 개선하기 위한 반도체 칩 패키지용인쇄회로기판 | |
JP2007194462A (ja) | チップ部品の実装構造および方法 | |
JP2008166310A (ja) | 半田印刷マスク、プリント配線基板及び回路基板の製造方法 | |
JP2001094000A (ja) | 半導体装置 | |
JP3101731U (ja) | プリント基板 | |
JP2009010257A (ja) | はんだ印刷方法と、そのためのマスクと、はんだ印刷した基板 | |
JP2003133714A (ja) | プリント配線板及びその製造方法 | |
JP2007266048A (ja) | 位置合わせ方法及び基板 | |
JP2006313791A (ja) | 集合プリント配線基板及びはんだ付け方法 |