JP2007207826A - プリント基板 - Google Patents

プリント基板 Download PDF

Info

Publication number
JP2007207826A
JP2007207826A JP2006022138A JP2006022138A JP2007207826A JP 2007207826 A JP2007207826 A JP 2007207826A JP 2006022138 A JP2006022138 A JP 2006022138A JP 2006022138 A JP2006022138 A JP 2006022138A JP 2007207826 A JP2007207826 A JP 2007207826A
Authority
JP
Japan
Prior art keywords
land
soldering
wiring pattern
corner
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006022138A
Other languages
English (en)
Inventor
Satoshi Torii
智 鳥居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orion Electric Co Ltd
Original Assignee
Orion Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Orion Electric Co Ltd filed Critical Orion Electric Co Ltd
Priority to JP2006022138A priority Critical patent/JP2007207826A/ja
Priority to US11/655,877 priority patent/US20070175659A1/en
Publication of JP2007207826A publication Critical patent/JP2007207826A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3468—Applying molten solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/046—Means for drawing solder, e.g. for removing excess solder from pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】ＱＦＰ下部から配線パターンを引き出す場合においても、半田付け性を保ちつつ、配線パターンがノイズの影響を受けにくいプリント基板を提供する。
【解決手段】ＱＦＰをディップ半田付け処理によって実装するプリント基板で、前方半田付けランド群と後方半田付けランド群の間に、２つに分離した半田流しランドを設け、この２つに分離した半田流しランドの間に配線パターンを設け、この配線パターンは幅ｂが０．３ｍｍ以上のランドとし、前記配線パターンと前記半田流しランドとの間隔ａは０．４ｍｍ以上且つ０．８ｍｍ以下とする。
【選択図】図１

Description

本発明は、プリント基板に関し、詳しくは、ＱＦＰをディップ半田付け処理によって実装するプリント基板に関する。
ＩＣのパッケージには、端子の数、端子の間隔、プリント基板への実装形態（挿入型、表面実装型）の違いによって、種々のパッケージがある。これらＩＣパッケージの中に、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）と呼ばれるものがある。これは、表面実装型のＩＣパッケージで、上面から見た形状が略正方形又は略長方形になっている。図４及び図５は、このＱＦＰの一例の斜視図及び寸法を示す説明図である（図５において寸法を示す数字の単位は、ｍｍ）。ＱＦＰ２は、複数の端子２１からなる端子群２２を４方向に備える。
このＱＦＰを半田付けする方法に、ディップ半田付け（フロー半田とも呼ばれる）がある。これは、表面実装用部品をプリント基板上に接着剤で固定し、このプリント基板を裏返して（部品面を下にして）、溶融半田槽を通過させ、半田付けを行う方法である。
このディップ半田付けにおいて、半田付け性を向上させるために、プリント基板に半田流しランドを設ける技術が特許文献１及び特許文献２に開示されている。ここで、ランドとは、例えば銅箔のような導電性の物質が露出している状態を言う。図６は、このようなプリント基板の例を示す説明図である。同図において、矢印９はディップ方向を示し、ディップ半田付けの際は、この方向にプリント基板１が移動する。前方半田付けランド群３１及び後方半田付けランド群３２は、ＱＦＰの端子群２２が半田付けされるランドである。半田流しランド５は、前方半田付けランド群３１と後方半田付けランド群３２との間に設けられたランドである。前方半田付けランド群３１の半田付けから、後方半田付けランド群３２の半田付けに移行する際に、半田流しランド５に沿って半田を滑らかに移動させることができる。半田引きランド６は、後方半田付けランド群３２の半田付けが終了した際に、半田の引き上げを滑らかに行うためのランドである。
所で、プリント基板の表面上において、ＱＦＰの下部からＱＦＰの外側に配線を引き出さなければならない場合がある（例えば、特許文献３の図２）。半田流しランド付近より配線を引き出す場合、例えば、特許文献４の図１の１１ｂと１３ａのように、半田流しランドを２つに分離し、この間から配線パターンを引き出すプリント基板が従来使用されてきた。
この配線パターンを分かりやすく説明した説明図を図７に示す。２つに分離された半田流しランド５の間を配線パターン７が通っている。この配線パターン７は、半田によって半田流しランド５と短絡することを防止するために、レジストで覆われている。また、半田流しランド５の半田流し効果を保つためには、半田流しランド５の間に設けられた間隔を狭くしなければならず、このため、配線パターン７の幅を小さく抑えなければならない。なお、半田引きランド６を２つに分離し、その間から配線を出す場合は、配線の出す方向と半田の流れる方向が略同一であるため、このような問題は発生しない。
特開平７−４５９３６号公報 特開平８−６４９１７号公報 特開平８−２０４３００号公報 特開平５−１９１０２６号公報
特許文献４に記載されるような従来の配線パターンでは、その幅を小さく抑えなければならないため、ノイズの影響を受けやすくなるという問題があった（即ち、配線パターンを信号が通る場合は、この信号がノイズの影響を受けやすくなり、配線パターンがグランドパターンの場合は、グランドの電位がノイズの影響を受けやすくなる。）。
本発明は、上述した点に鑑みてなされたものであり、ＱＦＰ下部から配線パターンを引き出す場合においても、半田付け性を保ちつつ、配線パターンがノイズの影響を受けにくいプリント基板を提供することを目的とする。
請求項１に記載のプリント基板は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）を、予め定めたディップ方向に対して１つの角部を前方にし、該１つの角部に対向する角部を後方にして、ディップ半田付け処理によって実装するために、前記１つの角部を挟む２つの端子群を半田付けするための前方半田付けランド群と前記１つの角部に対向する角部を挟む２つの端子群を半田付けするための後方半田付けランド群とを備えたプリント基板であって、前記前方半田付けランド群と前記後方半田付けランド群との間に、２つに分離した半田流しランドを設け、該２つに分離した半田流しランドの間に配線パターンを設け、該配線パターンは幅が０．３ｍｍ以上のランドであり、前記配線パターンと前記半田流しランドとの間隔が０．４ｍｍ以上且つ０．８ｍｍ以下であることを特徴とする。
請求項１に記載のプリント基板によれば、２つに分離した半田流しランドの間の配線パターンに半田流しランドの機能を持たせることができる。
請求項２に記載のプリント基板は、ＱＦＰを、予め定めたディップ方向に対して１つの角部を前方にし、該１つの角部に対向する角部を後方にして、ディップ半田付け処理によって実装するために、前記１つの角部を挟む２つの端子群を半田付けするための前方半田付けランド群と前記１つの角部に対向する角部を挟む２つの端子群を半田付けするための後方半田付けランド群とを備えたプリント基板であって、前記前方半田付けランド群と前記後方半田付けランド群との間に、２つに分離した半田流しランドを設け、該２つに分離した半田流しランドの間に複数の配線パターンを設け、該複数の配線パターンの何れか１本は幅が０．２ｍｍ以上且つ０．２５ｍｍ以下でランドの上にレジストが塗布されており、該レジストが塗布された配線パターン以外の配線パターンは幅が０．３ｍｍ以上のランドであり、前記レジストが塗布された配線パターンとこれを挟むランドとの間隔は夫々０．２ｍｍ以上且つ０．２５ｍｍ以下であり、ランドとランドとの間隔は０．４ｍｍ以上且つ０．８ｍｍ以下であることを特徴とする。
請求項２に記載のプリント基板によれば、複数の配線パターンを引き出す場合に、２つに分離した半田流しランドの間に、半田流しランドの機能を持たせることができる。
請求項３に記載のプリント基板は、ＱＦＰを、予め定めたディップ方向に対して１つの角部を前方にし、該１つの角部に対向する角部を後方にして、ディップ半田付け処理によって実装するために、前記１つの角部を挟む２つの端子群を半田付けするための前方半田付けランド群と前記１つの角部に対向する角部を挟む２つの端子群を半田付けするための後方半田付けランド群とを備えたプリント基板であって、前記前方半田付けランド群と前記後方半田付けランド群との間に、配線パターンを設け、該配線パターンの一部をランドにし、前記配線パターンのランド部分と前記前方半田付けランド群との間隔は０．４ｍｍ以上且つ０．８ｍｍ以下であり、前記配線パターンのランド部分と前記後方半田付けランド群との間隔は０．４ｍｍ以上且つ０．８ｍｍ以下であることを特徴とする。
請求項３に記載のプリント基板によれば、配線パターンの一部を半田流しランドとして流用することができる。
本発明によれば、２つに分離した半田流しランドの間の配線パターンに半田流しランドの機能を持たせることができ、且つ配線パターンの幅を大きくとることができるため、半田付け性を保ちつつ、配線パターンがノイズの影響を受けにくいプリント基板を提供することができる。
更に、本発明によれば、２つに分離した半田流しランドの間の複数の配線パターンに半田流しランドの機能を持たせることができ、且つ配線パターンの幅を大きくとることができるため、半田付け性を保ちつつ、配線パターンがノイズの影響を受けにくいプリント基板を提供することができる。
更に、本発明によれば、配線パターンの一部を半田流しランドとして流用することができるため、配線パターンの幅を大きくとることができ、半田付け性を保ちつつ、配線パターンがノイズの影響を受けにくいプリント基板を提供することができる。
本発明の実施の形態を、図面を参照して説明する。尚、以下の実施例は本発明の具体例に過ぎず、本発明が以下の実施形態に限定されるものではない。
図１は、本実施例のプリント基板の半田流しランド近傍を示す説明図である。前方半田付けランド群３１と後方半田付けランド群３２との間に、２つに分離された半田流しランド５が設けられている。この２つに分離された半田流しランド５の間を配線パターンが通る。この配線パターンは、ランドになっている部分７１と、レジストが塗布されている部分７２を有する。
配線パターンと半田流しランド５との間隔ａは、０．４ｍｍ以上且つ０．８ｍｍ以下であり、好ましくは、０．５ｍｍである。配線パターンのランドになっている部分７１の幅ｂは、０．３ｍｍ以上であり、好ましくは、０．５ｍｍ以上である。これらの数値は、各ランドで流し効果が得られ、且つ半田で短絡しない条件で求めたものである。
図２は、本実施例のプリント基板の半田流しランド近傍を示す説明図である。前方半田付けランド群３１と後方半田付けランド群３２との間に、２つに分離された半田流しランド５が設けられている。この２つに分離された半田流しランド５の間を複数の配線パターンが通る。ここで、複数の配線パターンは、全体にレジストが塗布されている配線パターン１本と、ランドになっている部分７１とレジストが塗布されている部分７２を有する１本以上の配線パターンから構成される。
ランドとランドとの間隔ａは、０．４ｍｍ以上且つ０．８ｍｍ以下であり、好ましくは、０．５ｍｍである。配線パターンのランドになっている部分７１の幅ｂは、０．３ｍｍ以上であり、好ましくは、０．５ｍｍ以上である。全体にレジストが塗布されている配線パターンの幅ｃは、０．２ｍｍ以上且つ０．２５ｍｍである。全体にレジストが塗布されている配線パターンとこれを挟むランドとの間隔ｄは、夫々０．２ｍｍ以上且つ０．２５ｍｍ以下である。これらの数値は、各ランドで流し効果が得られ、且つ半田で短絡しない条件で求めたものである。
図３は、本実施例のプリント基板の配線パターンを半田流しランドとして流用している部分の近傍を示す説明図である。前方半田付けランド群３１と後方半田付けランド群３２との間に、配線パターンが設けられている。この配線パターンは、ランドになっている部分８１と、レジストが塗布されている部分８２を有する。
配線パターンのランド部分８１と前方半田付けランド群３１との間隔（配線パターンのランド部分８１と後方半田付けランド群３２との間隔と等しい）ａは、０．４ｍｍ以上且つ０．８ｍｍ以下であり、好ましくは、０．５ｍｍである。これらの数値は、各ランドで流し効果が得られ、且つ半田で短絡しない条件で求めたものである。
以上述べたように、本発明では、ＱＦＰ下部から配線パターンを引き出す場合においても、半田付け性を保ちつつ、配線パターンがノイズの影響を受けにくいプリント基板を提供することができる。
本発明の実施例１のプリント基板の半田流しランド近傍を示す説明図である。 本発明の実施例２のプリント基板の半田流しランド近傍を示す説明図である。 本発明の実施例３のプリント基板の配線パターンを半田流しランドとして流用している部分の近傍を示す説明図である。 ＱＦＰを示す斜視図である。 ＱＦＰの寸法を示す説明図である。 従来のプリント基板を示す説明図である。 従来のＱＦＰ下部から配線パターンを引き出す場合の半田流しランド近傍を示す説明図である。
符号の説明
１ プリント基板
２ ＱＦＰ
５ 半田流しランド
６ 半田引きランド
７ 配線パターン
９ ディップ方向を示す矢印
２１ 端子
２２ 端子群
３１ 前方半田付けランド群
３２ 後方半田付けランド群
７１ 配線パターンのランド部分
７２ 配線パターンのレジストが塗布されている部分
８１ 半田流しランド
８２ 半田流しランドにレジストが塗布されている部分

Claims (3)

  1. ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）を、予め定めたディップ方向に対して１つの角部を前方にし、該１つの角部に対向する角部を後方にして、ディップ半田付け処理によって実装するために、前記１つの角部を挟む２つの端子群を半田付けするための前方半田付けランド群と前記１つの角部に対向する角部を挟む２つの端子群を半田付けするための後方半田付けランド群とを備えたプリント基板であって、
    前記前方半田付けランド群と前記後方半田付けランド群との間に、２つに分離した半田流しランドを設け、該２つに分離した半田流しランドの間に配線パターンを設け、該配線パターンは幅が０．３ｍｍ以上のランドであり、前記配線パターンと前記半田流しランドとの間隔が０．４ｍｍ以上且つ０．８ｍｍ以下であることを特徴とするプリント基板。
  2. ＱＦＰを、予め定めたディップ方向に対して１つの角部を前方にし、該１つの角部に対向する角部を後方にして、ディップ半田付け処理によって実装するために、前記１つの角部を挟む２つの端子群を半田付けするための前方半田付けランド群と前記１つの角部に対向する角部を挟む２つの端子群を半田付けするための後方半田付けランド群とを備えたプリント基板であって、
    前記前方半田付けランド群と前記後方半田付けランド群との間に、２つに分離した半田流しランドを設け、該２つに分離した半田流しランドの間に複数の配線パターンを設け、該複数の配線パターンの何れか１本は幅が０．２ｍｍ以上且つ０．２５ｍｍ以下でランドの上にレジストが塗布されており、該レジストが塗布された配線パターン以外の配線パターンは幅が０．３ｍｍ以上のランドであり、前記レジストが塗布された配線パターンとこれを挟むランドとの間隔は夫々０．２ｍｍ以上且つ０．２５ｍｍ以下であり、ランドとランドとの間隔は０．４ｍｍ以上且つ０．８ｍｍ以下であることを特徴とするプリント基板。
  3. ＱＦＰを、予め定めたディップ方向に対して１つの角部を前方にし、該１つの角部に対向する角部を後方にして、ディップ半田付け処理によって実装するために、前記１つの角部を挟む２つの端子群を半田付けするための前方半田付けランド群と前記１つの角部に対向する角部を挟む２つの端子群を半田付けするための後方半田付けランド群とを備えたプリント基板であって、
    前記前方半田付けランド群と前記後方半田付けランド群との間に、配線パターンを設け、該配線パターンの一部をランドにし、前記配線パターンのランド部分と前記前方半田付けランド群との間隔は０．４ｍｍ以上且つ０．８ｍｍ以下であり、前記配線パターンのランド部分と前記後方半田付けランド群との間隔は０．４ｍｍ以上且つ０．８ｍｍ以下であることを特徴とするプリント基板。
JP2006022138A 2006-01-31 2006-01-31 プリント基板 Pending JP2007207826A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006022138A JP2007207826A (ja) 2006-01-31 2006-01-31 プリント基板
US11/655,877 US20070175659A1 (en) 2006-01-31 2007-01-22 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006022138A JP2007207826A (ja) 2006-01-31 2006-01-31 プリント基板

Publications (1)

Publication Number Publication Date
JP2007207826A true JP2007207826A (ja) 2007-08-16

Family

ID=38320906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006022138A Pending JP2007207826A (ja) 2006-01-31 2006-01-31 プリント基板

Country Status (2)

Country Link
US (1) US20070175659A1 (ja)
JP (1) JP2007207826A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074147A (ja) * 2008-08-21 2010-04-02 Canon Inc プリント基板
JP2016213308A (ja) * 2015-05-08 2016-12-15 キヤノン株式会社 プリント回路板及びプリント配線板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5496118B2 (ja) 2011-01-14 2014-05-21 三菱電機株式会社 プリント配線基板、４方向リードフラットパッケージｉｃの半田付方法および空気調和機

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4772936A (en) * 1984-09-24 1988-09-20 United Technologies Corporation Pretestable double-sided tab design
JP2960276B2 (ja) * 1992-07-30 1999-10-06 株式会社東芝 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
US5929517A (en) * 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
JP2822911B2 (ja) * 1995-03-23 1998-11-11 日本電気株式会社 駆動回路
US5828357A (en) * 1996-03-27 1998-10-27 Sharp Kabushiki Kaisha Display panel driving method and display apparatus
US6160705A (en) * 1997-05-09 2000-12-12 Texas Instruments Incorporated Ball grid array package and method using enhanced power and ground distribution circuitry
US6344667B1 (en) * 1998-03-02 2002-02-05 Kabushiki Kaisha Toshiba Wiring board with reduced radiation of undesired electromagnetic waves
KR100791281B1 (ko) * 1998-05-19 2008-01-04 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
US6683260B2 (en) * 2000-07-04 2004-01-27 Matsushita Electric Industrial Co., Ltd. Multilayer wiring board embedded with transmission line conductor
JP3633505B2 (ja) * 2001-04-27 2005-03-30 松下電器産業株式会社 プリント配線基板およびプリント配線基板の半田付け方法
WO2003094232A1 (en) * 2002-04-30 2003-11-13 Renesas Technology Corp. Semiconductor device and electronic device
KR100472412B1 (ko) * 2002-08-02 2005-03-10 삼성전자주식회사 반도체 장치의 패턴 형성방법 및 이에 사용되는 포토 마스크
JP4207934B2 (ja) * 2005-08-09 2009-01-14 三菱電機株式会社 ４方向リードフラットパッケージｉｃ実装プリント配線基板、４方向リードフラットパッケージｉｃの半田付方法、空気調和機。

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074147A (ja) * 2008-08-21 2010-04-02 Canon Inc プリント基板
US8681509B2 (en) 2008-08-21 2014-03-25 Canon Kabushiki Kaisha Printed circuit board
JP2016213308A (ja) * 2015-05-08 2016-12-15 キヤノン株式会社 プリント回路板及びプリント配線板
US10375816B2 (en) 2015-05-08 2019-08-06 Canon Kabushiki Kaisha Printed-circuit board, printed-wiring board, and electronic apparatus

Also Published As

Publication number Publication date
US20070175659A1 (en) 2007-08-02

Similar Documents

Publication Publication Date Title
JP2007207826A (ja) プリント基板
JP5430268B2 (ja) プリント基板
JP2011100912A (ja) パワー半導体モジュールのプリント配線板への実装構造
JP2011003623A (ja) プリント基板の実装構造
JP2003142810A (ja) プリント配線板
JP5576757B2 (ja) プリント基板
JP2006228915A (ja) プリント基板の接続構造
JP2016035953A (ja) 電子回路部品
JP4454568B2 (ja) プリント配線基板
JP2006059928A (ja) プリント基板
JP2006216789A (ja) ランドの設計方法及びプリント配線板
WO2022080090A1 (ja) プリント配線基板
JP2007059569A (ja) 電子制御装置
JP2007123165A (ja) コネクタ付回路基板
JP2009064928A (ja) リードフレーム付きハイブリッドｉｃ
JP2007116040A (ja) 回路基板
JP2007194462A (ja) チップ部品の実装構造および方法
JP2006032696A (ja) プリント基板
KR20030032456A (ko) 인쇄회로기판의 저항치 변경방법
JP4548177B2 (ja) チップ部品取付用配線基板
JP2010108972A (ja) 電子モジュール、及びその実装方法
JP2006313791A (ja) 集合プリント配線基板及びはんだ付け方法
JP2005259739A (ja) 回路基板
JP2004356497A (ja) プリント基板
JP2005085845A (ja) 電子部品の実装構体