JP2822911B2 - 駆動回路 - Google Patents
駆動回路Info
- Publication number
- JP2822911B2 JP2822911B2 JP7063863A JP6386395A JP2822911B2 JP 2822911 B2 JP2822911 B2 JP 2822911B2 JP 7063863 A JP7063863 A JP 7063863A JP 6386395 A JP6386395 A JP 6386395A JP 2822911 B2 JP2822911 B2 JP 2822911B2
- Authority
- JP
- Japan
- Prior art keywords
- drive
- circuit
- output terminal
- numbered
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
Description
【０００１】
【産業上の利用分野】本発明は駆動回路に関し、特に液
晶ディスプレイを駆動する駆動回路に関する。
晶ディスプレイを駆動する駆動回路に関する。
【０００２】
【従来の技術】近年、ノート型パソコン等に使用するデ
ィスプレイとして液晶ディスプレイが多用され、年々大
型化、高精度化されている。このような、液晶ディスプ
レイでは、高精度な映像を出力するために多数の階調を
出力し、液晶ディスプレイの寿命を延ばすため交流駆動
する駆動回路が用いられている。このような駆動回路
は、特開平４−１４９５９１号公報により提案されてい
る。その構成を図８および図１１を参照し、以下で詳述
する。
ィスプレイとして液晶ディスプレイが多用され、年々大
型化、高精度化されている。このような、液晶ディスプ
レイでは、高精度な映像を出力するために多数の階調を
出力し、液晶ディスプレイの寿命を延ばすため交流駆動
する駆動回路が用いられている。このような駆動回路
は、特開平４−１４９５９１号公報により提案されてい
る。その構成を図８および図１１を参照し、以下で詳述
する。
【０００３】駆動回路３４は、画像入力データ７をクロ
ックパルスＶｃに応答して取り込むｋ個のｎビットシフ
トレジスタ１５と、取り込んだ画像入力データをラッチ
パルスＶｒに応答して取り込むｋ個のｎビットラッチ１
６、ｋ個のｎビットラッチ１６に取り込まれた画像入力
データに基づいて選択信号を出力するｋ個のセレクト回
路１４と、ｋ個のセレクト回路１４からの選択信号に基
づいて対応する電圧が供給されているトランジスタを選
択導通させるスイッチ回路３とによって構成されてい
る。ｋ個の内最初のｎビットシフトレジスタ１５は、ｎ
ビットのデータをクロックパルスＶｃに応答して並列に
取り込み、他のｋ−１個のｎビットシフトレジスタ１５
は、一段前のｎビットシフトレジスタ１５からの出力デ
ータを次のクロックパルスＶｃに応答して取り込む。ラ
ッチパルスＶｒは、ｋ個のｎビットシフトレジスタ１５
の全てに画素データＶｉが取り込まれ、クロックパルス
Ｖｃがｋ個カウントされることに応答して発生する。ス
イッチ回路３はｋ個のスイッチ回路３１によって構成さ
れ、ｍ階調の映像を実現するためにｋ個のセレクト回路
１４の各々に対応してｍ個のトランジスタによって構成
されている。そして、スイッチ回路３１は、対応するセ
レクト回路１４からの選択信号に応答して対応するトラ
ンジスタを導通させ、出力端子Ｔ１〜Ｔｋにｍ階調電圧
入力端子８ａ〜８ｍに供給されるｍ階調電圧Ｖ１〜Ｖｍ
を選択接続し、駆動出力電圧Ｖ１〜Ｖｍとして出力す
る。ｍ階調電圧Ｖ１〜Ｖｍを発生するｍ階調電圧発生回
路を図１０に示す。このｍ階調電圧発生回路は、切り換
えスイッチ信号ＳＷを切り換えることによってスイッチ
回路３に供給するｍ階調電圧Ｖ１〜Ｖｍの極性を反転さ
せており、極性の異なるｍ階調電圧Ｖ１〜Ｖｍを図１１
の上下に設けられた駆動回路３４に供給することによっ
て、ソースライン３６を１水平期間毎に反転駆動してい
る。図９にスイッチ回路３から出力される駆動出力電圧
および導通するトランジスタと画像入力データの関係を
示す。このときの、液晶ディスプレイの極性状態を１水
平期間を示す図１３および、続く次の１水平期間を示す
図１４に示す。
ックパルスＶｃに応答して取り込むｋ個のｎビットシフ
トレジスタ１５と、取り込んだ画像入力データをラッチ
パルスＶｒに応答して取り込むｋ個のｎビットラッチ１
６、ｋ個のｎビットラッチ１６に取り込まれた画像入力
データに基づいて選択信号を出力するｋ個のセレクト回
路１４と、ｋ個のセレクト回路１４からの選択信号に基
づいて対応する電圧が供給されているトランジスタを選
択導通させるスイッチ回路３とによって構成されてい
る。ｋ個の内最初のｎビットシフトレジスタ１５は、ｎ
ビットのデータをクロックパルスＶｃに応答して並列に
取り込み、他のｋ−１個のｎビットシフトレジスタ１５
は、一段前のｎビットシフトレジスタ１５からの出力デ
ータを次のクロックパルスＶｃに応答して取り込む。ラ
ッチパルスＶｒは、ｋ個のｎビットシフトレジスタ１５
の全てに画素データＶｉが取り込まれ、クロックパルス
Ｖｃがｋ個カウントされることに応答して発生する。ス
イッチ回路３はｋ個のスイッチ回路３１によって構成さ
れ、ｍ階調の映像を実現するためにｋ個のセレクト回路
１４の各々に対応してｍ個のトランジスタによって構成
されている。そして、スイッチ回路３１は、対応するセ
レクト回路１４からの選択信号に応答して対応するトラ
ンジスタを導通させ、出力端子Ｔ１〜Ｔｋにｍ階調電圧
入力端子８ａ〜８ｍに供給されるｍ階調電圧Ｖ１〜Ｖｍ
を選択接続し、駆動出力電圧Ｖ１〜Ｖｍとして出力す
る。ｍ階調電圧Ｖ１〜Ｖｍを発生するｍ階調電圧発生回
路を図１０に示す。このｍ階調電圧発生回路は、切り換
えスイッチ信号ＳＷを切り換えることによってスイッチ
回路３に供給するｍ階調電圧Ｖ１〜Ｖｍの極性を反転さ
せており、極性の異なるｍ階調電圧Ｖ１〜Ｖｍを図１１
の上下に設けられた駆動回路３４に供給することによっ
て、ソースライン３６を１水平期間毎に反転駆動してい
る。図９にスイッチ回路３から出力される駆動出力電圧
および導通するトランジスタと画像入力データの関係を
示す。このときの、液晶ディスプレイの極性状態を１水
平期間を示す図１３および、続く次の１水平期間を示す
図１４に示す。
【０００４】さらに、同じ占有面積でより大きな液晶デ
ィスプレイを得るために、図１１に示した表示部３２の
両側に駆動回路３４を設けた液晶ディスプレイよりも、
図１２に示した表示部３２の片側に駆動回路３５を設け
るディスプレイが注目されている。しかしながら、各駆
動回路３５は正と負の駆動電圧を隣り合うソースライン
に供給し、１水平期間ごとに隣り合うソースラインに供
給される駆動電圧の極性を換える必要がある。したがっ
て、図１１に示された駆動回路３５は、図８に示された
駆動回路３４と同様にｍ階調電圧発生回路１００から供
給されるｍ階調電圧の極性を、切り換えスイッチによっ
て切り換えることによって極性反転を行っている。
ィスプレイを得るために、図１１に示した表示部３２の
両側に駆動回路３４を設けた液晶ディスプレイよりも、
図１２に示した表示部３２の片側に駆動回路３５を設け
るディスプレイが注目されている。しかしながら、各駆
動回路３５は正と負の駆動電圧を隣り合うソースライン
に供給し、１水平期間ごとに隣り合うソースラインに供
給される駆動電圧の極性を換える必要がある。したがっ
て、図１１に示された駆動回路３５は、図８に示された
駆動回路３４と同様にｍ階調電圧発生回路１００から供
給されるｍ階調電圧の極性を、切り換えスイッチによっ
て切り換えることによって極性反転を行っている。
【発明が解決しようとする課題】このように、ｍ階調電
圧発生回路のｍ階調電圧が１水平期間毎に極性反転する
ため、ｍ階調電圧発生回路からスイッチ回路３内の各々
のトランジスタまでの配線容量および各々トランジスタ
の接合容量も極性反転に応じて充放電する必要があり、
消費電力が増加する原因となっていた。さらに、液晶デ
ィスプレイの隣り合う画素は必ず極性が異なっており、
かつ、次の水平期間では必ず極性反転を起こしている。
したがって、液晶ディスプレイを駆動する電圧が供給さ
れるソースラインは、必ず次の水平期間で極性反転する
ため、極性反転に応じて充放電する結果、消費電力が増
加する。
圧発生回路のｍ階調電圧が１水平期間毎に極性反転する
ため、ｍ階調電圧発生回路からスイッチ回路３内の各々
のトランジスタまでの配線容量および各々トランジスタ
の接合容量も極性反転に応じて充放電する必要があり、
消費電力が増加する原因となっていた。さらに、液晶デ
ィスプレイの隣り合う画素は必ず極性が異なっており、
かつ、次の水平期間では必ず極性反転を起こしている。
したがって、液晶ディスプレイを駆動する電圧が供給さ
れるソースラインは、必ず次の水平期間で極性反転する
ため、極性反転に応じて充放電する結果、消費電力が増
加する。
【０００５】そこで、本発明は、液晶ディスプレイを駆
動するための消費電力を低減した駆動回路を提供するも
のである。
動するための消費電力を低減した駆動回路を提供するも
のである。
【０００６】
【課題を解決するための手段】入力されたデータに基づ
いて第１および第２の出力端に駆動電圧を出力し、前記
第１および第２の出力端には互いに極性の異なる駆動電
圧を出力する第１および第２の駆動電圧選択回路と、前
記第１および第２の出力端に応答して設けられた第１お
よび第２の駆動出力端子と、前記第１の出力端および前
記第２の出力端と前記第１の出力端と対応する前記第１
の駆動出力端および前記第２の出力端と対応する前記第
２の駆動出力端との間に設けられたスイッチ手段とを有
することを特徴とする。
いて第１および第２の出力端に駆動電圧を出力し、前記
第１および第２の出力端には互いに極性の異なる駆動電
圧を出力する第１および第２の駆動電圧選択回路と、前
記第１および第２の出力端に応答して設けられた第１お
よび第２の駆動出力端子と、前記第１の出力端および前
記第２の出力端と前記第１の出力端と対応する前記第１
の駆動出力端および前記第２の出力端と対応する前記第
２の駆動出力端との間に設けられたスイッチ手段とを有
することを特徴とする。
【０００７】
【作用】このように、出力端と駆動出力端子との間にス
イッチを設け、適宜切り換えることによって、各々の駆
動電圧選択回路は正又は負のｍ階調電圧のみを受け取る
ことになり、ｍ階調電圧発生回路は配線容量および接合
容量を充放電する必要が無くなり、消費電力を低減する
ことが可能になる。
イッチを設け、適宜切り換えることによって、各々の駆
動電圧選択回路は正又は負のｍ階調電圧のみを受け取る
ことになり、ｍ階調電圧発生回路は配線容量および接合
容量を充放電する必要が無くなり、消費電力を低減する
ことが可能になる。
【０００８】
【実施例】次に、本発明について、図面を参照しながら
説明する。
説明する。
【０００９】図１は本発明の第１の実施例を示してい
る。図８で説明した従来の液晶ディスプレイと同じもの
を使用する部分については、同じ参照番号を付し、当部
分に関する説明は省略する。本実施例は、図１２のよう
に表示部の片側に駆動回路を設けたものを対象としてい
る。
る。図８で説明した従来の液晶ディスプレイと同じもの
を使用する部分については、同じ参照番号を付し、当部
分に関する説明は省略する。本実施例は、図１２のよう
に表示部の片側に駆動回路を設けたものを対象としてい
る。
【００１０】図１に示すとおり、２ｋ段のソースライン
を駆動するために、２ｋ＋１個のｎビットシフトレジス
タ１５と、２ｋ＋１個のｎビットラッチ１６と、２ｋ＋
１個のセレクト回路１４と、ｋ個の正駆動電圧選択回路
５１とｋ＋１個の負駆動電圧選択回路５２とによって構
成される駆動電圧選択回路５と、切り換え回路４によっ
て構成される。切り換え回路４は、駆動電圧選択回路５
の出力端Ｏと対応する駆動出力端子Ｔとの間にそれぞれ
設けられたスイッチＳＷと、出力端Ｏを隣りの駆動出力
端子Ｔに接続するスイッチＳＷｏｅとによって構成さ
れ、スイッチＳＷとスイッチＳＷｏｅとは、端子２０を
介して入力される極性切り換え信号Ｖ＋／−に基づい
て、相補的に制御される。たとえば、スイッチＳＷに
は、切り換え信号Ｖ＋／−をそのまま供給し、スイッチ
ＳＷｏｅには、切り換え信号Ｖ＋／−をインバータ等で
反転して供給する。駆動電圧選択回路５は、奇数段に正
の駆動電圧＋Ｖ１〜＋Ｖｍが供給され、偶数段には負の
駆動電圧−Ｖ１〜−Ｖｍが供給されている。駆動電圧選
択回路５に正および負のｍ階調電圧を供給するｍ階調電
圧発生回路を図７に示す。
を駆動するために、２ｋ＋１個のｎビットシフトレジス
タ１５と、２ｋ＋１個のｎビットラッチ１６と、２ｋ＋
１個のセレクト回路１４と、ｋ個の正駆動電圧選択回路
５１とｋ＋１個の負駆動電圧選択回路５２とによって構
成される駆動電圧選択回路５と、切り換え回路４によっ
て構成される。切り換え回路４は、駆動電圧選択回路５
の出力端Ｏと対応する駆動出力端子Ｔとの間にそれぞれ
設けられたスイッチＳＷと、出力端Ｏを隣りの駆動出力
端子Ｔに接続するスイッチＳＷｏｅとによって構成さ
れ、スイッチＳＷとスイッチＳＷｏｅとは、端子２０を
介して入力される極性切り換え信号Ｖ＋／−に基づい
て、相補的に制御される。たとえば、スイッチＳＷに
は、切り換え信号Ｖ＋／−をそのまま供給し、スイッチ
ＳＷｏｅには、切り換え信号Ｖ＋／−をインバータ等で
反転して供給する。駆動電圧選択回路５は、奇数段に正
の駆動電圧＋Ｖ１〜＋Ｖｍが供給され、偶数段には負の
駆動電圧−Ｖ１〜−Ｖｍが供給されている。駆動電圧選
択回路５に正および負のｍ階調電圧を供給するｍ階調電
圧発生回路を図７に示す。
【００１１】以下、図２および図３を参照して当実施例
における駆動回路の動作を詳述する。駆動回路３４が、
第１の水平期間において、奇数番目の駆動出力端子Ｔｏ
に接続された奇数番目のソースラインを正の駆動電圧で
駆動し、偶数番目の駆動出力端子Ｔｅに接続された偶数
番目のソースラインを負の駆動電圧で駆動する場合を示
す。まず、クロックパルスＶｃが、２ｋ個カウントされ
た時点でラッチパルスＶｒを発生させ、２ｋ＋１個のｎ
ビットシフトレジスタのうち１番目から２ｋ番目までの
ｎビットシフトレジスタに取り込まれた画素データＶｉ
を対応するｎビットラッチ１６にそれぞれ取り込む。ｎ
ビットラッチ１６に取り込まれた画素データＶｉに基づ
いて、奇数番目の駆動電圧選択回路５１は正の電圧を出
力端子Ｏｏに、偶数番目の駆動電圧選択回路５２は負の
電圧を出力端子Ｏｅに出力する。そして、極性切り換え
信号Ｖ＋／−を”１”にするとによってスイッチＳＷを
全て導通させ、全てのスイッチＳＷｏｅを非導通にす
る。これによって、画素データＶｉに基づく駆動信号
が、奇数番目のソースラインには正の駆動電圧、偶数番
目のソースラインには負の駆動電圧として対応する駆動
出力端子ＴｏおよびＴｅに出力される。すなわち、奇数
番目の駆動電圧選択回路５１の出力を奇数番目の駆動出
力端子Ｔｏに、偶数番目の駆動電圧選択回路５２の出力
を偶数番目の駆動出力端子Ｔｅに供給する。
における駆動回路の動作を詳述する。駆動回路３４が、
第１の水平期間において、奇数番目の駆動出力端子Ｔｏ
に接続された奇数番目のソースラインを正の駆動電圧で
駆動し、偶数番目の駆動出力端子Ｔｅに接続された偶数
番目のソースラインを負の駆動電圧で駆動する場合を示
す。まず、クロックパルスＶｃが、２ｋ個カウントされ
た時点でラッチパルスＶｒを発生させ、２ｋ＋１個のｎ
ビットシフトレジスタのうち１番目から２ｋ番目までの
ｎビットシフトレジスタに取り込まれた画素データＶｉ
を対応するｎビットラッチ１６にそれぞれ取り込む。ｎ
ビットラッチ１６に取り込まれた画素データＶｉに基づ
いて、奇数番目の駆動電圧選択回路５１は正の電圧を出
力端子Ｏｏに、偶数番目の駆動電圧選択回路５２は負の
電圧を出力端子Ｏｅに出力する。そして、極性切り換え
信号Ｖ＋／−を”１”にするとによってスイッチＳＷを
全て導通させ、全てのスイッチＳＷｏｅを非導通にす
る。これによって、画素データＶｉに基づく駆動信号
が、奇数番目のソースラインには正の駆動電圧、偶数番
目のソースラインには負の駆動電圧として対応する駆動
出力端子ＴｏおよびＴｅに出力される。すなわち、奇数
番目の駆動電圧選択回路５１の出力を奇数番目の駆動出
力端子Ｔｏに、偶数番目の駆動電圧選択回路５２の出力
を偶数番目の駆動出力端子Ｔｅに供給する。
【００１２】続く第２の水平期間において、奇数番目の
ソースラインを負の駆動電圧で駆動し、偶数番目のソー
スラインを正の駆動電圧で駆動する場合を示す。まず、
クロックパルスＶｃが、２ｋ＋１個カウントされた時点
でラッチパルスＶｒを発生させ、２ｋ＋１個のｎビット
シフトレジスタのうち２番目から２ｋ＋１番目までのｎ
ビットシフトレジスタに取り込まれた画素データＶｉ
を、対応するｎビットラッチ１６にそれぞれ取り込こ
む。ｎビットラッチ１６に取り込まれた画素データＶｉ
に基づいて、奇数番目の駆動電圧選択回路５１は正の電
圧を出力端子Ｏｏに、偶数番目の駆動電圧選択回路５２
は負の電圧を出力端子Ｏｅに出力する。そして、極性切
り換え信号Ｖ＋／−が”０”になることによって全ての
スイッチＳＷを非導通にし、全てのスイッチＳＷｏｅを
導通にする。これによって、画素データＶｉに基づく駆
動信号が、奇数番目のソースラインには負の駆動電圧、
偶数番目のソースラインには正の駆動電圧として駆動出
力端子Ｔに出力される。すなわち、奇数番目の駆動電圧
選択回路５１の出力を偶数番目の駆動出力端子Ｔｅに、
偶数番目の駆動電圧選択回路５２の出力を奇数番目の駆
動出力端子Ｔｏに供給している。ここでは、駆動出力端
子Ｔｅへ供給される駆動電圧と、他の駆動出力端子に供
給される駆動電圧の遅延時間の差を小さくするために、
２ｋ＋１番目のｎビットシフトレジスタ１５、ｎビット
ラッチ１６、セレクト回路１４、駆動電圧選択回路５を
設けることによって駆動出力端子Ｔｅに２ｋ＋１番目の
駆動電圧選択回路５２の出力をスイッチＳＷｏｅを介し
て供給するものを示しているが、遅延時間が無視できる
ほど小さい場合もしくは考慮する必要が無い場合には１
番目の駆動電圧選択回路５１の出力Ｏｏ１を駆動出力端
子ＴｅｋにスイッチＳＷｏｅを介して接続する構成の方
が回路構成を小さくすることができる。しかしながら、
この場合は、ｎビットシフトレジスタに入力するデータ
の順番を入れ替える手段が必要になる。すなわち、１、
２・・・２ｋという順番で供給されていたデータを、第
１の水平期間ではそのままでｎビットシフトレジスタに
供給し、続く第２の水平期間では２ｋ、１、２・・・２
ｋ−１という順番で供給する手段が必要となる。
ソースラインを負の駆動電圧で駆動し、偶数番目のソー
スラインを正の駆動電圧で駆動する場合を示す。まず、
クロックパルスＶｃが、２ｋ＋１個カウントされた時点
でラッチパルスＶｒを発生させ、２ｋ＋１個のｎビット
シフトレジスタのうち２番目から２ｋ＋１番目までのｎ
ビットシフトレジスタに取り込まれた画素データＶｉ
を、対応するｎビットラッチ１６にそれぞれ取り込こ
む。ｎビットラッチ１６に取り込まれた画素データＶｉ
に基づいて、奇数番目の駆動電圧選択回路５１は正の電
圧を出力端子Ｏｏに、偶数番目の駆動電圧選択回路５２
は負の電圧を出力端子Ｏｅに出力する。そして、極性切
り換え信号Ｖ＋／−が”０”になることによって全ての
スイッチＳＷを非導通にし、全てのスイッチＳＷｏｅを
導通にする。これによって、画素データＶｉに基づく駆
動信号が、奇数番目のソースラインには負の駆動電圧、
偶数番目のソースラインには正の駆動電圧として駆動出
力端子Ｔに出力される。すなわち、奇数番目の駆動電圧
選択回路５１の出力を偶数番目の駆動出力端子Ｔｅに、
偶数番目の駆動電圧選択回路５２の出力を奇数番目の駆
動出力端子Ｔｏに供給している。ここでは、駆動出力端
子Ｔｅへ供給される駆動電圧と、他の駆動出力端子に供
給される駆動電圧の遅延時間の差を小さくするために、
２ｋ＋１番目のｎビットシフトレジスタ１５、ｎビット
ラッチ１６、セレクト回路１４、駆動電圧選択回路５を
設けることによって駆動出力端子Ｔｅに２ｋ＋１番目の
駆動電圧選択回路５２の出力をスイッチＳＷｏｅを介し
て供給するものを示しているが、遅延時間が無視できる
ほど小さい場合もしくは考慮する必要が無い場合には１
番目の駆動電圧選択回路５１の出力Ｏｏ１を駆動出力端
子ＴｅｋにスイッチＳＷｏｅを介して接続する構成の方
が回路構成を小さくすることができる。しかしながら、
この場合は、ｎビットシフトレジスタに入力するデータ
の順番を入れ替える手段が必要になる。すなわち、１、
２・・・２ｋという順番で供給されていたデータを、第
１の水平期間ではそのままでｎビットシフトレジスタに
供給し、続く第２の水平期間では２ｋ、１、２・・・２
ｋ−１という順番で供給する手段が必要となる。
【００１３】このように、駆動電圧を１水平期間毎に極
性反転するために、駆動電圧選択回路５に供給する電圧
を変化させることがなく、駆動電圧選択回路５とｍ階調
電圧発生回路との間の容量を極性反転の度に充放電する
必要が無くなり、消費電力および動作速度を向上させる
ことができる。
性反転するために、駆動電圧選択回路５に供給する電圧
を変化させることがなく、駆動電圧選択回路５とｍ階調
電圧発生回路との間の容量を極性反転の度に充放電する
必要が無くなり、消費電力および動作速度を向上させる
ことができる。
【００１４】本発明の第２の実施例を図４を参照しなが
ら説明する。切り換え回路４以外の構成は実施例１と同
様であるため、説明を省略する。
ら説明する。切り換え回路４以外の構成は実施例１と同
様であるため、説明を省略する。
【００１５】本実施例では、切り換え回路４は、平衡回
路６と、出力端Ｏｏを隣りの駆動出力端子Ｔに接続する
ＳＷｏｅと、奇数番目の駆動出力端子と偶数番目の駆動
出力端子とを短絡する短絡スイッチＳＷとによって構成
されている。平衡駆動回路は、駆動電圧選択回路５の出
力端Ｏと対応する駆動出力端子Ｔとの間にそれぞれ設け
られた複数の短絡スイッチＳＷＤによって構成されてい
る。
路６と、出力端Ｏｏを隣りの駆動出力端子Ｔに接続する
ＳＷｏｅと、奇数番目の駆動出力端子と偶数番目の駆動
出力端子とを短絡する短絡スイッチＳＷとによって構成
されている。平衡駆動回路は、駆動電圧選択回路５の出
力端Ｏと対応する駆動出力端子Ｔとの間にそれぞれ設け
られた複数の短絡スイッチＳＷＤによって構成されてい
る。
【００１６】切り換え回路４の動作を、図５および図６
を使って説明する。短絡スイッチＳＷＤは、ラッチ信号
Ｖｒに応答した短絡信号Ｖｓに応答して、奇数番目の駆
動出力端子に接続されたソースラインの電荷と、偶数番
目の駆動出力端子に接続されたソースラインの電荷とを
均一化し、ほぼ負電圧と正電圧の中間電圧にバイアスす
る。ただし、短絡信号Ｖｓが立ち上がった状態では、ス
イッチＳＷとスイッチＳＷｅｏとは非導通状態とされ、
短絡信号Ｖｓが立ち下がった後、スイッチＳＷもしくは
スイッチＳＷｅｏの一方が導通させられ、駆動出力端子
Ｔには、対応する画素データに基づく駆動電圧が出力さ
れるように制御される。
を使って説明する。短絡スイッチＳＷＤは、ラッチ信号
Ｖｒに応答した短絡信号Ｖｓに応答して、奇数番目の駆
動出力端子に接続されたソースラインの電荷と、偶数番
目の駆動出力端子に接続されたソースラインの電荷とを
均一化し、ほぼ負電圧と正電圧の中間電圧にバイアスす
る。ただし、短絡信号Ｖｓが立ち上がった状態では、ス
イッチＳＷとスイッチＳＷｅｏとは非導通状態とされ、
短絡信号Ｖｓが立ち下がった後、スイッチＳＷもしくは
スイッチＳＷｅｏの一方が導通させられ、駆動出力端子
Ｔには、対応する画素データに基づく駆動電圧が出力さ
れるように制御される。
【００１７】このように、駆動出力端子Ｔに駆動電圧を
供給する前に、予め駆動出力端子および駆動出力端子に
接続されたソースラインを負電圧と正電圧との中間電圧
にバイアスしている。したがって、各々の駆動出力端子
Ｔは中間電圧から選択された負もしくは正の電圧まで充
放電するだけで済み、電圧の変化する振幅が小さくな
り、消費電力が低減される。
供給する前に、予め駆動出力端子および駆動出力端子に
接続されたソースラインを負電圧と正電圧との中間電圧
にバイアスしている。したがって、各々の駆動出力端子
Ｔは中間電圧から選択された負もしくは正の電圧まで充
放電するだけで済み、電圧の変化する振幅が小さくな
り、消費電力が低減される。
【００１８】第１および第２の実施例では駆動回路の出
力段に奇数段と、偶数段を切り換えて出力するスイッチ
を設けるものについて説明したが、ｎビットラッチとセ
レクト回路との間、セレクト回路と駆動電圧選択回路と
の間、ｎビットシフトレジスタとｎビットラッチとの間
に同様のスイッチ回路を設けても良い。
力段に奇数段と、偶数段を切り換えて出力するスイッチ
を設けるものについて説明したが、ｎビットラッチとセ
レクト回路との間、セレクト回路と駆動電圧選択回路と
の間、ｎビットシフトレジスタとｎビットラッチとの間
に同様のスイッチ回路を設けても良い。
【００１９】また、本実施例では、スイッチは隣り合う
ソースラインに供給する電圧の極性を反転する駆動回路
を例にして説明したが、各画素を個別に制御するアクテ
ィブマトリックス駆動方式や、複数ライン毎に反転する
駆動方式にも応用できる。
ソースラインに供給する電圧の極性を反転する駆動回路
を例にして説明したが、各画素を個別に制御するアクテ
ィブマトリックス駆動方式や、複数ライン毎に反転する
駆動方式にも応用できる。
【００２０】
【発明の効果】このように、本発明によれば、駆動電圧
選択回路を正の駆動電圧と負の駆動電圧を発生する部分
とに分け、その出力を１水平期間ごとに奇数番目のソー
スラインと、偶数番目のソースラインとに交互に接続す
ることによって、駆動電圧選択回路にｍ階調電圧を発生
するｍ階調電圧発生回路の出力電圧の極性を一水平期間
ごとに反転させることなく、ソースラインを駆動するこ
とができるため、消費電力を低減することが可能とな
る。さらに、隣り合うソースライン間を短絡することに
よってソースラインを中間の電圧にすることができ、正
の電圧および負の電圧が印加された時の電圧の振幅を小
さくすることができるため、さらに、消費電力を低減す
ることができる。
選択回路を正の駆動電圧と負の駆動電圧を発生する部分
とに分け、その出力を１水平期間ごとに奇数番目のソー
スラインと、偶数番目のソースラインとに交互に接続す
ることによって、駆動電圧選択回路にｍ階調電圧を発生
するｍ階調電圧発生回路の出力電圧の極性を一水平期間
ごとに反転させることなく、ソースラインを駆動するこ
とができるため、消費電力を低減することが可能とな
る。さらに、隣り合うソースライン間を短絡することに
よってソースラインを中間の電圧にすることができ、正
の電圧および負の電圧が印加された時の電圧の振幅を小
さくすることができるため、さらに、消費電力を低減す
ることができる。
【図１】本発明の第１の実施例の駆動回路を示すブロッ
ク図
ク図
【図２】本発明の第１の実施例のタイミング図
【図３】本発明の第１の実施例の切り換え回路の動作図
【図４】本発明の第２の実施例の駆動回路を示すブロッ
ク図
ク図
【図５】本発明の第２の実施例のタイミング図
【図６】本発明の第２の実施例の切り換え回路の動作図
【図７】本発明の駆動回路に使用されるｍ階調電圧発生
回路
回路
【図８】従来の駆動回路のブロック図
【図９】従来の駆動回路の出力選択図
【図１０】従来の駆動回路に使用されるｍ階調電圧発生
回路
回路
【図１１】両側配置の駆動回路の配置図
【図１２】片側配置の駆動回路の配置図
【図１３】（ａ）ドット反転駆動方法による画面制御図 （ｂ）ドット反転駆動方法による画面制御図
４ 切り換え回路 ５ 駆動電圧選択回路 ５１ 正駆動電圧選択回路 ５２ 負駆動電圧選択回路 ６ 短絡回路 ２０ 切り換え信号入力端子 ２１ 短絡信号信号入力端子 ７０ ｍ階調電圧発生回路 Ｖ＋／− 切り換え信号 Ｖｓ 短絡信号 ＳＷ スイッチ ＳＷｏｅ スイッチ ＳＷＤ 短絡スイッチ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ０９Ｇ 3/20 ６２３ Ｇ０９Ｇ 3/20 ６２３Ａ (58)調査した分野(Int.Cl.6，ＤＢ名) G09G 3/20,3/36 G02F 1/133
Claims (2)
- 【請求項１】表示部の一辺に沿って配置された駆動回路
であって、Ｋビットの駆動出力端子と、第１の期間にＫ
個のデータを１番目からＫ番目にラッチし、第２の期間
にＫ個のデータを２番目からＫ＋１番目にラッチするＫ
＋１個のラッチ回路と、Ｋ＋１個の駆動電圧選択回路の
出力端と、前記第１の期間に前記ラッチ回路の１番目か
らＫ番目にラッチされたデータに基づいたＫ個の駆動電
圧を前記駆動電圧選択回路の出力端の１番目からＫ番目
に出力し、前記第２の期間に前記ラッチ回路の２番目か
らＫ＋１番目にラッチされたデータに基づいたＫ個の駆
動電圧を前記駆動電圧選択回路の出力端の２番目からＫ
＋１番目に出力するＫ＋１個の駆動電圧選択回路であっ
て、奇数番目は第１の極性の駆動電圧を出力し、偶数番
目は第２の極性の駆動電圧を出力するＫ＋１個の駆動電
圧選択回路と、前記第１の期間に前記駆動電圧選択回路
の出力端の１番目からＫ番目のうち奇数番目を前記Ｋビ
ットの駆動出力端子の対応する奇数番目のビットに接続
するとともに、前記駆動電圧選択回路の出力端の１番目
からＫ番目のうち偶数番目を前記Ｋビットの駆動出力端
子の対応する偶数番目のビットに接続し、第２の期間に
前記駆動電圧選択回路の出力端の２番目からＫ＋１番目
のうち偶数番目を前記Ｋビットの駆動出力端子の対応す
る奇数番目のビットに接続するとともに、前記駆動電圧
選択回路の出力端の２番目からＫ＋１番目のうち奇数番
目を前記Ｋビットの駆動出力端子の対応する偶数番目の
ビットに接続する切り換え回路とを備えることを特徴と
する駆動回路。 - 【請求項２】データ入力端子に接続され、制御信号に応
答してシフト動作を行い、前記第１の期間は前記制御信
号に応答して１番目からＫ番目までＫ個のデータがシフ
トされかつ保持され、前記第２の期間は前記制御信号に
応答して２番目からＫ＋１番目までＫ個のデータがシフ
トされかつ保持されるＫ＋１個のシフトレジスタをさら
に備え、前記第１の期間には前記Ｋ＋１個のシフトレジ
スタの１番目からＫ番目に保持されたＫ個のデータが前
記ラッチ回路の１番目からＫ番目にラッチされ、前記第
２の期間には前記Ｋ＋１個のシフトレジスタの２番目か
らＫ＋１番目に保持されたＫ個のデータが前記ラッチ回
路の２番目からＫ＋１番目にラッチされることを特徴と
する請求項１に記載の駆動回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7063863A JP2822911B2 (ja) | 1995-03-23 | 1995-03-23 | 駆動回路 |
| KR1019960008044A KR100193413B1 (ko) | 1995-03-23 | 1996-03-23 | 액정 디스플레이 구동을 위한 구동 회로 |
| US08/621,477 US5886679A (en) | 1995-03-23 | 1996-03-25 | Driver circuit for driving liquid-crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7063863A JP2822911B2 (ja) | 1995-03-23 | 1995-03-23 | 駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08263013A JPH08263013A (ja) | 1996-10-11 |
| JP2822911B2 true JP2822911B2 (ja) | 1998-11-11 |
Family
ID=13241588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7063863A Expired - Lifetime JP2822911B2 (ja) | 1995-03-23 | 1995-03-23 | 駆動回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5886679A (ja) |
| JP (1) | JP2822911B2 (ja) |
| KR (1) | KR100193413B1 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3447185B2 (ja) * | 1996-10-15 | 2003-09-16 | 富士通株式会社 | フラット表示パネルを利用した表示装置 |
| KR100235592B1 (ko) * | 1997-01-22 | 1999-12-15 | 구본준 | 평행전계형 액정표시장치 |
| KR100242110B1 (ko) * | 1997-04-30 | 2000-02-01 | 구본준 | 도트인버전 구동방식의 액정표시장치와 그 구동회로 |
| JP3148151B2 (ja) * | 1997-05-27 | 2001-03-19 | 日本電気株式会社 | 液晶駆動装置の出力偏差低減方法および装置 |
| JPH11133926A (ja) * | 1997-10-30 | 1999-05-21 | Hitachi Ltd | 半導体集積回路装置および液晶表示装置 |
| JP3150098B2 (ja) * | 1998-01-05 | 2001-03-26 | 日本電気アイシーマイコンシステム株式会社 | 液晶駆動装置 |
| KR100303206B1 (ko) * | 1998-07-04 | 2001-11-30 | 구본준, 론 위라하디락사 | 도트 인버젼 방식 액정 패널 구동 장치 |
| KR100327423B1 (ko) * | 1999-01-19 | 2002-03-13 | 박종섭 | Ｔｆｔ－ｌｃｄ의 구동장치 |
| SE515073C2 (sv) * | 1999-10-15 | 2001-06-05 | Lc Tec Sweden Ab | Metod för att driva vätskekristaller |
| KR100319639B1 (ko) * | 1999-12-28 | 2002-01-09 | 박종섭 | 엘씨디 구동 회로 |
| JP4458594B2 (ja) * | 1999-12-28 | 2010-04-28 | 日本テキサス・インスツルメンツ株式会社 | 表示装置用モジュール |
| TWI277057B (en) | 2000-10-23 | 2007-03-21 | Semiconductor Energy Lab | Display device |
| US6927753B2 (en) | 2000-11-07 | 2005-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR100759974B1 (ko) * | 2001-02-26 | 2007-09-18 | 삼성전자주식회사 | 액정 표시 장치 및 그의 구동 방법. |
| JP2003005703A (ja) * | 2001-06-22 | 2003-01-08 | Pioneer Electronic Corp | パネル駆動装置 |
| JP2003029719A (ja) * | 2001-07-16 | 2003-01-31 | Hitachi Ltd | 液晶表示装置 |
| JP4124092B2 (ja) * | 2003-10-16 | 2008-07-23 | 沖電気工業株式会社 | 液晶表示装置の駆動回路 |
| US7492343B2 (en) * | 2003-12-11 | 2009-02-17 | Lg Display Co., Ltd. | Liquid crystal display device |
| KR100598741B1 (ko) * | 2003-12-11 | 2006-07-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| US7586474B2 (en) * | 2003-12-11 | 2009-09-08 | Lg Display Co., Ltd. | Liquid crystal display and method of driving the same |
| JP4761761B2 (ja) * | 2004-12-02 | 2011-08-31 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
| JP4348318B2 (ja) | 2005-06-07 | 2009-10-21 | シャープ株式会社 | 階調表示基準電圧発生回路および液晶駆動装置 |
| JP2007207826A (ja) * | 2006-01-31 | 2007-08-16 | Orion Denki Kk | プリント基板 |
| WO2007118332A1 (en) * | 2006-04-19 | 2007-10-25 | Ignis Innovation Inc. | Stable driving scheme for active matrix displays |
| KR101982716B1 (ko) * | 2012-02-28 | 2019-05-29 | 삼성디스플레이 주식회사 | 표시장치 |
| USD853074S1 (en) * | 2015-06-01 | 2019-07-02 | Nihon Coffin Co., LTD | Coffin |
| US10943556B2 (en) * | 2019-06-26 | 2021-03-09 | Novatek Microelectronics Corp. | Data driver and driving method for driving display panel |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5552596A (en) * | 1978-10-13 | 1980-04-17 | Toshiba Corp | Shift register circuit |
| JP2714161B2 (ja) * | 1989-07-20 | 1998-02-16 | 株式会社東芝 | 液晶ディスプレイ装置 |
| JP3082234B2 (ja) * | 1990-10-12 | 2000-08-28 | 日本電気株式会社 | 液晶駆動回路 |
| JP2870261B2 (ja) * | 1991-10-25 | 1999-03-17 | 日本電気株式会社 | 走査回路 |
| US5526014A (en) * | 1992-02-26 | 1996-06-11 | Nec Corporation | Semiconductor device for driving liquid crystal display panel |
| JPH06180564A (ja) * | 1992-05-14 | 1994-06-28 | Toshiba Corp | 液晶表示装置 |
| JPH06324642A (ja) * | 1993-05-12 | 1994-11-25 | Fujitsu Ltd | 液晶表示装置 |
| KR100343513B1 (ko) * | 1993-07-29 | 2003-05-27 | 히다찌디바이스엔지니어링 가부시기가이샤 | 액정구동방법과액정표시장치 |
| TW277129B (ja) * | 1993-12-24 | 1996-06-01 | Sharp Kk |
-
1995
- 1995-03-23 JP JP7063863A patent/JP2822911B2/ja not_active Expired - Lifetime
-
1996
- 1996-03-23 KR KR1019960008044A patent/KR100193413B1/ko not_active IP Right Cessation
- 1996-03-25 US US08/621,477 patent/US5886679A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5886679A (en) | 1999-03-23 |
| KR100193413B1 (ko) | 1999-06-15 |
| KR960035408A (ko) | 1996-10-24 |
| JPH08263013A (ja) | 1996-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2822911B2 (ja) | 駆動回路 | |
| JP3428380B2 (ja) | 液晶表示装置の駆動制御用半導体装置および液晶表示装置 | |
| US8085236B2 (en) | Display apparatus and method for driving the same | |
| TWI267820B (en) | Source driver and panel displaying device | |
| RU2496153C1 (ru) | Жидкокристаллическое устройство отображения и способ его возбуждения | |
| US6989810B2 (en) | Liquid crystal display and data latch circuit | |
| US6201523B1 (en) | Flat panel display device | |
| US20060291309A1 (en) | Driver circuit, electro-optical device, electronic instrument, and drive method | |
| JP5044876B2 (ja) | 液晶表示装置の駆動方法および液晶表示装置 | |
| JPH10260661A (ja) | 表示装置の駆動回路 | |
| JP2714161B2 (ja) | 液晶ディスプレイ装置 | |
| JP2002175026A (ja) | アクティブマトリクス型表示装置およびこれを用いた携帯端末 | |
| JP2004334104A (ja) | データドライバ及び電気光学装置 | |
| JP4984337B2 (ja) | 表示パネルの駆動回路及び表示装置 | |
| US8305329B2 (en) | Integrated gate driver circuit and driving method therefor | |
| US8284890B2 (en) | Shift register with two-way transmission and liquid crystal display device using same | |
| US20210150999A1 (en) | Data signal line drive circuit and liquid crystal display device provided with same | |
| JPH08304763A (ja) | 表示駆動装置 | |
| JP2506582B2 (ja) | アクティブ液晶表示装置 | |
| JP2000250495A (ja) | 液晶表示パネルのデータ線駆動装置 | |
| JPH11134893A (ja) | シフトレジスタおよびこれを用いたマトリクス型液晶表示装置の駆動回路 | |
| JP3968925B2 (ja) | 表示駆動装置 | |
| JP2849034B2 (ja) | 表示駆動装置 | |
| JPH10161592A (ja) | 液晶表示装置の駆動装置 | |
| JP3436680B2 (ja) | 表示装置の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980804 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100904 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100904 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100904 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110904 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110904 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |