JP3082234B2 - 液晶駆動回路 - Google Patents
液晶駆動回路Info
- Publication number
- JP3082234B2 JP3082234B2 JP02274783A JP27478390A JP3082234B2 JP 3082234 B2 JP3082234 B2 JP 3082234B2 JP 02274783 A JP02274783 A JP 02274783A JP 27478390 A JP27478390 A JP 27478390A JP 3082234 B2 JP3082234 B2 JP 3082234B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- liquid crystal
- circuit
- output
- shift registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は液晶表示装置を駆動する液晶駆動回路に関す
る。
る。
［従来の技術］ アクティブマトリクス液晶パネルは、例えば、ディジ
タル画像信号を入力する駆動回路によって制御され、パ
ネル上に画像を表示する。
タル画像信号を入力する駆動回路によって制御され、パ
ネル上に画像を表示する。
第４図は従来の液晶駆動回路の一例を示すブロック図
である。
である。
ｍ階調の一画像データ入力パルスViは信号入力端子群
T3から入力され、クロックパルス入力端子Tyに加わった
クロックパルスＶCに同期して、ｎ段のシフトレジスタ1
0a〜10nを転送される。また、ラッチパルス入力端子T7
に加わったラッチパルスVlはシフトレジスタ10a〜10nに
対応するラッチ回路11a〜11Wに画像データ入力パルスを
それぞれ転送させる。
T3から入力され、クロックパルス入力端子Tyに加わった
クロックパルスＶCに同期して、ｎ段のシフトレジスタ1
0a〜10nを転送される。また、ラッチパルス入力端子T7
に加わったラッチパルスVlはシフトレジスタ10a〜10nに
対応するラッチ回路11a〜11Wに画像データ入力パルスを
それぞれ転送させる。
このようにしてラッチ回路11a〜11nにラッチされた保
持信号VLa〜VLnはラッチ回路11a〜11nにそれぞれ対応す
るセレクタ12a〜12nで選択され、各液晶駆動電圧出力端
子T18a〜T18nに接続されている出力トランジスタ回路Q1
1〜Qm1〜Q1n〜Qmnのｍ個の構成トランジスタのうちの１
つをオン状態にし、基準電圧端子T21〜T2mのうちの希望
する基準電圧V1〜Vmのうち一つづつをｍ階調の電圧とし
て液晶ディスプレイパネルに供給している。
持信号VLa〜VLnはラッチ回路11a〜11nにそれぞれ対応す
るセレクタ12a〜12nで選択され、各液晶駆動電圧出力端
子T18a〜T18nに接続されている出力トランジスタ回路Q1
1〜Qm1〜Q1n〜Qmnのｍ個の構成トランジスタのうちの１
つをオン状態にし、基準電圧端子T21〜T2mのうちの希望
する基準電圧V1〜Vmのうち一つづつをｍ階調の電圧とし
て液晶ディスプレイパネルに供給している。
ところで一般に液晶パネルを駆動するには、液晶パネ
ルの一画像に対応する液晶セルに加わる電界を時間的に
交番して駆動する必要がある。
ルの一画像に対応する液晶セルに加わる電界を時間的に
交番して駆動する必要がある。
従って、第４図の従来の実施例では実際の液晶ディス
プレイパネルの表示に関する階調としては１階調につき
V1〜Vmの電源電圧のうちの２電源電圧の選択が必要なの
で、m/2の階調表示しかできない。
プレイパネルの表示に関する階調としては１階調につき
V1〜Vmの電源電圧のうちの２電源電圧の選択が必要なの
で、m/2の階調表示しかできない。
例えば、第４図の従来の実施例では、ある画像フレー
ムではV1〜Vm/2までの電源電圧を選択し、次の画像フレ
ームではVm/2＋１〜Vmまでの電源電圧を選択して、ｍ階
調の表示をしている。
ムではV1〜Vm/2までの電源電圧を選択し、次の画像フレ
ームではVm/2＋１〜Vmまでの電源電圧を選択して、ｍ階
調の表示をしている。
なお、一般に階調ｍの数は16以上、段数ｎの数は100
以上である。
以上である。
［発明が解決しようとする課題］ 上述した従来の駆動回路では、階調数ｍが多いと出力
トランジスタ数が増えるため、シリコンチップ上に集積
回路として構成する場合には、出力トランジスタでチッ
プ面積のほとんどをしめてしまい、チップサイズが大き
くなり、コスト高となるという問題点がある。
トランジスタ数が増えるため、シリコンチップ上に集積
回路として構成する場合には、出力トランジスタでチッ
プ面積のほとんどをしめてしまい、チップサイズが大き
くなり、コスト高となるという問題点がある。
特に液晶パネルの画面が増大すれば、出力トランジス
タの駆動能力をさらに高くする必要があるため、さらに
チップサイズが大きくなり、集積回路に適さなくなる。
タの駆動能力をさらに高くする必要があるため、さらに
チップサイズが大きくなり、集積回路に適さなくなる。
また、画像データ入力パルスViは、液晶パネルの階調
表示m/2に対して、ｍ個のデータを供給しなければなら
ず、そのためコントロール回路の素子数も２倍必要とな
るという問題点があった。
表示m/2に対して、ｍ個のデータを供給しなければなら
ず、そのためコントロール回路の素子数も２倍必要とな
るという問題点があった。
したがって、本発明の目的は高集積化に適し、階調数
の大きい入力データパルスを処理できる液晶駆動回路を
提供することにある。
の大きい入力データパルスを処理できる液晶駆動回路を
提供することにある。
［課題を解決するための手段］ 本願発明の要旨は、入力した画像信号を転送するため
に、複数個がカスケードに接続されたシフトレジスタ
と、該シフトレジスタのそれぞれから転送された前記画
像信号を保持して保持信号を出力する複数のラッチ回路
とを有するセレクタ駆動部と、複数の基準電圧源から、
１フレームに使う前記基準電圧源のうちの半数を選択す
るため基準電圧選択回路とを備え、前記セレクタ駆動部
はｍ階調の前記基準電圧源のうちから１つを選択し、前
記基準電圧源のうちからフレーム切替入力パルスがハイ
レベルの時には前記基準電圧源の正電圧を選択し、ロウ
レベルの時には前記基準電圧源の負電圧を選択してそれ
ぞれ選択基準電圧として出力スイッチトランスファゲー
トから出力し、前記出力スイッチトランスファゲートは
ＰチャンネルトランジスタとＮチャンネルトランジスタ
が並列に接続されて構成されていることである。
に、複数個がカスケードに接続されたシフトレジスタ
と、該シフトレジスタのそれぞれから転送された前記画
像信号を保持して保持信号を出力する複数のラッチ回路
とを有するセレクタ駆動部と、複数の基準電圧源から、
１フレームに使う前記基準電圧源のうちの半数を選択す
るため基準電圧選択回路とを備え、前記セレクタ駆動部
はｍ階調の前記基準電圧源のうちから１つを選択し、前
記基準電圧源のうちからフレーム切替入力パルスがハイ
レベルの時には前記基準電圧源の正電圧を選択し、ロウ
レベルの時には前記基準電圧源の負電圧を選択してそれ
ぞれ選択基準電圧として出力スイッチトランスファゲー
トから出力し、前記出力スイッチトランスファゲートは
ＰチャンネルトランジスタとＮチャンネルトランジスタ
が並列に接続されて構成されていることである。
［発明の作用］ 外部から供給された画像信号はシフトレジスタからラ
ッチ回路に送られ保持信号を発生する。基準電圧選択回
路は基準電圧源のうちの半数を選択可能にし、セレクタ
にそれぞれの基準電圧を供給する。セレクタは保持信号
に応答して選択基準電圧を液晶パネルに供給し、階調表
示を可能にする。
ッチ回路に送られ保持信号を発生する。基準電圧選択回
路は基準電圧源のうちの半数を選択可能にし、セレクタ
にそれぞれの基準電圧を供給する。セレクタは保持信号
に応答して選択基準電圧を液晶パネルに供給し、階調表
示を可能にする。
［実施例］ 第１図は本発明の第１実施例を示すブロック図であ
り、第２図は第１図のブロックの各部信号の波形図であ
る。
り、第２図は第１図のブロックの各部信号の波形図であ
る。
液晶駆動回路は、第４図に示した従来のセレクタ駆動
回路１と、ｎ段のラッチ回路11a〜11nにラッチされた保
持信号VLa〜VLnに応答して基準電圧V1〜Vmのうちの一つ
を選択基準電圧として、選択するためのセレクタ回路12
a〜12nと、基準電圧源V1−とV1＋,V2−とV2＋，…,Vm−
とVm＋のどちらかを選択するための基準電圧選択回路２
から構成される。
回路１と、ｎ段のラッチ回路11a〜11nにラッチされた保
持信号VLa〜VLnに応答して基準電圧V1〜Vmのうちの一つ
を選択基準電圧として、選択するためのセレクタ回路12
a〜12nと、基準電圧源V1−とV1＋,V2−とV2＋，…,Vm−
とVm＋のどちらかを選択するための基準電圧選択回路２
から構成される。
第２図に示すように、画像データ入力パルスviは信号
入力端子群T3から入力されて、クロックパルスvCにより
格段のシフトレジスタ10a〜10nを転送され、ラッチ回路
11a〜11nに入力するラッチパルスvlにより次の水平期間
の間のデータが保持されている。
入力端子群T3から入力されて、クロックパルスvCにより
格段のシフトレジスタ10a〜10nを転送され、ラッチ回路
11a〜11nに入力するラッチパルスvlにより次の水平期間
の間のデータが保持されている。
セレクタ12a〜12nは、保持信号に対応した基準電圧V1
〜Vmの１つを選択し、各々の液晶駆動電圧出力端子T18a
〜T18nに供給する。すなわち、出力トランジスタ回路Q1
1〜Qm1〜Q1n〜Qmnは保持信号に対応したトランジスタを
１つ選択して、これをオン状態にし、基準電圧端子T21
〜T2mを選択的にｍ階調の電圧v01〜v0mとして液晶パネ
ルに与えている。
〜Vmの１つを選択し、各々の液晶駆動電圧出力端子T18a
〜T18nに供給する。すなわち、出力トランジスタ回路Q1
1〜Qm1〜Q1n〜Qmnは保持信号に対応したトランジスタを
１つ選択して、これをオン状態にし、基準電圧端子T21
〜T2mを選択的にｍ階調の電圧v01〜v0mとして液晶パネ
ルに与えている。
このとき、基準電圧端子T21〜T2mには基準電圧選択回
路２のスイッチSW1〜SWmで選択された電圧、例えば基準
電圧源V1＋,V2＋，…,Vm＋が加えられている。
路２のスイッチSW1〜SWmで選択された電圧、例えば基準
電圧源V1＋,V2＋，…,Vm＋が加えられている。
スイッチSW1〜SWmはフレーム切換入力パルスvfによ
り、１フレームごとに切り換わり、例えばフレーム切換
入力パルスvfがハイレベルの時基準電圧セレクト回路は
基準電圧源V1＋,V2＋，…,Vm＋を選択し、電源電圧端子
T21〜T2mに加えられる。一方、フレーム切換入力パルス
vfがロウレベルの時は、基準電圧源V1−,V2−，…,Vn−
を選択する。この時、液晶パネルに供給される階調分の
電圧は、V1＋とV1−、V2＋とV2−、または…Vm＋とVm−
に対応するため、１出力当りの出力トランジスタQ11〜Q
m1,Q12〜Qm2,…,Q1n〜Qmnはそれぞれｍ個の出力トラン
ジスタで液晶パネルをｍ階調表示することができ、集積
回路のチップ面積を従来のものより減少させることがで
きる。
り、１フレームごとに切り換わり、例えばフレーム切換
入力パルスvfがハイレベルの時基準電圧セレクト回路は
基準電圧源V1＋,V2＋，…,Vm＋を選択し、電源電圧端子
T21〜T2mに加えられる。一方、フレーム切換入力パルス
vfがロウレベルの時は、基準電圧源V1−,V2−，…,Vn−
を選択する。この時、液晶パネルに供給される階調分の
電圧は、V1＋とV1−、V2＋とV2−、または…Vm＋とVm−
に対応するため、１出力当りの出力トランジスタQ11〜Q
m1,Q12〜Qm2,…,Q1n〜Qmnはそれぞれｍ個の出力トラン
ジスタで液晶パネルをｍ階調表示することができ、集積
回路のチップ面積を従来のものより減少させることがで
きる。
また、セレクト駆動回路１もｍ個分のデータで回路を
構成可能なため１ビット分の回路を省略することが可能
になる。
構成可能なため１ビット分の回路を省略することが可能
になる。
第３図は本発明の第２実施例のブロック図である。各
々の液晶駆動電圧出力端子T18a〜T18nに接続されている
出力トランスファーゲートスイッチTF11〜TFm1からTF1n
〜TFmnの格段につきｍ個のトランスファーゲートスイッ
チのどれか１つずつをオン状態にする。
々の液晶駆動電圧出力端子T18a〜T18nに接続されている
出力トランスファーゲートスイッチTF11〜TFm1からTF1n
〜TFmnの格段につきｍ個のトランスファーゲートスイッ
チのどれか１つずつをオン状態にする。
第１実施例と同様にｍ個の出力トランスファーゲート
で液晶パネルをｍ階調表示をすることが可能である。出
力スイッチをトランジスタ１個で構成した第１実施例で
はトランジスタのバックゲート電圧依存性のため、Vm＋
とVm−の基準電圧を切り換えた場合、出力オン抵抗が異
なる。しかしながら、第２実施例では出力スイッチトラ
ンスファーゲートとすることでトランスファーゲートを
構成するＰチャンネル及びＮチャンネルトランジスタが
補償しあうので、オン抵抗の変化をおさえることができ
る。
で液晶パネルをｍ階調表示をすることが可能である。出
力スイッチをトランジスタ１個で構成した第１実施例で
はトランジスタのバックゲート電圧依存性のため、Vm＋
とVm−の基準電圧を切り換えた場合、出力オン抵抗が異
なる。しかしながら、第２実施例では出力スイッチトラ
ンスファーゲートとすることでトランスファーゲートを
構成するＰチャンネル及びＮチャンネルトランジスタが
補償しあうので、オン抵抗の変化をおさえることができ
る。
［発明の効果］ 以上説明したように本発明は、液晶パネルの階調表示
をするために、ある１フレーム期間中には選択可能な基
準電圧源のうちの半分を選択し、各段の出力トランジス
タに供給し、各段ごとに転送されたデータ信号値により
対応して上記基準電圧を選択する。したがって従来のよ
うな階調数分の２倍の出力トランジスタ数及びシフトレ
ジスタ、ラッチ回路を必要とせず、構成トランジスタ数
が半分近くまで減少するので、集積回路のチップ面積を
減少させることが可能である。
をするために、ある１フレーム期間中には選択可能な基
準電圧源のうちの半分を選択し、各段の出力トランジス
タに供給し、各段ごとに転送されたデータ信号値により
対応して上記基準電圧を選択する。したがって従来のよ
うな階調数分の２倍の出力トランジスタ数及びシフトレ
ジスタ、ラッチ回路を必要とせず、構成トランジスタ数
が半分近くまで減少するので、集積回路のチップ面積を
減少させることが可能である。
第１図は本発明の第１実施例を示すブロック図、第２図
は第１実施例の各信号の波形図、第３図は本発明の第２
実施例を示すブロック図、第４図は従来の液晶駆動回路
を示すブロック図である。 １……セレクタ駆動回路、 ２……基準電圧選択回路、 10a〜10n……シフトレジスタ、 11a〜11n……ラッチ回路、 12a〜12n……セレクタ、 T18a〜T18n……液晶駆動電圧出力端子、 T21〜T2m……基準電圧端子、 V1〜Vm……基準電圧、 V1＋,V1−〜Vm＋,Vm−……基準電圧源、 SW1〜SWm……スイッチ、 T3……信号入力端子群、 T4……クロックパルス入力端子、 T7……ラッチパルス入力端子、 T8……フレーム切り換え入力端子、 Q11〜Qmn……出力トランジスタ、 TF11〜TFmn……出力トランスファーゲート。
は第１実施例の各信号の波形図、第３図は本発明の第２
実施例を示すブロック図、第４図は従来の液晶駆動回路
を示すブロック図である。 １……セレクタ駆動回路、 ２……基準電圧選択回路、 10a〜10n……シフトレジスタ、 11a〜11n……ラッチ回路、 12a〜12n……セレクタ、 T18a〜T18n……液晶駆動電圧出力端子、 T21〜T2m……基準電圧端子、 V1〜Vm……基準電圧、 V1＋,V1−〜Vm＋,Vm−……基準電圧源、 SW1〜SWm……スイッチ、 T3……信号入力端子群、 T4……クロックパルス入力端子、 T7……ラッチパルス入力端子、 T8……フレーム切り換え入力端子、 Q11〜Qmn……出力トランジスタ、 TF11〜TFmn……出力トランスファーゲート。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/36 G02F 1/133 G09G 3/20 H04N 5/66
Claims (1)
- 【請求項１】入力した画像信号を転送するために、複数
個がカスケードに接続されたシフトレジスタと、該シフ
トレジスタのそれぞれから転送された前記画像信号を保
持して保持信号を出力する複数のラッチ回路とを有する
セレクタ駆動部と、 複数の基準電圧源から、１フレームに使う前記基準電圧
源のうちの半数を選択するため基準電圧選択回路とを備
え、 前記セレクタ駆動部は、ｍ階調の前記基準電圧源のうち
から１つを選択し、前記基準電圧源のうちからフレーム
切替入力パルスがハイレベルの時には前記基準電圧源の
正電圧を選択し、ロウレベルの時には前記基準電圧源の
負電圧を選択してそれぞれ選択基準電圧として出力スイ
ッチトランスファゲートから出力し、 前記出力スイッチトランスファゲートはＰチャンネルト
ランジスタとＮチャンネルトランジスタが並列に接続さ
れて構成されていることを特徴とする液晶駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02274783A JP3082234B2 (ja) | 1990-10-12 | 1990-10-12 | 液晶駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02274783A JP3082234B2 (ja) | 1990-10-12 | 1990-10-12 | 液晶駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04149591A JPH04149591A (ja) | 1992-05-22 |
| JP3082234B2 true JP3082234B2 (ja) | 2000-08-28 |
Family
ID=17546502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02274783A Expired - Lifetime JP3082234B2 (ja) | 1990-10-12 | 1990-10-12 | 液晶駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3082234B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW270198B (ja) | 1994-06-21 | 1996-02-11 | Hitachi Seisakusyo Kk | |
| JP2822911B2 (ja) * | 1995-03-23 | 1998-11-11 | 日本電気株式会社 | 駆動回路 |
-
1990
- 1990-10-12 JP JP02274783A patent/JP3082234B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04149591A (ja) | 1992-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960016729B1 (ko) | 액정 장치 구동 회로 | |
| JP2981883B2 (ja) | 液晶表示装置の駆動装置 | |
| US7911434B2 (en) | Level converter circuit, display device and portable terminal device | |
| JP3519355B2 (ja) | 液晶表示装置の駆動装置および駆動方法 | |
| US6518708B2 (en) | Data signal line driving circuit and image display device including the same | |
| KR100343485B1 (ko) | 전기 광학 장치 | |
| US6989810B2 (en) | Liquid crystal display and data latch circuit | |
| US7961167B2 (en) | Display device having first and second vertical drive circuits | |
| US5886679A (en) | Driver circuit for driving liquid-crystal display | |
| JP2003208132A (ja) | 液晶駆動回路 | |
| US20060022927A1 (en) | Display driver circuits having gray scale voltage amplifiers with variable drive capability | |
| US10847074B2 (en) | Display driving circuit | |
| US7245283B2 (en) | LCD source driving circuit having reduced structure including multiplexing-latch circuits | |
| JP3637898B2 (ja) | 表示駆動回路及びこれを備えた表示パネル | |
| JPS63161495A (ja) | 液晶駆動装置 | |
| EP3657493A1 (en) | Scanning driver circuit, driving method therefor and display device | |
| JPH06149178A (ja) | 表示装置の駆動回路 | |
| JP2022127174A (ja) | 出力回路、表示ドライバ及び表示装置 | |
| JPH03198087A (ja) | 表示装置の列電極駆動回路 | |
| JP3082234B2 (ja) | 液晶駆動回路 | |
| JP4671187B2 (ja) | アクティブマトリクス基板およびそれを用いた表示装置 | |
| JP2747583B2 (ja) | 液晶パネルの駆動回路及び液晶装置 | |
| JP3758580B2 (ja) | 液晶駆動回路 | |
| JP2001337657A (ja) | 液晶表示装置 | |
| JP3481166B2 (ja) | 液晶駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080630 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 11 |