JP3519355B2 - 液晶表示装置の駆動装置および駆動方法 - Google Patents
液晶表示装置の駆動装置および駆動方法Info
- Publication number
- JP3519355B2 JP3519355B2 JP2000300970A JP2000300970A JP3519355B2 JP 3519355 B2 JP3519355 B2 JP 3519355B2 JP 2000300970 A JP2000300970 A JP 2000300970A JP 2000300970 A JP2000300970 A JP 2000300970A JP 3519355 B2 JP3519355 B2 JP 3519355B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- switching
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
- H03F3/45775—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using cross switches
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、回路規模を小さく
抑え、回路の消費電力を低減すると共に、製造上のバラ
ツキなどによる偶発的に発生したオフセット電圧の影響
を受けない差動増幅回路を備えた液晶表示装置の駆動装
置および駆動方法に関するものである。
抑え、回路の消費電力を低減すると共に、製造上のバラ
ツキなどによる偶発的に発生したオフセット電圧の影響
を受けない差動増幅回路を備えた液晶表示装置の駆動装
置および駆動方法に関するものである。
【０００２】
【従来の技術】図１１に、アクティブマトリックス方式
の代表例であるＴＦＴを用いた液晶表示装置のブロック
構成を示す。３８０１はＴＦＴ液晶パネルを示し、３８
０２は複数のソースドライバを備えたソースドライバＩ
Ｃを示し、３８０３は複数のゲートドライバを備えたゲ
ートドライバＩＣを示し、３８０４はコントロール回路
を示し、３８０５は液晶駆動電源（電源回路）を示す。
の代表例であるＴＦＴを用いた液晶表示装置のブロック
構成を示す。３８０１はＴＦＴ液晶パネルを示し、３８
０２は複数のソースドライバを備えたソースドライバＩ
Ｃを示し、３８０３は複数のゲートドライバを備えたゲ
ートドライバＩＣを示し、３８０４はコントロール回路
を示し、３８０５は液晶駆動電源（電源回路）を示す。
【０００３】上記コントロール回路３８０４は、ゲート
ドライバＩＣ３８０３へ垂直同期信号を送ると共に、ソ
ースドライバＩＣ３８０２及びゲートドライバＩＣ３８
０３へ水平同期信号を送る。外部から入力された表示デ
ータ（ここでは、Ｒ、Ｇ、Ｂに分離された各表示デー
タ）は、コントロール回路３８０４を介してデジタル信
号でソースドライバＩＣ３８０２へ入力される。ソース
ドライバＩＣ３８０２は、入力された表示データを時分
割で内部にラッチし、その後、コントロール回路３８０
４からの水平同期信号に同期してデジタル／アナログ変
換を行い、液晶駆動出力端子から階調表示用のアナログ
電圧を出力するようになっている。
ドライバＩＣ３８０３へ垂直同期信号を送ると共に、ソ
ースドライバＩＣ３８０２及びゲートドライバＩＣ３８
０３へ水平同期信号を送る。外部から入力された表示デ
ータ（ここでは、Ｒ、Ｇ、Ｂに分離された各表示デー
タ）は、コントロール回路３８０４を介してデジタル信
号でソースドライバＩＣ３８０２へ入力される。ソース
ドライバＩＣ３８０２は、入力された表示データを時分
割で内部にラッチし、その後、コントロール回路３８０
４からの水平同期信号に同期してデジタル／アナログ変
換を行い、液晶駆動出力端子から階調表示用のアナログ
電圧を出力するようになっている。
【０００４】図１２に、ＴＦＴ液晶パネルの構成図を示
す。３９０１は画素電極を示し、３９０２は画素容量を
示し、３９０３はＴＦＴ（スイッチ素子）を示し、３９
０４はソース信号ラインを示し、３９０５はゲート信号
ラインを示し、３９０６は対向電極を示す。
す。３９０１は画素電極を示し、３９０２は画素容量を
示し、３９０３はＴＦＴ（スイッチ素子）を示し、３９
０４はソース信号ラインを示し、３９０５はゲート信号
ラインを示し、３９０６は対向電極を示す。
【０００５】上記ソース信号ライン３９０４には、上記
ソースドライバＩＣ３８０２から、表示画素の明るさに
応じて変化する階調表示電圧が与えられる。上記ゲート
信号ライン３９０５には、上記ゲートドライバＩＣ３８
０３から、縦方向に配設されたＴＦＴ３９０３が順次オ
ンするように走査信号が与えられる。オン状態のＴＦＴ
３９０３を介して該ＴＦＴのドレインに接続された画素
電極３９０１にソース信号ライン３９０４の電圧が印加
され、上記対向電極３９０６との間の画素容量３９０２
に蓄積され、これにより、液晶の光透過率が変化し、該
変化に応じた表示が行われる。
ソースドライバＩＣ３８０２から、表示画素の明るさに
応じて変化する階調表示電圧が与えられる。上記ゲート
信号ライン３９０５には、上記ゲートドライバＩＣ３８
０３から、縦方向に配設されたＴＦＴ３９０３が順次オ
ンするように走査信号が与えられる。オン状態のＴＦＴ
３９０３を介して該ＴＦＴのドレインに接続された画素
電極３９０１にソース信号ライン３９０４の電圧が印加
され、上記対向電極３９０６との間の画素容量３９０２
に蓄積され、これにより、液晶の光透過率が変化し、該
変化に応じた表示が行われる。
【０００６】図１３及び図１４に液晶駆動波形の一例を
示す。４００１及び４１０１はソースドライバから出力
される駆動波形を示し、４００２及び４１０２はゲート
ドライバから出力される駆動波形を示し、４００３及び
４１０３は対向電極の電位を示し、４００４及び４１０
４は画素電極の電圧波形を示す。
示す。４００１及び４１０１はソースドライバから出力
される駆動波形を示し、４００２及び４１０２はゲート
ドライバから出力される駆動波形を示し、４００３及び
４１０３は対向電極の電位を示し、４００４及び４１０
４は画素電極の電圧波形を示す。
【０００７】液晶材料に印加される電圧は、画素電極３
９０１と対向電極３９０６の電位差であり、図中には斜
線で示している。液晶パネルは長期信頼性を確保するた
めに、交流で駆動する必要がある。図１３は、上記ソー
スドライバの出力電圧が対向電極の電圧より高い時に上
記ゲートドライバの出力によりＴＦＴ３９０３がオン
し、画素電極３９０１へ対向電極３９０６に対して正極
性の電圧が印加され、その後、ＴＦＴ３９０３がオフし
てその電位が維持される場合を示している。
９０１と対向電極３９０６の電位差であり、図中には斜
線で示している。液晶パネルは長期信頼性を確保するた
めに、交流で駆動する必要がある。図１３は、上記ソー
スドライバの出力電圧が対向電極の電圧より高い時に上
記ゲートドライバの出力によりＴＦＴ３９０３がオン
し、画素電極３９０１へ対向電極３９０６に対して正極
性の電圧が印加され、その後、ＴＦＴ３９０３がオフし
てその電位が維持される場合を示している。
【０００８】一方、図１４は、逆に、上記ソースドライ
バの出力電圧が対向電極３９０６の電圧より低い時に上
記ゲートドライバの出力によりＴＦＴ３９０３がオンし
て、画素電極３９０１へ対向電極３９０６に対して負極
性の電圧が印加され、その後、ＴＦＴ３９０３がオフし
てその電位が維持される場合を示している。このよう
に、図１３の波形電圧と図１４の波形電圧とを交互に印
加することで、液晶材料に加わる電圧を交流化して駆動
することが可能となる。
バの出力電圧が対向電極３９０６の電圧より低い時に上
記ゲートドライバの出力によりＴＦＴ３９０３がオンし
て、画素電極３９０１へ対向電極３９０６に対して負極
性の電圧が印加され、その後、ＴＦＴ３９０３がオフし
てその電位が維持される場合を示している。このよう
に、図１３の波形電圧と図１４の波形電圧とを交互に印
加することで、液晶材料に加わる電圧を交流化して駆動
することが可能となる。
【０００９】図１５に、駆動電圧を交流化する際の、液
晶パネル３８０１上の交流化の極性配列の一例を示す。
これは、ドット反転駆動と呼ばれる方式によるものであ
り、１つの表示画面（フレーム）内では正極性と負極性
とが上下左右とも交互に配列され、かつ、フレーム毎に
極性が反転される。この方法では、ソースドライバＩＣ
３８０２においては、例えば奇数番目の出力端子が正極
性の電圧を出力している時、偶数番目の出力端子は負極
性の電圧を出力しており、逆に、奇数番目の出力端子が
負極性の電圧を出力している時、偶数番目の出力端子は
正極性の電圧を出力している。
晶パネル３８０１上の交流化の極性配列の一例を示す。
これは、ドット反転駆動と呼ばれる方式によるものであ
り、１つの表示画面（フレーム）内では正極性と負極性
とが上下左右とも交互に配列され、かつ、フレーム毎に
極性が反転される。この方法では、ソースドライバＩＣ
３８０２においては、例えば奇数番目の出力端子が正極
性の電圧を出力している時、偶数番目の出力端子は負極
性の電圧を出力しており、逆に、奇数番目の出力端子が
負極性の電圧を出力している時、偶数番目の出力端子は
正極性の電圧を出力している。
【００１０】図１６に、ドット反転駆動におけるソース
ドライバの駆動波形例を示す。図１６中、４３０１は奇
数番目の上記出力端子の出力電圧波形を示し、４３０２
は偶数番目の上記出力端子の出力電圧波形を示し、４３
０３は対向電極３９０６の電圧を示す。図１６に示すよ
うに、奇数番目の出力端子と偶数番目の出力端子とにお
いては、常に対向電極３９０６に対して逆の極性の電圧
が出力される。
ドライバの駆動波形例を示す。図１６中、４３０１は奇
数番目の上記出力端子の出力電圧波形を示し、４３０２
は偶数番目の上記出力端子の出力電圧波形を示し、４３
０３は対向電極３９０６の電圧を示す。図１６に示すよ
うに、奇数番目の出力端子と偶数番目の出力端子とにお
いては、常に対向電極３９０６に対して逆の極性の電圧
が出力される。
【００１１】図１７は、上記ソースドライバＩＣ３８０
２の構成を示すブロック図の一例を示す。ここでは、関
連するソースドライバのみ説明する。ゲートドライバは
公知のものを使用するので、ここでは、説明を省略す
る。入力されたデジタル信号の表示データ（Ｒ、Ｇ、
Ｂ）は、シフトレジスタ４４０３の動作に基づいて時分
割でサンプリングメモリ４４０４に記憶され、その後、
水平同期信号でホールドメモリ４４０５に一括転送され
る。上記シフトレジスタ４４０３は、スタートパルス及
びクロック（ＣＫ）に基づいて動作するようになってい
る。上記ホールドメモリ４４０５のデータは、レベルシ
フタ回路４４０６を介してＤ／Ａ変換回路４４０７でア
ナログ電圧に変換され、出力回路４４０８により、液晶
駆動出力端子を介して階調表示駆動電圧（液晶駆動電
圧）として出力される。なおホールドメモリ４４０５に
より１水平同期期間、表示データは、ラッチされ維持さ
れている。そして、次の水平同期新により新たな表示デ
ータが取り込まれ、ラッチされる。
２の構成を示すブロック図の一例を示す。ここでは、関
連するソースドライバのみ説明する。ゲートドライバは
公知のものを使用するので、ここでは、説明を省略す
る。入力されたデジタル信号の表示データ（Ｒ、Ｇ、
Ｂ）は、シフトレジスタ４４０３の動作に基づいて時分
割でサンプリングメモリ４４０４に記憶され、その後、
水平同期信号でホールドメモリ４４０５に一括転送され
る。上記シフトレジスタ４４０３は、スタートパルス及
びクロック（ＣＫ）に基づいて動作するようになってい
る。上記ホールドメモリ４４０５のデータは、レベルシ
フタ回路４４０６を介してＤ／Ａ変換回路４４０７でア
ナログ電圧に変換され、出力回路４４０８により、液晶
駆動出力端子を介して階調表示駆動電圧（液晶駆動電
圧）として出力される。なおホールドメモリ４４０５に
より１水平同期期間、表示データは、ラッチされ維持さ
れている。そして、次の水平同期新により新たな表示デ
ータが取り込まれ、ラッチされる。
【００１２】図１８（ａ）および図１８（ｂ）に、従来
の技術（第１従来技術）に係るドット反転駆動を行うソ
ースドライバＩＣの出力回路のブロック構成図とその動
作の一例とを示す。図１８（ａ）および図１８（ｂ）に
は、図１７の内、４４０５、４４０７、４４０８で示さ
れる各ブロックのみを、２出力端子分の回路として示し
ている。
の技術（第１従来技術）に係るドット反転駆動を行うソ
ースドライバＩＣの出力回路のブロック構成図とその動
作の一例とを示す。図１８（ａ）および図１８（ｂ）に
は、図１７の内、４４０５、４４０７、４４０８で示さ
れる各ブロックのみを、２出力端子分の回路として示し
ている。
【００１３】図１８（ａ）および図１８（ｂ）におい
て、４５０１は奇数番目の出力端子を駆動する出力回路
でオペアンプを使用したボルテージフォロワを示し、４
５０２は偶数番目の出力端子を駆動する出力回路で４５
０１と同じオペアンプを使用したボルテージフォロワを
示し、４５０３、４５０４、４５０５、及び４５０６は
液晶駆動出力の出力電圧極性を切り替える出力交流化ス
イッチをそれぞれ示し、４５０７は正極性電圧のデジタ
ル／アナログ変換を行うＤ／Ａ変換回路を示し、４５０
８は負極性電圧のデジタル／アナログ変換を行うＤ／Ａ
変換回路を示し、４５０９及び４５１０は表示データを
保持するホールドメモリをそれぞれ示し、４５１１は奇
数番目の出力端子を示し、４５１２は偶数番目の出力端
子を示す。また、オペアンプ４５０１の内部の４５１３
及び４５０２内部の４５１４はＮチャンネルＭＯＳ入力
のオペアンプを示し、オペアンプ４５０１の内部の４５
１５及び４５０２内部の４５１６はＰチャンネルＭＯＳ
入力のオペアンプを示す。
て、４５０１は奇数番目の出力端子を駆動する出力回路
でオペアンプを使用したボルテージフォロワを示し、４
５０２は偶数番目の出力端子を駆動する出力回路で４５
０１と同じオペアンプを使用したボルテージフォロワを
示し、４５０３、４５０４、４５０５、及び４５０６は
液晶駆動出力の出力電圧極性を切り替える出力交流化ス
イッチをそれぞれ示し、４５０７は正極性電圧のデジタ
ル／アナログ変換を行うＤ／Ａ変換回路を示し、４５０
８は負極性電圧のデジタル／アナログ変換を行うＤ／Ａ
変換回路を示し、４５０９及び４５１０は表示データを
保持するホールドメモリをそれぞれ示し、４５１１は奇
数番目の出力端子を示し、４５１２は偶数番目の出力端
子を示す。また、オペアンプ４５０１の内部の４５１３
及び４５０２内部の４５１４はＮチャンネルＭＯＳ入力
のオペアンプを示し、オペアンプ４５０１の内部の４５
１５及び４５０２内部の４５１６はＰチャンネルＭＯＳ
入力のオペアンプを示す。
【００１４】上記構成を有する回路による液晶駆動波形
の交流化について説明すると、以下の通りである。
の交流化について説明すると、以下の通りである。
【００１５】上記出力交流化スイッチ４５０３から４５
０６が図１８（ａ）の状態にあるとき、上記ホールドメ
モリ４５０９に記憶されている奇数番目の出力端子４５
１１の表示データは、正極性のＤ／Ａ変換回路４５０７
へ入力され、Ｄ／Ａ変換後のアナログ電圧は、ボルテー
ジフォロワ４５０１を介して奇数番目の出力端子４５１
１から液晶パネル３８０１へ出力される。この時の出力
電圧は、正極性の液晶駆動電圧となる。
０６が図１８（ａ）の状態にあるとき、上記ホールドメ
モリ４５０９に記憶されている奇数番目の出力端子４５
１１の表示データは、正極性のＤ／Ａ変換回路４５０７
へ入力され、Ｄ／Ａ変換後のアナログ電圧は、ボルテー
ジフォロワ４５０１を介して奇数番目の出力端子４５１
１から液晶パネル３８０１へ出力される。この時の出力
電圧は、正極性の液晶駆動電圧となる。
【００１６】これに対して、出力交流化スイッチ４５０
３乃至４５０６が図１８（ｂ）の状態にあるとき、ホー
ルドメモリ４５０９に記憶されている奇数番目の出力端
子４５１１の表示データは、負極性のＤ／Ａ変換回路４
５０８に入力され、Ｄ／Ａ変換後のアナログ電圧は、ボ
ルテージフォロワ４５０１を介して奇数番目の出力端子
４５１１から液晶パネルへ出力される。この時の出力電
圧は、負極性の駆動電圧となる。
３乃至４５０６が図１８（ｂ）の状態にあるとき、ホー
ルドメモリ４５０９に記憶されている奇数番目の出力端
子４５１１の表示データは、負極性のＤ／Ａ変換回路４
５０８に入力され、Ｄ／Ａ変換後のアナログ電圧は、ボ
ルテージフォロワ４５０１を介して奇数番目の出力端子
４５１１から液晶パネルへ出力される。この時の出力電
圧は、負極性の駆動電圧となる。
【００１７】偶数番目の出力端子４５１２の駆動電圧の
極性は、奇数番目の出力端子４５１１と逆になる。すな
わち、出力交流化スイッチ４５０３から４５０６が図１
８（ａ）の状態にあるとき、ホールドメモリ４５１０に
記憶されている偶数番目の出力端子４５１２の表示デー
タは、負極性のＤ／Ａ変換回路４５０８に入力され、Ｄ
／Ａ変換後のアナログ電圧は、ボルテージフォロワ４５
０２を介して偶数番目の出力端子４５１２から液晶パネ
ルへ出力される。この時の出力電圧は、負極性の液晶駆
動電圧となる。
極性は、奇数番目の出力端子４５１１と逆になる。すな
わち、出力交流化スイッチ４５０３から４５０６が図１
８（ａ）の状態にあるとき、ホールドメモリ４５１０に
記憶されている偶数番目の出力端子４５１２の表示デー
タは、負極性のＤ／Ａ変換回路４５０８に入力され、Ｄ
／Ａ変換後のアナログ電圧は、ボルテージフォロワ４５
０２を介して偶数番目の出力端子４５１２から液晶パネ
ルへ出力される。この時の出力電圧は、負極性の液晶駆
動電圧となる。
【００１８】一方、出力交流化スイッチ４５０３から４
５０６が図１８（ｂ）の状態にあるとき、ホールドメモ
リ４５１０に記憶されている偶数番目の出力端子の表示
データは、正極性のＤ／Ａ変換回路４５０７に入力さ
れ、Ｄ／Ａ変換後のアナログ電圧は、ボルテージフォロ
ワ４５０２を介して偶数番目の出力端子４５１２より液
晶パネルに出力される。この時の出力電圧は、正極性の
液晶駆動電圧となる。図１８（ａ）および図１８（ｂ）
には、以上の動作のうち、奇数番目の出力端子の信号の
流れのみを示す。このように、図１８（ａ）の状態と、
図１８（ｂ）の状態とを出力交流化スイッチ４５０３か
ら４５０６を用いてフレーム反転で交互に切り替えるこ
とにより、液晶パネル３８０１を駆動するために必要な
駆動波形の交流化を行っている。
５０６が図１８（ｂ）の状態にあるとき、ホールドメモ
リ４５１０に記憶されている偶数番目の出力端子の表示
データは、正極性のＤ／Ａ変換回路４５０７に入力さ
れ、Ｄ／Ａ変換後のアナログ電圧は、ボルテージフォロ
ワ４５０２を介して偶数番目の出力端子４５１２より液
晶パネルに出力される。この時の出力電圧は、正極性の
液晶駆動電圧となる。図１８（ａ）および図１８（ｂ）
には、以上の動作のうち、奇数番目の出力端子の信号の
流れのみを示す。このように、図１８（ａ）の状態と、
図１８（ｂ）の状態とを出力交流化スイッチ４５０３か
ら４５０６を用いてフレーム反転で交互に切り替えるこ
とにより、液晶パネル３８０１を駆動するために必要な
駆動波形の交流化を行っている。
【００１９】図１８（ａ）および図１８（ｂ）の回路構
成において、１つの出力端子は、正極性電圧の出力の場
合も負極性電圧の出力の場合も、常に同じオペアンプ回
路で駆動される。一般に、液晶駆動回路の出力端子の重
要な機能として、動作電源電圧フルレンジの出力ダイナ
ミックレンジが要求される。通常のＬＳＩで使用される
エンハンスメント型のＭＯＳトランジスタを使用するこ
とを想定すると、その閾値電圧による動作不可領域をな
くすために、図１８（ａ）および図１８（ｂ）に示すよ
うに、ＮチャンネルＭＯＳトランジスタ入力のオペアン
プ４５１３とＰチャンネルＭＯＳトランジスタ入力のオ
ペアンプ４５１５の両方を１つの出力回路４５０１内に
持たなければならない。このため回路規模が大きくな
り、ＬＳＩ化した場合のチップサイズの増大を招く。更
に、オペアンプが１出力当り２回路有るために、回路の
消費電力が大きくなる。
成において、１つの出力端子は、正極性電圧の出力の場
合も負極性電圧の出力の場合も、常に同じオペアンプ回
路で駆動される。一般に、液晶駆動回路の出力端子の重
要な機能として、動作電源電圧フルレンジの出力ダイナ
ミックレンジが要求される。通常のＬＳＩで使用される
エンハンスメント型のＭＯＳトランジスタを使用するこ
とを想定すると、その閾値電圧による動作不可領域をな
くすために、図１８（ａ）および図１８（ｂ）に示すよ
うに、ＮチャンネルＭＯＳトランジスタ入力のオペアン
プ４５１３とＰチャンネルＭＯＳトランジスタ入力のオ
ペアンプ４５１５の両方を１つの出力回路４５０１内に
持たなければならない。このため回路規模が大きくな
り、ＬＳＩ化した場合のチップサイズの増大を招く。更
に、オペアンプが１出力当り２回路有るために、回路の
消費電力が大きくなる。
【００２０】図１９（ａ）および図１９（ｂ）に、他の
従来の技術（第２従来技術）に係るドット反転駆動を行
うソースドライバＩＣの出力回路のブロック構成図とそ
の動作の例を示す。図１９（ａ）および図１９（ｂ）に
は、図１７の内、４４０５、４４０７、４４０８で示さ
れる各ブロックのみを、２出力端子分の回路として示し
ている。
従来の技術（第２従来技術）に係るドット反転駆動を行
うソースドライバＩＣの出力回路のブロック構成図とそ
の動作の例を示す。図１９（ａ）および図１９（ｂ）に
は、図１７の内、４４０５、４４０７、４４０８で示さ
れる各ブロックのみを、２出力端子分の回路として示し
ている。
【００２１】図１９（ａ）および図１９（ｂ）におい
て、４６０１はＮチャンネルＭＯＳトランジスタ入力の
オペアンプを使用したボルテージフォロワを示し、４６
０２はＰチャンネルＭＯＳトランジスタ入力のオペアン
プを使用したボルテージフオロワを示し、４６０３、４
６０４、４６０５、及び４６０６は液晶駆動出力の出力
電圧極性を切り替える出力交流化スイッチを示し、４６
０７は正極性のデジタル／アナログ変換を行うＤ／Ａ変
換回路を示し、４６０８は負極性のデジタル／アナログ
変換を行うＤ／Ａ変換回路を示し、４６０９及び４６１
０は表示データを保持するホールドメモリを示し、４６
１１は奇数番目の出力端子を示し、４６１２は偶数番目
の出力端子を示す。
て、４６０１はＮチャンネルＭＯＳトランジスタ入力の
オペアンプを使用したボルテージフォロワを示し、４６
０２はＰチャンネルＭＯＳトランジスタ入力のオペアン
プを使用したボルテージフオロワを示し、４６０３、４
６０４、４６０５、及び４６０６は液晶駆動出力の出力
電圧極性を切り替える出力交流化スイッチを示し、４６
０７は正極性のデジタル／アナログ変換を行うＤ／Ａ変
換回路を示し、４６０８は負極性のデジタル／アナログ
変換を行うＤ／Ａ変換回路を示し、４６０９及び４６１
０は表示データを保持するホールドメモリを示し、４６
１１は奇数番目の出力端子を示し、４６１２は偶数番目
の出力端子を示す。
【００２２】図１９（ａ）および図１９（ｂ）の出力電
圧の交流化は、図１８（ａ）および図１８（ｂ）の場合
と同じく出力交流化スイッチ４６０３から４６０６によ
って行われる。図１８（ａ）および図１８（ｂ）の場合
と異なるのは、正極性用のＤ／Ａ変換回路４６０７の出
力は直接ＮチャンネルＭＯＳトランジスタ入力のオペア
ンプ４６０１へ送られ、負極性用のＤ／Ａ変換回路４６
０８の出力は直接ＰチャンネルＭＯＳトランジスタ入力
のオペアンプ４６０２へ送られ、各々のオペアンプの出
力が、スイッチ４６０３及び４６０４を介して所望の出
力端子へ送られる点である。
圧の交流化は、図１８（ａ）および図１８（ｂ）の場合
と同じく出力交流化スイッチ４６０３から４６０６によ
って行われる。図１８（ａ）および図１８（ｂ）の場合
と異なるのは、正極性用のＤ／Ａ変換回路４６０７の出
力は直接ＮチャンネルＭＯＳトランジスタ入力のオペア
ンプ４６０１へ送られ、負極性用のＤ／Ａ変換回路４６
０８の出力は直接ＰチャンネルＭＯＳトランジスタ入力
のオペアンプ４６０２へ送られ、各々のオペアンプの出
力が、スイッチ４６０３及び４６０４を介して所望の出
力端子へ送られる点である。
【００２３】ここでは、正極性用のＤ／Ａ変換回路４６
０７は、動作電源電圧の約２分の１以上の電圧のみを出
力するため、オペアンプとしてＮチャンネル入力の回路
のみで十分であり、同様に、負極性用のＤ／Ａ変換回路
４６０８は、動作電源電圧の約２分の１以下の電圧のみ
を出力するため、オペアンプとしてＰチャンネル入力の
回路のみで十分である。図１９（ａ）および図１９
（ｂ）の構成では、図１８（ａ）および図１８（ｂ）の
構成に対して、オペアンプ回路が出力端子当り半分です
むため、チップサイズの低減と低消費電力化が図れる。
０７は、動作電源電圧の約２分の１以上の電圧のみを出
力するため、オペアンプとしてＮチャンネル入力の回路
のみで十分であり、同様に、負極性用のＤ／Ａ変換回路
４６０８は、動作電源電圧の約２分の１以下の電圧のみ
を出力するため、オペアンプとしてＰチャンネル入力の
回路のみで十分である。図１９（ａ）および図１９
（ｂ）の構成では、図１８（ａ）および図１８（ｂ）の
構成に対して、オペアンプ回路が出力端子当り半分です
むため、チップサイズの低減と低消費電力化が図れる。
【００２４】しかしながら、図１９（ａ）および図１９
（ｂ）の構成は、１つの出力を駆動するオペアンプ回路
が正極性の場合と負極性の場合とで異なっている。すな
わち、図１９（ａ）および図１９（ｂ）の液晶駆動出力
端子は、正極性電圧を出力する時はオペアンプ４６０１
で駆動される（図１９（ａ）参照）一方、負極性電圧を
出力する時はオペアンプ４６０２で駆動される（図１９
（ｂ）参照）。ここで、オペアンプ４６０１とオペアン
プ４６０２とが、製造上のバラツキなどによる偶発的に
発生するオフセット電圧を持っている場合を以下に説明
する。
（ｂ）の構成は、１つの出力を駆動するオペアンプ回路
が正極性の場合と負極性の場合とで異なっている。すな
わち、図１９（ａ）および図１９（ｂ）の液晶駆動出力
端子は、正極性電圧を出力する時はオペアンプ４６０１
で駆動される（図１９（ａ）参照）一方、負極性電圧を
出力する時はオペアンプ４６０２で駆動される（図１９
（ｂ）参照）。ここで、オペアンプ４６０１とオペアン
プ４６０２とが、製造上のバラツキなどによる偶発的に
発生するオフセット電圧を持っている場合を以下に説明
する。
【００２５】オペアンプ４６０１が偶発的に発生するオ
フセット電圧Ａを持ち、オペアンプ４６０２が偶発的に
発生するオフセット電圧Ｂを持つ場合の液晶駆動電圧波
形を図２０に示す。図２０において、正極性電圧を出力
する時と負極性電圧を出力する時とでは、期待値電圧か
らの偏差がそれぞれ異なる。したがって、液晶表示画素
に印加される駆動電圧の平均電圧には、２つの偏差の差
の成分（＝（Ａ−Ｂ）／２）が、誤差電圧として残留す
る。この誤差電圧は、駆動出力端子毎に偶発的に発生す
るものであるから、液晶表示装置の画素間での印加電圧
の差となり、結果として表示むらが発生することにな
る。
フセット電圧Ａを持ち、オペアンプ４６０２が偶発的に
発生するオフセット電圧Ｂを持つ場合の液晶駆動電圧波
形を図２０に示す。図２０において、正極性電圧を出力
する時と負極性電圧を出力する時とでは、期待値電圧か
らの偏差がそれぞれ異なる。したがって、液晶表示画素
に印加される駆動電圧の平均電圧には、２つの偏差の差
の成分（＝（Ａ−Ｂ）／２）が、誤差電圧として残留す
る。この誤差電圧は、駆動出力端子毎に偶発的に発生す
るものであるから、液晶表示装置の画素間での印加電圧
の差となり、結果として表示むらが発生することにな
る。
【００２６】比較のために、図２１に、図１８（ａ）お
よび図１８（ｂ）の構成の場合の液晶駆動電圧波形を示
す。図１８（ａ）および図１８（ｂ）の構成では、正極
性電圧、負極性電圧ともに１つの出力回路で駆動される
ため、いずれの場合も期待値電圧からの偏差は同じであ
る。この偏差は、画素に印加される電圧としては、正極
性の場合と負極性の場合で互いに打ち消し合う方向であ
る。したがって、図１８（ａ）および図１８（ｂ）の構
成では、液晶駆動出力端子間の偏差のバラツキは、表示
画素で平均化されることになり、表示上の問題にはなら
ない。
よび図１８（ｂ）の構成の場合の液晶駆動電圧波形を示
す。図１８（ａ）および図１８（ｂ）の構成では、正極
性電圧、負極性電圧ともに１つの出力回路で駆動される
ため、いずれの場合も期待値電圧からの偏差は同じであ
る。この偏差は、画素に印加される電圧としては、正極
性の場合と負極性の場合で互いに打ち消し合う方向であ
る。したがって、図１８（ａ）および図１８（ｂ）の構
成では、液晶駆動出力端子間の偏差のバラツキは、表示
画素で平均化されることになり、表示上の問題にはなら
ない。
【００２７】上記第２従来技術（図１９参照）の場合、
すなわち、正極性電圧と負極性電圧を別々のオペアンプ
回路から出力する場合に対して、更なる回路規模の削
減、及び消費電力の低減を実現した第３従来技術（例え
ば、特開平１１−３０５７３５号公報を参照）が知られ
ている。この第３従来技術について、図２２を参照しな
がら説明すると以下のとおりである。
すなわち、正極性電圧と負極性電圧を別々のオペアンプ
回路から出力する場合に対して、更なる回路規模の削
減、及び消費電力の低減を実現した第３従来技術（例え
ば、特開平１１−３０５７３５号公報を参照）が知られ
ている。この第３従来技術について、図２２を参照しな
がら説明すると以下のとおりである。
【００２８】図２２に、上記第３従来技術に係る差動増
幅回路の構成例を示す。なお、図２２は、Ｎチャンネル
ＭＯＳトランジスタを入力トランジスタとして使用した
場合を示すものである。
幅回路の構成例を示す。なお、図２２は、Ｎチャンネル
ＭＯＳトランジスタを入力トランジスタとして使用した
場合を示すものである。
【００２９】図２２において、１０１及び１０２はＮチ
ャンネルＭＯＳによる入力トランジスタをそれぞれ示
し、１０３は上記差動増幅回路に動作電流を与える定電
流源を示し、１０４は上記入力トランジスタ１０１の負
荷抵抗（抵抗素子）を示し、１０５は上記入力トランジ
スタ１０２の負荷抵抗（抵抗素子）を示し、１０６及び
１０７は入力信号を切り替えるスイッチをそれぞれ示
し、１０８及び１０９は出力信号を切り替えるスイッチ
をそれぞれ示し、１１０は同相入力端子を示し、１１１
は逆相入力端子を示し、１１２は同相出力端子を示し、
１１３は逆相出力端子を示し、１１４は上記スイッチ１
０６から１０９を同時に切り替える切替信号入力端子を
示す。
ャンネルＭＯＳによる入力トランジスタをそれぞれ示
し、１０３は上記差動増幅回路に動作電流を与える定電
流源を示し、１０４は上記入力トランジスタ１０１の負
荷抵抗（抵抗素子）を示し、１０５は上記入力トランジ
スタ１０２の負荷抵抗（抵抗素子）を示し、１０６及び
１０７は入力信号を切り替えるスイッチをそれぞれ示
し、１０８及び１０９は出力信号を切り替えるスイッチ
をそれぞれ示し、１１０は同相入力端子を示し、１１１
は逆相入力端子を示し、１１２は同相出力端子を示し、
１１３は逆相出力端子を示し、１１４は上記スイッチ１
０６から１０９を同時に切り替える切替信号入力端子を
示す。
【００３０】上記入力トランジスタ１０１及び上記負荷
抵抗１０４と、上記入力トランジスタ１０２及び上記負
荷抵抗１０５とは増幅回路を構成し、トランジスタ１０
１と１０２は差動対を構成する。また、スイッチ１０６
から１０９は、切替信号１１４により連動して制御され
る。
抵抗１０４と、上記入力トランジスタ１０２及び上記負
荷抵抗１０５とは増幅回路を構成し、トランジスタ１０
１と１０２は差動対を構成する。また、スイッチ１０６
から１０９は、切替信号１１４により連動して制御され
る。
【００３１】図２３は、図２２の回路の１つの動作状態
を示す。図２４は、図２２の回路の他の動作状態を示
す。以下に、図２３及び図２４を参照しながら、上記差
動増幅回路の動作を説明する。
を示す。図２４は、図２２の回路の他の動作状態を示
す。以下に、図２３及び図２４を参照しながら、上記差
動増幅回路の動作を説明する。
【００３２】図２３に示す状態では、同相入力端子１１
０はスイッチ１０６を介して入力トランジスタ１０１の
ゲートに接続され、そのドレインに接続された負荷抵抗
１０４の働きで、スイッチ１０９を介して逆相出力信号
として逆相出力端子１１３から出力される。一方、逆相
入力端子１１１はスイッチ１０７を介して入力トランジ
スタ１０２のゲートに接続され、そのドレインに接続さ
れた負荷抵抗１０５の働きで、スイッチ１０８を介して
同相出力信号として同相出力端子１１２から出力され
る。つまり、同相入力信号は、入力トランジスタ１０１
及び負荷抵抗１０４で増幅される一方、逆相入力信号
は、入力トランジスタ１０２及び負荷抵抗１０５で増幅
される。
０はスイッチ１０６を介して入力トランジスタ１０１の
ゲートに接続され、そのドレインに接続された負荷抵抗
１０４の働きで、スイッチ１０９を介して逆相出力信号
として逆相出力端子１１３から出力される。一方、逆相
入力端子１１１はスイッチ１０７を介して入力トランジ
スタ１０２のゲートに接続され、そのドレインに接続さ
れた負荷抵抗１０５の働きで、スイッチ１０８を介して
同相出力信号として同相出力端子１１２から出力され
る。つまり、同相入力信号は、入力トランジスタ１０１
及び負荷抵抗１０４で増幅される一方、逆相入力信号
は、入力トランジスタ１０２及び負荷抵抗１０５で増幅
される。
【００３３】一方、図２４に示す状態では、同相入力端
子１１０はスイッチ１０７を介して入力トランジスタ１
０２のゲートに接続され、そのドレインに接続された負
荷抵抗１０５の働きで、スイッチ１０９を介して逆相出
力信号として逆相出力端子１１３より出力される。ま
た、逆相入力端子１１１はスイッチ１０６を介して入力
トランジスタ１０１のゲートに接続され、そのドレイン
に接続された負荷抵抗１０４の働きで、スイッチ１０８
を介して同相出力信号として同相出力端子１１２より出
力される。つまり、同相入力信号は、入力トランジスタ
１０２及び負荷抵抗１０５で増幅される一方、逆相入力
信号は、入力トランジスタ１０１及び負荷抵抗１０４で
増幅される。
子１１０はスイッチ１０７を介して入力トランジスタ１
０２のゲートに接続され、そのドレインに接続された負
荷抵抗１０５の働きで、スイッチ１０９を介して逆相出
力信号として逆相出力端子１１３より出力される。ま
た、逆相入力端子１１１はスイッチ１０６を介して入力
トランジスタ１０１のゲートに接続され、そのドレイン
に接続された負荷抵抗１０４の働きで、スイッチ１０８
を介して同相出力信号として同相出力端子１１２より出
力される。つまり、同相入力信号は、入力トランジスタ
１０２及び負荷抵抗１０５で増幅される一方、逆相入力
信号は、入力トランジスタ１０１及び負荷抵抗１０４で
増幅される。
【００３４】以上のように、図２３に示す状態と図２４
に示す状態とでは、同相入力信号の増幅回路と逆相入力
信号の増幅回路とを、完全に入れ替えて使用している。
に示す状態とでは、同相入力信号の増幅回路と逆相入力
信号の増幅回路とを、完全に入れ替えて使用している。
【００３５】ここで、差動増幅回路を構成する入力トラ
ンジスタ１０１と１０２の間において、及び／又は負荷
抵抗１０４と１０５の間において、製造上の理由などに
より偶発的に発生する特性の不一致が存在する場合につ
いて、図２５及び図２６を参照しながら、以下に説明す
る。
ンジスタ１０１と１０２の間において、及び／又は負荷
抵抗１０４と１０５の間において、製造上の理由などに
より偶発的に発生する特性の不一致が存在する場合につ
いて、図２５及び図２６を参照しながら、以下に説明す
る。
【００３６】本来同じ特性を持つべき差動増幅回路の２
つの素子において差が生じた場合、出力電圧が理想的な
状態からずれてしまい、オフセットを持つ。このずれ
は、入力端子の一方に定電圧源を接続したものとしてモ
デル化できる。この様子を図２５、及び図２６に示す。
図２５及び図２６に示す１１５は、上記差動増幅回路の
オフセットを１つの定電圧源でモデル化したものであ
る。なお、図２５に示すスイッチ素子は図２３に示す状
態と同一であり、図２６に示すスイッチ素子は図２４に
示す状態と同一である。
つの素子において差が生じた場合、出力電圧が理想的な
状態からずれてしまい、オフセットを持つ。このずれ
は、入力端子の一方に定電圧源を接続したものとしてモ
デル化できる。この様子を図２５、及び図２６に示す。
図２５及び図２６に示す１１５は、上記差動増幅回路の
オフセットを１つの定電圧源でモデル化したものであ
る。なお、図２５に示すスイッチ素子は図２３に示す状
態と同一であり、図２６に示すスイッチ素子は図２４に
示す状態と同一である。
【００３７】図２５においては、定電圧源１１５は、ス
イッチ１０７を介して逆相入力端子１１１と接続されて
いる。一方、図２６においては、定電圧源１１５は、ス
イッチ１０７を介して同相入力端子１１０と接続されて
いる。このように、本差動増幅回路は、スイッチ１０６
から１０９を使用しているので、差動増幅回路の偶発的
に発生するバラツキによるオフセットを、逆相入力端子
１１１側に入れた状態と、同相入力端子１１０側に入れ
た状態とで切り替えることができる。これら２つの状態
では、同相出力端子１１０及び逆相出力端子１１１に現
れるオフセットは、符号が逆で絶対値が等しい状態とな
る。
イッチ１０７を介して逆相入力端子１１１と接続されて
いる。一方、図２６においては、定電圧源１１５は、ス
イッチ１０７を介して同相入力端子１１０と接続されて
いる。このように、本差動増幅回路は、スイッチ１０６
から１０９を使用しているので、差動増幅回路の偶発的
に発生するバラツキによるオフセットを、逆相入力端子
１１１側に入れた状態と、同相入力端子１１０側に入れ
た状態とで切り替えることができる。これら２つの状態
では、同相出力端子１１０及び逆相出力端子１１１に現
れるオフセットは、符号が逆で絶対値が等しい状態とな
る。
【００３８】以上より、オペアンプが製造上のバラツキ
などによる偶発的に発生するオフセット電圧を持ってい
る場合、正極性のオフセット電圧を出力する場合と負極
性のオフセット電圧を出力する場合とでは、期待値電圧
からの偏差が等しくなるので、液晶表示画素に印加され
る駆動電圧の平均電圧には、２つの偏差の差の成分が誤
差電圧として残留することがなくなり、したがって、上
記オペアンプを液晶駆動回路に使用した場合、液晶表示
装置の画素間での印加電圧に差となって生じず、表示む
らを確実に回避できる。
などによる偶発的に発生するオフセット電圧を持ってい
る場合、正極性のオフセット電圧を出力する場合と負極
性のオフセット電圧を出力する場合とでは、期待値電圧
からの偏差が等しくなるので、液晶表示画素に印加され
る駆動電圧の平均電圧には、２つの偏差の差の成分が誤
差電圧として残留することがなくなり、したがって、上
記オペアンプを液晶駆動回路に使用した場合、液晶表示
装置の画素間での印加電圧に差となって生じず、表示む
らを確実に回避できる。
【００３９】図２７に、差動増幅回路のＰチャンネルＭ
ＯＳトランジスタを入力トランジスタに使用した場合を
示すものである。
ＯＳトランジスタを入力トランジスタに使用した場合を
示すものである。
【００４０】図２７において、６０１及び６０２はＰチ
ャンネルＭＯＳによる入力トランジスタをそれぞれ示
し、６０３は本差動増幅回路に動作電流を与える定電流
源を示し、６０４は入力トランジスタ６０１の負荷抵抗
（抵抗素子）を示し、６０５は入力トランジスタ６０２
の負荷抵抗（抵抗素子）を示し、６０６及び６０７は入
力信号を切り替えるスイッチをそれぞれ示し、６０８及
び６０９は出力信号を切り替えるスイッチをそれぞれ示
し、６１０は同相入力端子を示し、６１１は逆相入力端
子を示し、６１２は同相出力端子を示し、６１３は逆相
出力端子を示し、６１４はスイッチ６０６乃至６０９を
同時に切り替える信号を入力するための切替信号入力端
子を示す。
ャンネルＭＯＳによる入力トランジスタをそれぞれ示
し、６０３は本差動増幅回路に動作電流を与える定電流
源を示し、６０４は入力トランジスタ６０１の負荷抵抗
（抵抗素子）を示し、６０５は入力トランジスタ６０２
の負荷抵抗（抵抗素子）を示し、６０６及び６０７は入
力信号を切り替えるスイッチをそれぞれ示し、６０８及
び６０９は出力信号を切り替えるスイッチをそれぞれ示
し、６１０は同相入力端子を示し、６１１は逆相入力端
子を示し、６１２は同相出力端子を示し、６１３は逆相
出力端子を示し、６１４はスイッチ６０６乃至６０９を
同時に切り替える信号を入力するための切替信号入力端
子を示す。
【００４１】図２７の動作を図２８及び図２９を用いて
説明すると以下のとおりである。
説明すると以下のとおりである。
【００４２】図２８に示す状態では、同相入力端子６１
０はスイッチ６０６を介して入力トランジスタ６０１の
ゲートに接続され、そのドレインに接続された負荷抵抗
６０４の働きで、スイッチ６０９を介して逆相出力信号
として逆相出力端子６１３から出力される。一方、逆相
入力端子６１１はスイッチ６０７を介して入力トランジ
スタ６０２のゲートに接続され、そのドレインに接続さ
れた負荷抵抗６０５の働きで、スイッチ６０８を介して
同相出力信号として同相出力端子６１２から出力され
る。つまり、同相入力信号は、入力トランジスタ６０１
及び負荷抵抗６０４で増幅される一方、逆相入力信号
は、入力トランジスタ６０２及び負荷抵抗６０５で増幅
される。
０はスイッチ６０６を介して入力トランジスタ６０１の
ゲートに接続され、そのドレインに接続された負荷抵抗
６０４の働きで、スイッチ６０９を介して逆相出力信号
として逆相出力端子６１３から出力される。一方、逆相
入力端子６１１はスイッチ６０７を介して入力トランジ
スタ６０２のゲートに接続され、そのドレインに接続さ
れた負荷抵抗６０５の働きで、スイッチ６０８を介して
同相出力信号として同相出力端子６１２から出力され
る。つまり、同相入力信号は、入力トランジスタ６０１
及び負荷抵抗６０４で増幅される一方、逆相入力信号
は、入力トランジスタ６０２及び負荷抵抗６０５で増幅
される。
【００４３】一方、図２９に示す状態では、同相入力端
子６１０はスイッチ６０７を介して入力トランジスタ６
０２のゲートに接続され、そのドレインに接続された負
荷抵抗６０５の働きで、スイッチ６０９を介して逆相出
力信号として逆相出力端子６１３より出力される。ま
た、逆相入力端子６１１はスイッチ６０６を介して入力
トランジスタ６０１のゲートに接続され、そのドレイン
に接続された負荷抵抗６０４の働きで、スイッチ６０８
を介して同相出力信号として同相出力端子６１２より出
力される。つまり、同相入力信号は、入力トランジスタ
６０２及び負荷抵抗６０５で増幅される一方、逆相入力
信号は、入力トランジスタ６０１及び負荷抵抗６０４で
増幅される。
子６１０はスイッチ６０７を介して入力トランジスタ６
０２のゲートに接続され、そのドレインに接続された負
荷抵抗６０５の働きで、スイッチ６０９を介して逆相出
力信号として逆相出力端子６１３より出力される。ま
た、逆相入力端子６１１はスイッチ６０６を介して入力
トランジスタ６０１のゲートに接続され、そのドレイン
に接続された負荷抵抗６０４の働きで、スイッチ６０８
を介して同相出力信号として同相出力端子６１２より出
力される。つまり、同相入力信号は、入力トランジスタ
６０２及び負荷抵抗６０５で増幅される一方、逆相入力
信号は、入力トランジスタ６０１及び負荷抵抗６０４で
増幅される。
【００４４】以上の様に、図２８に示す状態と図２９に
示す状態とでは、同相入力信号の増幅回路と逆相入力信
号の増幅回路とを、完全に入れ替えて使用している。
示す状態とでは、同相入力信号の増幅回路と逆相入力信
号の増幅回路とを、完全に入れ替えて使用している。
【００４５】ここで、差動増幅回路を構成する入力トラ
ンジスタ６０１と６０２の間において、及び／又は負荷
抵抗６０４と６０５の間において、及び／又は負荷抵抗
６０４と６０５の間において、製造上の理由などにより
偶発的に発生する特性の不一致が存在する場合につい
て、図３０及び図３１を参照しながら、以下に説明す
る。
ンジスタ６０１と６０２の間において、及び／又は負荷
抵抗６０４と６０５の間において、及び／又は負荷抵抗
６０４と６０５の間において、製造上の理由などにより
偶発的に発生する特性の不一致が存在する場合につい
て、図３０及び図３１を参照しながら、以下に説明す
る。
【００４６】本来同じ特性を持つべき差動増幅回路の２
つの素子において差が生じた場合、出力電圧が理想的な
状態からずれてしまい、オフセットを持つ。このずれ
は、入力端子の一方に定電圧源を接続したものとしてモ
デル化できる。この様子を図３０、及び図３１に示す。
図３０、及び図３１に示す６１５は、上記差動増幅回路
のオフセットを１つの定電圧源でモデル化したものであ
る。なお、図３０に示すスイッチ素子は図２８に示す状
態と同一であり、図３１に示すスイッチ素子は図２９に
示す状態と同一である。
つの素子において差が生じた場合、出力電圧が理想的な
状態からずれてしまい、オフセットを持つ。このずれ
は、入力端子の一方に定電圧源を接続したものとしてモ
デル化できる。この様子を図３０、及び図３１に示す。
図３０、及び図３１に示す６１５は、上記差動増幅回路
のオフセットを１つの定電圧源でモデル化したものであ
る。なお、図３０に示すスイッチ素子は図２８に示す状
態と同一であり、図３１に示すスイッチ素子は図２９に
示す状態と同一である。
【００４７】図３０においては、定電圧源６１５は、ス
イッチ６０７を介して逆相入力端子６１１と接続されて
いる。一方、図３１においては、定電圧源６１５は、ス
イッチ６０７を介して同相入力端子６１０と接続されて
いる。このように、本差動増幅回路は、スイッチ６０６
から６０９を使用しているので、差動増幅回路の偶発的
に発生するバラツキによるオフセットを、逆相入力端子
６１１側に入れた状態と、同相入力端子６１０側に入れ
た状態とで切り替えることができる。これら２つの状態
では、同相出力端子６１０及び逆相出力端子６１１に現
れるオフセットは、符号が逆で絶対値が等しい状態とな
る。
イッチ６０７を介して逆相入力端子６１１と接続されて
いる。一方、図３１においては、定電圧源６１５は、ス
イッチ６０７を介して同相入力端子６１０と接続されて
いる。このように、本差動増幅回路は、スイッチ６０６
から６０９を使用しているので、差動増幅回路の偶発的
に発生するバラツキによるオフセットを、逆相入力端子
６１１側に入れた状態と、同相入力端子６１０側に入れ
た状態とで切り替えることができる。これら２つの状態
では、同相出力端子６１０及び逆相出力端子６１１に現
れるオフセットは、符号が逆で絶対値が等しい状態とな
る。
【００４８】以上より、オペアンプが製造上のバラツキ
などにより偶発的に発生するオフセット電圧を持ってい
る場合でも、正極性のオフセット電圧を出力する場合と
負極性のオフセット電圧を出力する場合とでは、期待値
電圧からの偏差が等しくなるので、液晶表示画素に印加
される駆動電圧の平均電圧には、２つの偏差の差の成分
が誤差電圧として残留することがなくなり、したがっ
て、上記オペアンプを液晶駆動回路に使用した場合、液
晶表示装置の画素間での印加電圧に差となって生じず、
表示むらを確実に回避できる。
などにより偶発的に発生するオフセット電圧を持ってい
る場合でも、正極性のオフセット電圧を出力する場合と
負極性のオフセット電圧を出力する場合とでは、期待値
電圧からの偏差が等しくなるので、液晶表示画素に印加
される駆動電圧の平均電圧には、２つの偏差の差の成分
が誤差電圧として残留することがなくなり、したがっ
て、上記オペアンプを液晶駆動回路に使用した場合、液
晶表示装置の画素間での印加電圧に差となって生じず、
表示むらを確実に回避できる。
【００４９】図３２に、図２２の差動増幅回路の負荷素
子をカレントミラー構成の能動負荷に変えた回路構成を
示す。図３２は、ＮチャンネルＭＯＳトランジスタを入
力トランジスタとして使用した場合を示すものである。
子をカレントミラー構成の能動負荷に変えた回路構成を
示す。図３２は、ＮチャンネルＭＯＳトランジスタを入
力トランジスタとして使用した場合を示すものである。
【００５０】図３２において、１１０１及び１１０２は
ＮチャンネルＭＯＳによる入力トランジスタをそれぞれ
示し、１１０３は本回路に動作電流を与える定電流源を
示し、１１０４は入力トランジスタ１１０１の負荷とな
るＰチャンネルＭＯＳによる負荷トランジスタを示し、
１１０５は入力トランジスタ１１０２の負荷となるＰチ
ャンネルＭＯＳによる負荷トランジスタを示し、１１０
６及び１１０７は入力信号を切り替えるスイッチをそれ
ぞれ示し、１１０８及び１１０９は出力信号を切り替え
るスイッチをそれぞれ示し、１１１０は同相入力端子を
示し、１１１１は逆相入力端子を示し、１１１２は同相
出力端子を示し、１１１３は逆相出力端子を示し、１１
１４はスイッチ１１０６〜１１０９を同時に切り替える
信号を入力するための切替信号入力端子を示す。
ＮチャンネルＭＯＳによる入力トランジスタをそれぞれ
示し、１１０３は本回路に動作電流を与える定電流源を
示し、１１０４は入力トランジスタ１１０１の負荷とな
るＰチャンネルＭＯＳによる負荷トランジスタを示し、
１１０５は入力トランジスタ１１０２の負荷となるＰチ
ャンネルＭＯＳによる負荷トランジスタを示し、１１０
６及び１１０７は入力信号を切り替えるスイッチをそれ
ぞれ示し、１１０８及び１１０９は出力信号を切り替え
るスイッチをそれぞれ示し、１１１０は同相入力端子を
示し、１１１１は逆相入力端子を示し、１１１２は同相
出力端子を示し、１１１３は逆相出力端子を示し、１１
１４はスイッチ１１０６〜１１０９を同時に切り替える
信号を入力するための切替信号入力端子を示す。
【００５１】上記差動増幅回路は、負荷素子がトランジ
スタによるカレントミラー構成の能動負荷である点にお
いて、図２２の構成例（受動負荷）と異なっている。図
２３に対応する状態においては、同相入力信号は、入力
トランジスタ１１０１及び負荷トランジスタ１１０４で
増幅される一方、逆相入力信号は、入力トランジスタ１
１０２及び負荷トランジスタ１１０５で増幅される。こ
れに対して、図２４に対応する状態においては、同相入
力信号は、入力トランジスタ１１０２及び負荷トランジ
スタ１１０５で増幅される一方、逆相入力信号は、入力
トランジスタ１１０１及び負荷トランジスタ１１０４で
増幅される。
スタによるカレントミラー構成の能動負荷である点にお
いて、図２２の構成例（受動負荷）と異なっている。図
２３に対応する状態においては、同相入力信号は、入力
トランジスタ１１０１及び負荷トランジスタ１１０４で
増幅される一方、逆相入力信号は、入力トランジスタ１
１０２及び負荷トランジスタ１１０５で増幅される。こ
れに対して、図２４に対応する状態においては、同相入
力信号は、入力トランジスタ１１０２及び負荷トランジ
スタ１１０５で増幅される一方、逆相入力信号は、入力
トランジスタ１１０１及び負荷トランジスタ１１０４で
増幅される。
【００５２】以上、何れの場合でも、上記負荷トランジ
スタ１１０４及び１１０５は、互いに、カレントミラー
構成となっているので、たとえ両負荷トランジスタに特
性のバラツキがあっても、負荷トランジスタ１１０４及
び１１０５に流れる電流は常に等しくなり、この結果、
同相入力信号及び逆相入力信号は同じ増幅度で増幅され
ることになり、左右対称な出力波形が得られることにな
る。
スタ１１０４及び１１０５は、互いに、カレントミラー
構成となっているので、たとえ両負荷トランジスタに特
性のバラツキがあっても、負荷トランジスタ１１０４及
び１１０５に流れる電流は常に等しくなり、この結果、
同相入力信号及び逆相入力信号は同じ増幅度で増幅され
ることになり、左右対称な出力波形が得られることにな
る。
【００５３】以上のように、図３２に示す構成を有する
差動増幅回路でも、同相入力信号の増幅回路と逆相入力
信号の増幅回路とを、完全に入れ替えて使用することが
できる。
差動増幅回路でも、同相入力信号の増幅回路と逆相入力
信号の増幅回路とを、完全に入れ替えて使用することが
できる。
【００５４】また、上記差動増幅回路を構成する入力ト
ランジスタ１１０１と１１０２の間において、製造上の
理由などにより偶発的に発生する特性の不一致が存在す
る場合でも、詳細には説明しないが、図２２と同様の構
成を有している。したがって、本差動増幅回路において
は、スイッチ１１０６乃至１１０９を使用しているの
で、差動増幅回路の偶発的に発生するバラツキによるオ
フセットを、逆相入力端子１１１１側に入れた状態と、
同相入力端子１１１０側に入れた状態とで切り替えるこ
とができる。これら２つの状態では、同相出力端子１１
１０及び逆相出力端子１１１１に現れるオフセットは、
符号が互いに逆で絶対値が等しい状態となる。
ランジスタ１１０１と１１０２の間において、製造上の
理由などにより偶発的に発生する特性の不一致が存在す
る場合でも、詳細には説明しないが、図２２と同様の構
成を有している。したがって、本差動増幅回路において
は、スイッチ１１０６乃至１１０９を使用しているの
で、差動増幅回路の偶発的に発生するバラツキによるオ
フセットを、逆相入力端子１１１１側に入れた状態と、
同相入力端子１１１０側に入れた状態とで切り替えるこ
とができる。これら２つの状態では、同相出力端子１１
１０及び逆相出力端子１１１１に現れるオフセットは、
符号が互いに逆で絶対値が等しい状態となる。
【００５５】以上より、オペアンプが製造上のバラツキ
などにより偶発的に発生するオフセット電圧を持ってい
る場合、正極性のオフセット電圧を出力する場合と負極
性のオフセット電圧を出力する場合とでは、期待値電圧
からの偏差が等しくなるので、液晶表示画素に印加され
る駆動電圧の平均電圧には、２つの偏差の差の成分が誤
差電圧として残留することがなくなり、したがって、上
記オペアンプを液晶駆動回路に使用した場合、液晶表示
装置の画素間での印加電圧に差となって生じず、表示む
らを確実に回避できる。
などにより偶発的に発生するオフセット電圧を持ってい
る場合、正極性のオフセット電圧を出力する場合と負極
性のオフセット電圧を出力する場合とでは、期待値電圧
からの偏差が等しくなるので、液晶表示画素に印加され
る駆動電圧の平均電圧には、２つの偏差の差の成分が誤
差電圧として残留することがなくなり、したがって、上
記オペアンプを液晶駆動回路に使用した場合、液晶表示
装置の画素間での印加電圧に差となって生じず、表示む
らを確実に回避できる。
【００５６】図３３に、図２７の差動増幅回路の負荷素
子をカレントミラー構成の能動負荷に変えた回路構成を
示す。図３３は、ＰチャンネルＭＯＳトランジスタを入
力トランジスタとして使用した場合を示すものである。
子をカレントミラー構成の能動負荷に変えた回路構成を
示す。図３３は、ＰチャンネルＭＯＳトランジスタを入
力トランジスタとして使用した場合を示すものである。
【００５７】図３３において、１２０１及び１２０２は
ＰチャンネルＭＯＳによる入力トランジスタをそれぞれ
示し、１２０３は本回路に動作電流を与える定電流源を
示し、１２０４は入力トランジスタ１２０１の負荷とな
るＮチャンネルＭＯＳによる負荷トランジスタを示し、
１２０５は入力トランジスタ１２０２の負荷となるＮチ
ャンネルＭＯＳによる負荷トランジスタを示し、１２０
６及び１２０７は入力信号を切り替えるスイッチをそれ
ぞれ示し、１２０８及び１２０９は出力信号を切り替え
るスイッチをそれぞれ示し、１２１０は同相入力端子を
示し、１２１１は逆相入力端子を示し、１２１２は同相
出力端子を示し、１２１３は逆相出力端子を示し、１２
１４はスイッチ１２０６〜１２０９を同時に切り替える
信号を入力するための切替信号入力端子を示す。
ＰチャンネルＭＯＳによる入力トランジスタをそれぞれ
示し、１２０３は本回路に動作電流を与える定電流源を
示し、１２０４は入力トランジスタ１２０１の負荷とな
るＮチャンネルＭＯＳによる負荷トランジスタを示し、
１２０５は入力トランジスタ１２０２の負荷となるＮチ
ャンネルＭＯＳによる負荷トランジスタを示し、１２０
６及び１２０７は入力信号を切り替えるスイッチをそれ
ぞれ示し、１２０８及び１２０９は出力信号を切り替え
るスイッチをそれぞれ示し、１２１０は同相入力端子を
示し、１２１１は逆相入力端子を示し、１２１２は同相
出力端子を示し、１２１３は逆相出力端子を示し、１２
１４はスイッチ１２０６〜１２０９を同時に切り替える
信号を入力するための切替信号入力端子を示す。
【００５８】図３３の構成は、負荷素子がトランジスタ
によるカレントミラー構成の能動負荷である点におい
て、図２７の構成（受動負荷）と異なっている。図２８
に対応する状態においては、同相入力信号は、入力トラ
ンジスタ１２０１及び負荷トランジスタ１２０４で増幅
される一方、逆相入力信号は、入力トランジスタ１２０
２及び負荷抵抗１２０５で増幅される。これに対して、
図２９に対応する状態においては、同相入力信号は、入
力トランジスタ１２０２及び負荷トランジスタ１２０５
で増幅される一方、逆相入力信号は、入力トランジスタ
１２０１及び負荷トランジスタ１２０４で増幅される。
によるカレントミラー構成の能動負荷である点におい
て、図２７の構成（受動負荷）と異なっている。図２８
に対応する状態においては、同相入力信号は、入力トラ
ンジスタ１２０１及び負荷トランジスタ１２０４で増幅
される一方、逆相入力信号は、入力トランジスタ１２０
２及び負荷抵抗１２０５で増幅される。これに対して、
図２９に対応する状態においては、同相入力信号は、入
力トランジスタ１２０２及び負荷トランジスタ１２０５
で増幅される一方、逆相入力信号は、入力トランジスタ
１２０１及び負荷トランジスタ１２０４で増幅される。
【００５９】以上、何れの場合でも、上記負荷トランジ
スタ１２０４及び１２０５は、互いに、カレントミラー
構成となっているので、両負荷トランジスタに特性のバ
ラツキがあっても、負荷トランジスタ１２０４及び１２
０５に流れる電流は常に等しくなり、この結果、同相入
力信号及び逆相入力信号は同じ増幅度で増幅されること
になり、左右対称な出力波形が得られることになる。
スタ１２０４及び１２０５は、互いに、カレントミラー
構成となっているので、両負荷トランジスタに特性のバ
ラツキがあっても、負荷トランジスタ１２０４及び１２
０５に流れる電流は常に等しくなり、この結果、同相入
力信号及び逆相入力信号は同じ増幅度で増幅されること
になり、左右対称な出力波形が得られることになる。
【００６０】以上の様に、図３３に示す構成を有する差
動増幅回路でも、同相入力信号の増幅回路と逆相入力信
号の増幅回路とを、完全に入れ替えて使用している。
動増幅回路でも、同相入力信号の増幅回路と逆相入力信
号の増幅回路とを、完全に入れ替えて使用している。
【００６１】また、上記差動増幅回路を構成する入力ト
ランジスタ１２０１と１２０２の間において、製造上の
理由などにより偶発的に発生する特性の不一致が存在す
る場合でも、詳細には説明しないが、図２７と同様の構
成を有している。したがって、上記差動増幅回路におい
ては、スイッチ１２０６〜１２０９を使用しているの
で、差動増幅回路の偶発的なバラツキによるオフセット
を、逆相入力端子１２１１側に入れた状態と、同相入力
端子１２１０側に入れた状態とで切り替えることができ
る。これら２つの状態では、同相出力端子１２１０及び
逆相出力端子１２１１に現れるオフセットは、符号が互
いに逆で絶対値が等しい状態となる。
ランジスタ１２０１と１２０２の間において、製造上の
理由などにより偶発的に発生する特性の不一致が存在す
る場合でも、詳細には説明しないが、図２７と同様の構
成を有している。したがって、上記差動増幅回路におい
ては、スイッチ１２０６〜１２０９を使用しているの
で、差動増幅回路の偶発的なバラツキによるオフセット
を、逆相入力端子１２１１側に入れた状態と、同相入力
端子１２１０側に入れた状態とで切り替えることができ
る。これら２つの状態では、同相出力端子１２１０及び
逆相出力端子１２１１に現れるオフセットは、符号が互
いに逆で絶対値が等しい状態となる。
【００６２】これにより、オペアンプが製造上のバラツ
キなどにより偶発的に生じるオフセット電圧を持ってい
る場合でも、正極性のオフセット電圧を出力する場合と
負極性のオフセット電圧を出力する場合とでは、期待値
電圧からの偏差が等しくなるので、液晶表示画素に印加
される駆動電圧の平均電圧には、２つの偏差の差の成分
が誤差電圧として残留することがなくなり、したがっ
て、液晶表示装置の画素間での印加電圧に差となって生
じず、表示むらを確実に回避できる。
キなどにより偶発的に生じるオフセット電圧を持ってい
る場合でも、正極性のオフセット電圧を出力する場合と
負極性のオフセット電圧を出力する場合とでは、期待値
電圧からの偏差が等しくなるので、液晶表示画素に印加
される駆動電圧の平均電圧には、２つの偏差の差の成分
が誤差電圧として残留することがなくなり、したがっ
て、液晶表示装置の画素間での印加電圧に差となって生
じず、表示むらを確実に回避できる。
【００６３】次に、図３４を示す。これは、図３２に示
す差動増幅回路と等価な差動増幅回路１３０１と、スイ
ッチ及び出力部を具体化した例について説明する。な
お、図３４は、ＮチャンネルＭＯＳ入力のオペアンプで
ある。
す差動増幅回路と等価な差動増幅回路１３０１と、スイ
ッチ及び出力部を具体化した例について説明する。な
お、図３４は、ＮチャンネルＭＯＳ入力のオペアンプで
ある。
【００６４】図３４において、１３０１は図３２で示す
差動増幅回路を示し、１３０２は同相入力端子を示し、
１３０３は逆相入力端子を示し、１３０４及び１３０５
はスイッチ切替信号入力端子をそれぞれ示し、１３０６
から１３０９はスイッチをそれぞれ示し、１３１０から
１３１３はスイッチをそれぞれ示し、１３１４及び１３
１５はＮチャンネルＭＯＳの入力トランジスタをそれぞ
れ示し、１３１６および１３１７は入力トランジスタの
能動負荷となるＰチャンネルＭＯＳの負荷トランジスタ
をそれぞれ示し、１３１８はＰチャンネルＭＯＳの出力
トランジスタを示し、１３１９はＮチャンネルＭＯＳの
出力トランジスタを示し、１３２０は出力端子を示し、
１３２１はオペアンプに動作点を与えるためのバイアス
電圧入力端子を示す。ここで、差動増幅回路１３０１を
図２２の抵抗負荷の差動増幅回路に置き換えた回路も、
以下の説明と全く同一の動作をするため、ここでは詳細
な説明を省略する。
差動増幅回路を示し、１３０２は同相入力端子を示し、
１３０３は逆相入力端子を示し、１３０４及び１３０５
はスイッチ切替信号入力端子をそれぞれ示し、１３０６
から１３０９はスイッチをそれぞれ示し、１３１０から
１３１３はスイッチをそれぞれ示し、１３１４及び１３
１５はＮチャンネルＭＯＳの入力トランジスタをそれぞ
れ示し、１３１６および１３１７は入力トランジスタの
能動負荷となるＰチャンネルＭＯＳの負荷トランジスタ
をそれぞれ示し、１３１８はＰチャンネルＭＯＳの出力
トランジスタを示し、１３１９はＮチャンネルＭＯＳの
出力トランジスタを示し、１３２０は出力端子を示し、
１３２１はオペアンプに動作点を与えるためのバイアス
電圧入力端子を示す。ここで、差動増幅回路１３０１を
図２２の抵抗負荷の差動増幅回路に置き換えた回路も、
以下の説明と全く同一の動作をするため、ここでは詳細
な説明を省略する。
【００６５】図３４において、１３１４及び１３１５
が、図３２で示したスイッチ切替信号入力端子１１１４
に相当し、１３０４と１３０５とは互いに逆相の信号を
入力する。スイッチ切替信号入力に応じた回路の動作を
図３５及び図３６を参照しながら、以下に説明する。
が、図３２で示したスイッチ切替信号入力端子１１１４
に相当し、１３０４と１３０５とは互いに逆相の信号を
入力する。スイッチ切替信号入力に応じた回路の動作を
図３５及び図３６を参照しながら、以下に説明する。
【００６６】図３４において、入力トランジスタ１３１
４及び１３１５が、図３２で示した入力トランジスタ１
１０１及び１１０２に相当し、負荷トランジスタ１３１
６及び１３１７が図３２で示した負荷トランジスタ１１
０４及び１１０５に相当する。
４及び１３１５が、図３２で示した入力トランジスタ１
１０１及び１１０２に相当し、負荷トランジスタ１３１
６及び１３１７が図３２で示した負荷トランジスタ１１
０４及び１１０５に相当する。
【００６７】また、図３４において、１３０７及び１３
０９が、図３２で示したスイッチ１１０６に相当し、１
３０６及び１３０８が、図３２で示したスイッチ１１０
７に相当し、１３１０及び１３１３が、図３２で示した
スイッチ１１０８に相当し、１３１１及び１３１２が、
図３２で示したスイッチ１１０９に相当し、トランジス
タ１３２２が、図３２で示した定電流源１１０３に相当
する。
０９が、図３２で示したスイッチ１１０６に相当し、１
３０６及び１３０８が、図３２で示したスイッチ１１０
７に相当し、１３１０及び１３１３が、図３２で示した
スイッチ１１０８に相当し、１３１１及び１３１２が、
図３２で示したスイッチ１１０９に相当し、トランジス
タ１３２２が、図３２で示した定電流源１１０３に相当
する。
【００６８】切替入力信号１３０４に“Ｌ”レベル（ロ
ーレベル）が入力されると、スイッチはＰチャンネルＭ
ＯＳトランジスタであるので、図３５に示すように、ス
イッチ１３０６、１３０７、１３１０、及び１３１１が
オン状態になる。この時、スイッチ切替信号入力端子１
３０５には“Ｈ”レベル（ハイレベル）が入力されてい
るため、スイッチ１３０８、１３０９、１３１２、及び
１３１３はオフする。同相入力信号１３０２は、スイッ
チ１３０６を介して入力トランジスタ１３１５へ供給さ
れる。逆相入力信号１３０３は、スイッチ１３０７を介
して入力トランジスタ１３１４へ供給される。また、ス
イッチ１３１０を介して負荷トランジスタ１３１６及び
１３１７にゲート信号が供給され、スイッチ１３１１を
介して出力トランジスタ１３１８へゲート信号が与えら
れる。図３５の場合、同相入力信号を増幅する回路は、
トランジスタ１３１５及び負荷トランジスタ１３１７で
あり、逆相入力信号を増幅する回路は、トランジスタ１
３１４及び負荷トランジスタ１３１６である。
ーレベル）が入力されると、スイッチはＰチャンネルＭ
ＯＳトランジスタであるので、図３５に示すように、ス
イッチ１３０６、１３０７、１３１０、及び１３１１が
オン状態になる。この時、スイッチ切替信号入力端子１
３０５には“Ｈ”レベル（ハイレベル）が入力されてい
るため、スイッチ１３０８、１３０９、１３１２、及び
１３１３はオフする。同相入力信号１３０２は、スイッ
チ１３０６を介して入力トランジスタ１３１５へ供給さ
れる。逆相入力信号１３０３は、スイッチ１３０７を介
して入力トランジスタ１３１４へ供給される。また、ス
イッチ１３１０を介して負荷トランジスタ１３１６及び
１３１７にゲート信号が供給され、スイッチ１３１１を
介して出力トランジスタ１３１８へゲート信号が与えら
れる。図３５の場合、同相入力信号を増幅する回路は、
トランジスタ１３１５及び負荷トランジスタ１３１７で
あり、逆相入力信号を増幅する回路は、トランジスタ１
３１４及び負荷トランジスタ１３１６である。
【００６９】スイッチ切替信号入力端子１３０５に
“Ｌ”レベルが入力されると、図３６において、スイッ
チ１３０８、１３０９、１３１２、及び１３１３がオン
状態になる。この時、スイッチ切替信号入力端子１３０
４には“Ｈ”レベルが入力されているため、スイッチ１
３０６、１３０７、１３１０、及び１３１１はオフす
る。この時、同相入力信号１３０２は、スイッチ１３０
８を介して入力トランジスタ１３１４へ供給される。逆
相入力信号１３０３は、スイッチ１３０９を介して入力
トランジスタ１３１５へ供給される。また、スイッチ１
３１３を介して負荷トランジスタ１３１６及び１３１７
にゲート信号が与えられ、スイッチ１３１２を介して出
力トランジスタ１３１８へゲート信号が与えられる。図
３６の場合、同相入力信号を増幅する回路は、入力トラ
ンジスタ１３１４及び負荷トランジスタ１３１６であ
り、逆相入力信号を増幅する回路は、入力トランジスタ
１３１５及び負荷トランジスタ１３１７である。
“Ｌ”レベルが入力されると、図３６において、スイッ
チ１３０８、１３０９、１３１２、及び１３１３がオン
状態になる。この時、スイッチ切替信号入力端子１３０
４には“Ｈ”レベルが入力されているため、スイッチ１
３０６、１３０７、１３１０、及び１３１１はオフす
る。この時、同相入力信号１３０２は、スイッチ１３０
８を介して入力トランジスタ１３１４へ供給される。逆
相入力信号１３０３は、スイッチ１３０９を介して入力
トランジスタ１３１５へ供給される。また、スイッチ１
３１３を介して負荷トランジスタ１３１６及び１３１７
にゲート信号が与えられ、スイッチ１３１２を介して出
力トランジスタ１３１８へゲート信号が与えられる。図
３６の場合、同相入力信号を増幅する回路は、入力トラ
ンジスタ１３１４及び負荷トランジスタ１３１６であ
り、逆相入力信号を増幅する回路は、入力トランジスタ
１３１５及び負荷トランジスタ１３１７である。
【００７０】図３５及び図３６に示したように、本差動
増幅回路は、スイッチ１３０６から１３１３を切り替え
ることによって、同相入力信号の増幅回路と逆相入力信
号の増幅回路とを入れ替えることができる。これによ
り、前述したように、差動増幅回路に製造上の特性バラ
ツキ等による偶発的なオフセットが発生した場合でも、
このオフセットは、この２つの状態で符号が互いに逆で
絶対値が等しくなる。したがって、オペアンプに生じる
オフセットのバラツキも、スイッチ１３０６から１３１
３を切り替えることによって、オフセットの符号が互い
に逆で絶対値が等しい状態を実現することができ、上記
オフセットを相殺できる。
増幅回路は、スイッチ１３０６から１３１３を切り替え
ることによって、同相入力信号の増幅回路と逆相入力信
号の増幅回路とを入れ替えることができる。これによ
り、前述したように、差動増幅回路に製造上の特性バラ
ツキ等による偶発的なオフセットが発生した場合でも、
このオフセットは、この２つの状態で符号が互いに逆で
絶対値が等しくなる。したがって、オペアンプに生じる
オフセットのバラツキも、スイッチ１３０６から１３１
３を切り替えることによって、オフセットの符号が互い
に逆で絶対値が等しい状態を実現することができ、上記
オフセットを相殺できる。
【００７１】次に、図３７を参照しながら、図３３に示
す差動増幅回路と等価な差動増幅回路１６０１と、スイ
ッチ及び出力部を具体化した例を説明する。なお、図３
７は、ＰチャンネルＭＯＳ入力のオペアンプである。
す差動増幅回路と等価な差動増幅回路１６０１と、スイ
ッチ及び出力部を具体化した例を説明する。なお、図３
７は、ＰチャンネルＭＯＳ入力のオペアンプである。
【００７２】図３７において、１６０２は同相入力端子
を示し、１６０３は逆相入力端子を示し、１６０４及び
１６０５はスイッチ切替信号入力端子をそれぞれ示し、
１６０６〜１６０９はスイッチをそれぞれ示し、１６１
０〜１６１３はスイッチをそれぞれ示し、１６１４及び
１６１５はＰチャンネルＭＯＳの入力トランジスタをそ
れぞれ示し、１６１６および１６１７は入力トランジス
タの能動負荷となるＮチャンネルＭＯＳの負荷トランジ
スタをそれぞれ示し、１６１８はＮチャンネルＭＯＳの
出力トランジスタを示し、１６１９はＰチャンネルＭＯ
Ｓの出力トランジスタを示し、１６２０は出力端子を示
し、１６２１はオペアンプに動作点を与えるためのバイ
アス電圧入力端子を示す。ここで、差動増幅回路１６０
１を図２７で述べた抵抗負荷の差動増幅回路に置き換え
た回路も、以下の説明と全く同一の動作をするため、こ
こでは詳細な説明を省略する。
を示し、１６０３は逆相入力端子を示し、１６０４及び
１６０５はスイッチ切替信号入力端子をそれぞれ示し、
１６０６〜１６０９はスイッチをそれぞれ示し、１６１
０〜１６１３はスイッチをそれぞれ示し、１６１４及び
１６１５はＰチャンネルＭＯＳの入力トランジスタをそ
れぞれ示し、１６１６および１６１７は入力トランジス
タの能動負荷となるＮチャンネルＭＯＳの負荷トランジ
スタをそれぞれ示し、１６１８はＮチャンネルＭＯＳの
出力トランジスタを示し、１６１９はＰチャンネルＭＯ
Ｓの出力トランジスタを示し、１６２０は出力端子を示
し、１６２１はオペアンプに動作点を与えるためのバイ
アス電圧入力端子を示す。ここで、差動増幅回路１６０
１を図２７で述べた抵抗負荷の差動増幅回路に置き換え
た回路も、以下の説明と全く同一の動作をするため、こ
こでは詳細な説明を省略する。
【００７３】図３７において、入力トランジスタ１６１
４及び１６１５が、図３３で示した入力トランジスタ１
２０１及び１２０２に相当し、負荷トランジスタ１６１
６及び１６１７が、図３３で示した負荷トランジスタ１
２０４及び１２０５に相当する。また、図３７におい
て、１６０７及び１６０９が、図３３で示したスイッチ
１２０６に相当し、１６０６及び１６０８が、図３３で
示したスイッチ１２０７に相当し、１６１０及び１６１
３が、図３３で示したスイッチ１２０８に相当し、１６
１１及び１６１２が、図３３で示したスイッチ１２０９
に相当し、トランジスタ１６２２が、図３３で示した定
電流源１２０３に相当する。
４及び１６１５が、図３３で示した入力トランジスタ１
２０１及び１２０２に相当し、負荷トランジスタ１６１
６及び１６１７が、図３３で示した負荷トランジスタ１
２０４及び１２０５に相当する。また、図３７におい
て、１６０７及び１６０９が、図３３で示したスイッチ
１２０６に相当し、１６０６及び１６０８が、図３３で
示したスイッチ１２０７に相当し、１６１０及び１６１
３が、図３３で示したスイッチ１２０８に相当し、１６
１１及び１６１２が、図３３で示したスイッチ１２０９
に相当し、トランジスタ１６２２が、図３３で示した定
電流源１２０３に相当する。
【００７４】スイッチ切替信号入力端子１６０４に
“Ｈ”レベル（ハイレベル）が入力されると、スイッチ
はＮチャンネルＭＯＳトランジスタであるので、図３８
に示すように、スイッチ１６０６、１６０７、１６１
０、及び１６１１がオン状態になる。この時、スイッチ
切替信号入力端子１６０５には“Ｌ”レベル（ローレベ
ル）が入力されているため、スイッチ１６０８、１６０
９、１６１２、及び１６１３はオフする。同相入力信号
１６０２は、スイッチ１６０６を介して入力トランジス
タ１６１５へ供給される。逆相入力信号１６０３は、ス
イッチ１６０７を介して入力トランジスタ１６１４へ供
給される。また、スイッチ１６１０を介して負荷トラン
ジスタ１６１６及び１６１７にゲート信号が供給され、
スイッチ１６１１を介して出力トランジスタ１６１８へ
ゲート信号が与えられる。図３８の場合、同相入力信号
を増幅する回路は、入力トランジスタ１６１５及び負荷
トランジスタ１６１７であり、逆相入力信号を増幅する
回路は、入力トランジスタ１６１４及び負荷トランジス
タ１６１６である。
“Ｈ”レベル（ハイレベル）が入力されると、スイッチ
はＮチャンネルＭＯＳトランジスタであるので、図３８
に示すように、スイッチ１６０６、１６０７、１６１
０、及び１６１１がオン状態になる。この時、スイッチ
切替信号入力端子１６０５には“Ｌ”レベル（ローレベ
ル）が入力されているため、スイッチ１６０８、１６０
９、１６１２、及び１６１３はオフする。同相入力信号
１６０２は、スイッチ１６０６を介して入力トランジス
タ１６１５へ供給される。逆相入力信号１６０３は、ス
イッチ１６０７を介して入力トランジスタ１６１４へ供
給される。また、スイッチ１６１０を介して負荷トラン
ジスタ１６１６及び１６１７にゲート信号が供給され、
スイッチ１６１１を介して出力トランジスタ１６１８へ
ゲート信号が与えられる。図３８の場合、同相入力信号
を増幅する回路は、入力トランジスタ１６１５及び負荷
トランジスタ１６１７であり、逆相入力信号を増幅する
回路は、入力トランジスタ１６１４及び負荷トランジス
タ１６１６である。
【００７５】スイッチ切替信号入力端子１６０５に
“Ｈ”レベルが入力されると、図３９において、スイッ
チ１６０８、１６０９、１６１２、及び１６１３がオン
状態になる。この時、スイッチ切替信号入力端子１６０
４には“Ｌ”レベルが入力されているため、スイッチ１
６０６、１６０７、１６１０、及び１６１１はオフす
る。この時、同相入力信号１６０２は、スイッチ１６０
８を介して入力トランジスタ１６１４へ供給される。逆
相入力信号１６０３は、スイッチ１６０９を介して入力
トランジスタ１６１５へ供給される。また、スイッチ１
６１３を介して負荷トランジスタ１６１６及び１６１７
にゲート信号が与えられ、スイッチ１６１２を介して出
力トランジスタ１６１８へゲート信号が与えられる。図
３９の場合、同相入力信号を増幅する回路は、入力トラ
ンジスタ１６１４及び負荷トランジスタ１６１６であ
り、逆相入力信号を増幅する回路は、入力トランジスタ
１６１５及び負荷トランジスタ１６１７である。
“Ｈ”レベルが入力されると、図３９において、スイッ
チ１６０８、１６０９、１６１２、及び１６１３がオン
状態になる。この時、スイッチ切替信号入力端子１６０
４には“Ｌ”レベルが入力されているため、スイッチ１
６０６、１６０７、１６１０、及び１６１１はオフす
る。この時、同相入力信号１６０２は、スイッチ１６０
８を介して入力トランジスタ１６１４へ供給される。逆
相入力信号１６０３は、スイッチ１６０９を介して入力
トランジスタ１６１５へ供給される。また、スイッチ１
６１３を介して負荷トランジスタ１６１６及び１６１７
にゲート信号が与えられ、スイッチ１６１２を介して出
力トランジスタ１６１８へゲート信号が与えられる。図
３９の場合、同相入力信号を増幅する回路は、入力トラ
ンジスタ１６１４及び負荷トランジスタ１６１６であ
り、逆相入力信号を増幅する回路は、入力トランジスタ
１６１５及び負荷トランジスタ１６１７である。
【００７６】図３８及び図３９に示したように、上記差
動増幅回路は、スイッチ１６０６〜１６１３を切り替え
ることによって、同相入力信号の増幅回路と逆相入力信
号の増幅回路とを入れ替えることができる。これによ
り、前述したように、差動増幅回路に製造上のバラツキ
等により偶発的に発生するオフセットが発生した場合で
も、このオフセットは、この２つの状態で符号が互いに
逆で絶対値が等しくなる。したがって、オペアンプに生
じるオフセットのバラツキも、スイッチ１６０６〜１６
１３を切り替えることによって、オフセットの符号が逆
で絶対値が等しい状態を実現することができる。なお、
図３８及び図３９において、点線は、信号の流れを示す
ものである。
動増幅回路は、スイッチ１６０６〜１６１３を切り替え
ることによって、同相入力信号の増幅回路と逆相入力信
号の増幅回路とを入れ替えることができる。これによ
り、前述したように、差動増幅回路に製造上のバラツキ
等により偶発的に発生するオフセットが発生した場合で
も、このオフセットは、この２つの状態で符号が互いに
逆で絶対値が等しくなる。したがって、オペアンプに生
じるオフセットのバラツキも、スイッチ１６０６〜１６
１３を切り替えることによって、オフセットの符号が逆
で絶対値が等しい状態を実現することができる。なお、
図３８及び図３９において、点線は、信号の流れを示す
ものである。
【００７７】図４０及び図４１は、前述の差動増幅回路
を使用したドット反転駆動を行う液晶駆動回路の出力ブ
ロック図であり、隣り合う２つの出力回路部分のみを示
す。図４０及び図４１は、液晶駆動電圧の極性を切り替
えた場合の動作をそれぞれ示している。
を使用したドット反転駆動を行う液晶駆動回路の出力ブ
ロック図であり、隣り合う２つの出力回路部分のみを示
す。図４０及び図４１は、液晶駆動電圧の極性を切り替
えた場合の動作をそれぞれ示している。
【００７８】図４０及び図４１において、２１０１は図
３４で示したＮチャンネルＭＯＳトランジスタ入力のオ
ペアンプを示し、２１０２は図３７で示したＰチャンネ
ルＭＯＳトランジスタ入力のオペアンプを示し、２１０
３は正極性の液晶駆動電圧を発生するＤ／Ａ変換回路を
示し、２１０４は負極性の液晶駆動電圧を発生するＤ／
Ａ変換回路を示し、２１０５〜２１０８は液晶駆動電圧
を交流化するためのスイッチを示し、２１０９は奇数番
目の出力端子の表示データを記憶するラッチ回路を示
し、２１１０は偶数番目の出力端子の表示データを記憶
するラッチ回路を示し、２１１１は奇数番目の出力端子
を示し、２１１２は偶数番目の出力端子を示し、２１１
３は交流化スイッチ切替信号入力を示し、２１１４は図
３４や図３７で示したオペアンプのスイッチ切替信号を
示す。なお、ここでのラッチ回路２１０９や２１１０
は、図１７のホールドメモリ４４０５を示し、レベルシ
フタ回路は省略された形で説明している。
３４で示したＮチャンネルＭＯＳトランジスタ入力のオ
ペアンプを示し、２１０２は図３７で示したＰチャンネ
ルＭＯＳトランジスタ入力のオペアンプを示し、２１０
３は正極性の液晶駆動電圧を発生するＤ／Ａ変換回路を
示し、２１０４は負極性の液晶駆動電圧を発生するＤ／
Ａ変換回路を示し、２１０５〜２１０８は液晶駆動電圧
を交流化するためのスイッチを示し、２１０９は奇数番
目の出力端子の表示データを記憶するラッチ回路を示
し、２１１０は偶数番目の出力端子の表示データを記憶
するラッチ回路を示し、２１１１は奇数番目の出力端子
を示し、２１１２は偶数番目の出力端子を示し、２１１
３は交流化スイッチ切替信号入力を示し、２１１４は図
３４や図３７で示したオペアンプのスイッチ切替信号を
示す。なお、ここでのラッチ回路２１０９や２１１０
は、図１７のホールドメモリ４４０５を示し、レベルシ
フタ回路は省略された形で説明している。
【００７９】以下、これらの図を使用して奇数番目の出
力端子の動作について説明する。偶数番目の出力端子に
ついては、その駆動電圧極性が逆になるだけで同一の動
作をするため、詳細な説明を省略する。
力端子の動作について説明する。偶数番目の出力端子に
ついては、その駆動電圧極性が逆になるだけで同一の動
作をするため、詳細な説明を省略する。
【００８０】図４０は、奇数番目の出力端子２１１１が
正極性駆動電圧を出力し、偶数番目の出力端子２１１２
が負極性駆動電圧を出力する場合を示す。この場合、奇
数番目の出力端子の表示データは、ラッチ回路２１０９
からスイッチ２１０５を介して正極性用Ｄ／Ａ変換回路
２１０３へ送られ、その出力がオペアンプ２１０１に与
えられた後、スイッチ２１０７を介して奇数番目の出力
端子２１１１から出力される（図４０中の太線で示す矢
印を参照）。
正極性駆動電圧を出力し、偶数番目の出力端子２１１２
が負極性駆動電圧を出力する場合を示す。この場合、奇
数番目の出力端子の表示データは、ラッチ回路２１０９
からスイッチ２１０５を介して正極性用Ｄ／Ａ変換回路
２１０３へ送られ、その出力がオペアンプ２１０１に与
えられた後、スイッチ２１０７を介して奇数番目の出力
端子２１１１から出力される（図４０中の太線で示す矢
印を参照）。
【００８１】図４１は、奇数番目の出力端子２１１１が
負極性駆動電圧を出力し、偶数番目の出力端子２１１２
が正極性駆動電圧を出力する場合を示す。この場合、奇
数番目の出力端子の表示データは、ラッチ回路２１０９
からスイッチ２１０６を介して負極性用Ｄ／Ａ変換回路
２１０４へ送られ、その出力がオペアンプ２１０２に与
えられた後、スイッチ２１０７を介して奇数番目の出力
端子２１１１から出力される（図４１中の太線で示す矢
印を参照）。
負極性駆動電圧を出力し、偶数番目の出力端子２１１２
が正極性駆動電圧を出力する場合を示す。この場合、奇
数番目の出力端子の表示データは、ラッチ回路２１０９
からスイッチ２１０６を介して負極性用Ｄ／Ａ変換回路
２１０４へ送られ、その出力がオペアンプ２１０２に与
えられた後、スイッチ２１０７を介して奇数番目の出力
端子２１１１から出力される（図４１中の太線で示す矢
印を参照）。
【００８２】ここで、オペアンプが製造上の理由等で特
性が異なり、偶発的に発生するオフセット電圧を持つ場
合について説明する。前述したように、ここで示すオペ
アンプはスイッチ切替信号により、そのオフセットの符
号を反転させることができ、このときのオフセット電圧
の絶対値は同じであることから、オペアンプ２１０１が
オフセット電圧Ａ又は−Ａに切り替えることができ、オ
ペアンプ２１０２がオフセット電圧Ｂ又は−Ｂに切り替
えることができるものとする。この場合、奇数番目の出
力端子の出力電圧は、正極性出力時はＡ又は−Ａのオフ
セットを持ち、負極性出力時はＢ又は−Ｂのオフセット
を持つことになる。オフセットの符号の選択は、前述の
オペアンプのスイッチ切替信号で行われる。
性が異なり、偶発的に発生するオフセット電圧を持つ場
合について説明する。前述したように、ここで示すオペ
アンプはスイッチ切替信号により、そのオフセットの符
号を反転させることができ、このときのオフセット電圧
の絶対値は同じであることから、オペアンプ２１０１が
オフセット電圧Ａ又は−Ａに切り替えることができ、オ
ペアンプ２１０２がオフセット電圧Ｂ又は−Ｂに切り替
えることができるものとする。この場合、奇数番目の出
力端子の出力電圧は、正極性出力時はＡ又は−Ａのオフ
セットを持ち、負極性出力時はＢ又は−Ｂのオフセット
を持つことになる。オフセットの符号の選択は、前述の
オペアンプのスイッチ切替信号で行われる。
【００８３】次に、図３は、図４０及び図４１における
差動増幅回路２１１５の具体的構成例を示すものであ
り、図３において、２３０１は図３４で示したＮチャン
ネルＭＯＳトランジスタ入力のオペアンプに対応し、２
３０２は図３７で示したＰチャンネルＭＯＳトランジス
タ入力のオペアンプに対応している。また、図３におい
て、２３０７及び２３０８は、図４０及び図４１におけ
るスイッチ２１０７及び２１０８にそれぞれ対応してい
る。更に、図３において、出力端子２３１１及び２３１
２は、図４０及び図４１における出力端子２１１１及び
２１１２にそれぞれ対応している。図３中、ＶＢＮおよ
びＶＢＰは、オペアンプに動作点を与えるためのバイア
ス電圧入力端子をそれぞれ示す。更に、図３中の２３１
３は、図４０および図４１中の２１１３（交流化スイッ
チ切替信号入力ＲＥＶ）に対応し、図３中の２３１４は
図４０及び図４１中の２１１４（図３４及び図３７で示
したオペアンプのスイッチ切替信号ＳＷＰ）に対応す
る。
差動増幅回路２１１５の具体的構成例を示すものであ
り、図３において、２３０１は図３４で示したＮチャン
ネルＭＯＳトランジスタ入力のオペアンプに対応し、２
３０２は図３７で示したＰチャンネルＭＯＳトランジス
タ入力のオペアンプに対応している。また、図３におい
て、２３０７及び２３０８は、図４０及び図４１におけ
るスイッチ２１０７及び２１０８にそれぞれ対応してい
る。更に、図３において、出力端子２３１１及び２３１
２は、図４０及び図４１における出力端子２１１１及び
２１１２にそれぞれ対応している。図３中、ＶＢＮおよ
びＶＢＰは、オペアンプに動作点を与えるためのバイア
ス電圧入力端子をそれぞれ示す。更に、図３中の２３１
３は、図４０および図４１中の２１１３（交流化スイッ
チ切替信号入力ＲＥＶ）に対応し、図３中の２３１４は
図４０及び図４１中の２１１４（図３４及び図３７で示
したオペアンプのスイッチ切替信号ＳＷＰ）に対応す
る。
【００８４】そして、交流化スイッチ切替信号ＲＥＶ、
及びオペアンプのスイッチ切替信号ＳＷＰと出力の関係
を示したものが、図４２と表１である。
及びオペアンプのスイッチ切替信号ＳＷＰと出力の関係
を示したものが、図４２と表１である。
【００８５】図４２において、２５０１は奇数番目の出
力端子からの出力電圧により駆動される画素電圧の理想
値を示し、２５０２はオフセット電圧が加味された実際
の電圧を示す。交流化スイッチ切替信号ＲＥＶは、１フ
レーム毎に反転しており、オペアンプのスイッチ切替信
号ＳＷＰは２フレーム毎に反転している。この結果、画
素電圧の理想値と実際の電圧値との差は、１フレーム毎
に順次、Ａ、Ｂ、−Ａ、−Ｂと変化し、４フレームで最
初の状態に戻る。
力端子からの出力電圧により駆動される画素電圧の理想
値を示し、２５０２はオフセット電圧が加味された実際
の電圧を示す。交流化スイッチ切替信号ＲＥＶは、１フ
レーム毎に反転しており、オペアンプのスイッチ切替信
号ＳＷＰは２フレーム毎に反転している。この結果、画
素電圧の理想値と実際の電圧値との差は、１フレーム毎
に順次、Ａ、Ｂ、−Ａ、−Ｂと変化し、４フレームで最
初の状態に戻る。
【００８６】ここで、第１フレームと第３フレームの偏
差、及び第２フレームと第４フレームの偏差は互いに逆
符号で等しくなる。フレームの周期が液晶材料の反応時
間に対して十分短ければ、第１フレームと第３フレーム
とで偏差は打ち消され、また、第２フレームと第４フレ
ームとで偏差が打ち消される。偶数番目の出力端子でも
同様に４フレーム毎に偏差は打ち消される。これらをま
とめると表１のようになる。
差、及び第２フレームと第４フレームの偏差は互いに逆
符号で等しくなる。フレームの周期が液晶材料の反応時
間に対して十分短ければ、第１フレームと第３フレーム
とで偏差は打ち消され、また、第２フレームと第４フレ
ームとで偏差が打ち消される。偶数番目の出力端子でも
同様に４フレーム毎に偏差は打ち消される。これらをま
とめると表１のようになる。
【００８７】
【表１】
【００８８】以上より、液晶駆動出力端子毎の偏差のバ
ラツキは、各々の表示画素での打ち消し動作により、人
の目に表示むらとして識別されることはなく、良質な表
示を行うことが可能となる。
ラツキは、各々の表示画素での打ち消し動作により、人
の目に表示むらとして識別されることはなく、良質な表
示を行うことが可能となる。
【００８９】
【発明が解決しようとする課題】しかしながら、上記従
来の技術によれば、ソースドライバの出力回路部（図１
７参照）を構成する差動増幅器（オペアンプ回路）の構
造上の条件のバラツキ等により偶発的に発生するオフセ
ット電圧（このオフセット電圧は、主として、差動増幅
器の入力段を構成する差動部で発生する。）が液晶表示
素子への理想の駆動電圧からの誤差を生み、これにより
表示画像が適切に表示されず、いわゆる表示むらが発生
し、表示品位を低下させる要因となっていた。
来の技術によれば、ソースドライバの出力回路部（図１
７参照）を構成する差動増幅器（オペアンプ回路）の構
造上の条件のバラツキ等により偶発的に発生するオフセ
ット電圧（このオフセット電圧は、主として、差動増幅
器の入力段を構成する差動部で発生する。）が液晶表示
素子への理想の駆動電圧からの誤差を生み、これにより
表示画像が適切に表示されず、いわゆる表示むらが発生
し、表示品位を低下させる要因となっていた。
【００９０】上記第１従来技術では、一つの出力端子に
正極性電圧および負極性電圧の双方を出力（フルレン
ジ）できるようにＮチャンネルＭＯＳトランジスタを入
力段にもつオペアンプとＰチャンネルＭＯＳトランジス
タを入力段にもつオペアンプ２個を有する構成を示し
た。これにより、図２１に示すようにオフセット電圧に
起因する偏差Ａ、−Ａを２フレームで打ち消していた。
正極性電圧および負極性電圧の双方を出力（フルレン
ジ）できるようにＮチャンネルＭＯＳトランジスタを入
力段にもつオペアンプとＰチャンネルＭＯＳトランジス
タを入力段にもつオペアンプ２個を有する構成を示し
た。これにより、図２１に示すようにオフセット電圧に
起因する偏差Ａ、−Ａを２フレームで打ち消していた。
【００９１】しかしながら、この回路構成は、１出力端
子毎にオペアンプ２個を有するので、回路規模が大きく
チップサイズの増大を招来するという不具合があった。
しかも、比較的消費電力が大きいオペアンプ回路が多く
なるので、低消費電力化のネックにもなっていた。
子毎にオペアンプ２個を有するので、回路規模が大きく
チップサイズの増大を招来するという不具合があった。
しかも、比較的消費電力が大きいオペアンプ回路が多く
なるので、低消費電力化のネックにもなっていた。
【００９２】一方、上記第２従来技術では、正極性電圧
は入力段にＮチャンネルＭＯＳトランジスタを使用した
オペアンプから出力すると共に、負極性電圧は入力段に
ＰチャンネルＭＯＳトランジスタを使用したオペアンプ
から出力し、正極性／負極性電圧を切替スイッチで切り
替えてフルレンジ出力にしていた。これによれば、オペ
アンプ回路の数が半減するので、回路規模の縮小および
低消費電力化が実現できる。
は入力段にＮチャンネルＭＯＳトランジスタを使用した
オペアンプから出力すると共に、負極性電圧は入力段に
ＰチャンネルＭＯＳトランジスタを使用したオペアンプ
から出力し、正極性／負極性電圧を切替スイッチで切り
替えてフルレンジ出力にしていた。これによれば、オペ
アンプ回路の数が半減するので、回路規模の縮小および
低消費電力化が実現できる。
【００９３】しかしながら、上記第２従来技術では、Ｎ
チャンネルＭＯＳトランジスタを使用したオペアンプ回
路で発生するオフセット電圧による偏差Ａと、Ｐチャン
ネルＭＯＳトランジスタを使用したオペアンプ回路で発
生するオフセット電圧による偏差Ｂを打ち消すことがで
きず（図２０参照）、液晶表示素子への理想の駆動電圧
からの誤差が解消できず、これにより、表示画像が適切
に表示されず、いわゆる表示むらが発生し、表示品位を
低下させる要因となっていた。
チャンネルＭＯＳトランジスタを使用したオペアンプ回
路で発生するオフセット電圧による偏差Ａと、Ｐチャン
ネルＭＯＳトランジスタを使用したオペアンプ回路で発
生するオフセット電圧による偏差Ｂを打ち消すことがで
きず（図２０参照）、液晶表示素子への理想の駆動電圧
からの誤差が解消できず、これにより、表示画像が適切
に表示されず、いわゆる表示むらが発生し、表示品位を
低下させる要因となっていた。
【００９４】また、上記第３従来技術では、前述の正極
性電圧は入力段にＮチャンネルＭＯＳトランジスタを使
用したオペアンプから出力すると共に、負極性電圧は入
力段にＰチャンネルＭＯＳトランジスタを使用したオペ
アンプ回路から出力し、正極性電圧／負極性電圧を切替
スイッチで切り替えてフルレンジ出力にするのに加え
て、更にオペアンプ入力端子（同相入力端子および逆相
入力端子）への入力信号として、同相入力信号もしくは
逆相入力信号を切り替えて入力することで、前述の正極
性電圧／負極性電圧に加えて、入力信号切り替えによっ
て新たに正極性電圧／負極性電圧（前述の正極性電圧／
負極性電圧を反転したもの）を作りだすことによって、
ＮチャンネルＭＯＳトランジスタを使用したオペアンプ
回路で発生するオフセット電圧による偏差Ａ、−Ａ、Ｐ
チャンネルＭＯＳトランジスタを使用したオペアンプで
発生するオフセット電圧による偏差Ｂと−Ｂをフレーム
間で切り替えることで４フレーム間で上記偏差を打ち消
し（図４２および表１を参照）、いわゆる表示むらの発
生をなくしていた。
性電圧は入力段にＮチャンネルＭＯＳトランジスタを使
用したオペアンプから出力すると共に、負極性電圧は入
力段にＰチャンネルＭＯＳトランジスタを使用したオペ
アンプ回路から出力し、正極性電圧／負極性電圧を切替
スイッチで切り替えてフルレンジ出力にするのに加え
て、更にオペアンプ入力端子（同相入力端子および逆相
入力端子）への入力信号として、同相入力信号もしくは
逆相入力信号を切り替えて入力することで、前述の正極
性電圧／負極性電圧に加えて、入力信号切り替えによっ
て新たに正極性電圧／負極性電圧（前述の正極性電圧／
負極性電圧を反転したもの）を作りだすことによって、
ＮチャンネルＭＯＳトランジスタを使用したオペアンプ
回路で発生するオフセット電圧による偏差Ａ、−Ａ、Ｐ
チャンネルＭＯＳトランジスタを使用したオペアンプで
発生するオフセット電圧による偏差Ｂと−Ｂをフレーム
間で切り替えることで４フレーム間で上記偏差を打ち消
し（図４２および表１を参照）、いわゆる表示むらの発
生をなくしていた。
【００９５】本発明は上記問題点に鑑みなされたもので
あり、その目的は、正極性電圧出力用オペアンプと負極
性電圧出力用オペアンプとを別々に設け、同相入力信号
と逆相入力信号を切り替えて出力する液晶表示装置の駆
動装置および駆動方法において、簡単な回路の追加のみ
で上記ソースドライバを構成することができるもので、
ソースドライバの小型化や低消費電力化に影響を及ぼす
ことなく、液晶駆動出力端子毎の偏差のバラツキが、各
々の表示画素でのフレーム間での打ち消し動作によっ
て、人の目に表示むらとして識別されることはなく良質
な表示を行うことができるものを提供することにある。
あり、その目的は、正極性電圧出力用オペアンプと負極
性電圧出力用オペアンプとを別々に設け、同相入力信号
と逆相入力信号を切り替えて出力する液晶表示装置の駆
動装置および駆動方法において、簡単な回路の追加のみ
で上記ソースドライバを構成することができるもので、
ソースドライバの小型化や低消費電力化に影響を及ぼす
ことなく、液晶駆動出力端子毎の偏差のバラツキが、各
々の表示画素でのフレーム間での打ち消し動作によっ
て、人の目に表示むらとして識別されることはなく良質
な表示を行うことができるものを提供することにある。
【００９６】
【課題を解決するための手段】本発明に係る液晶表示装
置の駆動装置は、上記の課題を解決するために、同相ま
たは逆相の入力信号を増幅する第１及び第２増幅回路
と、切替信号に基づいて上記２つの入力信号を選択的に
切り替えて上記の第１及び第２増幅回路へ入力する第１
切替回路と、交流化信号に基づいて上記第１及び第２増
幅回路の出力信号を選択的に切り替えてマトリックス状
に配された画素に出力する第２切替回路と、上記切替信
号および交流化信号を上記第１及び第２切替回路にそれ
ぞれ出力することにより、上記第１及び第２切替回路の
切り替えを制御する切替制御回路とを備えており、上記
切替制御回路は、水平同期信号または１水平同期期間毎
に出力される信号をカウントし、このカウント値の整数
倍が水平ライン数に等しくならないように分周した第１
切替信号を上記切替信号として上記第１切替回路に出力
することを特徴としている。
置の駆動装置は、上記の課題を解決するために、同相ま
たは逆相の入力信号を増幅する第１及び第２増幅回路
と、切替信号に基づいて上記２つの入力信号を選択的に
切り替えて上記の第１及び第２増幅回路へ入力する第１
切替回路と、交流化信号に基づいて上記第１及び第２増
幅回路の出力信号を選択的に切り替えてマトリックス状
に配された画素に出力する第２切替回路と、上記切替信
号および交流化信号を上記第１及び第２切替回路にそれ
ぞれ出力することにより、上記第１及び第２切替回路の
切り替えを制御する切替制御回路とを備えており、上記
切替制御回路は、水平同期信号または１水平同期期間毎
に出力される信号をカウントし、このカウント値の整数
倍が水平ライン数に等しくならないように分周した第１
切替信号を上記切替信号として上記第１切替回路に出力
することを特徴としている。
【００９７】上記の発明によれば、同相入力信号と逆相
入力信号が第１切替回路によって切り替えられると共
に、第１及び第２増幅回路の出力がそれぞれ第２切替回
路によって切り替えられてマトリックス状に配された画
素に出力され、これにより液晶表示装置が駆動される。
入力信号が第１切替回路によって切り替えられると共
に、第１及び第２増幅回路の出力がそれぞれ第２切替回
路によって切り替えられてマトリックス状に配された画
素に出力され、これにより液晶表示装置が駆動される。
【００９８】本来、同じ回路特性を有すべき第１及び第
２増幅回路に、製造上のバラツキ等に起因して、回路特
性において差が生じた場合、出力信号にオフセット電圧
が生じてしまう。
２増幅回路に、製造上のバラツキ等に起因して、回路特
性において差が生じた場合、出力信号にオフセット電圧
が生じてしまう。
【００９９】そこで、上記発明においては、切替制御回
路が、水平同期信号または１水平同期期間毎に出力され
る信号をカウントし、このカウント値の整数倍が水平ラ
イン数に等しくならないように分周した第１切替信号を
上記切替信号として上記第１切替回路に出力している。
路が、水平同期信号または１水平同期期間毎に出力され
る信号をカウントし、このカウント値の整数倍が水平ラ
イン数に等しくならないように分周した第１切替信号を
上記切替信号として上記第１切替回路に出力している。
【０１００】これにより、画素に印加されるオフセット
電圧の極性が、切替制御回路によって、所定フレーム数
毎に切り替えられると共に、上記オフセット電圧が、切
替制御回路によって、上記所定フレーム数の２倍の数の
フレームでキャンセルされるように第１及び第２切替回
路はそれぞれ切り替えられる。
電圧の極性が、切替制御回路によって、所定フレーム数
毎に切り替えられると共に、上記オフセット電圧が、切
替制御回路によって、上記所定フレーム数の２倍の数の
フレームでキャンセルされるように第１及び第２切替回
路はそれぞれ切り替えられる。
【０１０１】このように、液晶駆動出力端子ごとのオフ
セット電圧のバラツキは、各々の画素での上記所定数の
フレーム間でキャンセルされるので、人の目に表示むら
として識別されることはなく、良質な表示が行える。こ
れにより、非常に信頼性の高い液晶表示装置の駆動装置
を提供することができる。
セット電圧のバラツキは、各々の画素での上記所定数の
フレーム間でキャンセルされるので、人の目に表示むら
として識別されることはなく、良質な表示が行える。こ
れにより、非常に信頼性の高い液晶表示装置の駆動装置
を提供することができる。
【０１０２】上記切替制御回路は、上記水平ライン数が
偶数か奇数かを識別し、この識別結果と垂直同期信号と
に基づいて、上記水平同期信号または１水平同期期間毎
に出力される信号に同期して変化する第２切替信号を生
成して上記交流化信号として上記第２切替回路に出力す
ることが好ましい。
偶数か奇数かを識別し、この識別結果と垂直同期信号と
に基づいて、上記水平同期信号または１水平同期期間毎
に出力される信号に同期して変化する第２切替信号を生
成して上記交流化信号として上記第２切替回路に出力す
ることが好ましい。
【０１０３】上記切替制御回路は、上記第１切替信号を
出力する第１分周回路と、上記の水平同期信号または１
水平同期期間毎に出力される信号に同期して変化する信
号を出力する第２分周回路と、垂直同期信号に同期して
変化する信号を出力する第３分周回路と、上記水平ライ
ン数が偶数か奇数かの上記識別結果と、上記第３分周回
路の出力信号とに対して論理積演算を行う論理積回路
と、上記論理積回路の出力信号と、上記第２分周回路の
出力信号とに対して排他的論理和演算を行う排他的論理
和回路とを備え、該排他的論理和回路から上記第２切替
信号が生成されることが好ましい。
出力する第１分周回路と、上記の水平同期信号または１
水平同期期間毎に出力される信号に同期して変化する信
号を出力する第２分周回路と、垂直同期信号に同期して
変化する信号を出力する第３分周回路と、上記水平ライ
ン数が偶数か奇数かの上記識別結果と、上記第３分周回
路の出力信号とに対して論理積演算を行う論理積回路
と、上記論理積回路の出力信号と、上記第２分周回路の
出力信号とに対して排他的論理和演算を行う排他的論理
和回路とを備え、該排他的論理和回路から上記第２切替
信号が生成されることが好ましい。
【０１０４】この場合、論理積回路の出力信号の変化に
応じて、水平同期信号または１水平同期期間毎に出力さ
れる信号に同期して変化する信号（第２分周回路の出力
信号）がそのまま、又は反転されたものが第２切替信号
として出力される。つまり、第２切替信号は、水平同期
信号に同期して変化し、水平ライン数が偶数か奇数かの
識別結果と、フレームに関する情報を担う垂直同期信号
との双方が反映されたものとなる。これら第１及び第２
切替信号に基づいて、第１及び第２増幅回路の入力及び
出力の切替制御を行うことによって、画素に印加される
オフセット電圧は、所定フレーム数毎に極性が切り替え
られると共に、上記所定フレーム数の２倍のフレームで
キャンセルされる。
応じて、水平同期信号または１水平同期期間毎に出力さ
れる信号に同期して変化する信号（第２分周回路の出力
信号）がそのまま、又は反転されたものが第２切替信号
として出力される。つまり、第２切替信号は、水平同期
信号に同期して変化し、水平ライン数が偶数か奇数かの
識別結果と、フレームに関する情報を担う垂直同期信号
との双方が反映されたものとなる。これら第１及び第２
切替信号に基づいて、第１及び第２増幅回路の入力及び
出力の切替制御を行うことによって、画素に印加される
オフセット電圧は、所定フレーム数毎に極性が切り替え
られると共に、上記所定フレーム数の２倍のフレームで
キャンセルされる。
【０１０５】本発明に係る液晶表示装置の駆動方法は、
上記の課題を解決するために、同相または逆相の入力信
号を増幅する第１及び第２増幅回路を有し、切替信号に
基づいて上記２つの入力信号を選択的に切り替えて上記
の第１及び第２増幅回路へ入力すると共に、交流化信号
に基づいて上記第１及び第２増幅回路の出力信号を選択
的に切り替えてマトリックス状に配された画素に出力す
る液晶表示装置の駆動方法であって、水平同期信号また
は１水平同期期間毎に出力される信号をカウントし、こ
のカウント値の整数倍が水平ライン数に等しくならない
ように分周した第１切替信号を上記切替信号とすること
を特徴としている。
上記の課題を解決するために、同相または逆相の入力信
号を増幅する第１及び第２増幅回路を有し、切替信号に
基づいて上記２つの入力信号を選択的に切り替えて上記
の第１及び第２増幅回路へ入力すると共に、交流化信号
に基づいて上記第１及び第２増幅回路の出力信号を選択
的に切り替えてマトリックス状に配された画素に出力す
る液晶表示装置の駆動方法であって、水平同期信号また
は１水平同期期間毎に出力される信号をカウントし、こ
のカウント値の整数倍が水平ライン数に等しくならない
ように分周した第１切替信号を上記切替信号とすること
を特徴としている。
【０１０６】上記の液晶表示装置の駆動方法によれば、
同相入力信号と逆相入力信号が切替信号に基づいて切り
替えられて第１及び第２増幅回路へ入力されると共に、
第１及び第２増幅回路の出力がそれぞれ交流化信号に基
づいて切り替えられてマトリックス状に配された画素に
出力され、これにより液晶表示装置が駆動される。
同相入力信号と逆相入力信号が切替信号に基づいて切り
替えられて第１及び第２増幅回路へ入力されると共に、
第１及び第２増幅回路の出力がそれぞれ交流化信号に基
づいて切り替えられてマトリックス状に配された画素に
出力され、これにより液晶表示装置が駆動される。
【０１０７】本来、同じ回路特性を有すべき第１及び第
２増幅回路に、製造上のバラツキ等に起因して、回路特
性において差が生じた場合、出力信号にオフセット電圧
が生じてしまう。
２増幅回路に、製造上のバラツキ等に起因して、回路特
性において差が生じた場合、出力信号にオフセット電圧
が生じてしまう。
【０１０８】そこで、上記発明においては、水平同期信
号または１水平同期期間毎に出力される信号をカウント
し、このカウント値の整数倍が水平ライン数に等しくな
らないように分周した第１切替信号を上記切替信号とし
ている。
号または１水平同期期間毎に出力される信号をカウント
し、このカウント値の整数倍が水平ライン数に等しくな
らないように分周した第１切替信号を上記切替信号とし
ている。
【０１０９】これにより、画素に印加されるオフセット
電圧の極性が、所定フレーム数毎に切り替えられると共
に、上記オフセット電圧が、上記所定フレーム数の２倍
の数のフレームでキャンセルされるように、第１及び第
２増幅回路への入力と第１及び第２増幅回路からの出力
はそれぞれ切り替えられる。
電圧の極性が、所定フレーム数毎に切り替えられると共
に、上記オフセット電圧が、上記所定フレーム数の２倍
の数のフレームでキャンセルされるように、第１及び第
２増幅回路への入力と第１及び第２増幅回路からの出力
はそれぞれ切り替えられる。
【０１１０】このように、液晶駆動出力端子ごとのオフ
セット電圧のバラツキは、各々の画素での上記所定数の
フレーム間でキャンセルされるので、人の目に表示むら
として識別されることはなく、良質な表示が行える。こ
れにより、非常に信頼性の高い液晶表示装置の駆動方法
を提供することができる。
セット電圧のバラツキは、各々の画素での上記所定数の
フレーム間でキャンセルされるので、人の目に表示むら
として識別されることはなく、良質な表示が行える。こ
れにより、非常に信頼性の高い液晶表示装置の駆動方法
を提供することができる。
【０１１１】上記切替信号および上記交流化信号の制御
は、上記水平ライン数が偶数か奇数かを識別し、この識
別結果と垂直同期信号とに基づいて、上記水平同期信号
または１水平同期期間毎に出力される信号に同期して変
化する第２切替信号を生成して上記交流化信号とするこ
とが好ましい。
は、上記水平ライン数が偶数か奇数かを識別し、この識
別結果と垂直同期信号とに基づいて、上記水平同期信号
または１水平同期期間毎に出力される信号に同期して変
化する第２切替信号を生成して上記交流化信号とするこ
とが好ましい。
【０１１２】
【発明の実施の形態】本発明の実施の一形態について図
１乃至図１０に基づいて説明すれば、以下のとおりであ
る。
１乃至図１０に基づいて説明すれば、以下のとおりであ
る。
【０１１３】本実施の形態に係るＴＦＴを用いた液晶表
示装置は基本的には先に示した図１１の構成を有してお
り、従来との差異は、ソースドライバへの制御信号とし
て、更に、垂直同期信号と、偶数／奇数ライン識別信号
とが加わったことである。
示装置は基本的には先に示した図１１の構成を有してお
り、従来との差異は、ソースドライバへの制御信号とし
て、更に、垂直同期信号と、偶数／奇数ライン識別信号
とが加わったことである。
【０１１４】なお、後述するが、この垂直同期信号と偶
数／奇数ライン識別信号の処理回路はコントローラに内
蔵し、例えば、図１のノードＡの線を信号線とすれば、
従来技術と比較して制御信号を１本増加するだけでよ
い。
数／奇数ライン識別信号の処理回路はコントローラに内
蔵し、例えば、図１のノードＡの線を信号線とすれば、
従来技術と比較して制御信号を１本増加するだけでよ
い。
【０１１５】図１１のソースドライバ３８０２のブロッ
ク図を図２に示す。
ク図を図２に示す。
【０１１６】図２中のシフトレジスタ回路４４０３、サ
ンプリングメモリ回路４４０４、ホールドメモリ回路４
４０５、レベルシフタ回路４４０６、Ｄ／Ａ変換回路４
４０７、基準電圧発生回路４４０２、入力ラッチ回路４
４０１は、図１７の対応する回路とそれぞれ同じである
ので、説明を省略する。出力回路４４０８は、正極性電
圧出力用オペアンプと負極性電圧出力用オペアンプとを
別々に設けた回路構成のものである。上記出力回路４４
０８の詳細な回路構成を図３に示す。
ンプリングメモリ回路４４０４、ホールドメモリ回路４
４０５、レベルシフタ回路４４０６、Ｄ／Ａ変換回路４
４０７、基準電圧発生回路４４０２、入力ラッチ回路４
４０１は、図１７の対応する回路とそれぞれ同じである
ので、説明を省略する。出力回路４４０８は、正極性電
圧出力用オペアンプと負極性電圧出力用オペアンプとを
別々に設けた回路構成のものである。上記出力回路４４
０８の詳細な回路構成を図３に示す。
【０１１７】図２のカウンタ回路で構成される切替制御
回路４４０９の回路構成例を図１に示す。この切替制御
回路４４０９には、後述のＳＷＰ（上記２つのオペアン
プのスイッチ切替信号）／ＲＥＶ（交流化スイッチ切替
信号）切替スイッチ回路も含まれている。
回路４４０９の回路構成例を図１に示す。この切替制御
回路４４０９には、後述のＳＷＰ（上記２つのオペアン
プのスイッチ切替信号）／ＲＥＶ（交流化スイッチ切替
信号）切替スイッチ回路も含まれている。
【０１１８】また、切替制御回路４４０９の入力信号波
形および出力信号波形を図４に示す。更に、液晶表示パ
ネル上の画素での、上記出力回路４４０８からのオフセ
ット電圧出力分布を図５および図６に示す。なお、図５
は、水平ライン数（図１２でのゲート信号ライン３９０
５に相当する行数）が偶数の場合（偶数ラインパネル）
を示している。
形および出力信号波形を図４に示す。更に、液晶表示パ
ネル上の画素での、上記出力回路４４０８からのオフセ
ット電圧出力分布を図５および図６に示す。なお、図５
は、水平ライン数（図１２でのゲート信号ライン３９０
５に相当する行数）が偶数の場合（偶数ラインパネル）
を示している。
【０１１９】図５では行数が８ラインとして表示し、列
数が８ラインの液晶パネルとして表示しているが、これ
は説明の便宜上のものであり、本発明はこれに限定され
るものではない。
数が８ラインの液晶パネルとして表示しているが、これ
は説明の便宜上のものであり、本発明はこれに限定され
るものではない。
【０１２０】なお、水平ライン数が奇数の場合の考え方
は、例えば、図５の丸付数字８ラインの下に丸付数字９
ラインを設けるだけであり、画面上部の丸付数字１ライ
ン〜丸付数字８ラインの偏差の配置は同じであるので、
図面を用いての説明は省略している。
は、例えば、図５の丸付数字８ラインの下に丸付数字９
ラインを設けるだけであり、画面上部の丸付数字１ライ
ン〜丸付数字８ラインの偏差の配置は同じであるので、
図面を用いての説明は省略している。
【０１２１】本実施の形態では、水平同期信号をカウン
ト（分周）することによってフレーム間でのオフセット
の偏差をキャンセルするものである。図１では、例え
ば、水平ライン７本毎に、オペアンプのスイッチ切替信
号ＳＷＰを切り替えた例を示している。
ト（分周）することによってフレーム間でのオフセット
の偏差をキャンセルするものである。図１では、例え
ば、水平ライン７本毎に、オペアンプのスイッチ切替信
号ＳＷＰを切り替えた例を示している。
【０１２２】上記切替制御回路４４０９のうち、Ｄフリ
ップフロップで構成されたＤＦ／Ｆ１〜４は水平同期信
号を周波数が１／１４になるように分周する回路（１４
分周回路）である。上記ＤＦ／Ｆ１〜４の各入力端子Ｄ
と出力端子／Ｑを接続し、ＤＦ／Ｆ１のクロック入力端
子ＣＫに水平同期信号を入力し、上記ＤＦ／Ｆ１の出力
端子Ｑの出力を次段ＤＦ／Ｆ２の反転クロック入力端子
／ＣＫに入力し、次いで上記ＤＦ／Ｆ２の出力端子Ｑを
次段ＤＦ／Ｆ３の反転クロック入力端子／ＣＫに接続す
る。上記ＤＦ／Ｆ１〜３の各出力端子Ｑは、３入力ＮＡ
ＮＤゲートの入力端子にそれぞれ接続されている。
ップフロップで構成されたＤＦ／Ｆ１〜４は水平同期信
号を周波数が１／１４になるように分周する回路（１４
分周回路）である。上記ＤＦ／Ｆ１〜４の各入力端子Ｄ
と出力端子／Ｑを接続し、ＤＦ／Ｆ１のクロック入力端
子ＣＫに水平同期信号を入力し、上記ＤＦ／Ｆ１の出力
端子Ｑの出力を次段ＤＦ／Ｆ２の反転クロック入力端子
／ＣＫに入力し、次いで上記ＤＦ／Ｆ２の出力端子Ｑを
次段ＤＦ／Ｆ３の反転クロック入力端子／ＣＫに接続す
る。上記ＤＦ／Ｆ１〜３の各出力端子Ｑは、３入力ＮＡ
ＮＤゲートの入力端子にそれぞれ接続されている。
【０１２３】上記３入力ＮＡＮＤゲート５００１の出力
端子は、上記ＤＦ／Ｆ１〜３の各リセット入力端子Ｒに
接続され、周波数が１／２になるように分周する分周回
路（２分周回路）を構成しているＤＦ／Ｆ４のクロック
入力端子ＣＫに入力することで、周波数を１／１４にす
る上記分周回路を簡単な回路構成で実現できる。上記Ｄ
Ｆ／Ｆ４の出力端子／Ｑ及び出力端子Ｑからの出力信号
は、インバータ５００５及び５００６を介して、オペア
ンプのスイッチ切替信号ＳＷＰ及び／ＳＷＰとしてそれ
ぞれ出力される。これにより、水平同期信号の立ち上が
りに同期して、反転するオペアンプのスイッチ切替信号
ＳＷＰを生成する。なお、図中、／ＳＷＰはオペアンプ
のスイッチ切替信号ＳＷＰの反転信号である。
端子は、上記ＤＦ／Ｆ１〜３の各リセット入力端子Ｒに
接続され、周波数が１／２になるように分周する分周回
路（２分周回路）を構成しているＤＦ／Ｆ４のクロック
入力端子ＣＫに入力することで、周波数を１／１４にす
る上記分周回路を簡単な回路構成で実現できる。上記Ｄ
Ｆ／Ｆ４の出力端子／Ｑ及び出力端子Ｑからの出力信号
は、インバータ５００５及び５００６を介して、オペア
ンプのスイッチ切替信号ＳＷＰ及び／ＳＷＰとしてそれ
ぞれ出力される。これにより、水平同期信号の立ち上が
りに同期して、反転するオペアンプのスイッチ切替信号
ＳＷＰを生成する。なお、図中、／ＳＷＰはオペアンプ
のスイッチ切替信号ＳＷＰの反転信号である。
【０１２４】垂直同期信号は、ＤＦ／Ｆ６のクロック入
力端子ＣＫに印加され、このＤＦ／Ｆ６の出力端子Ｑ
は、ＡＮＤゲート５００２（論理積回路）の一方の入力
端子に接続されている。このＡＮＤゲート５００２の他
方の入力端子には、偶数／奇数ライン識別信号（水平ラ
イン数が偶数の場合にハイレベルになり、奇数の場合に
ローレベルなる信号）が入力される。上記ＤＦ／Ｆ６の
入力端子Ｄは、出力端子／Ｑに接続されている。
力端子ＣＫに印加され、このＤＦ／Ｆ６の出力端子Ｑ
は、ＡＮＤゲート５００２（論理積回路）の一方の入力
端子に接続されている。このＡＮＤゲート５００２の他
方の入力端子には、偶数／奇数ライン識別信号（水平ラ
イン数が偶数の場合にハイレベルになり、奇数の場合に
ローレベルなる信号）が入力される。上記ＤＦ／Ｆ６の
入力端子Ｄは、出力端子／Ｑに接続されている。
【０１２５】上記ＡＮＤゲート５００２の出力端子はＥ
Ｘ−ＯＲゲート５００３及び５００４の入力端子の一方
にそれぞれ接続されている。上記ＥＸ−ＯＲゲート５０
０３の他方の入力端子は、ＤＦ／Ｆ５の出力端子Ｑに接
続されている。上記ＥＸ−ＯＲゲート５００４の他方の
入力端子は、上記ＤＦ／Ｆ５の出力端子／Ｑに接続され
ている。上記ＥＸ−ＯＲゲート５００３及び５００４の
出力信号は、インバータ５００７及び５００８を介して
それぞれ反転された後、交流化スイッチ切替信号ＲＥＶ
及び／ＲＥＶとして出力される。
Ｘ−ＯＲゲート５００３及び５００４の入力端子の一方
にそれぞれ接続されている。上記ＥＸ−ＯＲゲート５０
０３の他方の入力端子は、ＤＦ／Ｆ５の出力端子Ｑに接
続されている。上記ＥＸ−ＯＲゲート５００４の他方の
入力端子は、上記ＤＦ／Ｆ５の出力端子／Ｑに接続され
ている。上記ＥＸ−ＯＲゲート５００３及び５００４の
出力信号は、インバータ５００７及び５００８を介して
それぞれ反転された後、交流化スイッチ切替信号ＲＥＶ
及び／ＲＥＶとして出力される。
【０１２６】また、上記の交流化スイッチ切替信号ＲＥ
Ｖも、１水平同期信号の立ち上がり時に同期して反転す
る信号である。／ＲＥＶは、交流化スイッチ切替信号Ｒ
ＥＶの反転信号である。
Ｖも、１水平同期信号の立ち上がり時に同期して反転す
る信号である。／ＲＥＶは、交流化スイッチ切替信号Ｒ
ＥＶの反転信号である。
【０１２７】上記交流化スイッチ切替信号ＲＥＶの生成
は、液晶表示パネルが偶数ラインパネル（水平ライン数
が偶数）か奇数ラインパネル（水平ライン数が奇数）か
で、次にように異なる。
は、液晶表示パネルが偶数ラインパネル（水平ライン数
が偶数）か奇数ラインパネル（水平ライン数が奇数）か
で、次にように異なる。
【０１２８】偶数ラインパネルの場合（図５に相当）
は、偶数／奇数ライン識別信号はハイレベルになる。こ
れにより、ノードＡには、垂直同期信号の周波数が１／
２になるように分周した信号が（ＡＮＤゲート５００２
の出力に対応する。）出力される。つまり、１番目の垂
直同期信号を受けると、ＤＦ／Ｆ６の出力端子Ｑからは
ハイレベルの信号がＡＮＤゲート５００２に送られる。
２番目の垂直同期信号を受けると、ＤＦ／Ｆ６の出力端
子Ｑからはローレベルの信号がＡＮＤゲート５００２に
送られる。
は、偶数／奇数ライン識別信号はハイレベルになる。こ
れにより、ノードＡには、垂直同期信号の周波数が１／
２になるように分周した信号が（ＡＮＤゲート５００２
の出力に対応する。）出力される。つまり、１番目の垂
直同期信号を受けると、ＤＦ／Ｆ６の出力端子Ｑからは
ハイレベルの信号がＡＮＤゲート５００２に送られる。
２番目の垂直同期信号を受けると、ＤＦ／Ｆ６の出力端
子Ｑからはローレベルの信号がＡＮＤゲート５００２に
送られる。
【０１２９】ＡＮＤゲート５００２の出力がハイレベル
の場合（１番目の垂直同期信号を受けた場合）、ＤＦ／
Ｆ５の出力端子Ｑからの信号が、ＥＸ−ＯＲゲート５０
０３及びインバータ５００７を介して、交流化スイッチ
切替信号ＲＥＶとして出力される。これに対して、ＡＮ
Ｄゲート５００２の出力がローレベルの場合（２番目の
垂直同期信号を受けた場合）、ＤＦ／Ｆ５の出力端子Ｑ
からの信号を反転したものが、ＥＸ−ＯＲゲート５００
３及びインバータ５００７を介して、交流化スイッチ切
替信号ＲＥＶとして出力される（図４参照）。以降、３
番目、４番目、…の垂直同期信号に対して同様の動作が
行われる。なお、交流化スイッチ切替信号／ＲＥＶは、
基本的に交流化スイッチ切替信号ＲＥＶと同じであるの
で、動作説明については、省略する。
の場合（１番目の垂直同期信号を受けた場合）、ＤＦ／
Ｆ５の出力端子Ｑからの信号が、ＥＸ−ＯＲゲート５０
０３及びインバータ５００７を介して、交流化スイッチ
切替信号ＲＥＶとして出力される。これに対して、ＡＮ
Ｄゲート５００２の出力がローレベルの場合（２番目の
垂直同期信号を受けた場合）、ＤＦ／Ｆ５の出力端子Ｑ
からの信号を反転したものが、ＥＸ−ＯＲゲート５００
３及びインバータ５００７を介して、交流化スイッチ切
替信号ＲＥＶとして出力される（図４参照）。以降、３
番目、４番目、…の垂直同期信号に対して同様の動作が
行われる。なお、交流化スイッチ切替信号／ＲＥＶは、
基本的に交流化スイッチ切替信号ＲＥＶと同じであるの
で、動作説明については、省略する。
【０１３０】偶数ラインパネルにおいては、以上のよう
に、交流化スイッチ切替信号ＲＥＶは、ＤＦ／Ｆ６の出
力信号に応じてフレーム毎に反転し、結果的に、ＲＥＶ
→／ＲＥＶ→ＲＥＶ→／ＲＥＶと切り替わって出力され
ることになる。
に、交流化スイッチ切替信号ＲＥＶは、ＤＦ／Ｆ６の出
力信号に応じてフレーム毎に反転し、結果的に、ＲＥＶ
→／ＲＥＶ→ＲＥＶ→／ＲＥＶと切り替わって出力され
ることになる。
【０１３１】これに対して、奇数ラインパネルの場合、
偶数／奇数ライン識別信号はローレベルとなるので、Ｄ
Ｆ／Ｆ６の出力端子Ｑからの信号に無関係に、ＡＮＤゲ
ート５００２の出力が常にローレベルになる。したがっ
て、ＤＦ／Ｆ５の出力端子Ｑからの信号を反転したもの
が、ＥＸ−ＯＲゲート５００３及びインバータ５００７
を介して、交流化スイッチ切替信号ＲＥＶとして出力さ
れる（図４参照）。そのため、交流化スイッチ切替信号
ＲＥＶは、フレーム毎に変化しない。
偶数／奇数ライン識別信号はローレベルとなるので、Ｄ
Ｆ／Ｆ６の出力端子Ｑからの信号に無関係に、ＡＮＤゲ
ート５００２の出力が常にローレベルになる。したがっ
て、ＤＦ／Ｆ５の出力端子Ｑからの信号を反転したもの
が、ＥＸ−ＯＲゲート５００３及びインバータ５００７
を介して、交流化スイッチ切替信号ＲＥＶとして出力さ
れる（図４参照）。そのため、交流化スイッチ切替信号
ＲＥＶは、フレーム毎に変化しない。
【０１３２】図１では、ＤＦ／Ｆ４〜６のリセット入力
端子Ｒへの配線は省略しているが、複数個のソースドラ
イバで構成されている場合、各ソースドライバ内の上記
各スイッチ切替信号ＳＷＰ及びＲＥＶの位相を合わせる
ため、電源投入時にリセット信号を印加することが好ま
しい。
端子Ｒへの配線は省略しているが、複数個のソースドラ
イバで構成されている場合、各ソースドライバ内の上記
各スイッチ切替信号ＳＷＰ及びＲＥＶの位相を合わせる
ため、電源投入時にリセット信号を印加することが好ま
しい。
【０１３３】なお、図３中のＶＢＮ及びＶＢＰはオペア
ンプの動作点を与えるためのバイアス電圧入力端子であ
り、オペアンプが歪みの無い増幅が行えるように適切な
バイアス電圧が印加されているものとする。
ンプの動作点を与えるためのバイアス電圧入力端子であ
り、オペアンプが歪みの無い増幅が行えるように適切な
バイアス電圧が印加されているものとする。
【０１３４】また、図３での「“H" 側ＤＡＣより」
は、図４０での２１０３からの入力信号である一方、
「“L" 側ＤＡＣより」は、図４０での２１０４からの
入力信号である。図３のオペアンプのスイッチ切替信号
ＳＷＰ及び／ＳＷＰと、交流化スイッチ切替信号ＲＥＶ
及び／ＲＥＶとを入力すると、これらの信号により出力
端子に出力される出力信号のオフセット電圧は前述の表
１に表される。
は、図４０での２１０３からの入力信号である一方、
「“L" 側ＤＡＣより」は、図４０での２１０４からの
入力信号である。図３のオペアンプのスイッチ切替信号
ＳＷＰ及び／ＳＷＰと、交流化スイッチ切替信号ＲＥＶ
及び／ＲＥＶとを入力すると、これらの信号により出力
端子に出力される出力信号のオフセット電圧は前述の表
１に表される。
【０１３５】ここで、上記切替信号を使用した場合にオ
フセット電圧がフレーム間でキャンセルされることにつ
いて、図５を参照しながら、詳細に説明する。
フセット電圧がフレーム間でキャンセルされることにつ
いて、図５を参照しながら、詳細に説明する。
【０１３６】図５（偶数ラインパネル）の丸付数字１フ
レームでの丸付数字１ラインは、交流化スイッチ切替信
号ＲＥＶが、まず、ローレベル（Ｌ）である一方、オペ
アンプのスイッチ切替信号ＳＷＰが、まず、ローレベル
（Ｌ）とすれば、奇数番目の画素には＋Ａのオフセット
電圧が含まれた信号が出力される一方、偶数番目の画素
には＋Ｂのオフセット電圧が含まれた信号が出力される
ことになる。
レームでの丸付数字１ラインは、交流化スイッチ切替信
号ＲＥＶが、まず、ローレベル（Ｌ）である一方、オペ
アンプのスイッチ切替信号ＳＷＰが、まず、ローレベル
（Ｌ）とすれば、奇数番目の画素には＋Ａのオフセット
電圧が含まれた信号が出力される一方、偶数番目の画素
には＋Ｂのオフセット電圧が含まれた信号が出力される
ことになる。
【０１３７】そして、次の丸付数字２ラインでは、交流
化スイッチ切替信号ＲＥＶが反転してハイレベル（Ｈ）
となる一方、オペアンプのスイッチ切替信号ＳＷＰは７
ラインがローレベル（Ｌ）のままであるので、奇数番目
の画素には＋Ｂのオフセット電圧が含まれた信号が出力
される一方、偶数番目の画素には＋Ａのオフセット電圧
が含まれた信号が出力される。
化スイッチ切替信号ＲＥＶが反転してハイレベル（Ｈ）
となる一方、オペアンプのスイッチ切替信号ＳＷＰは７
ラインがローレベル（Ｌ）のままであるので、奇数番目
の画素には＋Ｂのオフセット電圧が含まれた信号が出力
される一方、偶数番目の画素には＋Ａのオフセット電圧
が含まれた信号が出力される。
【０１３８】以下、図５に示すように、上記と同様の動
作が繰り返された後、丸付数字８ラインでオペアンプの
スイッチ切替信号ＳＷＰがハイレベル（Ｈ）に変化す
る。そして、次の丸付数字２フレームをまたいで７ライ
ンはハイレベルを維持する。以降、同様に変化する。
作が繰り返された後、丸付数字８ラインでオペアンプの
スイッチ切替信号ＳＷＰがハイレベル（Ｈ）に変化す
る。そして、次の丸付数字２フレームをまたいで７ライ
ンはハイレベルを維持する。以降、同様に変化する。
【０１３９】一方、交流化スイッチ切替信号ＲＥＶは、
水平ライン毎（つまり、１水平同期信号毎）にローレベ
ルからハイレベルへと切り替わり、更にフレームが変わ
る毎に反転（ＲＥＶ→／ＲＥＶ）することになる。以
降、同様である。
水平ライン毎（つまり、１水平同期信号毎）にローレベ
ルからハイレベルへと切り替わり、更にフレームが変わ
る毎に反転（ＲＥＶ→／ＲＥＶ）することになる。以
降、同様である。
【０１４０】そして、図５の例では、丸付数字８フレー
ムでＰチャンネルＭＯＳトランジスタが入力段のオペア
ンプとＮチャンネルＭＯＳトランジスタが入力段のオペ
アンプの各々のオフセット電圧Ａ、Ｂの極性（＋、−）
が切り替わる。これにより、画素に印加される電圧に含
まれるオフセット電圧をフレーム間で示したものが図６
である。
ムでＰチャンネルＭＯＳトランジスタが入力段のオペア
ンプとＮチャンネルＭＯＳトランジスタが入力段のオペ
アンプの各々のオフセット電圧Ａ、Ｂの極性（＋、−）
が切り替わる。これにより、画素に印加される電圧に含
まれるオフセット電圧をフレーム間で示したものが図６
である。
【０１４１】図６は、１行目１列目の画素（絵素）丸付
数字１−丸付数字１に含まれるオフセット電圧を１４フ
レームにわたって表したものであり、この図から７フレ
ームで極性が切り替わって１４フレームで極性の偏差が
キャンセルされていることがわかる。これにより、画素
丸付数字１−丸付数字１に含まれるオフセット電圧はキ
ャンセルされることになる。これは、奇数パネルライン
でもオペアンプのスイッチ切替信号ＳＷＰ及び交流化ス
イッチ切替信号ＲＥＶの信号状態による偏差出力関係は
偶数のパネルラインと同じであるので、説明は省略す
る。
数字１−丸付数字１に含まれるオフセット電圧を１４フ
レームにわたって表したものであり、この図から７フレ
ームで極性が切り替わって１４フレームで極性の偏差が
キャンセルされていることがわかる。これにより、画素
丸付数字１−丸付数字１に含まれるオフセット電圧はキ
ャンセルされることになる。これは、奇数パネルライン
でもオペアンプのスイッチ切替信号ＳＷＰ及び交流化ス
イッチ切替信号ＲＥＶの信号状態による偏差出力関係は
偶数のパネルラインと同じであるので、説明は省略す
る。
【０１４２】以上の説明においては、７水平ライン毎に
オペアンプのスイッチ切替信号ＳＷＰを切り替え、ま
た、１フレームが８水平ラインの例を挙げて説明してい
るため、７フレーム毎に極性が切り替えられ１４フレー
ムで極性がキャンセルされることになるが、画面の水平
ライン数に対して、水平同期信号のカウント数を上記の
考えに基づき選択することにより、ｎフレーム毎にオフ
セットの極性を切り替えることが可能となる。水平同期
信号のカウント数の変更は、図１からも明らかなよう
に、容易に行える。
オペアンプのスイッチ切替信号ＳＷＰを切り替え、ま
た、１フレームが８水平ラインの例を挙げて説明してい
るため、７フレーム毎に極性が切り替えられ１４フレー
ムで極性がキャンセルされることになるが、画面の水平
ライン数に対して、水平同期信号のカウント数を上記の
考えに基づき選択することにより、ｎフレーム毎にオフ
セットの極性を切り替えることが可能となる。水平同期
信号のカウント数の変更は、図１からも明らかなよう
に、容易に行える。
【０１４３】ただし、画面の水平ライン数が水平同期信
号のカウント数の整数倍である場合は、画素には同じ極
性のオフセット電圧が含まれるだけで、極性の反転は起
こらない。したがって、画面の水平ライン数が水平同期
信号のカウント数の整数倍にならないように設定する必
要がある。
号のカウント数の整数倍である場合は、画素には同じ極
性のオフセット電圧が含まれるだけで、極性の反転は起
こらない。したがって、画面の水平ライン数が水平同期
信号のカウント数の整数倍にならないように設定する必
要がある。
【０１４４】次に、本発明の他の実施の形態について、
図３、図７、図８、図９、及び図１０を参照しながら、
以下に説明する。前述の実施の形態と比較して、さらに
簡単な回路によって実現している。
図３、図７、図８、図９、及び図１０を参照しながら、
以下に説明する。前述の実施の形態と比較して、さらに
簡単な回路によって実現している。
【０１４５】図７に示すように、カウンタ回路で構成さ
れた切替制御回路４４１０の構成が異なっている。この
切替制御回路４４１０は、図８の構成を有している。図
８の構成によれば、例えば、水平同期信号を基に、２フ
レーム毎に、オペアンプのスイッチ切替信号ＳＷＰが切
り替えられる。
れた切替制御回路４４１０の構成が異なっている。この
切替制御回路４４１０は、図８の構成を有している。図
８の構成によれば、例えば、水平同期信号を基に、２フ
レーム毎に、オペアンプのスイッチ切替信号ＳＷＰが切
り替えられる。
【０１４６】切替制御回路４４１０のうち、Ｄフリップ
フロップで構成されたＤＦ／Ｆ１１及びＤＦ／Ｆ１２
は、垂直同期信号の周波数を１／４に分周する回路（４
分周回路）であり、ＤＦ／Ｆ１１及びＤＦ／Ｆ１２の各
入力端子Ｄと出力端子／Ｑを接続し、ＤＦ／Ｆ１１のク
ロック入力端子ＣＫに垂直同期信号を入力し、ＤＦ／Ｆ
１１の出力端子Ｑの出力を次段のＤＦ／Ｆ１２のクロッ
ク入力端子ＣＫに入力しており、上記ＤＦ／Ｆ１２の出
力端子Ｑ及び／Ｑからの信号はインバータ３１０５及び
３１０６を介してオペアンプのスイッチ切替信号／ＳＷ
Ｐ及びＳＷＰとしてそれぞれ出力される。これにより、
垂直同期信号の立ち上がりに同期して、２フレーム毎に
反転するオペアンプのスイッチ切替信号ＳＷＰが生成さ
れる（図１０参照）。
フロップで構成されたＤＦ／Ｆ１１及びＤＦ／Ｆ１２
は、垂直同期信号の周波数を１／４に分周する回路（４
分周回路）であり、ＤＦ／Ｆ１１及びＤＦ／Ｆ１２の各
入力端子Ｄと出力端子／Ｑを接続し、ＤＦ／Ｆ１１のク
ロック入力端子ＣＫに垂直同期信号を入力し、ＤＦ／Ｆ
１１の出力端子Ｑの出力を次段のＤＦ／Ｆ１２のクロッ
ク入力端子ＣＫに入力しており、上記ＤＦ／Ｆ１２の出
力端子Ｑ及び／Ｑからの信号はインバータ３１０５及び
３１０６を介してオペアンプのスイッチ切替信号／ＳＷ
Ｐ及びＳＷＰとしてそれぞれ出力される。これにより、
垂直同期信号の立ち上がりに同期して、２フレーム毎に
反転するオペアンプのスイッチ切替信号ＳＷＰが生成さ
れる（図１０参照）。
【０１４７】一方、ＤＦ／Ｆ１１の出力端子Ｑは、ＡＮ
Ｄゲート３１０２（論理積回路）の一方の入力端子に接
続されている。このＡＮＤゲート３１０２の他方の入力
端子には、偶数／奇数ライン識別信号（水平ライン数が
偶数の場合にハイレベルになり、奇数の場合にローレベ
ルなる信号）が入力される。
Ｄゲート３１０２（論理積回路）の一方の入力端子に接
続されている。このＡＮＤゲート３１０２の他方の入力
端子には、偶数／奇数ライン識別信号（水平ライン数が
偶数の場合にハイレベルになり、奇数の場合にローレベ
ルなる信号）が入力される。
【０１４８】上記ＡＮＤゲート３１０２の出力端子はＥ
Ｘ−ＯＲゲート３１０３及び３１０４の入力端子の一方
にそれぞれ接続されている。出力端子はＥＸ−ＯＲゲー
ト３１０３の他方の入力端子は、ＤＦ／Ｆ１３の出力端
子Ｑに接続されている。上記ＥＸ−ＯＲゲート３１０４
の他方の入力端子は、上記ＤＦ／Ｆ１３の出力端子／Ｑ
に接続されている。上記ＥＸ−ＯＲゲート３１０３及び
３１０４の出力信号は、インバータ３１０７及び３１０
８を介してそれぞれ反転された後、交流化スイッチ切替
信号ＲＥＶ及び／ＲＥＶとして出力される。
Ｘ−ＯＲゲート３１０３及び３１０４の入力端子の一方
にそれぞれ接続されている。出力端子はＥＸ−ＯＲゲー
ト３１０３の他方の入力端子は、ＤＦ／Ｆ１３の出力端
子Ｑに接続されている。上記ＥＸ−ＯＲゲート３１０４
の他方の入力端子は、上記ＤＦ／Ｆ１３の出力端子／Ｑ
に接続されている。上記ＥＸ−ＯＲゲート３１０３及び
３１０４の出力信号は、インバータ３１０７及び３１０
８を介してそれぞれ反転された後、交流化スイッチ切替
信号ＲＥＶ及び／ＲＥＶとして出力される。
【０１４９】上記交流化スイッチ切替信号ＲＥＶの生成
は、液晶表示パネルが偶数ラインパネル（水平ライン数
が偶数）か奇数ラインパネル（水平ライン数が奇数）か
で、次にように異なる。
は、液晶表示パネルが偶数ラインパネル（水平ライン数
が偶数）か奇数ラインパネル（水平ライン数が奇数）か
で、次にように異なる。
【０１５０】偶数ラインパネルの場合（図９に相当）
は、偶数／奇数ライン識別信号をハイレベルになる。こ
れにより、ＡＮＤゲート３１０２の出力は、上記ＤＦ／
Ｆ１１の出力端子Ｑからの信号に応じて変化する。つま
り、１番目の垂直同期信号を受けると、ＤＦ／Ｆ１１の
出力端子Ｑからはハイレベルの信号がＡＮＤゲート３１
０２に送られる。２番目の垂直同期信号を受けると、Ｄ
Ｆ／Ｆ１１の出力端子Ｑからはローレベルの信号がＡＮ
Ｄゲート３１０２に送られる。
は、偶数／奇数ライン識別信号をハイレベルになる。こ
れにより、ＡＮＤゲート３１０２の出力は、上記ＤＦ／
Ｆ１１の出力端子Ｑからの信号に応じて変化する。つま
り、１番目の垂直同期信号を受けると、ＤＦ／Ｆ１１の
出力端子Ｑからはハイレベルの信号がＡＮＤゲート３１
０２に送られる。２番目の垂直同期信号を受けると、Ｄ
Ｆ／Ｆ１１の出力端子Ｑからはローレベルの信号がＡＮ
Ｄゲート３１０２に送られる。
【０１５１】ＡＮＤゲート３１０２の出力がハイレベル
の場合（１番目の垂直同期信号を受けた場合）、ＤＦ／
Ｆ１３の出力端子Ｑからの信号が、ＥＸ−ＯＲゲート３
１０３及びインバータ３１０７を介して、交流化スイッ
チ切替信号ＲＥＶとして出力される（水平同期信号を２
分周した信号が交流化スイッチ切替信号ＲＥＶとして出
力される。）。これに対して、ＡＮＤゲート３１０２の
出力がローレベルの場合（２番目の垂直同期信号を受け
た場合）、ＤＦ／Ｆ１３の出力端子Ｑからの信号を反転
したものが、ＥＸ−ＯＲゲート３１０３及びインバータ
３１０７を介して、交流化スイッチ切替信号ＲＥＶとし
て出力される。以降、３番目、４番目、…の垂直同期信
号に対して同様の動作が行われる。なお、交流化スイッ
チ切替信号／ＲＥＶは、基本的に交流化スイッチ切替信
号ＲＥＶと同じであるので、動作説明については、省略
する。
の場合（１番目の垂直同期信号を受けた場合）、ＤＦ／
Ｆ１３の出力端子Ｑからの信号が、ＥＸ−ＯＲゲート３
１０３及びインバータ３１０７を介して、交流化スイッ
チ切替信号ＲＥＶとして出力される（水平同期信号を２
分周した信号が交流化スイッチ切替信号ＲＥＶとして出
力される。）。これに対して、ＡＮＤゲート３１０２の
出力がローレベルの場合（２番目の垂直同期信号を受け
た場合）、ＤＦ／Ｆ１３の出力端子Ｑからの信号を反転
したものが、ＥＸ−ＯＲゲート３１０３及びインバータ
３１０７を介して、交流化スイッチ切替信号ＲＥＶとし
て出力される。以降、３番目、４番目、…の垂直同期信
号に対して同様の動作が行われる。なお、交流化スイッ
チ切替信号／ＲＥＶは、基本的に交流化スイッチ切替信
号ＲＥＶと同じであるので、動作説明については、省略
する。
【０１５２】偶数ラインパネルにおいては、以上のよう
に、交流化スイッチ切替信号ＲＥＶは、ＤＦ／Ｆ１１の
出力信号に応じてフレーム毎に反転し、結果的に、ＲＥ
Ｖ→／ＲＥＶ→ＲＥＶ→／ＲＥＶと切り替わって出力さ
れることになる。
に、交流化スイッチ切替信号ＲＥＶは、ＤＦ／Ｆ１１の
出力信号に応じてフレーム毎に反転し、結果的に、ＲＥ
Ｖ→／ＲＥＶ→ＲＥＶ→／ＲＥＶと切り替わって出力さ
れることになる。
【０１５３】これに対して、奇数ラインパネルの場合、
偶数／奇数ライン識別信号はローレベルとなるので、Ｄ
Ｆ／Ｆ１１の出力端子Ｑからの信号に無関係に、ＡＮＤ
ゲート３１０２の出力が常にローレベルになる。したが
って、ＤＦ／Ｆ１３の出力端子Ｑからの信号を反転した
ものが、ＥＸ−ＯＲゲート３１０３及びインバータ３１
０７を介して、交流化スイッチ切替信号ＲＥＶとして出
力される。このため、交流化スイッチ切替信号ＲＥＶ
は、フレーム毎に変化しない。
偶数／奇数ライン識別信号はローレベルとなるので、Ｄ
Ｆ／Ｆ１１の出力端子Ｑからの信号に無関係に、ＡＮＤ
ゲート３１０２の出力が常にローレベルになる。したが
って、ＤＦ／Ｆ１３の出力端子Ｑからの信号を反転した
ものが、ＥＸ−ＯＲゲート３１０３及びインバータ３１
０７を介して、交流化スイッチ切替信号ＲＥＶとして出
力される。このため、交流化スイッチ切替信号ＲＥＶ
は、フレーム毎に変化しない。
【０１５４】以上のように、図８の交流化スイッチ切替
信号ＲＥＶも、１水平同期信号の立ち上がり時に同期し
て反転する信号である。なお、図１０は、切替制御回路
４４１０の主要波形を示しているが、交流化スイッチ切
替信号ＲＥＶは、図４と同じであるので、示していな
い。
信号ＲＥＶも、１水平同期信号の立ち上がり時に同期し
て反転する信号である。なお、図１０は、切替制御回路
４４１０の主要波形を示しているが、交流化スイッチ切
替信号ＲＥＶは、図４と同じであるので、示していな
い。
【０１５５】ここで、液晶表示パネル上の画素での、上
記出力回路からのオフセット電圧出力分布を図９に示
す。図９は、水平ライン数（図１２でのゲート信号ライ
ン３９０５に相当する行数）が偶数の場合を示す。オペ
アンプのスイッチ切替信号ＳＷＰと交流化スイッチ切替
信号ＲＥＶの状態による画素へのオフセット電圧の含ま
れ方は、前述の図４と同じである。
記出力回路からのオフセット電圧出力分布を図９に示
す。図９は、水平ライン数（図１２でのゲート信号ライ
ン３９０５に相当する行数）が偶数の場合を示す。オペ
アンプのスイッチ切替信号ＳＷＰと交流化スイッチ切替
信号ＲＥＶの状態による画素へのオフセット電圧の含ま
れ方は、前述の図４と同じである。
【０１５６】図９では、一つの画素に印加される信号に
含まれるオフセット電圧の極性が２フレーム毎に反転し
ており、４フレームで該オフセット電圧がキャンセルさ
れている。
含まれるオフセット電圧の極性が２フレーム毎に反転し
ており、４フレームで該オフセット電圧がキャンセルさ
れている。
【０１５７】ここで示す実施の形態では、先の実施の形
態の場合とは異なり、液晶パネルの水平ライン数が変更
されても、水平同期信号のカウント数を検討し直す必要
はなく、それゆえに汎用性の高いソースドライバを実現
できる。
態の場合とは異なり、液晶パネルの水平ライン数が変更
されても、水平同期信号のカウント数を検討し直す必要
はなく、それゆえに汎用性の高いソースドライバを実現
できる。
【０１５８】ここでは、オペアンプのスイッチ切替信号
ＳＷＰを２フレーム毎に反転させる例を挙げて説明した
が、オペアンプのスイッチ切替信号ＳＷＰは、偶数フレ
ーム２ｍフレーム毎に反転することでフレーム間にまた
がってのオフセット電圧（Ａ，Ｂ）のキャンセルが適切
に行われるものであり、奇数フレーム（２ｍ−１）毎の
反転では極性の出現に偏りが生じてしまう。
ＳＷＰを２フレーム毎に反転させる例を挙げて説明した
が、オペアンプのスイッチ切替信号ＳＷＰは、偶数フレ
ーム２ｍフレーム毎に反転することでフレーム間にまた
がってのオフセット電圧（Ａ，Ｂ）のキャンセルが適切
に行われるものであり、奇数フレーム（２ｍ−１）毎の
反転では極性の出現に偏りが生じてしまう。
【０１５９】したがって、オペアンプのスイッチ切替信
号ＳＷＰは、２ｍ（ｍは自然数）個のフレーム毎に反転
するように設定する必要がある。
号ＳＷＰは、２ｍ（ｍは自然数）個のフレーム毎に反転
するように設定する必要がある。
【０１６０】以上、説明した液晶表示パネルの駆動方法
（フレーム間で正負逆のオフセット電圧を含ませる駆動
方法）の具体的実現方法は、一例であり、特にこれに限
定されるものではない。本主旨を逸脱しない範囲で様々
な変更が可能であることは言うまでもない。
（フレーム間で正負逆のオフセット電圧を含ませる駆動
方法）の具体的実現方法は、一例であり、特にこれに限
定されるものではない。本主旨を逸脱しない範囲で様々
な変更が可能であることは言うまでもない。
【０１６１】例えば、図１での切替回路において、水平
同期信号（ラッチ信号ともいう。）を用いているが、水
平同期信号とほぼ同じタイミングで出力されるスタート
パルス信号（この場合は、ソースドライバ内のシフトレ
ジスタ回路４４０３を転送されていない、つまり、コン
トローラ３８０４から出力された直後の信号）を使用し
ても同じような回路構成にて実現できる。
同期信号（ラッチ信号ともいう。）を用いているが、水
平同期信号とほぼ同じタイミングで出力されるスタート
パルス信号（この場合は、ソースドライバ内のシフトレ
ジスタ回路４４０３を転送されていない、つまり、コン
トローラ３８０４から出力された直後の信号）を使用し
ても同じような回路構成にて実現できる。
【０１６２】また、図１での切替制御信号は、ソースド
ライバ内に設置された例で説明しているが、切替制御回
路４４０９を図１１のコントローラ３８０４に設置し、
オペアンプのスイッチ切替信号ＳＷＰや交流化スイッチ
切替信号ＲＥＶをソースドライバへ出力する構成でもよ
いし、水平同期信号の分周回路部若しくは垂直同期信号
の２分周回路部（周波数を１／２に分周する回路部）や
これに付随する切替部を、ソースドライバやコントロー
ラの回路規模や回路間の配線を考慮して、上記回路部を
コントローラかソースドライバに分離して設置してもよ
い。図８の切替制御回路４４１０の場合も同様である。
ライバ内に設置された例で説明しているが、切替制御回
路４４０９を図１１のコントローラ３８０４に設置し、
オペアンプのスイッチ切替信号ＳＷＰや交流化スイッチ
切替信号ＲＥＶをソースドライバへ出力する構成でもよ
いし、水平同期信号の分周回路部若しくは垂直同期信号
の２分周回路部（周波数を１／２に分周する回路部）や
これに付随する切替部を、ソースドライバやコントロー
ラの回路規模や回路間の配線を考慮して、上記回路部を
コントローラかソースドライバに分離して設置してもよ
い。図８の切替制御回路４４１０の場合も同様である。
【０１６３】本発明に係る他の液晶表示装置の駆動装置
は、以上のように、同相または逆相の入力信号を増幅す
る第１及び第２増幅回路と、上記２つの入力信号を選択
的に切り替えて上記の第１及び第２増幅回路へ入力する
第１切替回路と、流化信号に基づいて上記第１及び第２
増幅回路の出力信号を選択的に切り替えてマトリックス
状に配された画素に出力する第２切替回路と、上記画素
に印加されるオフセット電圧が、ｍを自然数とすると、
２ｍ個のフレーム毎に極性が切り替えられると共に、４
ｍ個のフレームでキャンセルされるように、上記第１及
び第２切替回路をそれぞれ切り替える切替制御回路とを
備えていることを特徴としている。
は、以上のように、同相または逆相の入力信号を増幅す
る第１及び第２増幅回路と、上記２つの入力信号を選択
的に切り替えて上記の第１及び第２増幅回路へ入力する
第１切替回路と、流化信号に基づいて上記第１及び第２
増幅回路の出力信号を選択的に切り替えてマトリックス
状に配された画素に出力する第２切替回路と、上記画素
に印加されるオフセット電圧が、ｍを自然数とすると、
２ｍ個のフレーム毎に極性が切り替えられると共に、４
ｍ個のフレームでキャンセルされるように、上記第１及
び第２切替回路をそれぞれ切り替える切替制御回路とを
備えていることを特徴としている。
【０１６４】上記の発明によれば、同相入力信号と逆相
入力信号が第１切替回路によって切り替えられると共
に、第１及び第２増幅回路の出力がそれぞれ第２切替回
路によって切り替えられてマトリックス状に配された画
素に出力され、これにより液晶表示装置が駆動される。
入力信号が第１切替回路によって切り替えられると共
に、第１及び第２増幅回路の出力がそれぞれ第２切替回
路によって切り替えられてマトリックス状に配された画
素に出力され、これにより液晶表示装置が駆動される。
【０１６５】本来、同じ回路特性を有すべき第１及び第
２増幅回路に、製造上のバラツキ等に起因して、回路特
性において差が生じた場合、出力信号にオフセット電圧
が生じてしまう。
２増幅回路に、製造上のバラツキ等に起因して、回路特
性において差が生じた場合、出力信号にオフセット電圧
が生じてしまう。
【０１６６】そこで、上記発明においては、画素に印加
されるオフセット電圧の極性が、切替制御回路によっ
て、２ｍ個（ｍは自然数）のフレーム毎に極性が切り替
えられると共に、上記オフセット電圧が、切替制御回路
によって、４ｍ個のフレームでキャンセルされるように
第１及び第２切替回路はそれぞれ切り替えられる。
されるオフセット電圧の極性が、切替制御回路によっ
て、２ｍ個（ｍは自然数）のフレーム毎に極性が切り替
えられると共に、上記オフセット電圧が、切替制御回路
によって、４ｍ個のフレームでキャンセルされるように
第１及び第２切替回路はそれぞれ切り替えられる。
【０１６７】このように、液晶駆動出力端子ごとのオフ
セット電圧のバラツキは、各々の画素での上記所定数の
フレーム間でキャンセルされるので、人の目に表示むら
として識別されることはなく、良質な表示が行える。こ
れにより、非常に信頼性の高い液晶表示装置の駆動装置
を提供することができる。
セット電圧のバラツキは、各々の画素での上記所定数の
フレーム間でキャンセルされるので、人の目に表示むら
として識別されることはなく、良質な表示が行える。こ
れにより、非常に信頼性の高い液晶表示装置の駆動装置
を提供することができる。
【０１６８】上記切替制御回路は、垂直同期信号を２ｍ
分周した第３切替信号に基づいて上記第１切替回路の切
り替えを制御すると共に、上記水平ライン数が偶数か奇
数かを識別し、この識別結果と垂直同期信号とに基づい
て、上記水平同期信号または１水平同期期間毎に出力さ
れる信号に同期して変化する第２切替信号を生成し、こ
の第２切替信号に基づいて上記第２切替回路の切り替え
を制御することが好ましい。この場合、たとえ水平ライ
ン数が変更されても、水平同期信号の分周について検討
する必要がなく、非常に汎用性の高いソースドライバを
実現できる。
分周した第３切替信号に基づいて上記第１切替回路の切
り替えを制御すると共に、上記水平ライン数が偶数か奇
数かを識別し、この識別結果と垂直同期信号とに基づい
て、上記水平同期信号または１水平同期期間毎に出力さ
れる信号に同期して変化する第２切替信号を生成し、こ
の第２切替信号に基づいて上記第２切替回路の切り替え
を制御することが好ましい。この場合、たとえ水平ライ
ン数が変更されても、水平同期信号の分周について検討
する必要がなく、非常に汎用性の高いソースドライバを
実現できる。
【０１６９】本発明に係る他の液晶表示装置の駆動方法
は、以上のように、第１及び第２増幅回路を有し、切替
信号に基づいて同相入力信号と逆相入力信号を切り替え
ると共に、交流化信号に基づいて上記増幅回路の出力を
それぞれ切り替えてマトリックス状に配された画素に出
力する液晶表示装置の駆動方法において、上記画素に印
加されるオフセット電圧が、ｍを自然数とすると、２ｍ
個のフレーム毎に極性が切り替えられると共に、４ｍ個
のフレームでキャンセルされるように、上記切替信号お
よび上記交流化信号を制御することを特徴としている。
は、以上のように、第１及び第２増幅回路を有し、切替
信号に基づいて同相入力信号と逆相入力信号を切り替え
ると共に、交流化信号に基づいて上記増幅回路の出力を
それぞれ切り替えてマトリックス状に配された画素に出
力する液晶表示装置の駆動方法において、上記画素に印
加されるオフセット電圧が、ｍを自然数とすると、２ｍ
個のフレーム毎に極性が切り替えられると共に、４ｍ個
のフレームでキャンセルされるように、上記切替信号お
よび上記交流化信号を制御することを特徴としている。
【０１７０】上記の液晶表示装置の駆動方法によれば、
同相入力信号と逆相入力信号が切替信号に基づいて切り
替えられて第１及び第２増幅回路へ入力されると共に、
第１及び第２増幅回路の出力がそれぞれ交流化信号に基
づいて切り替えられてマトリックス状に配された画素に
出力され、これにより液晶表示装置が駆動される。
同相入力信号と逆相入力信号が切替信号に基づいて切り
替えられて第１及び第２増幅回路へ入力されると共に、
第１及び第２増幅回路の出力がそれぞれ交流化信号に基
づいて切り替えられてマトリックス状に配された画素に
出力され、これにより液晶表示装置が駆動される。
【０１７１】本来、同じ回路特性を有すべき第１及び第
２増幅回路に、製造上のバラツキ等に起因し て、回路特
性において差が生じた場合、出力信号にオフセット電圧
が生じてしまう。
２増幅回路に、製造上のバラツキ等に起因し て、回路特
性において差が生じた場合、出力信号にオフセット電圧
が生じてしまう。
【０１７２】そこで、上記発明においては、画素に印加
されるオフセット電圧の極性が、２ｍ個（ｍは自然数）
のフレーム毎に極性が切り替えられると共に、上記オフ
セット電圧が、４ｍ個のフレームでキャンセルされるよ
うに、第１及び第２増幅回路への入力と第１及び第２増
幅回路からの出力はそれぞれ切り替えられる。
されるオフセット電圧の極性が、２ｍ個（ｍは自然数）
のフレーム毎に極性が切り替えられると共に、上記オフ
セット電圧が、４ｍ個のフレームでキャンセルされるよ
うに、第１及び第２増幅回路への入力と第１及び第２増
幅回路からの出力はそれぞれ切り替えられる。
【０１７３】このように、液晶駆動出力端子ごとのオフ
セット電圧のバラツキは、各々の画素での上記所定数の
フレーム間でキャンセルされるので、人の目に表示むら
として識別されることはなく、良質な表示が行える。こ
れにより、非常に信頼性の高い液晶表示装置の駆動方法
を提供することができる。
セット電圧のバラツキは、各々の画素での上記所定数の
フレーム間でキャンセルされるので、人の目に表示むら
として識別されることはなく、良質な表示が行える。こ
れにより、非常に信頼性の高い液晶表示装置の駆動方法
を提供することができる。
【０１７４】本発明に係る液晶表示装置の駆動装置は、
以上のように、ドット反転方式により液晶表示装置を駆
動する液晶駆動装置の出力段が、同相の表示入力信号と
逆相の表示入力信号を第１の切替手段で切り替えて増幅
し、さらに第２の切替手段で切り替えて出力する第１の
差動増幅部と第２の差動増幅部で構成されているもので
あって、前記液晶表示装置を走査する水平同期信号ある
いは１水平同期期間毎に出力される信号をカウントし、
別途設定する前記液晶表示装置の水平走査線数ｋとはｋ
≠ｃ×ｎ（ｃ及びｎは共に自然数）の関係を満たすｎ値
をカウントするカウント手段と、前記カウント手段の結
果を基に、前記第１の切替手段を切り替える制御手段
と、前記第２の切替手段を、前記液晶表示装置を走査す
る水平同期信号あるいは１水平同期期間毎に出力される
信号に同期を取り、１水平同期期間毎に切り替える制御
手段とを有することを特徴としている。
以上のように、ドット反転方式により液晶表示装置を駆
動する液晶駆動装置の出力段が、同相の表示入力信号と
逆相の表示入力信号を第１の切替手段で切り替えて増幅
し、さらに第２の切替手段で切り替えて出力する第１の
差動増幅部と第２の差動増幅部で構成されているもので
あって、前記液晶表示装置を走査する水平同期信号ある
いは１水平同期期間毎に出力される信号をカウントし、
別途設定する前記液晶表示装置の水平走査線数ｋとはｋ
≠ｃ×ｎ（ｃ及びｎは共に自然数）の関係を満たすｎ値
をカウントするカウント手段と、前記カウント手段の結
果を基に、前記第１の切替手段を切り替える制御手段
と、前記第２の切替手段を、前記液晶表示装置を走査す
る水平同期信号あるいは１水平同期期間毎に出力される
信号に同期を取り、１水平同期期間毎に切り替える制御
手段とを有することを特徴としている。
【０１７５】本発明に係る他の液晶表示装置の駆動装置
は、以上のように、ドット反転方式により液晶表示装置
を駆動する液晶駆動装置の出力段が、同相の表示入力信
号と逆相の表示入力信号を第１の切替手段で切り替えて
増幅し、さらに第２の切替手段で切り替えて出力する第
１の差動増幅部と第２の差動増幅部で構成されているも
のであって、フレームの先頭を表す垂直同期信号をカウ
ントし、ｆ＝２×ｍ（ｍは自然数であり、垂直同期信号
数号を表す）の関係を満たすｆ値をカウントするカウン
ト手段と、前記カウント手段の結果を基に、前記第１の
切替手段を切り替える制御手段と、前記第２の切替手段
を、前記液晶表示装置を走査する水平同期信号あるいは
１水平同期期間毎に出力される信号に同期を取り、１水
平同期期間毎に切り替える制御手段とを有することを特
徴としている。
は、以上のように、ドット反転方式により液晶表示装置
を駆動する液晶駆動装置の出力段が、同相の表示入力信
号と逆相の表示入力信号を第１の切替手段で切り替えて
増幅し、さらに第２の切替手段で切り替えて出力する第
１の差動増幅部と第２の差動増幅部で構成されているも
のであって、フレームの先頭を表す垂直同期信号をカウ
ントし、ｆ＝２×ｍ（ｍは自然数であり、垂直同期信号
数号を表す）の関係を満たすｆ値をカウントするカウン
ト手段と、前記カウント手段の結果を基に、前記第１の
切替手段を切り替える制御手段と、前記第２の切替手段
を、前記液晶表示装置を走査する水平同期信号あるいは
１水平同期期間毎に出力される信号に同期を取り、１水
平同期期間毎に切り替える制御手段とを有することを特
徴としている。
【０１７６】上記制御手段には、前記液晶表示装置が偶
数行パネルか奇数行パネルかを識別し、この識別結果に
より、前記垂直同期信号の入力毎に前記第２の切替手段
からの信号を同相か、もしくは前記フレーム毎による同
相／逆相に切り替える切替手段をさらに有することが好
ましい。
数行パネルか奇数行パネルかを識別し、この識別結果に
より、前記垂直同期信号の入力毎に前記第２の切替手段
からの信号を同相か、もしくは前記フレーム毎による同
相／逆相に切り替える切替手段をさらに有することが好
ましい。
【０１７７】本発明に係る液晶表示装置の駆動方法は、
以上のように、ドット反転方式により液晶表示装置を駆
動する液晶駆動装置の出力段が、同相の表示入力信号と
逆相の表示入力信号を第１の切替手段で切り替えて増幅
し、さらに第２の切替手段で切り替えて出力する第１の
差動増幅部と第２の差動増幅部で構成されているもので
あって、前記第１の差動増幅部と第２の差動増幅部の出
力に含まれる各々の偏差が前記液晶表示装置の画素への
信号電圧に加味されて印加される際、前記液晶表示装置
の水平走査線数ｋとはｋ≠ｃ×ｎ（ｃ及びｎは共に自然
数）の関係で、フレーム内あるいは次のフレームにまた
がって連続して順次走査されるｎ水平ライン毎に前記画
素には前記偏差とは絶対値が同じで極性が異なる偏差が
印加されるように駆動することを特徴としている。
以上のように、ドット反転方式により液晶表示装置を駆
動する液晶駆動装置の出力段が、同相の表示入力信号と
逆相の表示入力信号を第１の切替手段で切り替えて増幅
し、さらに第２の切替手段で切り替えて出力する第１の
差動増幅部と第２の差動増幅部で構成されているもので
あって、前記第１の差動増幅部と第２の差動増幅部の出
力に含まれる各々の偏差が前記液晶表示装置の画素への
信号電圧に加味されて印加される際、前記液晶表示装置
の水平走査線数ｋとはｋ≠ｃ×ｎ（ｃ及びｎは共に自然
数）の関係で、フレーム内あるいは次のフレームにまた
がって連続して順次走査されるｎ水平ライン毎に前記画
素には前記偏差とは絶対値が同じで極性が異なる偏差が
印加されるように駆動することを特徴としている。
【０１７８】本発明に係る他の液晶表示装置の駆動方法
は、以上のように、ドット反転方式により液晶表示装置
を駆動する液晶駆動装置の出力段が、同相の表示入力信
号と逆相の表示入力信号を第１の切替手段で切り替えて
増幅し、さらに第２の切替手段で切り替えて出力する第
１の差動増幅部と第２の差動増幅部で構成されているも
のであって、前記第１の差動増幅部と第２の差動増幅部
の出力に含まれる各々の偏差が前記液晶表示装置の画素
への信号電圧に加味されて印加される際、前記液晶表示
装置の２×ｍ（ｍは自然数）フレーム毎に、前記画素に
は前記偏差とは絶対値が同じで極性が異なる偏差が印加
されるように駆動することを特徴としている。
は、以上のように、ドット反転方式により液晶表示装置
を駆動する液晶駆動装置の出力段が、同相の表示入力信
号と逆相の表示入力信号を第１の切替手段で切り替えて
増幅し、さらに第２の切替手段で切り替えて出力する第
１の差動増幅部と第２の差動増幅部で構成されているも
のであって、前記第１の差動増幅部と第２の差動増幅部
の出力に含まれる各々の偏差が前記液晶表示装置の画素
への信号電圧に加味されて印加される際、前記液晶表示
装置の２×ｍ（ｍは自然数）フレーム毎に、前記画素に
は前記偏差とは絶対値が同じで極性が異なる偏差が印加
されるように駆動することを特徴としている。
【０１７９】前記液晶表示装置が偶数行パネルか奇数行
パネルかを識別し、この識別結果により、前記出力部で
の出力信号の切替を切替信号を同相か、もしくは前記フ
レーム毎による同相／逆相に切り替えて駆動することが
好ましい。
パネルかを識別し、この識別結果により、前記出力部で
の出力信号の切替を切替信号を同相か、もしくは前記フ
レーム毎による同相／逆相に切り替えて駆動することが
好ましい。
【０１８０】上記の発明によれば、簡単な回路の付加
や、コントローラ−ソースドライバ間や、各ソースドラ
イバ間の配線の増加も極力防ぐことができ、したがっ
て、液晶表示モジュールの小型化および低消費電力化に
は全く問題にはならない。
や、コントローラ−ソースドライバ間や、各ソースドラ
イバ間の配線の増加も極力防ぐことができ、したがっ
て、液晶表示モジュールの小型化および低消費電力化に
は全く問題にはならない。
【０１８１】また、先述したように、消費電力の大きい
オペアンプを削減したタイプに適用することによる低消
費電力のメリットはそのまま維持されている。
オペアンプを削減したタイプに適用することによる低消
費電力のメリットはそのまま維持されている。
【０１８２】このように、本発明は、表示むらを防止し
高表示品位を実現すると共に、液晶表示装置の特性を生
かした携帯用機器への展開を容易にするものである。
高表示品位を実現すると共に、液晶表示装置の特性を生
かした携帯用機器への展開を容易にするものである。
【０１８３】
【発明の効果】本発明に係る液晶表示装置の駆動装置
は、以上のように、同相または逆相の入力信号を増幅す
る第１及び第２増幅回路と、切替信号に基づいて上記２
つの入力信号を選択的に切り替えて上記の第１及び第２
増幅回路へ入力する第１切替回路と、交流化信号に基づ
いて上記第１及び第２増幅回路の出力信号を選択的に切
り替えてマトリックス状に配された画素に出力する第２
切替回路と、上記切替信号および交流化信号を上記第１
及び第２切替回路にそれぞれ出力することにより、上記
第１及び第２切替回路の切り替えを制御する切替制御回
路とを備えており、上記切替制御回路は、水平同期信号
または１水平同期期間毎に出力される信号をカウント
し、このカウント値の整数倍が水平ライン数に等しくな
らないように分周した第１切替信号を上記切替信号とし
て上記第１切替回路に出力する構成である。
は、以上のように、同相または逆相の入力信号を増幅す
る第１及び第２増幅回路と、切替信号に基づいて上記２
つの入力信号を選択的に切り替えて上記の第１及び第２
増幅回路へ入力する第１切替回路と、交流化信号に基づ
いて上記第１及び第２増幅回路の出力信号を選択的に切
り替えてマトリックス状に配された画素に出力する第２
切替回路と、上記切替信号および交流化信号を上記第１
及び第２切替回路にそれぞれ出力することにより、上記
第１及び第２切替回路の切り替えを制御する切替制御回
路とを備えており、上記切替制御回路は、水平同期信号
または１水平同期期間毎に出力される信号をカウント
し、このカウント値の整数倍が水平ライン数に等しくな
らないように分周した第１切替信号を上記切替信号とし
て上記第１切替回路に出力する構成である。
【０１８４】上記の発明によれば、切替制御回路が、水
平同期信号または１水平同期期間毎に出力される信号を
カウントし、このカウント値の整数倍が水平ライン数に
等しくならないように分周した第１切替信号を上記切替
信号として上記第１切替回路に出力している。
平同期信号または１水平同期期間毎に出力される信号を
カウントし、このカウント値の整数倍が水平ライン数に
等しくならないように分周した第１切替信号を上記切替
信号として上記第１切替回路に出力している。
【０１８５】これにより、画素に印加されるオフセット
電圧の極性が、切替制御回路によって、所定フレーム数
毎に切り替えられると共に、上記オフセット電圧が、切
替制御回路によって、上記所定フレーム数の２倍の数の
フレームでキャンセルされるように第１及び第２切替回
路はそれぞれ切り替えられる。
電圧の極性が、切替制御回路によって、所定フレーム数
毎に切り替えられると共に、上記オフセット電圧が、切
替制御回路によって、上記所定フレーム数の２倍の数の
フレームでキャンセルされるように第１及び第２切替回
路はそれぞれ切り替えられる。
【０１８６】このように、液晶駆動出力端子ごとのオフ
セット電圧のバラツキは、各々の画素での上記所定数の
フレーム間でキャンセルされるので、人の目に表示むら
として識別されることはなく、良質な表示が行える。こ
れにより、非常に信頼性の高い液晶表示装置の駆動装置
を提供することができるという効果を奏する。
セット電圧のバラツキは、各々の画素での上記所定数の
フレーム間でキャンセルされるので、人の目に表示むら
として識別されることはなく、良質な表示が行える。こ
れにより、非常に信頼性の高い液晶表示装置の駆動装置
を提供することができるという効果を奏する。
【０１８７】上記切替制御回路は、上記水平ライン数が
偶数か奇数かを識別し、この識別結果と垂直同期信号と
に基づいて、上記水平同期信号または１水平同期期間毎
に出力される信号に同期して変化する第２切替信号を生
成して上記交流化信号として上記第２切替回路に出力す
ることが好ましい。
偶数か奇数かを識別し、この識別結果と垂直同期信号と
に基づいて、上記水平同期信号または１水平同期期間毎
に出力される信号に同期して変化する第２切替信号を生
成して上記交流化信号として上記第２切替回路に出力す
ることが好ましい。
【０１８８】上記切替制御回路は、上記第１切替信号を
出力する第１分周回路と、上記の水平同期信号または１
水平同期期間毎に出力される信号に同期して変化する信
号を出力する第２分周回路と、垂直同期信号に同期して
変化する信号を出力する第３分周回路と、上記水平ライ
ン数が偶数か奇数かの上記識別結果と、上記第３分周回
路の出力信号とに対して論理積演算を行う論理積回路
と、上記論理積回路の出力信号と、上記第２分周回路の
出力信号とに対して排他的論理和演算を行う排他的論理
和回路とを備え、該排他的論理和回路から上記第２切替
信号が生成されることが好ましい。
出力する第１分周回路と、上記の水平同期信号または１
水平同期期間毎に出力される信号に同期して変化する信
号を出力する第２分周回路と、垂直同期信号に同期して
変化する信号を出力する第３分周回路と、上記水平ライ
ン数が偶数か奇数かの上記識別結果と、上記第３分周回
路の出力信号とに対して論理積演算を行う論理積回路
と、上記論理積回路の出力信号と、上記第２分周回路の
出力信号とに対して排他的論理和演算を行う排他的論理
和回路とを備え、該排他的論理和回路から上記第２切替
信号が生成されることが好ましい。
【０１８９】この場合、論理積回路の出力信号の変化に
応じて、水平同期信号または１水平同期期間毎に出力さ
れる信号に同期して変化する信号（第２分周回路の出力
信号）がそのまま、又は反転されたものが第２切替信号
として出力される。つまり、第２切替信号は、水平同期
信号に同期して変化し、水平ライン数が偶数か奇数かの
識別結果と、フレームに関する情報を担う垂直同期信号
との双方が反映されたものとなる。これら第１及び第２
切替信号に基づいて、第１及び第２増幅回路の入力及び
出力の切替制御を行うことによって、画素に印加される
オフセット電圧は、所定フレーム数毎に極性が切り替え
られると共に、上記所定フレーム数の２倍のフレームで
キャンセルされることができる。これにより、人の目に
表示むらとして識別されることはなく、良質な表示が行
える。その結果、非常に信頼性の高い液晶表示装置の駆
動装置を提供することができるという効果を奏する。
応じて、水平同期信号または１水平同期期間毎に出力さ
れる信号に同期して変化する信号（第２分周回路の出力
信号）がそのまま、又は反転されたものが第２切替信号
として出力される。つまり、第２切替信号は、水平同期
信号に同期して変化し、水平ライン数が偶数か奇数かの
識別結果と、フレームに関する情報を担う垂直同期信号
との双方が反映されたものとなる。これら第１及び第２
切替信号に基づいて、第１及び第２増幅回路の入力及び
出力の切替制御を行うことによって、画素に印加される
オフセット電圧は、所定フレーム数毎に極性が切り替え
られると共に、上記所定フレーム数の２倍のフレームで
キャンセルされることができる。これにより、人の目に
表示むらとして識別されることはなく、良質な表示が行
える。その結果、非常に信頼性の高い液晶表示装置の駆
動装置を提供することができるという効果を奏する。
【０１９０】本発明に係る液晶表示装置の駆動方法は、
以上のように、同相または逆相の入力信号を増幅する第
１及び第２増幅回路を有し、切替信号に基づいて上記２
つの入力信号を選択的に切り替えて上記の第１及び第２
増幅回路へ入力すると共に、交流化信号に基づいて上記
第１及び第２増幅回路の出力信号を選択的に切り替えて
マトリックス状に配された画素に出力する液晶表示装置
の駆動方法であって、水平同期信号または１水平同期期
間毎に出力される信号をカウントし、このカウント値の
整数倍が水平ライン数に等しくならないように分周した
第１切替信号を上記切替信号とする方法である。
以上のように、同相または逆相の入力信号を増幅する第
１及び第２増幅回路を有し、切替信号に基づいて上記２
つの入力信号を選択的に切り替えて上記の第１及び第２
増幅回路へ入力すると共に、交流化信号に基づいて上記
第１及び第２増幅回路の出力信号を選択的に切り替えて
マトリックス状に配された画素に出力する液晶表示装置
の駆動方法であって、水平同期信号または１水平同期期
間毎に出力される信号をカウントし、このカウント値の
整数倍が水平ライン数に等しくならないように分周した
第１切替信号を上記切替信号とする方法である。
【０１９１】上記の液晶表示装置の駆動方法によれば、
水平同期信号または１水平同期期間毎に出力される信号
をカウントし、このカウント値の整数倍が水平ライン数
に等しくならないように分周した第１切替信号を上記切
替信号としている。
水平同期信号または１水平同期期間毎に出力される信号
をカウントし、このカウント値の整数倍が水平ライン数
に等しくならないように分周した第１切替信号を上記切
替信号としている。
【０１９２】これにより、画素に印加されるオフセット
電圧の極性が、所定フレーム数毎に切り替えられると共
に、上記オフセット電圧が、上記所定フレーム数の２倍
の数のフレームでキャンセルされるように、第１及び第
２増幅回路への入力と第１及び第２増幅回路からの出力
はそれぞれ切り替えられる。
電圧の極性が、所定フレーム数毎に切り替えられると共
に、上記オフセット電圧が、上記所定フレーム数の２倍
の数のフレームでキャンセルされるように、第１及び第
２増幅回路への入力と第１及び第２増幅回路からの出力
はそれぞれ切り替えられる。
【０１９３】このように、液晶駆動出力端子ごとのオフ
セット電圧のバラツキは、各々の画素での上記所定数の
フレーム間でキャンセルされるので、人の目に表示むら
として識別されることはなく、良質な表示が行える。こ
れにより、非常に信頼性の高い液晶表示装置の駆動方法
を提供することができるという効果を奏する。
セット電圧のバラツキは、各々の画素での上記所定数の
フレーム間でキャンセルされるので、人の目に表示むら
として識別されることはなく、良質な表示が行える。こ
れにより、非常に信頼性の高い液晶表示装置の駆動方法
を提供することができるという効果を奏する。
【０１９４】上記切替信号および上記交流化信号の制御
は、上記水平ライン数が偶数か奇数かを識別し、この識
別結果と垂直同期信号とに基づいて、上記水平同期信号
または１水平同期期間毎に出力される信号に同期して変
化する第２切替信号を生成して上記交流化信号とするこ
とが好ましい。
は、上記水平ライン数が偶数か奇数かを識別し、この識
別結果と垂直同期信号とに基づいて、上記水平同期信号
または１水平同期期間毎に出力される信号に同期して変
化する第２切替信号を生成して上記交流化信号とするこ
とが好ましい。
【０１９５】しかも、上記の液晶表示装置の駆動装置お
よび液晶表示装置の駆動方法によれば、次のような効果
を併せて奏する。即ち、液晶表示モジュールの小型化お
よび低消費電力化にはまったく問題にならない。また、
消費電力の大きいオペアンプを削減したタイプに適用す
ることによる低消費電力のメリットをそのまま維持でき
る。このように、本発明によれば、表示むらを防止し、
高表示品位を実現すると共に、液晶表示装置の特性を生
かした携帯用機器への展開が容易になる。
よび液晶表示装置の駆動方法によれば、次のような効果
を併せて奏する。即ち、液晶表示モジュールの小型化お
よび低消費電力化にはまったく問題にならない。また、
消費電力の大きいオペアンプを削減したタイプに適用す
ることによる低消費電力のメリットをそのまま維持でき
る。このように、本発明によれば、表示むらを防止し、
高表示品位を実現すると共に、液晶表示装置の特性を生
かした携帯用機器への展開が容易になる。
【図１】本発明の液晶表示装置の駆動装置の切替制御回
路の構成例を示す回路図である。
路の構成例を示す回路図である。
【図２】上記の液晶表示装置の駆動装置の要部構成例を
示すブロック図である。
示すブロック図である。
【図３】本発明と従来技術の双方を説明するものであ
り、上記の液晶表示装置の駆動装置の出力回路の詳細な
構成を示す回路図である。
り、上記の液晶表示装置の駆動装置の出力回路の詳細な
構成を示す回路図である。
【図４】上記の切替制御回路の入力信号波形及び出力信
号波形を示す波形図である。
号波形を示す波形図である。
【図５】液晶表示パネル上の画素での、上記出力回路か
らのオフセット電圧出力分布を示す説明図である。
らのオフセット電圧出力分布を示す説明図である。
【図６】図４の１行目１列目の画素に含まれるオフセッ
ト電圧を１４フレームにわたって表したものを示す説明
図である。
ト電圧を１４フレームにわたって表したものを示す説明
図である。
【図７】本発明の他の液晶表示装置の駆動装置の要部構
成例を示すブロック図である。
成例を示すブロック図である。
【図８】本発明の他の液晶表示装置の駆動装置の切替制
御回路の構成例を示す回路図である。
御回路の構成例を示す回路図である。
【図９】図８の液晶表示パネル上の画素での、上記出力
回路からのオフセット電圧出力分布を示す説明図であ
る。
回路からのオフセット電圧出力分布を示す説明図であ
る。
【図１０】図８の切替制御回路の入力信号波形及び出力
信号波形を示す波形図である。
信号波形を示す波形図である。
【図１１】本発明と従来技術の双方を説明するものであ
り、アクティブマトリックス方式の代表例であるＴＦＴ
液晶表示装置のブロック構成例を示す説明図である。
り、アクティブマトリックス方式の代表例であるＴＦＴ
液晶表示装置のブロック構成例を示す説明図である。
【図１２】従来のＴＦＴ液晶パネルの構成を示す説明図
である。
である。
【図１３】従来の液晶駆動波形の一例を示す波形図であ
り、ソースドライバの出力電圧が対向電極の電圧より高
い時に上記ゲートドライバの出力によりＴＦＴがオン
し、画素電極へ対向電極に対して正極性の電圧が印加さ
れる場合を示している。
り、ソースドライバの出力電圧が対向電極の電圧より高
い時に上記ゲートドライバの出力によりＴＦＴがオン
し、画素電極へ対向電極に対して正極性の電圧が印加さ
れる場合を示している。
【図１４】従来の液晶駆動波形の一例を示す波形図であ
り、ソースドライバの出力電圧が対向電極の電圧より低
い時にゲートドライバの出力がＴＦＴをオンして、画素
電極へ対向電極に対して負極性の電圧が印加される場合
を示している。
り、ソースドライバの出力電圧が対向電極の電圧より低
い時にゲートドライバの出力がＴＦＴをオンして、画素
電極へ対向電極に対して負極性の電圧が印加される場合
を示している。
【図１５】従来において、液晶駆動電圧を交流化する際
の液晶パネル上の交流化の極性配列の一例を示す説明図
である。
の液晶パネル上の交流化の極性配列の一例を示す説明図
である。
【図１６】従来のドット反転駆動におけるソースドライ
バの駆動波形例を示す説明図である。
バの駆動波形例を示す説明図である。
【図１７】従来のソースドライバＩＣの構成例を示すブ
ロック図である。
ロック図である。
【図１８】（ａ）（ｂ）は、第１従来技術に係るドット
反転駆動を行うソースドライバＩＣの出力回路のブロッ
ク構成図である。
反転駆動を行うソースドライバＩＣの出力回路のブロッ
ク構成図である。
【図１９】（ａ）（ｂ）は、第２従来技術に係るドット
反転駆動を行うソースドライバＩＣの出力回路のブロッ
ク構成図である。
反転駆動を行うソースドライバＩＣの出力回路のブロッ
ク構成図である。
【図２０】従来のオペアンプが偶発的なオフセット電圧
を持つ場合の液晶駆動電圧波形例を示す波形図である。
を持つ場合の液晶駆動電圧波形例を示す波形図である。
【図２１】図１８（ａ）および図１８（ｂ）の構成の場
合の液晶駆動電圧波形を示す波形図である。
合の液晶駆動電圧波形を示す波形図である。
【図２２】第３従来技術に係る差動増幅回路の構成例を
示す回路図である。
示す回路図である。
【図２３】図２２の差動増幅回路の動作を示す説明図で
ある。
ある。
【図２４】図２２の差動増幅回路の他の動作を示す説明
図である。
図である。
【図２５】図２３の差動増幅回路を構成するトランジス
タ間において、及び／又は負荷抵抗間において、製造上
の理由などにより偶発的に発生する特性の不一致が存在
する場合の動作を示す説明図である。
タ間において、及び／又は負荷抵抗間において、製造上
の理由などにより偶発的に発生する特性の不一致が存在
する場合の動作を示す説明図である。
【図２６】図２４の上記差動増幅回路を構成するトラン
ジスタ間において、及び／又は負荷抵抗間において、製
造上の理由などにより偶発的に発生する特性の不一致が
存在する場合の動作を示す説明図である。
ジスタ間において、及び／又は負荷抵抗間において、製
造上の理由などにより偶発的に発生する特性の不一致が
存在する場合の動作を示す説明図である。
【図２７】上記第２従来技術に係る他の差動増幅回路を
示す回路図である。
示す回路図である。
【図２８】図２７の差動増幅回路の動作を示す説明図で
ある。
ある。
【図２９】図２７の差動増幅回路の他の動作を示す説明
図である。
図である。
【図３０】図２８の上記差動増幅回路を構成するトラン
ジスタ間において、及び／又は負荷抵抗間において、製
造上の理由などにより偶発的に発生する特性の不一致が
存在する場合の動作を示す説明図である。
ジスタ間において、及び／又は負荷抵抗間において、製
造上の理由などにより偶発的に発生する特性の不一致が
存在する場合の動作を示す説明図である。
【図３１】図２９の上記差動増幅回路を構成するトラン
ジスタ間において、及び／又は負荷抵抗間において、製
造上の理由などにより偶発的に発生する特性の不一致が
存在する場合の動作を示す説明図である。
ジスタ間において、及び／又は負荷抵抗間において、製
造上の理由などにより偶発的に発生する特性の不一致が
存在する場合の動作を示す説明図である。
【図３２】図２２の差動増幅回路の負荷素子をカレント
ミラー構成の能動負荷に変えた回路構成を示す回路図で
ある。
ミラー構成の能動負荷に変えた回路構成を示す回路図で
ある。
【図３３】図２７の差動増幅回路の負荷素子をカレント
ミラー構成の能動負荷に変えた回路構成を示す回路図で
ある。
ミラー構成の能動負荷に変えた回路構成を示す回路図で
ある。
【図３４】図３２に示す差動増幅回路と等価な差動増幅
回路と、スイッチ及び出力部を具体化した例を示す回路
図である。
回路と、スイッチ及び出力部を具体化した例を示す回路
図である。
【図３５】図３４のオペアンプの動作を示す回路図であ
る。
る。
【図３６】図３４のオペアンプの他の動作を示す回路図
である。
である。
【図３７】図３３に示す差動増幅回路と等価な差動増幅
回路と、スイッチ及び出力部を具体化した例を示す回路
図である。
回路と、スイッチ及び出力部を具体化した例を示す回路
図である。
【図３８】図３７のオペアンプの動作を示す回路図であ
る。
る。
【図３９】図３７のオペアンプの他の動作を示す回路図
である。
である。
【図４０】差動増幅回路を使用したドット反転駆動を行
う液晶駆動回路の出力ブロック図であり、奇数番目の出
力端子が正極性駆動電圧を出力し、偶数番目の出力端子
が負極性駆動電圧を出力する場合を示す。
う液晶駆動回路の出力ブロック図であり、奇数番目の出
力端子が正極性駆動電圧を出力し、偶数番目の出力端子
が負極性駆動電圧を出力する場合を示す。
【図４１】差動増幅回路を使用したドット反転駆動を行
う液晶駆動回路の出力ブロック図であり、奇数番目の出
力端子が負極性駆動電圧を出力し、偶数番目の出力端子
が正極性駆動電圧を出力する場合を示す。
う液晶駆動回路の出力ブロック図であり、奇数番目の出
力端子が負極性駆動電圧を出力し、偶数番目の出力端子
が正極性駆動電圧を出力する場合を示す。
【図４２】従来の交流化スイッチ切替信号ＲＥＶ、及び
オペアンプのスイッチ切替信号ＳＷＰと出力の関係を示
した波形図である。
オペアンプのスイッチ切替信号ＳＷＰと出力の関係を示
した波形図である。
５００３ ＥＸ−ＯＲゲート（排他的論理和回路）
５００４ ＥＸ−ＯＲゲート（排他的論理和回路）
５００２ ＡＮＤゲート（論理積回路）
４４０９ 切替制御回路
４４１０ 切替制御回路
４４０８ 出力回路
ＳＷＰ スイッチ切替信号（切替信号）
ＲＥＶ 交流化スイッチ切替信号（交流化信号）
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｇ０９Ｇ 3/20 ６４２ Ｇ０９Ｇ 3/20 ６４２Ａ
Claims (5)
- 【請求項１】同相または逆相の入力信号を増幅する第１
及び第２増幅回路と、切替信号に基づいて 上記２つの入力信号を選択的に切り
替えて上記の第１及び第２増幅回路へ入力する第１切替
回路と、 交流化信号に基づいて上記第１及び第２増幅回路の出力
信号を選択的に切り替えてマトリックス状に配された画
素に出力する第２切替回路と、上記切替信号および交流化信号を上記第１及び第２切替
回路にそれぞれ出力することにより、上記第１及び第２
切替回路の切り替えを制御する 切替制御回路とを備えて
おり、 上記切替制御回路は、水平同期信号または１水平同期期
間毎に出力される信号をカウントし、このカウント値の
整数倍が水平ライン数に等しくならないように分周した
第１切替信号を上記切替信号として上記第１切替回路に
出力することを特徴とする 液晶表示装置の駆動装置。 - 【請求項２】上記切替制御回路は、上記水平ライン数が
偶数か奇数かを識別し、この識別結果と垂直同期信号と
に基づいて、上記水平同期信号または１水平同期期間毎
に出力される信号に同期して変化する第２切替信号を生
成して上記交流化信号として上記第２切替回路に出力す
ることを特徴とする請求項１に記載の液晶表示装置の駆
動装置。 - 【請求項３】上記切替制御回路は、 上記第１切替信号を出力する第１分周回路と、 上記の水平同期信号または１水平同期期間毎に出力され
る信号に同期して変化する信号を出力する第２分周回路
と、 垂直同期信号に同期して変化する信号を出力する第３分
周回路と、 上記水平ライン数が偶数か奇数かの上記識別結果と、上
記第３分周回路の出力信号とに対して論理積演算を行う
論理積回路と、 上記論理積回路の出力信号と、上記第２分周回路の出力
信号とに対して排他的論理和演算を行う排他的論理和回
路とを備え、該排他的論理和回路から上記第２切替信号
が生成されることを特徴とする請求項２に記載の液晶表
示装置の駆動装置。 - 【請求項４】同相または逆相の入力信号を増幅する第１
及び第２増幅回路を有し、切替信号に基づいて上記２つ
の入力信号を選択的に切り替えて上記の第１及び第２増
幅回路へ入力すると共に、交流化信号に基づいて上記第
１及び第２増幅回路の出力信号を選択的に切り替えてマ
トリックス状に配された画素に出力する液晶表示装置の
駆動方法であって、 水平同期信号または１水平同期期間毎に出力される信号
をカウントし、このカウント値の整数倍が水平ライン数
に等しくならないように分周した第１切替信号を上記切
替信号とすることを特徴とする 液晶表示装置の駆動方
法。 - 【請求項５】上記水平ライン数が偶数か奇数かを識別
し、この識別結果と垂直同期信号とに基づいて、上記水
平同期信号または１水平同期期間毎に出力される信号に
同期して変化する第２切替信号を生成して上記交流化信
号とすることを特徴とする請求項４に記載の液晶表示装
置の駆動方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000300970A JP3519355B2 (ja) | 2000-09-29 | 2000-09-29 | 液晶表示装置の駆動装置および駆動方法 |
| US09/955,118 US6870524B2 (en) | 2000-09-29 | 2001-09-19 | Driving apparatus and method of liquid crystal display apparatus |
| TW090123017A TW521252B (en) | 2000-09-29 | 2001-09-19 | Driving apparatus and method of liquid crystal display apparatus |
| KR10-2001-0060378A KR100475975B1 (ko) | 2000-09-29 | 2001-09-28 | 액정 표시 장치의 구동 장치 및 구동 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000300970A JP3519355B2 (ja) | 2000-09-29 | 2000-09-29 | 液晶表示装置の駆動装置および駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002108303A JP2002108303A (ja) | 2002-04-10 |
| JP3519355B2 true JP3519355B2 (ja) | 2004-04-12 |
Family
ID=18782570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000300970A Expired - Fee Related JP3519355B2 (ja) | 2000-09-29 | 2000-09-29 | 液晶表示装置の駆動装置および駆動方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6870524B2 (ja) |
| JP (1) | JP3519355B2 (ja) |
| KR (1) | KR100475975B1 (ja) |
| TW (1) | TW521252B (ja) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100510500B1 (ko) * | 2002-12-05 | 2005-08-26 | 삼성전자주식회사 | 박막 트랜지스터-액정표시장치 구동용 소오스 드라이버집적회로 및 출력 증폭기의 오프셋 제거 방법 |
| JP4744075B2 (ja) * | 2003-12-04 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 表示装置、その駆動回路およびその駆動方法 |
| JP4559091B2 (ja) * | 2004-01-29 | 2010-10-06 | ルネサスエレクトロニクス株式会社 | 表示装置用駆動回路 |
| KR100531417B1 (ko) | 2004-03-11 | 2005-11-28 | 엘지.필립스 엘시디 주식회사 | 액정패널의 구동장치 및 그 구동방법 |
| JP2005316188A (ja) * | 2004-04-28 | 2005-11-10 | Sony Corp | フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置 |
| JP2005331900A (ja) * | 2004-06-30 | 2005-12-02 | Eastman Kodak Co | 表示装置 |
| KR20070110248A (ko) * | 2004-09-03 | 2007-11-16 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 디스플레이 픽셀 반전 방식 |
| JP4740576B2 (ja) * | 2004-11-08 | 2011-08-03 | パナソニック株式会社 | 電流駆動装置 |
| JP4605601B2 (ja) * | 2005-05-16 | 2011-01-05 | ルネサスエレクトロニクス株式会社 | 演算増幅器 |
| KR100674999B1 (ko) * | 2005-11-25 | 2007-01-29 | 삼성전자주식회사 | 디스플레이 장치에서 오프셋 제거 기능을 가지는 소스드라이버 및 디스플레이 장치의 소스 라인 구동 방법 |
| TWI345745B (en) * | 2006-04-13 | 2011-07-21 | Novatek Microelectronics Corp | Thin film transistor liquid crystal display panel driving device and method thereof |
| JP4915841B2 (ja) * | 2006-04-20 | 2012-04-11 | ルネサスエレクトロニクス株式会社 | 階調電圧発生回路、ドライバｉｃ、及び液晶表示装置 |
| JP5137321B2 (ja) * | 2006-04-20 | 2013-02-06 | ルネサスエレクトロニクス株式会社 | 表示装置、ｌｃｄドライバ及び駆動方法 |
| CN101174390B (zh) * | 2006-10-30 | 2010-12-08 | 瑞鼎科技股份有限公司 | 削波器漂移补偿信号产生装置及其方法 |
| JP2008152076A (ja) | 2006-12-19 | 2008-07-03 | Nec Electronics Corp | 液晶表示装置、ソースドライバ及び液晶表示パネル駆動方法 |
| JP2008185915A (ja) | 2007-01-31 | 2008-08-14 | Nec Electronics Corp | 液晶表示装置、ソースドライバ及び液晶表示パネル駆動方法 |
| JP2008256811A (ja) * | 2007-04-03 | 2008-10-23 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2008276039A (ja) * | 2007-05-02 | 2008-11-13 | Texas Instr Japan Ltd | バックライト装置 |
| KR101422081B1 (ko) * | 2007-08-28 | 2014-07-23 | 삼성전자주식회사 | 소스 드라이버, 그것을 포함함 디스플레이 장치, 그것을포함한 디스플레이 시스템 및 그것의 출력 방법 |
| KR101427591B1 (ko) * | 2007-12-21 | 2014-08-08 | 삼성디스플레이 주식회사 | 데이터 구동회로, 이를 포함하는 디스플레이장치 및 그제어방법 |
| US7704786B2 (en) * | 2007-12-26 | 2010-04-27 | Organicid Inc. | Printed organic logic circuits using a floating gate transistor as a load device |
| US7723153B2 (en) * | 2007-12-26 | 2010-05-25 | Organicid, Inc. | Printed organic logic circuits using an organic semiconductor as a resistive load device |
| JP5271604B2 (ja) | 2008-05-30 | 2013-08-21 | ラピスセミコンダクタ株式会社 | 表示パネルのソースドライバ及びその駆動制御方法 |
| JP5122396B2 (ja) * | 2008-08-01 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | ドライバ及び表示装置 |
| JP5172748B2 (ja) * | 2009-03-11 | 2013-03-27 | ルネサスエレクトロニクス株式会社 | 表示パネルドライバ及びそれを用いた表示装置 |
| TWI406249B (zh) * | 2009-06-02 | 2013-08-21 | Sitronix Technology Corp | 液晶點反轉驅動電路 |
| WO2010146751A1 (ja) * | 2009-06-17 | 2010-12-23 | シャープ株式会社 | 表示駆動回路、表示パネル、表示装置 |
| WO2010146752A1 (ja) * | 2009-06-17 | 2010-12-23 | シャープ株式会社 | シフトレジスタ、表示駆動回路、表示パネル、表示装置 |
| JP5384634B2 (ja) * | 2009-06-17 | 2014-01-08 | シャープ株式会社 | シフトレジスタ、表示駆動回路、表示パネル、表示装置 |
| KR20110013702A (ko) * | 2009-08-03 | 2011-02-10 | 삼성모바일디스플레이주식회사 | 디스플레이 장치 및 디스플레이 장치 구동 방법 |
| US8537153B2 (en) | 2009-12-30 | 2013-09-17 | Himax Technologies Limited | Source driver having multiplexers positioned between differential amplifiers and buffers and associated driving method |
| TWI409790B (zh) * | 2010-02-01 | 2013-09-21 | Himax Tech Ltd | 源極驅動器及相關的驅動方法 |
| KR101872993B1 (ko) | 2011-03-28 | 2018-07-03 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR101819943B1 (ko) | 2011-05-18 | 2018-03-02 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 |
| US9183799B2 (en) * | 2011-05-24 | 2015-11-10 | Apple Inc. | Additional application of voltage during a write sequence |
| CN103703506B (zh) * | 2011-08-05 | 2016-08-24 | 夏普株式会社 | 显示驱动电路、显示装置及显示驱动电路的驱动方法 |
| TWI473069B (zh) * | 2012-12-27 | 2015-02-11 | Innocom Tech Shenzhen Co Ltd | 閘極驅動裝置 |
| CN104602396B (zh) | 2014-11-21 | 2017-05-24 | 深圳市海思半导体有限公司 | 一种wled驱动器和驱动控制方法 |
| CN105185326B (zh) * | 2015-08-12 | 2017-10-17 | 深圳市华星光电技术有限公司 | 一种液晶显示面板及其驱动电路 |
| US9762191B1 (en) * | 2016-04-22 | 2017-09-12 | Solomon Systech Limited | System and method for offset cancellation for driving a display panel |
| US9984639B2 (en) * | 2016-05-25 | 2018-05-29 | Parade Technologies, Ltd. | Adaptive spatial offset cancellation of source driver |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1987002537A1 (en) * | 1985-10-16 | 1987-04-23 | Sanyo Electric Co., Ltd. | Liquid crystal display device |
| DE69027136T2 (de) * | 1989-02-10 | 1996-10-24 | Sharp Kk | Flüssigkristallanzeigeeinheit und Steuerverfahren dafür |
| US5233340A (en) * | 1989-09-16 | 1993-08-03 | Sharp Kabushiki Kaisha | Method of driving a display device |
| JP3167369B2 (ja) | 1991-08-27 | 2001-05-21 | シャープ株式会社 | 液晶表示装置 |
| JP3417514B2 (ja) * | 1996-04-09 | 2003-06-16 | 株式会社日立製作所 | 液晶表示装置 |
| JP3097612B2 (ja) * | 1997-07-25 | 2000-10-10 | 日本電気株式会社 | 液晶駆動用半導体装置 |
| JP3663848B2 (ja) * | 1997-09-02 | 2005-06-22 | ソニー株式会社 | 表示装置 |
| JP3550016B2 (ja) | 1998-03-03 | 2004-08-04 | 株式会社 日立ディスプレイズ | 液晶表示装置の駆動方法および映像信号電圧の出力方法 |
| JP3595153B2 (ja) * | 1998-03-03 | 2004-12-02 | 株式会社 日立ディスプレイズ | 液晶表示装置および映像信号線駆動手段 |
| KR100292405B1 (ko) * | 1998-04-13 | 2001-06-01 | 윤종용 | 오프셋 제거 기능을 갖는 박막트랜지스터 액정표시장치 소스드라이버 |
| JPH11305735A (ja) * | 1998-04-17 | 1999-11-05 | Sharp Corp | 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路 |
-
2000
- 2000-09-29 JP JP2000300970A patent/JP3519355B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-19 TW TW090123017A patent/TW521252B/zh not_active IP Right Cessation
- 2001-09-19 US US09/955,118 patent/US6870524B2/en not_active Expired - Fee Related
- 2001-09-28 KR KR10-2001-0060378A patent/KR100475975B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100475975B1 (ko) | 2005-03-15 |
| US6870524B2 (en) | 2005-03-22 |
| KR20020025791A (ko) | 2002-04-04 |
| US20020039096A1 (en) | 2002-04-04 |
| TW521252B (en) | 2003-02-21 |
| JP2002108303A (ja) | 2002-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3519355B2 (ja) | 液晶表示装置の駆動装置および駆動方法 | |
| JP3506235B2 (ja) | 液晶表示装置の駆動装置および駆動方法 | |
| KR100510500B1 (ko) | 박막 트랜지스터-액정표시장치 구동용 소오스 드라이버집적회로 및 출력 증폭기의 오프셋 제거 방법 | |
| KR100341295B1 (ko) | 차동증폭회로, 이를 이용한 연산증폭기회로 및 그 연산증폭기회로를 이용한 액정구동회로 | |
| US7417614B2 (en) | Liquid crystal display device with influences of offset voltages reduced | |
| USRE39366E1 (en) | Liquid crystal driver and liquid crystal display device using the same | |
| US6567066B1 (en) | Driving circuit of display device | |
| US9129579B2 (en) | Display drive circuit, display device and method for driving display drive circuit | |
| US20070097056A1 (en) | Driving method and data driving circuit of a display | |
| KR100456762B1 (ko) | 표시 구동 장치 및 그것을 이용하는 액정 표시 장치 | |
| US7259755B1 (en) | Method and apparatus for driving liquid crystal display panel in inversion | |
| JP4902185B2 (ja) | 表示装置 | |
| JP4553281B2 (ja) | 液晶表示装置の駆動方法および駆動装置 | |
| WO2000045364A1 (fr) | Procede d'attaque de cristaux liquides et circuit d'attaque de cristaux liquides | |
| JPH09106265A (ja) | 電圧出力回路および画像表示装置 | |
| JP2003058118A (ja) | 液晶パネルのプリチャージ駆動方法、および電子機器 | |
| JP2003223148A (ja) | 液晶表示装置の駆動方法および液晶表示装置 | |
| JP2013225017A (ja) | 液晶表示装置、および液晶表示装置の駆動方法 | |
| JP2004061985A (ja) | 液晶表示装置の駆動回路 | |
| JPH06167950A (ja) | 液晶表示装置 | |
| JPH11161245A (ja) | 液晶駆動回路 | |
| JPH08179277A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080206 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |