JPH08179277A

JPH08179277A - 表示装置

Info

Publication number: JPH08179277A
Application number: JP31890394A
Authority: JP
Inventors: Takeshi Takarada; 武寶田; Tadatsugu Nishitani; 忠継西谷; Shinya Kosaka; 伸也小坂
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1994-12-21
Filing date: 1994-12-21
Publication date: 1996-07-12

Abstract

(57)【要約】【目的】データドライバの設計変更等の必要を招くこ
となく、階調用基準電圧を高速に切り替えることにより
生じる電源供給回路での寄生発振を根本的に回避する。【構成】階調用基準電圧を選択するクロック信号を発
生するクロック発生回路１２０を、振動電圧用クロック
信号ＨＤＣＫ及びコントロール信号Ｃｍｓｋを入力とす
る２入力ＡＮＤ回路１２１により構成し、該クロック発
生回路１２０を、１出力期間の開始直後の過渡状態には
信号レベルが一定となり、その後一定周期でクロックパ
ルスが現れる振動電圧用クロック信号ＨＤＣＫ’を出力
するようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、各絵素にスイッチング
トランジスタを付加したアクティブマトリクス型液晶表
示装置に関し、特に振動電圧を絵素に印加することによ
り階調表示を行う表示装置に関する。

【０００２】

【従来の技術】図４は、従来のマトリクス型の液晶表示
装置の構成を示す概略図である。図において、１００は
液晶表示装置で、画像表示を行う表示部９０と、該表示
部９０を駆動する駆動回路９１を有している。該駆動回
路９１は、表示部９０に映像データに対応したデータ信
号を与えるデータドライバ９２と、該表示部９０に走査
信号を与える走査ドライバ９３を含んでいる。また、上
記液晶表示装置１００は、該両ドライバ９１，９２を制
御するコントロールＬＳＩ９８を有している。

【０００３】ここで上記表示部９０は、Ｍ行Ｎ列のマト
リクス状に配列されたＭ×Ｎ個の絵素９４と、各絵素９
４に接続されたスイッチング素子９５とを有しており、
さらに該表示部９０には、該絵素の各列に対応させてデ
ータ信号線（以下、データ線ともいう。）９６がＮ本配
設され、該絵素の各行に対応させて走査信号線（以下走
査線ともいう。）９７がＭ本配設されている。

【０００４】該Ｎ本のデータ線９６の一端は、それぞれ
データドライバ９２の出力端子Ｓ（ｉ）（ｉ＝１、２、
・・・Ｎ）に接続され、各データ線９６には、対応する
列のスイッチング素子９５が接続されている。また、上
記Ｍ本の走査線９７の一端は、それぞれ走査ドライバ９
３の出力端子Ｇ（ｊ）（ｊ＝１，２・・・Ｍ）に接続さ
れ、該各走査線９７には、対応する行のスイッチング素
子９５が接続されている。上記スイッチング素子９５と
しては、薄膜トランジスタ（ＴＦＴ；ＴｈｉｎＦｉｌｍ
Ｔｒａｎｓｉｓｔｏｒ）が使用されている。

【０００５】次に、上記液晶表示装置１００の動作につ
いて簡単に説明する。

【０００６】上記走査ドライバ９３の出力端子Ｇ（ｊ）
から各走査線９７に、順次、ある特定の期間においてそ
の電圧レベルがＨレベルとなる走査信号が出力される。
この特定の期間を１水平期間ｊＨ（ｊ＝１、２、・・・
Ｍ）という。また、ｊ＝１、２、・・・Ｍについて１水
平期間ｊＨの長さすべて加算した期間を１垂直期間とい
う。

【０００７】上記走査ドライバ９３の出力端子Ｇ（ｊ）
から走査線９７に出力される走査信号の電圧レベルがＨ
レベルであるとき、その出力端子Ｇ（ｊ）に接続されて
いるスイッチング素子９５はオン状態になる。そして、
スイッチング素子９５がオン状態のとき、そのスイッチ
ング素子９５に接続されている絵素９４は、データドラ
イバ９２の出力端子Ｓ（ｉ）から各データ線９６に出力
される信号レベルに応じて充電される。このように充電
された絵素９４の電圧は、次に充電されるまでの約１垂
直期間の間、一定に保たれる。

【０００８】次に、１水平期間における動作について説
明する。

【０００９】図５は、水平同期信号Ｈｓｙｎによって規
定されるｊ番目の１水平期間ｊＨにおける、デジタル映
像データＤＡ、サンプリングパルスＴｓｍｐｉ、及び出
力パルス信号ＯＥの間のタイミング関係を示す。図５に
示されるように、サンプリングパルスＴｓｍｐ１、Ｔｓ
ｍｐ２、・・・Ｔｓｍｐｉ、・・・ＴｓｍｐＮがデータ
ドライバ９２に与えられることにより、デジタル映像デ
ータＤＡ１、ＤＡ２、・・・ＤＡｉ、・・・ＤＡＮがそ
れぞれデータドライバ９２に取り込まれる。データドラ
イバ９２は出力パルス信号ＯＥによって規定されるｊ番
目のパルス信号ＯＥｊが与えらえると、それを契機とし
て出力端子ｓ（ｉ）から、電圧（データ信号）をデータ
線９６に出力する。

【００１０】次に、１垂直期間における動作について説
明する。

【００１１】図６は、垂直同期信号Ｖｓｙｎによって規
定される１垂直期間における、水平同期信号Ｈｓｙｎ、
デジタル映像データＤＡ、出力パルス信号ＯＥ、データ
ドライバ９２の出力Ｓ（ｉ）、及び走査ドライバ９３の
出力Ｇ（ｊ）の間のタイミングの関係を示す。図６にお
いて、ＳＯＵＲＣＥ（ｊ）は、１水平期間ｊＨにおいて
与えられたデジタル映像データに応じて、図５に示され
るパルス信号ＯＥｊのタイミングでデータ線に出力され
たデータ信号の電圧レベルを示す。ここで、ＳＯＵＲＣ
Ｅ（ｊ）はデータドライバ９２のＮ本の出力端子Ｓ
（１）〜Ｓ（Ｎ）から出力されるデータ信号の電圧レベ
ルをまとめて表すために、斜線で表示している。データ
信号の電圧レベルＳＯＵＲＣＥ（ｊ）がデータ線９６に
出力される間には、走査ドライバ９３のｊ番目の出力端
子Ｇ（ｊ）からｊ番目の走査線９７に出力される走査信
号により、該ｊ番目の走査線９７に接続されたＮ個のス
イッチング素子９５がすべてオン状態となる。これによ
り、そのＮ個のスイッチング素子９５のそれぞれに接続
される絵素９４は、データ線９６に出力される電圧に応
じて充電される。

【００１２】上記各走査線Ｇ（ｊ）（ｊ＝１、２、・・
・Ｍ）に対して、その本数分のＭ回上述したデータ信号
の出力動作が繰り返されることにより、１垂直期間にお
ける映像が表示されることとなる。ノンインターレース
表示方式の場合のこの映像が１画面分の表示画像とな
る。

【００１３】次にデータドライバの構成例及びその動作
について説明する。

【００１４】図７及び図８は、デジタル映像データが与
えられ、そのデジタル映像データに応じて階調表示を行
う表示装置を駆動する従来の駆動回路を説明するための
図であり、図７は該駆動回路におけるデータドライバの
全体構成を、図８は該データドライバの、１つのデータ
線に対応する回路構成を示している。なお、ここでは
簡単のため、デジタル映像データは２ビット（Ｄ０、Ｄ
１）からなるものとする。図において、２００は、走査
信号により選択された１走査線上のＮ個の絵素に駆動電
圧を供給するデータドライバであり、２０はデータドラ
イバ２００の一部の回路であって、Ｎ本のデータ線のう
ち第ｎ番目のデータ線に対応する回路構成（以下、ドラ
イブ回路という。）である。

【００１５】このドライブ回路２０は、デジタル映像デ
ータ（Ｄ０、Ｄ１）の各ビット毎に設けられた第１段目
のサンプリングフリップフロップ２１と、その出力を保
持する第２段目のホールドフリップフロップ２２と、そ
の出力をデコードするデコーダ２３と、該デコーダの出
力により開閉制御される４個のアナログスイッチ２４〜
２７とから構成されている。該アナログスィッチ２４〜
２７のそれぞれには、４種の電圧源から信号電圧Ｖ０〜
Ｖ３が供給される。なお、サンプリングフリップフロッ
プ２１は、Ｄフリップフロップの他種々のものを用いる
ことができる。図８に示されるドライブ回路２０は次の
ように動作する。デジタル映像データ（Ｄ０、Ｄ１）
は、第ｎ番目の絵素（データ線）に対応するサンプリン
グパルスＴｓｍｐｎの立ち上がり時点でサンプリングフ
リップフロット２１に取り込まれ、保持される。１水平
期間のサンプリングが終了した時点で出力パルスＯＥが
ホールドフリップフロップ２２に与えられ、サンプリン
グフリップフロップ２１に保持されていたデジタル映像
データ（Ｄ０、Ｄ１）はホールドフリップフロップ２２
に取り込まれると共にデコーダ２３に出力される。デコ
ーダ２３は、デジタル映像データ（Ｄ０、Ｄ１）の各ビ
ットをデコードし、デコードされた各ビットの値に応じ
てアナログスイッチ２４〜２７のいずれか１個をオン状
態とする。これにより、上記ｎ番目のデータ線には、４
種の電圧源から供給される信号電圧Ｖ０〜Ｖ３のうちの
いずれか１つが出力される。

【００１６】上述のデータドライバ２００によれば、デ
ジタル映像データのビット数の増加に応じて必要とされ
る電圧源の数は２の累乗で増加する。例えば、デジタル
映像データが４ビットで与えられ、１６階調の表示が行
われる場合には、必要とされる電圧源の数は２の４乗
（＝１６）個となる。同様に、デジタル映像が５ビット
で与えられ３２階調の表示が行われる場合には、必要と
される電圧源の数は２の５乗（＝３２）個となり、デジ
タル映像データが６ビットで与えられ６４階調の表示が
行われる場合には、必要とされる電圧源の数は２の６乗
（＝６４）個となる。

【００１７】電圧源はアナログスイッチを介して液晶パ
ネルに接続されるため、液晶パネルという重い負荷を十
分に駆動できるだけの性能を備える必要がある。従っ
て、その様な性能を備えた電圧源の数が増加することは
駆動回路のコストを上昇させる重要な要因となる。ま
た、その様な電圧源を駆動回路のＬＳＩの内部に備える
ことは困難であるので、液晶パネルを駆動するための信
号電圧はＬＳＩ外部の電圧源から供給せざるを得ない。
その結果、電圧源の数の増加に伴い、駆動回路を構成す
るＬＳＩの入力端子数もそれと同様に増加することにな
る。従って、実際にはＬＳＩの作製が困難になる。仮に
ＬＳＩ自体の作製が可能であるとしても、ＬＳＩの実装
上の問題、または多くの電圧源を搭載した表示装置を生
産する上での問題が発生し、上記のように多階調表示を
行う表示装置は、実現不可能という事実に立ち至る。

【００１８】ところで、特願平４−１２９１６４号で
は、上述した問題点を解決するために、外部から与えら
れる階調基準電圧の間に複数の補間階調電圧を得ること
によって電圧源の数を減らし、電圧源の数以上の階調を
得ることが可能な駆動法、及び駆動回路が提案されてお
り、このような駆動法及び駆動回路は、既に数機種のデ
ータドライバに適用され実用化されている。

【００１９】図９は、上記のように補間階調電圧を用い
る、既に提案されている駆動回路の説明図であり、該駆
動回路におけるデータドライバの一部の回路を示してい
る。図において、３０は、図８に示すドライブ回路２０
と同様、複数のデータ線のうちの第ｎ番目のデータ線に
対応する回路（以下、ドライブ回路という。）で、この
回路３０は、３ビットのデジタル映像データＤ０，Ｄ
１，Ｄ２をサンプリングパルスＴｓｍｐｎに基づいて取
り込み保持するサンプリングフリップフロップ３１と、
該フリップフロップ３１の出力を出力パルスＬＰにより
取り込み保持するホールドフリップフロップ３２と、該
フリップフロップ３２の保持データに基づいて階調基準
電圧Ｖ０，Ｖ２，Ｖ５，Ｖ７のうちの２つを選択し、該
選択した階調用基準電圧間で振動する振動電圧をデータ
線に階調表示信号として出力する選択回路３０ａとから
構成されている。

【００２０】この選択回路３０ａは、振動電圧用クロッ
ク信号ＨＤＣＫを３分周する３進カウンタ３３と、発生
電圧レベルがＶ０，Ｖ２，Ｖ５，Ｖ７である階調基準電
源に接続された４つのアナログスイッチ３５〜３８と、
該アナログスイッチを選択的に開閉制御する選択制御回
路３４とを有している。該選択制御回路３４には、ホー
ルドフリップフロップ３２に記憶されている映像信号デ
ータＤ０〜Ｄ２と、該３進カウンタ３３の出力パルス信
号Ｔが供給されており、該選択制御回路３４は、映像信
号データＤ０〜Ｄ２に基づいて上記アナログスイッチの
うち所定の２つを選択し、該選択した２つのアナログス
イッチを上記信号Ｔ３のタイミングで相補的に開閉制御
するよう構成されている。

【００２１】該３進カウンタ３３は、一般的にＤフリッ
プフロップで構成されており、図１０に示すように入力
される振動電圧用クロック信号ＨＤＣＫを３分周するこ
とによりパルス信号Ｔの作成を行う回路である。即ち、
該パルス信号Ｔのデューティ比が１：２（信号Ｔの値が
０となる期間と１となる期間との比が１：２である。）
とされている。また、この振動電圧用クロック信号ＨＤ
ＣＫは、コントロールＬＳＩ９８（図４参照）から出力
されるごく一般的なクロック信号である。

【００２２】ここで、上記階調基準電源は、駆動器（駆
動回路）を構成するＬＳＩの外部に設けられている。ま
た、上記４個の階調基準電圧Ｖ０、Ｖ２、Ｖ５、Ｖ７か
ら４個の補間階調電圧（Ｖ０＋２Ｖ２）／３、（２Ｖ２
＋Ｖ５）／３、（Ｖ２＋２Ｖ５）／３、（２Ｖ５＋Ｖ
７）／３を得ることができる。これにより、４個の階調
基準電圧を用いて８階調の表示を実現することができ
る。

【００２３】ここで、上記選択制御回路３４の論理構
成、つまり入力と出力の関係を論理表（表１）に示す。

【００２４】

【表１】

【００２５】表１の第１欄は、選択制御回路３４の入力
端子ｄ２、ｄ１、ｄ０のそれぞれに入力される各ビット
の値を示している。表１の第２欄は、選択制御回路３４
の出力端子Ｓ０、Ｓ２、Ｓ５、Ｓ７のそれぞれから出力
される制御信号の値を示している。該制御信号の値が１
の時、その出力端子に接続されているアナログスイッチ
はオン状態となる。制御信号の値が０のときは、その出
力端子に接続されるアナログスイッチはオフ状態とな
る。表１の第２欄の空白部は、制御信号の値が０である
ことを示す。また、「ｔ］は上記３進カウンタ３３から
のパルス信号Ｔ３の値が１のとき制御信号の値が１とな
り、該パルス信号Ｔ３の値が０のとき制御信号の値が０
となることを示す。また、「ｔ−」は該パルス信号Ｔ３
の値が１のとき制御信号の値が０となり、該パルス信号
Ｔ３の値が０のとき制御信号の値が１となることを示
す。

【００２６】

【発明が解決しようとする課題】ところが、絵素に印加
される電圧の極性を、データ信号の１出力期間毎に反転
する方式では、上記のように振動電圧によりデータ線を
駆動するデータドライバを用いると、階調用基準電圧の
電源で寄生発振が生じやすいという問題があり、以下詳
述する。

【００２７】図１１は、無負荷時の理想状態において図
９のドライブ回路３０がデータ線に出力する振動電圧Ｖ
１の波形、及び共通電極（不図示）を交流駆動する場合
の、共通電極に印加される信号電圧Ｖｃｏｍの波形の一
例を示している。図１２は、図１１に示される振動電圧
Ｖ１を階調基準電圧Ｖ０，Ｖ２の波形と対比できるよ
う、該階調用基準電圧Ｖ０及びＶ２の波形を示してい
る。ここで、信号電圧Ｖ１の波形は実線で示され、信号
電圧Ｖｃｏｍの波形は破線で示され、また該各波形は、
デジタル映像データの値が「１」、つまりｄ２＝０，ｄ
１＝０，ｄ０＝１である場合のものである。

【００２８】図１１に示されるように、信号電圧Ｖ１の
レベルは、１出力期間の間、１：２の割合で階調基準電
圧Ｖ０とＶ２の間を振動する。また、液晶素子（絵素）
の劣化を防止するために、絵素に印加される信号電圧の
正負の極性を１水平期間毎に切り替えるいわゆるライン
反転方式が採用されている。なお、上記１出力期間は、
通常、１水平期間とされることが多い。

【００２９】図１３は、上述の階調用基準電圧Ｖ０及び
Ｖ２をデータドライバに供給するための電源供給回路の
構成を示している。６０は階調用基準電圧Ｖ０を出力す
る電源回路部６０ａと、階調用基準電圧Ｖ２を出力する
電源回路部６０ｂとを有する電源供給回路で、上記各電
源回路部６０ａ，６０ｂは、演算増幅器６１，６２を有
し、ほぼ同一の回路構成となっている。

【００３０】例えば、電源回路部６０ａには、高電位ノ
ードＶＨと低電位ノードＶＬとの間に直列に接続された
ｎｐｎトランジスタ６３及びｐｎｐトランジスタ６４が
配設されており、該両トランジスタのベースには上記演
算増幅器６１の出力が接続され、該両トランジスタの接
続点が上記階調用基準電圧Ｖ０の出力ノードとなってい
る。また該出力ノードは抵抗６５を介して上記演算増幅
器６１の−入力端子に接続されている。さらに該演算増
幅器６１の＋入力端子は、高電位ノードＶＨと低電位ノ
ードＶＬとの間に直列に接続された抵抗６７及び６８の
接続点に接続されている。ここで該演算増幅器６１の−
入力端子には抵抗６６の一端が接続されている。

【００３１】また、上記電源回路部６０ｂは、該電源回
路部６０ａの演算増幅器６１を演算増幅器６２に置き換
えた構成となっており、該演算増幅器６２の−入力端子
に一端が接続された抵抗６６の他端は、上記電源回路部
６０ａにおける抵抗６６の他端に接続されている。

【００３２】上記図１１に示す振動電圧Ｖ１は、このよ
うな構成の電源供給回路６０から供給される階調用基準
電圧Ｖ０及びＶ２を１出力期間中に切り替えることによ
り得られる。

【００３３】図１４は、ドライバ回路の負荷となるデー
タ線の等価回路を示す。実際のデータ線では、容量や抵
抗は分布定数として存在しているが、ドライバ回路の負
荷として考える場合には、図１４に示されるように、集
中定数Ｒｓ及びＣｓとして簡単化して考えることができ
る。

【００３４】ところで、このデータ線１本当たりの負荷
は小さいが、液晶パネル全体としてのデータ線の負荷は
無視できないくらいに大きなものとなる。つまりデータ
線の数が多いからである。例えば、ＶＧＡ（ビデオグラ
フィックスアレイ）使用の液晶パネルにおいては、デー
タ線は６４０×３＝１９２０本存在する。もし、１水平
線のデジタル映像データの値がすべて１であったと仮定
すると、各データ線に接続される図９のドライブ回路３
０は振動電圧Ｖ１をデータ線に出力することになるか
ら、図１４に示される等価回路が１９２０個分集まった
ものが上記電源供給回路６０の負荷となるのである。

【００３５】このとき、上記電源供給回路６０から液晶
パネル側に供給される最大電流は、絵素に印加される信
号電圧の正負の極性が反転される際に生じ、その値は、
図１１に示される共通電極から見た振動電圧Ｖ１の電位
差Ｖ１＋及びＶ１−の絶対値の和と１９２０本の積（絶
対値の和×１９２０本）に比例したものとなる。

【００３６】ところが、振動電圧により補間階調電圧を
作成する方法では、このような電流が流れている過渡状
態において、階調用基準電源Ｖ０及びＶ２が高速に切り
替えられることとなり、上記電源供給回路が発振を起こ
しやすい状況となる。このような状況では、電源供給回
路６０の動作が不安定になりがちである。

【００３７】図１５は、電源供給回路６０が発振を起こ
した場合に電源供給回路６０によって供給される階調用
基準電圧Ｖ０の波形の一例を示しており、このような不
要な寄生発振が生じた場合、消費電力の増大や発熱等の
不具合が生じることとなる。これを解決するための１つ
の方法として、特願平４−３１５４２２号では、データ
ドライバを一定期間振動しない電圧信号を出力するよう
構成したものが提案されている。しかしながら、このよ
うな構成のデータドライバでは一定期間振動しない電圧
信号を出力するための回路構成が必要となり、データド
ライバのチップ面積が増大するほか、振動電圧駆動法を
用いたすべての種類のデータドライバに対して再開発の
必要が生じ、その結果、表示装置のコストアップ等の問
題を招くこととなる。

【００３８】本発明は上記のような問題点を解決するた
めになされたもので、データドライバの再開発等の必要
を招くことなく、階調用基準電圧を高速に切り替えるこ
とにより生じるその電源供給回路での寄生発振を根本的
に回避することができる表示装置を得ることが本発明の
目的である。

【００３９】

【課題を解決するための手段】この発明に係る表示装置
は、マトリクス状に配列された複数の絵素、該絵素に映
像データに対応したデータ信号を供給するための複数の
データ信号線、及び該各絵素とデータ信号線との間に接
続されたスイッチング素子を有する表示部と、該データ
信号線に該データ信号として、異なる階調用基準電源の
電圧間で振動する振動電圧を含む階調表示信号を所定の
出力期間毎に出力するデータドライバを有し、該階調表
示信号の出力期間毎の出力に同期した該スイッチング素
子の開閉制御を行い、該表示部を駆動する駆動回路とを
備えている。また、該表示装置は、振動電圧用クロック
信号をデータドライバに供給して、該振動電圧用クロッ
ク信号により該階調表示信号の波形を設定する、該駆動
回路とは独立した波形設定手段を備えており、該波形設
定手段は、該データドライバから該階調表示信号とし
て、該各出力期間の開始タイミングから一定期間の間に
は一定レベルの信号が出力され、該出力期間の残りの期
間には、該映像データに基づく振動電圧が出力されるよ
うデータドライバを制御する構成となっている。そのこ
とにより上記目的が達成される。

【００４０】この発明は上記表示装置において、前記駆
動回路を、前記出力期間毎に絵素に印加される電圧の極
性が反転されるよう前記表示部を駆動する構成としたも
のである。

【００４１】この発明は上記表示装置において、前記波
形設定手段を、該各出力期間の開始タイミングから一定
期間の間にはＬレベルとなり、該出力期間の残りの期間
にはＨレベルとなる制御信号と、前記映像信号データに
基づくデューティ比を有するパルス信号とを入力とし、
該制御信号及びパルス信号の論理積を、前記振動電圧用
クロック信号として前記データドライバに供給する論理
積回路を含む構成としたものである。

【００４２】

【作用】この発明においては、データドライバからデー
タ信号線に出力される階調表示信号の波形を設定する波
形設定手段を、該データドライバを含む駆動回路とは独
立して設け、データドライバから階調表示信号として、
各出力期間の開始タイミングから一定期間の間には一定
レベルの信号が出力され、該出力期間の残りの期間には
映像データに基づいて所定の階調用基準電圧間の振動電
圧が出力されるようにしたから、各出力期間毎に絵素に
印加される電圧の極性が反転される駆動方法では、各出
力期間の開始直後の過渡状態において、振動しない信号
電圧がデータ信号線に出力されることとなる。これによ
り、上記階調用基準電圧の供給電源における寄生発振を
防止することができる。

【００４３】また、該階調表示信号の波形を設定する波
形設定手段を、駆動回路とは独立した構成としているた
め、データドライバの設計変更等する必要がなく、デー
タドライバの再開発の必要を招くことなく、階調用基準
電圧を高速に切り替えることにより生じる電源供給回路
での寄生発振を根本的に回避することができる。

【００４４】

【実施例】以下、本発明の実施例について説明する。

【００４５】図１は、本発明の一実施例による表示装置
を説明するための図であり、該表示装置の駆動回路に制
御信号を供給するコントロールＬＳＩの一部の構成を示
している。なお、本実施例では、表示装置における、画
像表示を行うための表示部及び該表示部を駆動する駆動
回路は、振動電圧を用いて階調表示を行う従来の表示装
置と同一の構成となっている。このため、以下の説明で
は、図４及び図９を必要に応じて参照する。

【００４６】図において、１２０は表示装置１００のデ
ータドライバ９１（図４参照）に振動電圧用クロック信
号ＨＤＣＫを供給するクロック制御回路（波形設定手
段）で、その出力のクロック信号ＨＤＣＫ’は図９に示
す３進カウンタ３３に供給されるようになっている。

【００４７】すなわち、該クロック制御回路１２０は、
振動電圧用クロック信号ＨＤＣＫ及びコントロール信号
Ｃｍｓｋを入力とする２入力ＡＮＤ回路１２１により構
成されており、該クロック制御回路１２０からは、１出
力期間の開始直後の過渡状態には信号レベルがＬレベル
となり、その後一定周期でクロックパルスが現れるよう
波形処理した振動電圧用クロック信号ＨＤＣＫ’が出力
されるようになっている。

【００４８】図２は、上述した出力パルス信号ＯＥ、振
動電圧用クロック信号ＨＤＣＫ、コントロール信号Ｃｍ
ｓｋ、波形処理した振動電圧用クロック信号ＨＤＣＫ’
の波形を示している。ここで、信号ＨＤＣＫは従来の信
号電圧用クロックと同一のものであり、常に一定周期で
クロックパルスが現れるものである。また、コントロー
ル信号Ｃｍｓｋは、出力パルスＯＥの立ち上がりから一
定の期間の間はその信号レベルがＬレベルとなり、その
後次の出力パルスＯＥが立ち上がるまでの間はその信号
レベルがＨレベルとなるパルス信号である。

【００４９】次に作用効果について説明する。

【００５０】このような構成の本実施例の表示装置で
は、図４に示すコントロールＬＳＩ９８のクロック制御
回路１２０は、振動電圧用クロック信号ＨＤＣＫ及びコ
ントロール信号Ｃｍｓｋを受けて、上記波形処理された
振動電圧用クロック信号ＨＤＣＫ’を発生する（図２参
照）。この振動電圧用クロック信号ＨＤＣＫ’は、デー
タドライバ９２を構成する、各データライン（データ信
号線）に対応するドライブ回路３０の３進カウンタ３３
に供給される。例えば、データラインＯｎに対応するド
ライブ回路３０（図９参照）から、図１１に示すように
表示データ「１」に対応する階調表示電圧Ｖ１が出力さ
れる場合には、該ドライブ回路３０の出力波形は、コン
トロール信号ＣｍｓｋがＬレベルに保持される、１出力
期間の初期の一定期間Ｔｓでは、階調用基準電圧Ｖ０に
保持され、該１出力期間のその後の残りの期間Ｔｒで
は、階調用基準電圧Ｖ０とＶ２との間を１：２のデュー
ティ比で振動する波形となる。

【００５１】つまり、絵素に印加される信号電圧の極性
反転直後の期間である１出力期間の初期の一定期間Ｔｓ
には、電源供給回路６０（図１３参照）からは一定レベ
ルの階調用基準電圧Ｖ０が、表示データ「１」に対応す
るすべてのデータライン線に供給される。このため、上
記極性反転直後の過渡状態において階調用基準電源Ｖ０
及びＶ２が高速に切り替えられる、電源供給回路が発振
を起こしやすい状況が回避されることとなる。

【００５２】また、データドライバを１出力期間の初期
の一定期間には、一定レベルの信号を出力するよう制御
する回路構成、つまりクロック制御回路を、データドラ
イバとは独立したコントロールＬＳＩ９８内に設けてい
るため、データドライバの設計変更等を招くことはな
い。

【００５３】この結果、本実施例では、データドライバ
の再開発等の必要を招くことなく、階調用基準電圧を高
速に切り替えることにより生じるその電源供給回路での
寄生発振を根本的に回避することができる。

【００５４】

【発明の効果】以上のように本発明に係る表示装置によ
れば、データドライバからデータ信号線に出力される階
調表示信号の波形を設定する波形設定手段を、該データ
ドライバを含む駆動回路とは独立して設け、データドラ
イバから階調表示信号として、各出力期間の開始タイミ
ングから一定期間の間には一定レベルの信号が出力さ
れ、該出力期間の残りの期間には映像データに基づいて
所定の階調用基準電圧間の振動電圧が出力されるように
したので、各出力期間毎に絵素に印加される電圧の極性
が反転される駆動方法では、各出力期間の開始直後の過
渡状態において、振動しない信号電圧がデータ信号線に
出力されることとなる。また、該階調表示信号の波形を
設定する波形設定手段を、駆動回路とは独立した構成と
しているため、データドライバの設計変更等をする必要
がない。

【００５５】これにより、本発明では、データドライバ
の再開発の必要を招くことなく、階調用基準電圧を高速
に切り替えることにより生じる電源供給回路での寄生発
振を根本的に回避することができるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例による表示装置を説明するた
めの図であり、該表示装置の駆動回路に制御信号を供給
するコントロールＬＳＩの一部の構成を示している。

【図２】上記本実施例における、出力パルス信号ＯＥ、
振動電圧用クロック信号ＨＤＣＫ、コントロール信号Ｃ
ｍｓｋ、波形処理した振動電圧用クロック信号ＨＤＣ
Ｋ’のタイミングの関係を示す波形図である。

【図３】上記本実施例の表示装置を構成するデータドラ
イバの出力波形を示す図である。

【図４】従来のマトリクス型の液晶表示装置の構成を示
す概略図である。

【図５】上記従来の液晶表示装置における１水平期間
の、デジタル映像データＤＡ、サンプリングパルスＴｓ
ｍｐｉ、及び出力パルス信号ＯＥの間のタイミングの関
係を示す図である。

【図６】上記従来の液晶表示装置における１垂直期間
の、水平同期信号Ｈｓｙｎ、デジタル映像データＤＡ、
出力パルス信号ＯＥ、データドライバの出力、及び走査
ドライバの出力の間でのタイミングの関係を示す図であ
る。

【図７】従来の液晶表示装置におけるデータドライバの
全体構成を示す図である。

【図８】上記従来のデータドライバの、１つのデータ信
号線に対応する回路構成を示す図である。

【図９】振動電圧を階調表示信号としてデータ信号線に
出力する従来のデータドライバにおける、１つのデータ
信号線に対応する回路構成を示す図である。

【図１０】図９に示すデータドライバを構成する３進カ
ウンタの動作を示すタイミング波形を示す図である。

【図１１】図９に示すドライブ回路からデータ線に出力
される階調表示信号の電圧波形を示す図である。

【図１２】上記階調表示信号としての振動電圧を作成す
るための階調用基準電圧Ｖ０、Ｖ２の波形を示す図であ
る。

【図１３】上記階調用基準電圧Ｖ０、Ｖ２を供給するた
めの電源供給回路の構成を示す図である。

【図１４】図９のドライブ回路の負荷となるデータ信号
線の等価回路を示す図である。

【図１５】上記電源供給回路において発振が生じた場合
の階調用基準電圧Ｖ０の波形を示す図である。

【符号の説明】

３０ドライブ回路３０ａ選択回路３１サンプリングフリップフロップ３２ホールドフリップフロップ３３３進カウンタ３４選択制御回路３５〜３８アナログスイッチ６０電源供給回路６０ａ，６０ｂ電源回路部９０表示部９１駆動回路９２データドライバ９３走査ドライバ９４絵素９５スイッチング素子９６データ信号線９７走査信号線９８コントロールＬＳＩ１００液晶表示装置１２０クロック制御回路１２１２入力ＡＮＤ回路Ｃｍｓｋコントロール信号ＯＥ出力パルス信号ＨＤＣＫ振動電圧用クロック信号ＨＤＣＫ’波形処理した振動電圧用クロック信号Ｔカウンタ出力パルスｔｓ１出力期間の初期期間ｔｒ１出力期間の残りの期間ＴｓｍｐｎサンプリングパルスＶ０，Ｖ２，Ｖ５，Ｖ７階調用基準電圧Ｖ１補間階調信号

Claims

【特許請求の範囲】

【請求項１】マトリクス状に配列された複数の絵素、
該絵素に映像データに対応したデータ信号を供給するた
めの複数のデータ信号線、及び該各絵素と該データ信号
線との間に接続されたスイッチング素子を有する表示部
と、該データ信号線に該データ信号として、異なる階調用基
準電源の出力電圧間で振動する振動電圧を含む階調表示
信号を所定の出力期間毎に出力するデータドライバを有
し、該階調表示信号の出力期間毎の出力に同期した該ス
イッチング素子の開閉制御を行い、該表示部を駆動する
駆動回路と、振動電圧用クロック信号をデータドライバに供給して、
該振動電圧用クロック信号により該階調表示信号の波形
を設定する、該駆動回路とは独立した波形設定手段とを
備え、該波形設定手段は、該データドライバから該階調表示信
号として、該各出力期間の開始タイミングから一定期間
の間には一定レベルの信号が出力され、該出力期間の残
りの期間には、該映像データに基づく振動電圧が出力さ
れるようデータドライバを制御するものである表示装
置。
【請求項２】請求項１記載の表示装置において、前記駆動回路は、前記出力期間毎に絵素に印加される電
圧の極性が反転されるよう前記表示部を駆動するもので
ある表示装置。
【請求項３】請求項１または２記載の表示装置におい
て、前記波形設定手段は、該各出力期間の開始タイミングか
ら一定期間の間にはＬレベルとなり、該出力期間の残り
の期間にはＨレベルとなる制御信号と、前記映像データ
に基づくデューティ比を有するパルス信号とを入力と
し、該制御信号と該パルス信号の論理積を、前記振動電
圧用クロック信号として前記データドライバに供給する
論理積回路を含むものである表示装置。