JP3309934B2

JP3309934B2 - 表示装置

Info

Publication number: JP3309934B2
Application number: JP32515293A
Authority: JP
Inventors: 久夫岡田; 裕司山本; 登史川口; 純次川西
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1993-12-22
Filing date: 1993-12-22
Publication date: 2002-07-29
Anticipated expiration: 2017-07-29
Also published as: JPH07181925A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、階調表示を行う能動行
列型の液晶表示装置の駆動回路などに用いられる表示駆
動装置に関する。

【０００２】

【従来の技術】図２２は従来のデジタル駆動器における
１出力相当部分の構成を示す回路図である。図２２にお
いて、３ビットの表示データＤ₀〜Ｄ₂と、サンプリング
パルスＴｓｍｐ_i（ここで、ｉはｉ番目のデータ線に対
応した信号または回路である）が入力されるサンプリン
グデータ記憶手段Ｍ_smpiの各出力Ｑはそれぞれ、出力保
持用記憶手段ＭＨ_iのデータ入力Ｄにそれぞれ接続され
ている。この出力保持用記憶手段ＭＨ_iの入力ＣＫには
出力パルスＯＥが入力されている。さらに、出力保持用
記憶手段ＭＨ_iの各出力Ｑはそれぞれ、デコーダ回路で
ある出力選択回路ＤＥＣ_iの入力端にそれぞれ接続さ
れ、各出力端はそれぞれアナログスイッチＡＳＷ₀〜Ａ
ＳＷ₇にそれぞれ接続されている。また、８つの階調用
電圧源（Ｖ₀〜Ｖ₇）はそれぞれ、アナログスイッチＡＳ
Ｗ₀〜ＡＳＷ₇にそれぞれ接続され、これらアナログスイ
ッチＡＳＷ₀〜ＡＳＷ₇の出力は出力端ＯＵＴ_iに接続さ
れている。

【０００３】このデジタル駆動器の回路は、３ビットの
表示データに対応して８つの階調表示を実現する場合の
回路であり、実際の駆動器は図２２の回路が多数個集ま
って構成されている。これら複数個の駆動器が使われる
ことによって、全体として図２２に対応する回路が表示
体のデータ線の数だけ（ここではＭ本であるとする）存
在している。

【０００４】図２３は図２２のデジタル駆動器の各要部
におけるタイミング波形図である。図２３において、表
示体の１水平線、即ち垂直同期信号Ｈｓｙｎの１サイク
ルに対応する画像データＤａｔａは、それぞれ適当な時
点で与えられるサンプリングパルスＴｓｍｐ_iによっ
て、サンプリングデータ記憶手段Ｍ_smpiに一旦取り入れ
られ、１水平線の絵素に対応する全てのデータがサンプ
リングされた後の適当な時点で制御回路より与えられる
出力パルスＯＥによって一斉に出力保持用記憶手段ＭＨ
_iに移される。さらに、出力選択回路ＤＥＣ_iは、出力保
持用記憶手段ＭＨ_iに保持されているデータの出力値
（入力信号ｄ₀〜ｄ₂）に対応して、駆動器の外部から入
力される８つの階調用電圧源（Ｖ₀〜Ｖ₇）の内のいずれ
か１つを選択して出力するように出力信号Ｓ₀〜Ｓ₇を出
力してデータ線を駆動する。たとえば、データの値がＳ
₃の場合は、アナログスイッチＡＳＷ₃が「入り」の状態
となり、階調用電圧源Ｖ₃が出力端ＯＵＴ_iからドライバ
ー出力Ｏｎとして出力される。

【０００５】さらに、従来の方法に基づいて設計する場
合の４ビット駆動器の１出力部分の構成を示す回路図を
図２４に示す。図２４において、３ビット駆動器の場合
と異なるのは、デコーダ回路である出力選択回路ＤＥＣ
_iは４ビットの入力信号ｄ₀〜ｄ₃に対応して出力信号Ｓ₀
〜Ｓ₁₅を出力することである。さらに、これら出力信号
Ｓ₀〜Ｓ₁₅に対応してアナログスイッチＡＳＷ₀〜ＡＳＷ
₁₅が設けられ、出力選択回路ＤＥＣ_iにより１６個の階
調用電圧源（Ｖ₀〜Ｖ₁₅）の内のいずれか１つが選択さ
れて出力端ＯＵＴ_iから出力される。

【０００６】

【発明が解決しようとする課題】上記従来のデジタル駆
動器では、階調数と同数の階調用電源を必要とする。例
えば、データが４ビットならば階調用電源の数を１６個
必要とする。ところで、この階調用電源は、駆動器の出
力としてアナログスイッチを通して表示体のデータ線の
充放電電流を供給する源となるため、かなりの電流容量
を必要としている。したがって、一般に、演算増幅器と
電流増幅用のトランジスタなどを組み合わせて製作され
ており、駆動回路全体に占めるコストや、更に基板上に
占める実装面積は決して小さくない。実際、例えば、従
来の３ビット駆動器を用いた表示装置においては、その
制御回路基板（ここで、制御回路基板とは、駆動回路の
内、駆動器とその駆動用電源回路を除いた回路部分より
成るものとする。即ち、その主たる構成部分は、駆動器
の制御信号発生回路と主機とのインターフェイス回路、
及び階調用及び共通電極用電源回路である）の略６〜７
割の面積を占めており、この回路の規模が大きくなるこ
とは、コストのみならずモジュール設計上の大きな負担
となる。もし、従来の駆動回路の延長線上で４ビットの
表示装置を開発したならば、その制御回路基板の面積は
かなり大きくならざるを得ず、モジュールとしての商品
性を大きく損なうものである。

【０００７】本発明は、上記従来の問題を解決するもの
で、いわゆる階調用電源を用いることなく全ての階調表
示をすることができ、かつ回路規模も大幅に縮小する表
示駆動装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明の表示装置は、２
値の電圧の間をそれぞれが異なるデューティ比で振動す
る複数の周期信号をデジタル信号として出力する階調信
号供給部と、複数ビットの画像データに応じて該階調信
号供給部から１つの周期信号を選択するための選択制御
信号を出力する選択制御部と、該階調信号供給部から出
力される複数の周期信号から、該選択制御信号によって
選択された１つの周期信号を、絵素信号の１出力期間、
１水平期間のいずれかにおいて複数回にわたって振動す
る振動信号として出力する論理部と、該論理部から出力
される振動信号を絵素に出力する、バッファ回路によっ
て構成された出力部とを備えた表示駆動装置を有し、該
表示駆動装置の出力部から出力される振動信号は、絵素
に至る経路における容量成分および抵抗成分によって周
期成分が抑制されて、絵素に対して該振動信号の平均値
の直流電圧が印加されることを特徴とする。

【０００９】前記階調信号供給部から出力される複数の
周期信号のデューティ比は、それぞれ、ｍ(k)：ｎ(k)
（ただし、ｍ(k)，ｎ(k)は零及び正の整数、ｋは、階調
数以下の周期信号の個数に対応して順番付けられた零及
び正の整数）で表される。

【００１０】

【００１１】さらに、好ましくは、本発明の表示駆動装
置における出力部の駆動電源が前記階調信号供給部、選
択制御部および論理部のうち少なくともいずれかと共通
であり、そのことにより上記目的が達成される。

【００１２】さらに、好ましくは、本発明の表示駆動装
置における出力部の駆動電源のハイレベル側またはロウ
レベル側の一方のみが階調信号供給部、選択制御部およ
び論理部のうち少なくともいずれかと共通であり、その
ことにより上記目的が達成される。

【００１３】さらに、好ましくは、本発明の表示駆動装
置における出力部の駆動電源を、階調信号供給部、選択
制御部および論理部と独立供給とするものであり、その
ことにより上記目的が達成される。

【００１４】

【００１５】さらに、本発明の表示装置は、オン期間と
オフ期間のデューティ比がそれぞれｍ(k)：ｎ(k)で表さ
れる複数の振動信号（ただし、ｍ(k)，ｎ(k)は零及び正
の整数、ｋは、階調数以下の振動信号の個数に対応して
順番付けられた零及び正の整数）が、絵素信号の１出力
期間、１水平出力期間のうち少なくともいずれかに同期
して、該振動信号のハイレベルとローレベルをそれぞれ
反転させた周期信号として出力する階調信号供給部と、
該階調信号供給部からの周期信号の反転に同期して、所
定電位差を有する２値の電圧を交互に出力する共通電極
駆動部とを備え、該共通電極駆動部から一方の電圧が出
力される間に該階調信号供給部から出力される周期信号
が駆動信号として絵素に与えられる構成の表示駆動装置
を有し、該表示駆動装置から出力される駆動信号は、絵
素に至る経路における容量成分および抵抗成分によっ
て、周期成分が抑制されて、絵素に対して該振動信号平
均値の直流電圧として印加されることを特徴とする。

【００１６】前記表示駆動部は、前記階調信号供給部か
ら出力される各周期信号の１周期におけるレベルの平均
値の大小関係が、各周期信号にそれぞれ対応する前記値
ｋの大小関係と同一の大小関係を有するか、または逆の
大小関係を有する。

【００１７】前記表示駆動部は、前記階調信号供給部か
ら出力される各周期信号の１周期におけるレベルの平均
値それぞれを、駆動対象である表示体の階調電圧・輝度
特性のγ特性に沿うように決定する。

【００１８】前記表示駆動部は、前記階調信号供給部か
ら出力される各周期信号のデューティ比をそれぞれ異な
らせることにより、各周期信号の１周期におけるレベル
の平均値が変更される。

【００１９】前記値ｋの最大値または最小値に対応する
周期信号の一方または両方が、ハイレベルまたはローレ
ベルの一定電圧である。

【００２０】前記階調信号供給部が、周期信号の１周期
におけるレベルの平均値の大小関係が前記値ｋの大小関
係と反対の大小関係となるように出力する時限において
は、前記共通電極駆動部はローレベル側の電位を出力
し、前記階調信号供給部が、周期信号の１周期における
レベルの平均値の大小関係が前記値ｋの大小関係と同一
の大小関係となるように出力する時限においては、前記
共通電極駆動部はハイレベル側の電位を出力する。

【００２１】前記階調信号供給部が、周期信号の１周期
におけるレベルの平均値の大小関係が前記値ｋの大小関
係と同一の大小関係となるように出力する時限において
は、前記共通電極駆動部はローレベル側の電位を出力
し、前記階調信号供給部が、周期信号の１周期における
レベルの平均値の大小関係が前記値ｋの大小関係と反対
の大小関係となるように出力する時限においては、前記
共通電極駆動部はハイレベル側の電位を出力する。

【００２２】必要な複数の周期信号の一部を前記階調信
号供給部から供給し、該階調信号供給部から供給される
周期信号の一部の反転信号を用いて該周期信号の一部以
外の周期信号とする。

【００２３】

【００２４】

【作用】上記構成により、従来、階調数だけ必要とした
階調用電源が周期信号を供給する階調信号供給部に置き
換えることが可能となり、この階調信号供給部はデジタ
ル回路であるので、制御回路と同一の集積回路内に集積
することが可能で、駆動回路が革命的に簡単化される。
また、従来、階調用電源は、駆動器の出力としてアナロ
グスイッチを通して表示体のデータ線の充放電電流を供
給しており、かなりの電流容量をそれぞれ必要としてい
たが、従来のアナログスイッチ群に代えて論理部および
出力部を設けて、論理部において画像データに応じて周
期信号を選択し、出力回路で必要電流容量を確保するの
で、従来、かなりの電流容量が必要であったアナログス
イッチは階調数だけ必要であったものが出力回路１個で
済み、したがって、１つの階調用電源で全ての階調表示
をすることができ、かつ回路規模も縮小することができ
る。

【００２５】また、画像信号の１出力期間、水平出力期
間および垂直出力期間のうち少なくともいずれかに同期
して、階調信号供給部からの周期信号と共通電極駆動部
からの出力とから得られる階調駆動電圧の周期信号の平
均値を順次反転駆動させるので、画像信号の１出力期
間、水平出力期間および垂直出力期間のうち少なくとも
いずれかの期間毎に極性が反転されて、ちらつきの防止
と液晶の劣化の防止がなされる。また、１垂直期間毎に
極性が反転するの場合は、１出力期間や水平出力期間毎
にも極性反転が行われる場合に比べてちらつきは大きく
なり易いが、消費電力は減らすことが可能となる。

【００２６】さらに、周期信号の一部を、それらの反転
信号を用いることにより得るので、階調信号供給部から
の周期信号が減少し、入力端子と信号線を減らすことが
可能となり、回路系が簡単になる。また、階調信号供給
部から供給される周期信号のうち、１出力期間毎にハイ
レベルとローレベルを反転させる信号における反転時限
に同期して制御信号を得る制御パルス発生部を有するの
で、改めて制御パルスを供給する必要がなくなり、入力
端子と信号線を減らすことが可能となり、回路系が簡単
になる。

【００２７】

【実施例】以下、本発明の実施例について説明する。

【００２８】図１は本発明の一実施例を示す液晶表示装
置のブロック図である。図１において、制御信号および
階調信号を発生させる制御回路および階調信号供給回路
１には、駆動電源による電圧Ｖｄ，ＧＮＤが入力され、
また、画像データＲ，Ｇ，Ｂ、クロック信号ＣＫ、水平
同期信号および垂直同期信号が主機から入力される。こ
の制御回路および階調信号供給回路１は、画像データ
Ｒ，Ｇ，Ｂに応じた階調駆動電圧を液晶表示体２の各絵
素に与えて液晶表示させる複数の駆動器３にそれぞれ接
続され、制御回路および階調信号供給回路１から駆動器
３に、基準階調信号、画像データＲ，Ｇ，Ｂ、クロック
信号ＣＫおよび各制御信号などが入力される。また、駆
動器３には、駆動電源による電圧Ｖｄ，ＧＮＤと、それ
らが入力される出力バッファ用電源４による電源電圧Ｖ
_SH，Ｖ_SLとが独立に与えられる。また、制御回路および
階調信号供給回路１が接続される共通電極駆動手段５は
液晶表示体２の共有電極に接続され、その共有電極に共
通電圧Ｖｃｏｍを供給する。以上の制御回路および階調
信号供給回路１、駆動器３および共通電極駆動手段５に
より表示駆動装置６が構成される。

【００２９】ここでは、制御回路および階調信号供給回
路１は、オン期間とオフ期間のデューティ比を持つ周期
信号である階調信号を複数出力する。また、駆動器３に
は、従来のアナログスイッチに代えて論理回路および出
力回路が設けられ、制御回路および階調信号供給回路１
からの複数の周期信号のうちいずれかを画像データに応
じて選択する。さらに、駆動器３の出力回路の電源電圧
Ｖ_SH，Ｖ_SLは駆動器３の駆動電源Ｖｄ，ＧＮＤとは独立
に与えられているが、ある条件下においては、その片方
のみ、又はその両方を共通化しても良い。例えば、駆動
電源のＧＮＤと電源電圧Ｖ_SLを共通にすれば、駆動器３
の出力回路のためには電源電圧Ｖ_SHだけが余分に必要と
なるだけである。

【００３０】上記構成により、従来、階調数だけ必要と
した階調用電源が振動波形である周期信号を供給する階
調信号供給回路に置き換えることが可能となった。この
階調信号供給回路はデジタル回路であるため、制御回路
および階調信号供給回路１として例えば制御回路と同一
の集積回路内に集積することも可能であり、駆動回路が
革命的い簡単化される。また、従来、階調用電源は、駆
動器の出力としてアナログスイッチを通して表示体のデ
ータ線の充放電電流を供給しており、かなりの電流容量
を必要としていたが、従来のアナログスイッチ群に代え
て論理回路および出力回路を設けて、論理回路におい
て、画像データに応じて周期信号を選択し、出力回路で
必要電流容量を確保するので、従来、アナログスイッチ
は階調数だけ必要であったものが出力回路１個で済み、
したがって、１つの階調用電源で全ての階調表示をする
ことができ、かつ制御回路の規模も縮小することができ
る。そのことより、コスト削減、信頼性向上、基板が小
さくて済むことからモジュールとしての寸法や重量を減
らせるなど、その効果は極めて大きい。

【００３１】図２は図１の駆動器３の一例を示す４ビッ
ト駆動器の１出力相当部分の回路図である。図２におい
て、従来技術である図２４との違いは、アナログスイッ
チＡＳＷ₀〜ＡＳＷ₁₅に代わって論理積回路ＡＮＤ₀〜Ａ
ＮＤ₁₅が存在している。４ビット複号器（デコーダ回
路）である出力選択回路ＤＥＣ_iの出力Ｓ₀〜Ｓ₁₅はそれ
ぞれ対応する論理積回路ＡＮＤ₀〜ＡＮＤ₁₅の一方の入
力となっている。この回路の外部からＴ₀〜Ｔ₁₅の１６
本の周期信号が入力されており、それぞれ論理積回路Ａ
ＮＤ₀〜ＡＮＤ₁₅のもう一方の入力となっている。これ
ら論理積回路ＡＮＤ₀〜ＡＮＤ₁₅の出力は、１６入力の
論理和回路ＯＲに入力されており、その出力はバッファ
回路ＯＢに入力され、その出力が駆動出力となってい
る。このバッファ回路ＯＢの電源は、論理積回路ＡＮＤ
₀〜ＡＮＤ₁₅および論理和回路ＯＲなどからなる他の論
理回路とは異なった電源Ｖ_SH，Ｖ_SLにより駆動されてい
る。

【００３２】図３は図２の４ビット駆動器に入力される
各周期信号の波形図である。図３において、周期信号Ｔ
₁〜Ｔ₁₅は、オン期間とオフ期間のデューティ比がｍ
（ｋ）：ｎ（ｋ）の周期信号であり、１出力期間中（図
では出力パルスＯＥのパルス間隔が１出力期間となって
いる）に複数回振動している信号である。ここで、ｍ
（ｋ）＋ｎ（ｋ）＝ｃｏｎｓｔ．となるようにｍ
（ｋ）、ｎ（ｋ）を決定した場合、ｍ（ｌ）＞ｍ（２）
＞ｍ（３）・・・＞ｍ（１５）の大小関係、即ち、オン
期間ｍ（１）〜オン期間ｍ（１５）が順にオン期間が短
くなる関係が成立している。また、信号Ｔ₀と信号Ｔ₁₆
はそれぞれ１出力期間中はハイレベルまたはローレベル
の一定信号となっている。

【００３３】上記構成により、まず、データが、ｋ＝４
の場合を考えると、出力選択回路ＤＥＣ_iの出力Ｓ４の
みがハイレベルとなり、周期信号Ｔ₄のみが論理積回路
ＡＮＤ₄を通過して論理和回路ＯＲさらにバッファ回路
ＯＢを通って階調信号として出力される。したがって、
バッファ回路ＯＢの電源としては電源電圧Ｖ_SH，Ｖ_SLが
与えられているから、その階調信号の波形は、図４に示
すように周期信号Ｔ₄と同一で、電源電圧Ｖ_SH，Ｖ_SLの
２値の間を振動する電圧となる。

【００３４】同様に、データの値ｋに対応してそれぞれ
Ｔ₀〜Ｔ₁₅の周期信号のうち何れか１つが、出力選択回
路ＤＥＣ_iからの出力信号によって論理積回路で選択さ
れて、駆動出力の波形が決定される。即ち、ｋの値が０
か１６の時はそれぞれ電圧Ｖ_SH，Ｖ_SLの一定電圧とな
り、ｋの値が１〜１５の時はそれぞれ電圧ＶＳＨ，ＶＳ
Ｌの間をＴ１〜Ｔ１５の波形の周期信号でそれぞれ振動
する電圧となる。

【００３５】次に、このような電圧ＶＳＨ，ＶＳＬの２
値の間を振動する電圧が出力されたとき、如何なる電圧
が表示体の絵素に印加されるかについて説明する。

【００３６】図５は周期が２πの周期関数を示したもの
である。このような周期関数は、有限で積分可能であれ
ば、次式で示すフーリエ級数で表現されることはよく知
られている（例えば、高木貞治著、解析概論第６章な
ど）。

【００３７】

【数１】

【００３８】この式の右辺第１項は、周期関数の１周期
の平均値を表しており、図５が電圧の波形である場合
は、その電圧の直流成分に対応している。

【００３９】ところで現実の電圧波形が有限で積分可能
であることは明らかであるので、周期的に変化する全て
の電圧は上記のフーリエ級数で表現されることになる。
即ち、周期電圧は、その直流成分（１周期の平均電圧）
と、その基本周期電圧及びその高調波を無限に加え合わ
せたものであることがわかる。従って、駆動器の出力が
周期電圧を出力する場合、もし何らかの手段でその周期
成分を十分に抑圧すれば、絵素にはその直流成分である
平均値が与えられることになる。

【００４０】ところで、表示体、特に能動型液晶表示体
の駆動器の出力から絵素にいたる経路には、各種の容量
成分や抵抗成分が存在している。具体的には、各絵素毎
の絵素電極の容量Ｃｐおよび能動素子のオン抵抗Ｒｏｎ
が存在しており、従って、絵素電極の容量Ｃｐと抵抗成
分Ｒｏｎとによって、ＲＣフィルタが構成されることに
なる。このＲＣフィルタは、駆動器の出力に対しては、
低周波通過フィルタとして機能し、その時定数τは、τ
＝Ｒｏｎ×Ｃｐ、遮断周波数は、１／２πτとなる。従
って、駆動器から絵素に出力される振動周波数が、低周
波数通過フィルタであるＲＣフィルタの遮断周波数より
も十分に高くなっていると、絵素には、前述したフーリ
エ級数における右辺の第１項に表されたａ₀／２（周期
関数の平均値）の直流電圧が印加されることになる。従
って、絵素は、周期関数の平均値であるａ₀／２の直流
電圧によって駆動される。

【００４１】ところで、図４に示すように、電圧ＶＳ
Ｈ，ＶＳＬの２値の間を、例えば、ｋ＝４の場合、オン
期間とオフ期間のデューティ比ｍ（４）：ｎ（４）で振
動する周期信号Ｔ₄の電圧の平均値Ａが、

【００４２】

【数２】

【００４３】で表されるのは明らかであり、したって、
オン期間ｍ（４）、オフ期間ｎ（４）の値を適当に定め
ることで電圧ＶＳＨ，ＶＳＬの２値の間の任意の電圧を
絵素に与えることが可能となる。

【００４４】同様に、図３の周期電圧Ｔ₁〜Ｔ₁₅の波形
のデューティ比を予め適当に定めておくことによって、
４ビットのデータの値ｋが０〜１５に対応した適当な電
圧を絵素に与えることができる駆動器、即ち４ビット１
６階調の駆動器が実現できる。以下、簡単のために、
特に断らない限り３ビット駆動器の場合について説明す
る。図２では図１の駆動器３として４ビット駆動器の場
合について説明したが、他の例として３ビット駆動器の
場合を図６に示す。図７は図６の３ビット駆動器に入力
される周期信号Ｔ₀〜Ｔ₇の波形図である。図６および図
７に示すように、階調信号供給回路２１は、各駆動器２
２への振動信号である複数の周期信号Ｔ₁〜Ｔ₇を供給す
る回路であり、周期信号Ｔ₁〜Ｔ₇からバッファ回路ＯＢ
を介して得られる階調信号の平均値が、その階調信号に
対応するデータの値ｋの大小関係、即ち、値ｋが大きく
なるほど小さくなるものとする。また、階調信号供給回
路２１は、階調信号の平均値における最大値に対応する
周期信号Ｔ₀が全てハイレベルになっている。

【００４５】なお、本実施例において、階調信号の平均
値が、その階調信号に対応するデータの値ｋの大小関係
と逆の大小関係を有するものとしたが、同一の大小関
係、即ち値ｋが大きくなるほど階調信号の平均値も大き
くなるものとしてもよい。また、本実施例においては、
階調信号の平均値における最大値に対応する周期信号が
全てハイレベルとしたが、階調信号の平均値の最大、ま
たは最小の値に対応する周期信号の一方または両方が、
ハイレベルまたはローレベルの一定になっていてもよ
い。

【００４６】図８は図６の階調信号供給回路２１の一例
を示す回路図であり、データがＫ＝２，５の場合のみに
ついて示している。図８において、振動信号発生回路３
１の振動信号Ｔ₂’は排他的論理和回路３２の一方端子
に接続され、また、振動信号Ｔ₅’は排他的論理和回路
３３の一方端子に接続されている。フリップフロップ３
４のクロック端子ＣＫには、出力パルスＯＥまたは水平
同期信号Ｈｓｙｎの反転信号またはこれらに同期した信
号が入力される。この出力パルスＯＥは、制御回路から
駆動器に与えられる信号であって図６の出力保持用記憶
手段ＭＨ_iに入力される信号である。また、フリップフ
ロップ３４の出力反転端子Ｑバーはデータ入力端子Ｄに
接続され、出力端子Ｑは排他的論理和回路３２，３３の
他方端子に接続されている。この排他的論理和回路３２
の出力端から周期信号Ｔ₂が出力され、排他的論理和回
路３３の出力端から周期信号Ｔ₅が出力される。以上に
より階調信号供給回路３５が構成され、１水平期間など
に同期して、各階調信号間の平均値の大小関係を逆転さ
せる構成である。

【００４７】上記構成により、フリップフロップ３４は
出力反転端子Ｑバーがデータ入力端子Ｄに接続されてい
るので、クロック入力端子ＣＫに入力される、例えば出
力パルスＯＥに同期して出力端子Ｑからの出力が反転す
る。排他的論理和回路３２，３３においてはそれぞれ、
フリップフロップ３４の出力端子Ｑからの出力がそれぞ
れ入力されると共に、振動信号Ｔ₂’，Ｔ₅’がそれぞれ
入力されている。従って、図９に示すように、排他的論
理和回路１２，１３から出力される周期信号Ｔ₂，Ｔ
₅は、振動信号Ｔ₂’，Ｔ₅’が出力パルスＯＥに同期し
て反転した信号となっている。即ち、出力パルスＯＥに
同期して、周期信号Ｔ₂，Ｔ₅から得られる階調信号の平
均値の大小関係が逆転している。

【００４８】なお、図６の階調信号供給回路２１は、本
実施例においては、この大小関係を逆転させたが、この
大小関係を逆転させず一致させたままでもよい。

【００４９】図１０は図６の階調信号供給回路２１の他
の例を示す回路図であり、データがＫ＝２，５の場合の
みについて示している。図１０において、振動信号発生
回路４１の振動信号Ｔ₂’は排他的論理和回路４２の一
方端子に接続され、また、振動信号Ｔ₅’は排他的論理
和回路４３の一方端子に接続されている。フリップフロ
ップ４４のクロック端子ＣＫには、水平同期信号Ｈｓｙ
ｎの反転信号が入力される。この水平同期信号Ｈｓｙｎ
の反転信号は、制御回路から駆動器に与えられる信号で
ある。フリップフロップ４４の出力反転端子Ｑバーはデ
ータ入力端子Ｄに接続されるとともに、排他的論理和回
路４５の一方入力端子に接続されている。また、フリッ
プフロップ４６のクロック端子ＣＫには、垂直同期信号
Ｖｓｙｎが入力される。この垂直同期信号Ｖｓｙｎは、
制御回路から駆動器に与えられる信号である。フリップ
フロップ４６の出力反転端子Ｑバーはデータ入力端子Ｄ
に接続されるとともに、排他的論理和回路４５の他方入
力端子に接続されている。この排他的論理和回路４５の
出力端子は排他的論理和回路４２，４３の他方端子にそ
れぞれ接続されている。この排他的論理和回路４２の出
力端から周期信号Ｔ₂が出力され、排他的論理和回路４
３の出力端から周期信号Ｔ₅が出力される。以上により
階調信号供給回路４７が構成され、１水平期間および１
垂直期間に同期してそれぞれ、各階調信号間の平均値の
大小関係をそれぞれ逆転させる構成である。

【００５０】図１１は隣会う垂直期間における同一位置
の水平期間の、図１０の階調信号供給回路４７の各要部
における波形図であり、１水平期間毎に平均値の大小関
係を逆転すると共に、１垂直期間毎にも対応する水平期
間の大小関係が逆転するようにする場合の動作を説明す
るための図である。図１１に示すように、排他的論理和
回路４２，４３から出力される周期信号Ｔ₂，Ｔ₅は、振
動信号Ｔ₂’，Ｔ₅’が水平同期信号および垂直同期信号
に同期して反転した信号となっている。即ち、隣会う垂
直期間における同一位置の水平期間の周期信号Ｔ₂，Ｔ₅
はそれぞれ、垂直期間相互において反転状態となってお
り、１垂直期間毎に、対応する水平期間における階調信
号の平均値、即ち、周期信号Ｔ₂，Ｔ₅から得られる階調
信号の平均値の大小関係も逆転している。

【００５１】ここで、出力パルスＯＥ間が１出力期間で
ある。また、本実施例では、１出力期間が水平同期信号
Ｈｓｙｎと１対１に同期している場合について説明して
いる。実際の応用においては、例えば１水平期間の間に
２回又はそれ以上の出力期間が存在する場合もあるが、
ここでは、以下同様に１対１に対応する場合を例として
説明する。

【００５２】図１２は図１の駆動器３からの階調信号と
共通電極駆動手段５からの共通電極駆動信号とを組み合
わせて実現される表示駆動動作を説明するための波形図
である。図１２において、図６の駆動器２２の出力であ
って液晶表示体２の各絵素に印加される階調信号Ｏ
（ｉ）は、データの値ｋが２の時の図９、図１１に示す
周期信号Ｔ₂と同じデューティ比で、２値の電圧Ｖ_SH，
Ｖ_SL間を振動する振動信号であり、信号ＡＯ（ｉ）は、
その平均値を示している。共通電極信号Ｖｃｏｍは図１
の共通電極駆動手段５からの出力であり、液晶表示体２
における共通電極の電位であって、出力パルスＯＥに同
期して反転する信号である。さらに、信号Ｇ（ｊ）はｊ
番目の走査線（ゲート線、又は水平線）駆動器の出力で
ある。ここで、振幅は実際の電圧の大小に対応しておら
ず、実際はＧ（ｊ）は振幅が一般に２０ボルト以上の信
号であり、電源電圧ＶＳＨ，ＶＳＬの電位差は後述する
ように５ボルト未満に決める場合が多い。

【００５３】信号Ｇ（ｊ）がハイレベルの時、ｊ番目の
走査線上のＴＦＴがオンとなり、液晶表示体２の絵素が
その時のデータ線の電圧で充電されるが、先述したよう
に、データ線の入力端子に階調信号Ｏ（ｉ）のような振
動電圧が与えられた場合は、絵素は信号ＡＯ（ｉ）で示
す平均値の電圧で充電されることになる。図１２のｊ番
目の時限においては、ｊ番目の走査線上の絵素は共通電
極から見て正の電圧Ｖｐ＋となり、ｊ＋１番目の時限に
おいては、ｊ＋１番目の走査線上の絵素は負の電圧Ｖｐ
−となる。したがって、１走査線毎に正負の極性を反転
させた液晶表示駆動が可能となる。これは、次の垂直時
限、即ち次のフレーム（又はフィールド）においては、
図１２のｊ番目とｊ＋１番目の各波形が逆になるように
駆動器が制御されることを意味しており、ｊ番目の走査
線上の絵素は正の電圧Ｖｐ＋に、又ｊ＋１番目の走査線
上の絵素は負の電圧Ｖｐ−に充電にされることになる。

【００５４】これにより、１走査線毎に極性が反転され
ると同時に、各絵素は１フレーム（又は１フィールド）
毎に極性が反転されて、ちらつきの防止と液晶の劣化を
防止する。なお、データの値が小さいほど絵素にかかる
電圧が高くなるように製作された表示体（ノーマリホワ
イト態様の液晶表示体）駆動回路に使用される。

【００５５】図１３は、隣会う垂直期間における同一位
置の水平期間の、図１０の階調信号供給回路４７の各要
部における波形図であり、これら階調信号および共通電
極駆動信号は垂直同期信号に同期して反転する場合を示
している。図１３において、走査線毎の絵素の極性は同
一で、１垂直期間毎に極性が反転されるフィールド反転
の効果を得ることができる。この場合、先の走査線毎に
も極性反転が行われる場合に比べてちらつきは大きくな
り易いが、消費電力は減らすことができる。

【００５６】図１４は図１０の階調信号供給回路４７と
図１の共通電極駆動手段５を組み合わせた具体的構成の
一例を示す回路図である。図１４において、排他的論理
和回路４５の出力からバッファ４７Ａを介して得られる
ＰＯＬ信号は、オペアンプ４８の−入力端子に入力さ
れ、その＋入力端子には基準電圧が入力されている。オ
ペアンプ４８の出力は、トランジスタＱ１，Ｑ２で構成
される相補回路４９の入力部に接続されている。この相
補回路４９の出力端からは、図１５に示すように、垂直
同期信号Ｖｓｙｎおよび水平同期信号Ｈｓｙｎに同期し
たＰＯＬ信号に応じて、電圧Ｖ_Highまたは電圧Ｖ_Lowの
共通電極信号Ｖｃｏｍが交互に出力される。図１６は
図１０の階調信号供給回路４７と図１の共通電極駆動手
段５を組み合わせた具体的構成の他の例を示す回路図で
ある。図１６において、排他的論理和回路４５の出力は
バッファ５０およびインバータ５１を介することによ
り、非反転信号および反転信号となる。同じ種類の電界
効果トランジスタ（ＦＥＴ）で構成される相補回路５２
の出力端からは、排他的論理和回路４５の出力に応じ
て、電圧Ｖ_Highまたは電圧Ｖ_Lowの共通電極信号Ｖｃｏ
ｍが交互に出力される。

【００５７】図１７は４ビット駆動器に入力される各周
期信号を示す波形図であり、図１８は３ビット駆動器に
入力される各周期信号を示す波形図である。図１７およ
び図１８において、破線で示されているのが、駆動対象
である表示体の階調電圧・輝度特性のγ特性であり、横
軸に階調電圧、縦軸に輝度が対応している。周期信号Ｔ
₀〜Ｔ₁₅のデューティ比をそれぞれ変化させることによ
り、周期信号Ｔ₀〜Ｔ₁₅から得られる階調電圧の平均値
がそれぞれ、γ特性に沿うように決定される。

【００５８】図１９は図１の駆動器３のさらに他の例を
示す３ビット駆動器の１出力相当部分の回路図である。
図１９において、周期信号Ｔ₀〜Ｔ₇のうち、周期信号Ｔ
₀とＴ₇、周期信号Ｔ₁とＴ₆、周期信号Ｔ₂とＴ₅、周期信
号Ｔ₃とＴ₄はそれぞれデューティ比が反転した関係にな
っている。したがって、周期信号Ｔ₄〜Ｔ₇はそれぞれ、
インバータ５３を介することにより周期信号Ｔ₀〜Ｔ₃の
反転信号でそれぞれ置き換えることができる。このよう
に、周期信号の一部をそれらの反転信号を用いることに
より、周期信号Ｔ₀〜Ｔ₃を駆動器外部から入力するだけ
で、駆動器内部において容易に周期信号Ｔ₀〜Ｔ₇を得る
ことができる。

【００５９】図２０は図６の駆動器２２に設けられる出
力パルスＯＥ発生部を構成する回路図である。図２０に
おいて、排他的論理和回路６１の各入力端には、階調信
号供給回路２１から出力される周期信号Ｔ₀を、遅延回
路６２を介して入力するとともに、直に入力する。この
排他的論理和回路６１の出力端から出力パルスＯＥを得
る。以上により出力パルスＯＥ発生回路６３が構成され
る。

【００６０】図２１は図２０の出力パルスＯＥ発生回路
６３における各要部のタイミング波形図であり、データ
の値ｋ＝０に対する周期信号Ｔ₀が、１出力期間に同期
して、各階調信号間の平均値の大小関係を逆転させる用
件を満たしている場合の図である。元々、周期信号Ｔ₀
の変化の時限は出力パルスＯＥと同期しているから、逆
に周期信号Ｔ₀の変化の時限から出力パルスＯＥを再生
することが可能となる。即ち、周期信号Ｔ₀の立ち上が
りと立ち下がりの時限から出力パルスＯＥを再現する。

【００６１】このような出力パルスＯＥ発生部を駆動器
２２の内部に用意することで、駆動器２２に改めて出力
パルスＯＥを供給する必要がなくなる。したがって、駆
動器２２の入力端子と、制御回路から駆動器２２への信
号線を１本減らすことが可能となり、駆動回路系が簡単
になる。実際、小型化が要求される液晶表示装置の駆動
回路としては、このように１本でも信号を減らすことは
有利な条件となる。

【００６２】

【発明の効果】以上のように本発明によれば、従来、階
調数だけ必要とした階調用電源が周期信号を供給する階
調信号供給部に置き換えることができるため、制御回路
と同一の集積回路内に集積することができて回路を簡単
にすることができる。また、従来のアナログスイッチ群
に代えて論理部および出力部を設けて、論理部において
画像データに応じて周期信号を選択し、出力回路で必要
電流容量を確保することができるため、従来、かなりの
電流容量が必要であったアナログスイッチは階調数だけ
必要であったが出力回路１個で済み、１つの階調用電源
で全ての階調表示をすることができ、かつ回路規模も縮
小することができる。

【００６３】また、画像信号の１出力期間、水平出力期
間および垂直出力期間のうち少なくともいずれかに同期
して、階調信号供給部からの周期信号と共通電極駆動部
からの出力とから得られる階調駆動電圧の周期信号の平
均値を順次反転駆動させるため、画像信号の１出力期
間、水平出力期間および垂直出力期間のうち少なくとも
いずれかの期間毎に極性が反転されて、ちらつきを防止
することができ、液晶の劣化も防止することができる。
また、１垂直期間毎に極性が反転するの場合は、１出力
期間や水平出力期間毎にも極性反転が行われる場合に比
べてちらつきは大きくなり易いが、消費電力は減らすこ
とができる。

【００６４】さらに、周期信号の一部をそれらの反転信
号を用いることにより得ることができるため、階調信号
供給部からの周期信号数を減少させることができて、入
力端子と信号線を減らすことができ、回路系を簡単化す
ることができる。また、階調信号供給部から供給される
周期信号のうち、１出力期間毎にハイレベルとローレベ
ルを反転させる信号における反転時限に同期して制御信
号を得る制御パルス発生部をもうければ、改めて制御パ
ルスを供給する必要がなく、入力端子と信号線を減らす
ことができて、回路系を簡単化することができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す液晶表示装置のブロッ
ク図である。

【図２】図１の駆動器３の一例を示す４ビット駆動器の
１出力相当部分の回路図である。

【図３】図２の４ビット駆動器に入力される各周期信号
を示す波形図である。

【図４】図２の４ビット駆動器に入力される各周期信号
のうちｋ＝４の場合の波形図である。

【図５】周期が２πの周期関数を示す周期波形図であ
る。

【図６】図１の駆動器３の他の例における３ビット駆動
器の１出力相当部分の構成を示す回路図である。

【図７】図６の３ビット駆動器２２に入力される周期信
号の波形図である。

【図８】図６の階調信号供給回路２１の一例を示す回路
図である。

【図９】図８の階調信号供給回路３５の各要部における
波形図である。

【図１０】図６の階調信号供給回路２１の他の例を示す
回路図である。

【図１１】隣会う垂直期間における同一位置の水平期間
の、図１０の階調信号供給回路４７の各要部における波
形図であり、１水平期間毎に平均値の大小関係を逆転す
ると共に、１垂直期間毎にも対応する水平期間の大小関
係が逆転する場合を示している。

【図１２】図１の駆動器３からの階調信号と共通電極駆
動手段５共通電極駆動信号とを組み合わせて実現される
表示駆動動作を説明するための波形図である。

【図１３】隣会う垂直期間における同一位置の水平期間
の、図１０の階調信号供給回路４７の各要部における波
形図であり、これら階調信号および共通電極駆動信号は
垂直同期信号に同期して反転する場合を示している。

【図１４】図１０の階調信号供給回路４７と図１の共通
電極駆動手段５を組み合わせた具体的構成の一例を示す
回路図である。

【図１５】図１１の波形図に図１４の共通電極駆動手段
の動作波形を加えた波形図である。

【図１６】図１０の階調信号供給回路４７と図１の共通
電極駆動手段５を組み合わせた具体的構成の他の例を示
す回路図である。

【図１７】４ビット駆動器に入力される各周期信号を示
す波形図である。

【図１８】３ビット駆動器に入力される各周期信号を示
す波形図である。

【図１９】図１の駆動器３のさらに他の例を示す３ビッ
ト駆動器の１出力相当部分の回路図である。

【図２０】図６の駆動器２２に設けられる出力パルスＯ
Ｅ発生部を構成する回路図である。

【図２１】図２０の出力パルスＯＥ発生回路６３におけ
る各要部のタイミング波形図である。

【図２２】従来の３ビットデジタル駆動器における１出
力相当部分の構成を示す回路図である。

【図２３】図２２のデジタル駆動器の各要部におけるタ
イミング波形図である。

【図２４】従来の４ビットデジタル駆動器における１出
力相当部分の構成を示す回路図である。

【符号の説明】

１制御回路および階調信号供給回路３駆動器５共通電極駆動手段６表示駆動装置１１，２２駆動器２１，３５，４７階調信号供給回路３１，４１振動信号発生回路３２，３３，４２，４３，４５，６１排他的論理和
回路３４，４４，４６フリップフロップ４７Ａ，５０バッファ４８オペアンプ４９，５２相補回路５１，５３インバータ６２遅延回路６３出力パルスＯＥ発生回路ＤＥＣ_i 出力選択回路ＡＮＤ₀〜ＡＮＤ₁₅ ，ＡＮＤ₀〜ＡＮＤ₇ 論理積回
路ＯＲ論理和回路ＯＢバッファ回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者川西純次大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内 (56)参考文献特開平５−150737（ＪＰ，Ａ) 特開平４−158391（ＪＰ，Ａ) 特開昭62−289819（ＪＰ，Ａ) 特開平６−180562（ＪＰ，Ａ) 特開昭63−5389（ＪＰ，Ａ) 実開平２−58792（ＪＰ，Ｕ) 実開昭62−66476（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133

Claims

(57)【特許請求の範囲】

【請求項１】２値の電圧の間をそれぞれが異なるデュ
ーティ比で振動する複数の周期信号をデジタル信号とし
て出力する階調信号供給部と、複数ビットの画像データに応じて該階調信号供給部から
１つの周期信号を選択するための選択制御信号を出力す
る選択制御部と、該階調信号供給部から出力される複数の周期信号から、
該選択制御信号によって選択された１つの周期信号を、
絵素信号の１出力期間、１水平期間のいずれかにおいて
複数回にわたって振動する振動信号として出力する論理
部と、該論理部から出力される振動信号を絵素に出力する、バ
ッファ回路によって構成された出力部とを備えた表示駆
動装置を有し、該表示駆動装置の出力部から出力される振動信号は、絵
素に至る経路における容量成分および抵抗成分によって
周期成分が抑制されて、絵素に対して該振動信号の平均
値の直流電圧が印加されることを特徴とする表示装置。
【請求項２】前記階調信号供給部から出力される複数
の周期信号のデューティ比は、それぞれ、ｍ(k)：ｎ(k)
（ただし、ｍ(k)，ｎ(k)は零及び正の整数、ｋは、階調
数以下の周期信号の個数に対応して順番付けられた零及
び正の整数）で表される請求項１記載の表示装置。
【請求項３】前記出力部の駆動電源が前記階調信号供
給部、選択制御部および論理部のうち少なくともいずれ
かと共通である請求項１記載の表示装置。
【請求項４】前記出力部の駆動電源のハイレベル側ま
たはロウレベル側の一方のみが前記階調信号供給部、選
択制御部および論理部のうち少なくともいずれかと共通
である請求項１記載の表示装置。
【請求項５】前記出力部の駆動電源が、前記階調信号
供給部、選択制御部および論理部とは独立して供給され
る請求項１記載の表示装置。
【請求項６】オン期間とオフ期間のデューティ比がそ
れぞれｍ(k)：ｎ(k)で表される複数の振動信号（ただ
し、ｍ(k)，ｎ(k)は零及び正の整数、ｋは、階調数以下
の振動信号の個数に対応して順番付けられた零及び正の
整数）が、絵素信号の１出力期間、１水平出力期間のう
ち少なくともいずれかに同期して、該振動信号のハイレ
ベルとローレベルをそれぞれ反転させた周期信号として
出力する階調信号供給部と、該階調信号供給部からの周
期信号の反転に同期して、所定電位差を有する２値の電
圧を交互に出力する共通電極駆動部とを備え、該共通電
極駆動部から一方の電圧が出力される間に該階調信号供
給部から出力される周期信号が駆動信号として絵素に与
えられる構成の表示駆動装置を有し、該表示駆動装置から出力される駆動信号は、絵素に至る
経路における容量成分および抵抗成分によって、周期成
分が抑制されて、絵素に対して該振動信号平均値の直流
電圧として印加されることを特徴とする表示装置。
【請求項７】前記表示駆動部は、前記階調信号供給部
から出力される各周期信号の１周期におけるレベルの平
均値の大小関係が、各周期信号にそれぞれ対応する前記
値ｋの大小関係と同一の大小関係を有するか、または逆
の大小関係を有する請求項２または６記載の表示装置。
【請求項８】前記表示駆動部は、前記階調信号供給部
から出力される各周期信号の１周期におけるレベルの平
均値それぞれを、駆動対象である表示体の階調電圧・輝
度特性のγ特性に沿うように決定する請求項２または６
に記載の表示装置。
【請求項９】前記表示駆動部は、前記階調信号供給部
から出力される各周期信号のデューティ比をそれぞれ異
ならせることにより、各周期信号の１周期におけるレベ
ルの平均値が変更される請求項２または６に記載の表示
装置。
【請求項１０】前記値ｋの最大値または最小値に対応
する周期信号の一方または両方が、ハイレベルまたはロ
ーレベルの一定電圧である請求項２または６に記載の表
示装置。
【請求項１１】前記階調信号供給部が、周期信号の１
周期におけるレベルの平均値の大小関係が前記値ｋの大
小関係と反対の大小関係となるように出力する時限にお
いては、前記共通電極駆動部はローレベル側の電位を出
力し、前記階調信号供給部が、周期信号の１周期におけ
るレベルの平均値の大小関係が前記値ｋの大小関係と同
一の大小関係となるように出力する時限においては、前
記共通電極駆動部はハイレベル側の電位を出力する請求
項２または６記載の表示装置。
【請求項１２】前記階調信号供給部が、周期信号の１
周期におけるレベルの平均値の大小関係が前記値ｋの大
小関係と同一の大小関係となるように出力する時限にお
いては、前記共通電極駆動部はローレベル側の電位を出
力し、前記階調信号供給部が、周期信号の１周期におけ
るレベルの平均値の大小関係が前記値ｋの大小関係と反
対の大小関係となるように出力する時限においては、前
記共通電極駆動部はハイレベル側の電位を出力する請求
項２または６記載の表示装置。
【請求項１３】必要な複数の周期信号の一部を前記階
調信号供給部から供給し、該階調信号供給部から供給さ
れる周期信号の一部の反転信号を用いて該周期信号の一
部以外の周期信号とする請求項１または６記載の表示装
置。