JP3275991B2 - アクティブマトリクス型表示装置及びその駆動方法 - Google Patents
アクティブマトリクス型表示装置及びその駆動方法Info
- Publication number
- JP3275991B2 JP3275991B2 JP18043195A JP18043195A JP3275991B2 JP 3275991 B2 JP3275991 B2 JP 3275991B2 JP 18043195 A JP18043195 A JP 18043195A JP 18043195 A JP18043195 A JP 18043195A JP 3275991 B2 JP3275991 B2 JP 3275991B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal line
- pulse signal
- display device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0204—Compensation of DC component across the pixels in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
クス型表示装置及びその駆動方法に関し、特にその信号
線を駆動するパルス信号のデューティ比を、アナログ映
像信号に基づいて制御するようにしたものに関する。
ルコンピュータ、ワークステーションに適した高精細な
表示装置が開発されている。この種の表示装置の中でア
クティブマトリクス型液晶表示装置は、液晶パネル内に
信号線および走査線がマトリクス状に形成され、それら
の交点に画素電極および薄膜トランジスタ等のスイッチ
素子が設けられている。この液晶表示装置では、そのス
イッチ素子を1水平ライン毎に順次オン、オフ駆動する
ことによって画素電極に信号電圧を選択的に供給し、画
素電極と対向電極の間に挟持された液晶を駆動する。こ
の時、液晶層を通過する光が信号電圧により変調される
ことにより、多階調あるいはフルカラーの映像表示が行
われる。
の信号線に接続された信号線駆動回路により行われる。
この信号線駆動回路には大別して、アナログ映像信号を
入力とするアナログドライバー方式と、デジタル映像信
号を入力とするデジタルドライバー方式がある。
バー方式の信号線駆動回路を説明するための図であり、
図16は信号線N本に対応するすべての信号線駆動回路
を、図15はi番目の信号線に対応する信号線駆動回路
を示している。このアナログドライバー方式の信号線駆
動回路は図15に示すようにサンプリングコンデンサC
smpと、ホールドコンデンサCHと、サンプリングパ
ルスTsmp(i)により制御されるアナログスイッチ
SW1と、出力用パルスOEにより制御されるアナログ
スイッチSW2と、出力段アナログバッファ230とか
ら構成されている。またサンプリングコンデンサーCs
mpはその容量がホールドコンデンサーCHの容量にく
らべて十分大きくなるよう構成されている。
線駆動回路の動作を図17の信号タイミング図により説
明する。アナログスイッチSW1に入力されるアナログ
映像信号Vaは、水平同期信号Hsync毎に選択され
る1本の走査線上のN個の絵素の各々に対応するサンプ
リングパルスTsmp(1)〜Tsmp(N)によって
順次サンプリングされる。このサンプリングにより、各
時点におけるアナログ映像信号Vaの瞬時電圧Vsmp
(1)〜Vsmp(N)が各サンプリングコンデンサC
smpに印加される。
pは、第i番目の絵素に対応するアナログ映像信号Va
の電圧値Vsmp(i)により充電され、その値を保持
する。1水平期間にこうして順次サンプリングされ、保
持された信号電圧Vsmp(1)〜Vsmp(N)は、
全アナログスイッチSW2に同時に与えられる出力用パ
ルスOEにより、各サンプリングコンデンサCsmpか
らホールドコンデンサCHに移動され、出力段アナログ
バッファ230を介して、各絵素に接続されている信号
線S(1)〜S(N)に出力される。
装置の場合、その液晶の透過率特性、つまり液晶印加電
圧と液晶による表示輝度との対応関係が図23に示すよ
うに直線関係(線形な関係)でないため、アナログ映像
信号をそのままアナログドライバーに入力すると輝度ず
れを生じる。このため、入力されたアナログ映像信号を
液晶の透過率特性に対応するよう処理する必要がある。
電圧が印加されると液晶材料が劣化する恐れがあるの
で、絵素に交流電圧を印加することが好ましい。従っ
て、その場合、交流駆動をする為の信号処理回路が必要
がある。図29はその回路例であり、図30は図29の
回路の動作例を説明するためのタイミング図である。図
29のOP10,OP20はアナログ演算増幅器(オペ
アンプ)であり、SW10、SW20はアナログスイッ
チである。また、INV10は論理反転回路(インバー
タ)である。アナログ映像信号VaはオペアンプOP1
0の+端子とオペアンプOP20の−端子に接続され、
オフセット調整用可変直流電圧VsetはオペアンプO
P10の−端子とオペアンプOP20の+端子に接続さ
れている。オペアンプOP10、 OP20の各出力は
それぞれ、アナログスイッチSW10、SW20の一方
に接続され、他方は互いに接続され交流化されたアナロ
グ映像信号Va’として出力される。極性反転信号PO
LはアナログスイッチSW10を直接制御し、またイン
バータINV10を介してアナログスイッチSW20を
制御している。図30に示す様にアナログ映像信号Va
は、ブラウン管表示等に使用される一般的な映像信号で
ある。極性反転信号POLは、ここでは水平同期信号に
同期して変化する信号である。よって、図示するように
極性反転信号POLが高の時、アナログスイッチSW1
0がオンしオペアンプOP10の出力が出力され、極性
反転信号POLが低の時、アナログスイッチSW20が
オンしオペアンプOP20の反転信号出力が出力され交
流化されたアナログ映像信号Va’を形成する。交流化
されたアナログ映像信号Va’は図に示す様に交互に極
性反転する信号であり、この交流化アナログ映像信号V
a’を上述した図15及び図16の従来のアナログドラ
イバーに入力することにより、交流駆動を実現してい
る。本願明細書において、アナログ映像信号は一般のC
RTの表示に用いられるアナログ映像信号および交流化
されたアナログ映像信号を含む。
イバー方式を用いた信号線駆動回路を説明するための図
であり、図19は信号線N本に対応するすべての信号線
駆動回路を示し、これは図16に示すアナログドライバ
ー方式の信号線駆動回路に対応したものである。また図
18は第i番目の信号線に対応する信号線駆動回路を示
し、これは図15に示すアナログドライバー方式の信号
線駆動回路に対応したものである。なお、ここでは説明
を簡単にするため、入力されるデジタル映像信号は2ビ
ットD0、D1で構成されているものとする。即ち、映
像データは0〜3の4つの値を持ち、各絵素に与えられ
る階調電圧はV0〜V3の4レベルの中のいずれかとな
る。
タの各ビットD0、D1毎に設けられた、第1段目のD
フリップフロップ(サンプリングフリップフロップ)M
smp及び第2段目のDフリップフロップ(ホールドフ
リップフロップ)MHと、1個のデコーダDECと、4
種類の外部階調電圧V0〜V3と信号線S(i)との間
に各々設けられたアナログスイッチASW0〜ASW3
とから構成されている。
る。映像信号データD0、D1は第i番目の絵素に対応
するサンプリングパルスTsmp(i)の立上がり時点
でサンプリングフリップフロップMsmpに取り込まれ
保持される。1水平期間のサンプリングが終了した時点
で出力用パルスOEがホールドフリップフロップMHに
与えられ、サンプリングフリップフロップMsmpに保
持されていた映像信号データD0、D1はホールドフリ
ップフロップMHに取り込まれると共にデコーダDEC
に出力される。デコーダDECはこの2ビットの映像信
号データD0、D1をデコードし、その値(0〜3)に
応じてアナログスイッチASW0〜ASW3のいずれか
1個を導通として、外部階調電圧V0〜V3のいずれか
を信号線S(i)に出力する。
別に、外部階調電圧と内部アナログスイッチを必要とせ
ず、高低2つの電圧レベルと複数のデジタル階調振動信
号の入力だけで多階調表示を実現する、2値多階調信号
線駆動回路が特開平6−27900号公報(特公平7-72
48号公報)に開示されている。
原理を説明するにあたって、まず、アクティブマトリク
ス型液晶表示装置について説明する。
ネルの絵素1つを示し、図13はこれを簡単な等価回路
に置き換えて示している。図13において、信号線の抵
抗成分をRsource、その容量成分をCsourc
e、スイッチング素子T(i,j)のON抵抗をRON、
絵素P(i,j)の容量をCLCで表している。絵素の電
圧保持率を高めるために補助容量が設けられている場合
には、絵素容量CLCは、画素電極と対向電極とに狭持さ
れた液晶層が形成する液晶容量(液晶セル)と、液晶容
量に並列に設けられた補助容量との和になる。
大きく、CsourceはCLCに比べて十分大きく、信
号線の時定数Rsource×Csourceに比べて
絵素の時定数RON×CLCの方が十分大きい。つまりアク
ティブマトリクス型液晶表示装置の信号線駆動回路出力
から絵素にいたる経路は低域通過フィルタ特性をもって
おり、その特性は、信号線自身の時定数Rsource
×Csoruceではなく、絵素個々の時定数RON×C
LCでほぼ決定される。
示の2値多階調信号線駆動回路は、基本原理として、上
述した絵素個々の低域通過フィルタ特性を利用してお
り、信号線駆動回路の出力は高レベルと低レベルの2つ
の電位、VSHとVSLしか持たない。すなわち、信号
線駆動回路からは、図14に示すような周期T、振幅
(VSH−VSL)、デューティ比(VSH出力時間:
VSL出力時間)m:nの信号が出力される。該出力の
周期Tを上記低域通過フィルタで十分平均化するような
周期に設定すると、絵素には(m・VSH+n・VS
L)/(m+n)の平均電圧が充電される。よって信号
線駆動回路の出力デューティ比m:nを任意に定めるこ
とによって、任意の電圧を絵素に充電することができ
る。
の2値多階調信号線駆動回路の構成を説明するための図
である。この図20は2ビットのデータの値に対応した
4レベルの電圧を与える場合の、第i番目の信号線に対
応する信号線駆動回路を示し、これは上述した従来のデ
ジタルドライバの図18に対応するものである。図20
において、サンプリングフリップフロップMsmp、ホ
ールドフリップフロップMH、サンプリングパルスTs
mp(i)及び、出力用パルスOEによる動作、並びに
デコーダDECの出力Y0〜Y3は、図18に示す回路
におけるものと同様である。デコーダDECの出力側に
は、AND回路802及び803、並びに3入力OR回
路804が設けられている。また、各AND回路80
2,803はその他方の入力にそれぞれ後述の信号TM
1、TM2が与えられるようになっている。
示す。信号TM1は、パルスの「1」の期間と「0」の
期間との比、即ち、デューティ比m:nがm:n=1:
2とされ、信号TM2は、そのデューティ比m:nが
m:n=2:1とされている。この2値多階調信号線駆
動回路に映像データ(D0,D1)=(0,0)が入力
されると、デコーダDECの出力Y0が「1」となり、
他の出力Y1〜Y3は「0」となる。従って、OR回路
804の入力はすべて「0」となるので、その出力は図
22の(a)に示すようにVSLとなる。
入力されると、デコーダDECの出力Y1が「1」とな
り、他の出力Y0、Y2及びY3は「0」となる。従っ
て、OR回路804の出力は、図22の(b)に示すよ
うに、信号TM1のデューティ比m:n=1:2と同じ
デューティ比でVSHとVSLとの間を振動するパルス
波形となる。
入力されると、デコーダDECの出力Y2が「1」とな
り、他の出力Y0、Y1及びY3は「0」となる。従っ
て、OR回路804の出力は、図22の(c)に示すよ
うに、信号TM2のデューティ比m:n=2:1と同じ
デューティ比でVSHとVSLとの間を振動するパルス
波形となる。
入力されると、デコーダDECの出力Y3が「1」とな
り、他の出力Y0、Y1及びY2は「0」となる。従っ
て、OR回路804の出力は、図22の(d)に示すよ
うにVSHとなる。
及び(D0,D1)=(1,1)の時は絵素には、信号
線駆動回路の出力電圧VSL、及びVSHがそのまま印
加されることになる。一方映像データが(D0,D1)
=(0,1)及び(D0,D1)=(1,0)の時は、
信号TM1及びTM2の周波数を上述した信号線駆動回
路出力から絵素に至る経路の低域通過フィルタ特性の遮
断周波数より十分高いものに設定すれば、絵素には、信
号線駆動回路出力の平均電圧が印加され、平均電圧(m
・VSH+n・VSL)/(m+n)が充電されるので
ある。
ライバー方式では、一般に出力段アナログバッファ23
0の線形領域が電源電圧の70%程度と狭いので、高い
電源電圧に耐え得るよう回路素子を作製する高耐圧プロ
セスが必要でありコストアップにつながる。また大型高
精細な表示パネルを駆動しようとすると、各信号線毎に
設けられた出力段アナログバッファ230の負荷が重く
なり表示品位の劣化を招く。
液晶表示装置では、その表示装置の表示輝度特性(アナ
ログ映像信号の信号レベルと液晶による絵素の表示輝度
との対応関係)が直線関係になるようアナログ映像信号
そのものを加工処理する高速回路素子が必要となりコス
トアップにつながる。
晶表示装置では、交流駆動をする必要がある為、アナロ
グ映像帯域を処理できる高速極性反転信号作成回路が必
要となりコストアップにつながる。
は、正電圧印加時と負電圧印加時では絵素電極に伝達さ
れる電圧の絶対値が同じであっても、保持される電圧レ
ベルの絶対値に差が生じるものもあり、単純に映像信号
を極性反転しただけでは、絵素に保持される正負の電圧
レベルが異なり、映像のちらつき(フリッカ)を生じ、
さらには、残像現象に発展する。
では、映像信号データD0、D1が2ビットの場合、外
部階調電圧はV0〜V3の4種類でよいが、一般にフル
カラー表示には、映像信号データとして赤、青、緑各8
ビット必要と言われている。従来のデジタルドライバー
方式でフルカラー表示を行うと外部階調電圧はV0〜V
255の256種類の外部階調電圧が必要であり、外部
階調電圧V0〜V255と信号線との間に各々設けられ
たアナログスイッチも1信号線あたりASW0〜ASW
255の256個必要である。このように従来のデジタ
ルドライバー方式では外部階調電圧の数や、1信号線あ
たりのアナログスイッチが、表示階調数だけ必要であっ
た。従って、階調数を大きくした場合、階調電圧の数が
増え、また1信号線あたりのアナログスイッチの数が増
え、回路のLSI化に際してチップサイズが増大し、コ
スト高となる。
いては、従来のデジタルドライバー方式での外部階調電
圧やアナログスイッチが不要となり低コストの信号線駆
動回路が実現できるが、この方式でフルカラー表示を行
うとすると、映像信号データとして赤、青、緑各8ビッ
トを入力し、又、それぞれデューティ比の異なる上述し
た信号TM1、TM2に相当するデジタル階調振動信号
を階調数とほぼ同じ数だけ入力する必要がある。これだ
けの数の制御信号を信号線駆動回路に入力することは大
変困難である。また、本来アナログ信号であるテレビジ
ョン等の映像を表示させようとすると、高速、高精度な
アナログ・デジタル変換回路が必要であり、コストアッ
プになる。
おいては、上述した信号TM1、TM2に相当するデジ
タル階調振動信号の周波数によっては、容量性負荷を有
する信号線をパルス波形で充電、放電をくり返し駆動す
る必要がある為、消費電力が増大する。
信号線駆動回路出力から絵素にいたる経路からなる低域
通過フィルタ特性では、信号線駆動回路出力の振動電圧
が十分に平均化されず、表示品位の低下が発生する。
れたものであり、簡単な構成により多階調表示やフルカ
ラー表示を行うことができるアクティブマトリクス型表
示装置及びその駆動方法を提供することを目的とする。
リクス型表示装置は、マトリクス状に配列された複数の
絵素と、該複数の絵素に接続された走査線と、該複数の
絵素に接続された信号線とを有する表示パネルと、アナ
ログ映像信号を受け、その信号レベルに応じた信号線駆
動信号により該信号線を駆動する信号線駆動回路とを備
え、該信号線駆動回路は、該アナログ映像信号を標本化
し保持信号を生成する標本化保持回路と、1水平期間に
複数回振動する基準信号を発生する基準信号発生回路
と、該保持信号と該基準信号とを比較演算して、該アナ
ログ映像信号の信号レベルに応じたデューティ比のパル
ス信号を出力する比較演算回路とを有し、該信号線駆動
手段は、該パルス信号を該信号線に出力し、該信号線か
ら該絵素までの回路系が該パルス信号に対する低域通過
フィルタとして機能し、該基準信号の周波数が該信号線
から該絵素までの回路系が該パルス信号に対する低域通
過フィルタとして機能するような周波数であり、該パル
ス信号を該信号線から該絵素までの回路系に通過させる
ことによって、該パルス信号の振動成分が抑圧された平
均電圧が得られ、該平均電圧を該絵素に印加するもので
あり、そのことによって、上記目的が達成される。
された、少なくとも2つの出力電圧レベルを有するデジ
タルバッファ回路を含み、前記比較演算回路の出力に該
デジタルバッファ回路を接続し、該デジタルバッファ回
路の出力信号により信号線を駆動してもよい。
ルとしてGNDレベルを有しても良い。
デューティ比を、前記アナログ映像信号の信号レベルと
前記絵素の表示輝度との関係が線形となるよう制御して
もよい。
レベルと前記絵素の表示輝度との非線形の関係を補正す
るための補正基準信号であり、前記比較演算回路は、前
記保持信号と該補正基準信号とを比較演算して、該アナ
ログ映像信号のレベルに対応したパルス信号を生成する
とともに、該パルス信号のデューティ比を、該アナログ
映像信号のレベルと該絵素の表示輝度との対応関係が線
形となるように制御してもよい。
施されたγ補正を修正するための補正基準信号であり、
前記比較演算回路は、前記保持信号と該補正基準信号と
を比較演算して、該アナログ映像信号のレベルに対応し
たパルス信号を生成するとともに、該パルス信号のデュ
ーティ比を、該アナログ映像信号に施されたγ補正を修
正するように制御してもよい。
デューティ比を周期的に交互に反転する手段をさらに有
してもよい。
らに有し、該論理演算回路は、前記比較演算回路の出力
と極性反転信号とを受け取り、論理演算を行い、前記ア
ナログ映像信号の信号レベルに応じたデューティ比の信
号を交互に論理反転したパルス信号を出力してもよい。
デューティ比を表示パネルの正負の電圧保持特性の違い
を修正するように制御する手段を有してもよい。
保持特性の違いを修正する補正基準信号であり、前記比
較演算回路は、前記保持信号と該補正基準信号とを比較
演算し、その結果を前記論理演算回路に出力してもよ
い。
期を変化させる手段を有しても良い。 前記基準信号
は、その周期が変化する基準信号であってもよい。
てよい。
対する出力インピーダンスを制御する手段をさらに包含
してもよい。
前記パルス信号に対する出力インピーダンスを制御する
インピーダンス調整素子を有してもよい。
てよい。
前記信号線に出力し、前記インピーダンス調整素子と前
記信号線から前記絵素までの回路系とが該パルス信号に
対する低域通過フィルタとして機能してもよい。
を駆動する方法は、アナログ映像信号を受け、その信号
レベルに応じた信号線駆動信号により、マトリクス状に
配列された複数の絵素に接続された信号線を駆動するア
クティブマトリクス型表示装置の駆動方法であって、該
アナログ映像信号を標本化し保持信号を生成する工程
と、該信号線から該絵素までの回路系がパルス信号に対
する低域通過フィルタとして機能するような周波数であ
って1水平期間に複数回振動する基準信号を発生し、該
保持信号と基準信号とを比較演算して、該アナログ映像
信号の信号レベルに応じたデューティ比のパルス信号を
生成する工程と、該パルス信号が該信号線から該絵素ま
での回路系を通過して、該パルス信号の振動成分が抑圧
されることによって、該パルス信号を平均化し、平均電
圧を絵素に印加する工程と、を包含し、そのことよって
上記目的が達成される。
像信号のレベルと前記絵素の表示輝度との対応関係が線
形となるよう前記パルス信号のデューティ比を制御する
工程を包含してもよい。
映像信号の信号レベルに応じたデューティ比の信号を交
互に論理反転したパルス信号を生成する工程をさらに包
含してもよい。
正負の電圧保持印加特性の違いを修正する工程を包含し
てもよい。
号の周期を変化させる工程を包含してもよい。
号の出力インピーダンスを制御し任意に変化させる工程
を包含してもよい。
の信号線駆動回路は、入力されるアナログ映像信号の信
号レベルに応じた任意のデューティ比を有するパルス信
号(振動電圧)を生成する手段を有する。このパルス信
号を低域通過フィルター特性を有する回路系を通過させ
ることによって、パルス信号の振動成分は抑圧され、平
均電圧が得られる。この平均電圧をデータ信号として絵
素に供給することによって、入力されたアナログ映像信
号の信号レベルに対応した表示を行うことができる。従
って、本発明のによると、簡単な構成によって階調表示
の為の多数の階調信号を得ることができるので、多階調
表示やフルカラー表示を行うことが可能となる。
ス型表示装置は、マトリク状に形成された複数の絵素
と、絵素に接続された信号線と絵素に接続された走査線
とを有する表示パネルと、表示パネルを駆動する駆動回
路とを有する。駆動回路が有する信号線駆動回路は、標
本化保持回路と、基準信号発生回路と、比較演算回路と
を有している。標本化保持回路は、1行分の絵素に対応
するアナログ映像信号を標本化し保持する。比較演算回
路は、基準信号発生回路で発生された基準信号のレベル
と、標本化保持されたアナログ映像信号のレベルとを比
較演算し、アナログ映像信号の信号レベルに応じたデュ
ーティ比の2値のパルス信号を出力する。すなわち、ア
ナログ映像信号のレベルに応じた階調信号を2値のパル
ス信号のデューティ比を制御することによって作成す
る。従って、外部階調電圧の数を著しく減少することが
できる。また、アナログ映像信号と基準信号とを比較演
算することによって、デューティ比の異なるパルス信号
を形成するので、アナログ映像信号をデジタル映像信号
に変換する必要がなく、回路構成を単純にできる。
絵素に至る信号伝達経路に存在する回路系は、低域通過
フィルター特性を有しているので、振動成分を有するパ
ルス信号を信号線に直接出力しても、絵素にはパルス信
号の平均電圧が印加される。従って、表示パネルに形成
された信号線から絵素に至る信号伝達経路に存在する回
路系の低域通過フィルター特性を利用することによっ
て、構成を単純にできると共に、消費電力を低減するこ
とができる。
れた少なくとも2つの出力電圧レベルを有するデジタル
バッファ回路を含み、デジタルバッファ回路の出力信号
により信号線を駆動する回路構成とし、しかも出力電圧
レベルの1つを、GNDレベルとすることにより、多階
調信号線駆動系を単一電源によって駆動することが可能
となる。
号線駆動回路は、、アナログ映像信号をその信号レベル
に対応するデューティ比のパルス信号に変換する際に、
パルス信号のデューティ比を、アナログ映像信号のレベ
ルと絵素の表示輝度との対応関係(表示輝度特性)が線
形対応となるよう修正し、パルス信号を信号線駆動信号
として信号線に出力することにより、非線形な対応関係
に起因する輝度ずれを回避することができる。このデュ
ーティ比の修正は、アナログ映像信号と比較演算される
基準信号の波形を修正することによって、行うことがで
きる。従って、従来のように、アナログ映像信号を液晶
印加電圧と輝度レベルとの非線形な対応関係を考慮して
補正処理する高速アナログ補正回路を用いる必要がない
ので、低コスト化、低消費電力化、高集積化が可能とな
る。
線駆動回路は、アナログ映像信号に施されたガンマ補正
を修正するための補正基準信号を発生する補正基準信号
発生回路を有する。比較演算回路は、アナログ映像信号
のサンプリング値と補正基準信号とを比較演算すること
によって、アナログ映像信号の信号レベルに対応しか
つ、ガンマ補正が修正された階調輝度特性に対応するデ
ューティ比のパルス信号を作成する。従って、ブラウン
管で表示するためのアナログ映像信号をアクティブマト
リクス型液晶表示装置の入力信号とした場合にも、アナ
ログ映像信号に送信側で施されているブラウン管表示の
ためのガンマ補正の影響を受けることなく、液晶表示画
面上で最良の画像を得ることができる。
号線駆動回路は、アナログ映像信号をその信号レベルに
対応するデューティ比のパルス信号に変換し信号線に出
力する際、単純な論理演算回路によりパルス信号のデュ
ーティ比を周期的に反転して出力するので、アナログ映
像帯域を処理できる高速なアナログ極性反転信号作成回
路を用いることなく、交流駆動が可能となる。その結
果、アクティブマトリクス型表示装置の低コスト化、低
消費電力化、高集積化が可能となる。
線駆動回路は、アナログ映像信号をその信号レベルに対
応するデューティ比のパルス信号に変換し信号線に出力
する際、単純な論理演算回路によりパルス信号のデュー
ティ比を周期的に反転して出力することによって交流駆
動するとともに、表示パネルの印加される電圧の極性
(正負)によって異なる電圧保持特性を修正するように
電圧を印加するので、表示パネルの正負の電圧保持特性
の違いに起因する、ちらつき、残像現象のない最良の画
像をえることができる。
線駆動回路は、アナログ映像信号をその信号レベルに対
応するデューティ比のパルス信号に変換し信号線に出力
する際、容量性負荷を有する信号線に出力するパルス信
号の周波数を任意に変化できるので、低消費電力化が可
能となる。
線駆動回路は、アナログ映像信号をその信号レベルに対
応するデューティ比のパルス信号に変換し信号線に出力
する際、信号線駆動回路の出力インピーダンスを任意に
変化できるので、信号線駆動回路出力から絵素にいたる
経路からなる低域通過フィルタ特性では、パルス信号
が、十分平均化されず表示品位が低下してしまう表示パ
ネルでも最良の画像をえることができる。
参照しながら説明する。
は、複数の階調信号をアナログ映像信号のレベルに応じ
たデューティ比の2値パルス信号を平均化することによ
って作成する。本発明のアクティブマトリクス型表示装
置の信号線駆動回路は、入力されるアナログ映像信号の
レベルに対応した任意のデューティ比m:nを有するパ
ルス信号に変換する。パルス信号を低域通過フィルター
特性を有する回路系に通過させることによって、その振
動成分が抑圧された平均電圧が得られる。アナログ映像
信号のレベルに対応した電圧を有する平均電圧を絵素に
印加することによって、多階調表示やフルカラー表示を
行うことができる。パルス信号を平均化する低域通過フ
ィルター特性を有する回路系として、信号線から絵素に
至る回路系を利用することができる。
た2値多階調信号線駆動回路と同様に高レベルと低レベ
ルの2つの電位、VSHとVSLしか持たない。すなわ
ち、本発明の信号線駆動回路からは、図14に示す信号
波形と同様、周期T、振幅(VSH−VSL)、デュー
ティ比(VSH出力時間:VSL出力時間)m:nのパ
ルス信号が出力される。パルス信号の周期Tを、そのレ
ベルが上記低域通過フィルタで十分平均化されるような
周期に設定すると、絵素には(m・VSH+n・VS
L)/(m+n)の平均電圧が充電される。
ィブマトリクス型液晶表示装置の信号線駆動回路の動作
を示す模式図である。本実施例の信号線駆動回路は、ア
ナログ映像信号Vaを受け取り、アナログ映像信号のレ
ベルに対応するデューティ比を有するパルス信号Vsに
変換し信号線に出力する。表示パネル1に形成された信
号線から絵素P(i,j)に至る回路系は、低域通過フ
ィルター1aとして作用するので、絵素P(i,j)に
は、パルス信号Vsの振動成分が抑圧された平均電圧が
印加される。図1では、分かりやすさのために、絵素P
(i,j)を低域通過フィルター1aと分けて図示して
いるが、絵素P(i,j)も低域通過フィルター1aの
一部として機能する。また、本実施例では、表示パネル
に形成された信号線から絵素P(i,j)に至る回路系
を、パルス信号Vsを平均化するための低域通過フィル
ターとして利用してるが、表示パネル外に低域通過フィ
ルターを設けても良い。
構成を示す図である。図9において、アクティブマトリ
クス型液晶表示装置10は、表示パネル1、信号線ドラ
イバ200、走査線ドライバー300、コントロール回
路600および基準信号発生回路5とを有する。
クス基板100上には、信号線104および走査線10
5がマトリクス状に形成され、それらの交点に画素電極
103および薄膜トランジスタ等のスイッチ素子102
が設けられている。この表示装置10は、基準信号発生
回路5からの信号とアナログ映像信号Vaに基づいて信
号線駆動信号を発生する信号線ドライバ200と、スイ
ッチ素子102をオン、オフ駆動する走査線ドライバ3
00とを有している。そして、これらのドライバ200
及び300は、その動作がコントロール回路600によ
り制御されるようになっている。
2が走査線ドライバ300により1水平ライン毎に順次
オン、オフ駆動される。この時信号線ドライバ200か
らの信号電圧が画素電極103に選択的に供給される
と、画素電極103と、対向基板101の対向電極10
1aの間に挟持された液晶層が駆動される。これによっ
て液晶層を通過する光が信号電圧により変調され、映像
表示が行われる。画素電極103と対向電極101aと
これらの間に狭持された液晶層が、絵素P(i,j)を
形成する。また、画素電極103と対向電極101aと
これらの間に狭持された液晶層が形成する液晶容量に並
列に、電圧保持特性を向上するために補助容量が形成さ
れた場合には、絵素の容量は、液晶容量と補助容量との
和になる。ここで、上記表示パネル1では、信号線自身
の時定数Rsource×Csource、及び、絵素
個々の時定数RON×CLC等からなる低域通過フィルター
が形成されている。
る、1つの信号線に対応する信号線駆動回路2の構成及
び動作について図1〜図4を用いて詳しく説明する。
信号Vaを受け、2値パルス信号Vsを出力するもので
ある。信号線駆動回路2の出力Vsは、表示パネル1の
信号線に入力され、表示パネル1の低域通過フィルタ1
aを経由して絵素P(i,j)に至る。
力波形の一例を示す。信号線駆動回路2の出力信号Vs
は、高レベルVSHと低レベルVSLの2つの出力状態
を有する、周期T,デューティ比(VSH出力時間:V
SL出力時間)m:nの信号である。
アナログ映像信号Vaに基づいてその出力Vsのデュー
ティ比を可変するように構成されている。また出力Vs
の周期Tは表示パネル1の低域通過フィルタの特性を考
慮して設定されているので、絵素P(i,j)には、出
力Vsの平均電圧VT=(m・VSH+n・VSL)/
(m+n)が充電される。mおよびnは正整数に限られ
ない正の実数である。よって図4に示すように、アナロ
グ映像信号Vaに基づいた任意の電圧を絵素に充電する
ことができ、結果として多階調表示、または、フルカラ
ー表示が可能となる。
成及び動作を図5及び図6を用いて説明する。
標本化保持回路3と比較演算回路4からなり、標本化保
持回路3には、アナログ映像信号Va、サンプリングパ
ルスTsmp、出力用パルスOEが入力されている。ま
た、比較演算回路4には、標本化保持回路3の出力と基
準信号発生回路5からの基準信号Vrefが入力され、
比較演算回路4の出力Vsは表示パネル1に接続されて
いる。
W1、SW2、サンプリングコンデンサーCsmp、ホ
ールドコンデンサーCHから構成され、サンプリングコ
ンデンサーCsmpの容量はホールドコンデンサーCH
の容量にくらべ十分大きいものとしている。
端子を持ち、+端子の電圧が−端子の電圧より高いとき
は、出力VsがVSLとなり、+端子の電圧が−端子の
電圧より低いときは、出力VsがVSHとなるコンパレ
ータからなる。
ルスTsmpでオン、オフ制御されるアナログスイッチ
SW1に接続されている。アナログスイッチSW1とS
W2の間には、サンプリングコンデンサーCsmpが接
続されている。このコンデンサーCsmpは、出力用パ
ルスOEによりオン、オフ制御されるアナログスイッチ
SW2を介して、ホールドコンデンサーCH及び比較演
算回路4の−端子に接続されている。また、比較演算回
路4の+端子には基準信号発生回路5からの基準信号V
refが接続されている。
動作について説明する。アナログ映像信号Vaは、アナ
ログスイッチSW1をサンプリングパルスTsmpで制
御することによりサンプリングコンデンサーCsmpに
サンプリングされ、サンプリングコンデンサーCsmp
の電圧Vsmpとなり標本化される。ここで、サンプリ
ングコンデンサーCsmpの容量はホールドコンデンサ
ーCHの容量にくらべ十分大きいので、出力用パルスO
EによりアナログスイッチSW2がオンされると、サン
プリングコンデンサーCsmpの電圧Vsmpがホール
ドコンデンサCHに電圧VHとして保持される。ここで
保持電圧VHは、標本化電圧Vsmpにほぼ等しくな
る。
図6のように周期Tのノコギリ波形であり、比較演算回
路4の+端子に入力されている。比較演算回路4は、図
6に示すように上記基準電圧Vrefと上記保持電圧V
Hを比較演算し、図6に示すように、VSHとVSLの
2値電圧レベルのパルス信号Vsを表示パネル1に出力
する。よって比較演算回路4は、保持電圧VHが基準電
圧Vrefより大きい図6のmの領域では、電圧VSH
を出力し、電圧VHが基準電圧Vrefより小さい図6
のnの領域では、電圧VSLを出力する。このパルス信
号Vsは表示パネル1に出力され、おもにスイッチング
素子のON抵抗RON×CLCによる低域通過フィルタ特性
により平均化される。よって絵素は、図6に示すように
(m・VSH+n・VSL)/(m+n)の平均電圧V
LCに充電される。
2複数からなる信号線ドライバ200全体としての動作
について、図7及び図8を用いて簡単に説明する。
成を示し、図8は上記信号線ドライバ200のi番目の
信号線に対応する信号線駆動回路の出力波形を示してい
る。図7において、200は本実施例のアクティブマト
リクス型液晶表示装置における信号線ドライバで、これ
は図5に示す信号線駆動回路2を各信号線S(1)〜S
(N)に対応させて設けてあるものである。
たアナログ映像信号Vaが、各信号線駆動回路2のアナ
ログスイッチSW1に入力されるサンプリングパルスT
smp(1)、Tsmp(2)・・・、Tsmp(i)
・・・Tsmp(N)によって順次サンプリングされ、
各々の信号線S(1)、S(2)・・・S(i)・・
・、S(N)に対応した電圧の標本化が行われる。
映像信号がサンプリングされた後、出力用パルスOEが
各信号線駆動回路2のアナログスイッチSW2に入力さ
れると、標本化電圧が各々のホールドコンデンサCHに
移され保持される。ホールドコンデンサCHに保持され
た保持電圧は、各信号線駆動回路2の比較演算回路4に
より基準電圧Vrefと各々比較され、各信号線に出力
される。
動回路2では、アナログ映像信号Vaのi番目の信号線
に対応した電圧はサンプリングパルスTsmp(i)に
よりサンプリングコンデンサCsmp(i)にサンプリ
ング電圧Vsmp(i)として標本化される。その後、
出力用パルスOEによりホールドコンデンサCHに移さ
れ、比較演算回路4により基準電圧Vrefと比較演算
され図8のように信号線S(i)にパルス信号が出力さ
れる。ここでサンプリング電圧Vsmp(i)’は上記
サンプリング電圧Vsmp(i)の1水平走査期間後の
ものである。
映像信号Vaが変化し保持電圧VHが変化すれば、それ
に伴い上記駆動回路のパルス信号Vsのデューティ比
(m:n)が変化するので、アナログ映像信号Vaと同
じかまたはこれに対応した電圧を絵素に充電することが
でき、簡単な構成でフルカラー表示を行うことができ
る。
伝送経路における、上記パルス信号に対する低域通過フ
ィルタとしての伝達特性を利用しているため、低域通過
フィルタとしての特別な構成が不要となり、装置の構成
を簡略化できる。
して、表示装置の構造上不可避的に付随している、信号
線に起因する無用の容量及び抵抗を逆に積極的に利用し
ているが、表示装置の特性を本発明による駆動方法に適
合させて、表示装置自体の設計を考慮したり、特別のフ
ィルタ回路または素子を追加したりすることにより、信
号線駆動回路のパルス信号の平均化に最適な低域通過フ
ィルタ特性を表示装置に持たせるようにすることも可能
である。
例によるアクティブマトリクス型表示装置を説明するた
めの図である。また図10は図5と同様、信号線ドライ
バにおける1つの信号線駆動回路を示している。
マトリクス型表示装置を構成する信号線駆動回路であ
り、この信号線駆動回路2aは、第1実施例の信号線駆
動回路2における比較演算回路4の出力にバッファ回路
6を接続したものである。このバッファ回路6には、2
種類の電圧VSH、VSLが供給され、比較演算回路4
の出力信号がこのバッファ回路6を介して信号線を駆動
するようになっている。次に作用効果について説明す
る。
定数RON×CLC等からなる低域通過フィルタを利用して
信号線駆動回路のパルス信号を平均化して、アナログ映
像信号Vaに対応した電圧を絵素に印加するようにして
いるが、駆動する表示パネルによっては、この絵素個々
の時定数RON×CLC等からなる低域通過フィルタの特性
がパルス信号を平均化することができず表示品質を低下
させることがある。
線駆動回路2aをその出力段にデジタルバッファ回路6
を有する構成としているため、このバッファ回路6の出
力インピーダンスを任意に設定又は調整することによ
り、信号線駆動回路の出力から絵素にいたる経路の低域
通過フィルタ特性を任意に設定することが可能となり表
示品質の向上が可能となる。
例によるアクティブマトリクス型表示装置を説明するた
めの図であり、図11は、図5と同様、信号線ドライバ
における1つの信号線駆動回路を示している。
マトリクス型表示装置を構成する信号線駆動回路であ
り、この信号線駆動回路2bを構成するバッファ回路7
は、上記第2実施例のバッファ回路6に供給される2種
類の電圧VSH、VSLのうち電圧VSLをGNDとし
たものである。上記比較演算回路4の出力信号がこのバ
ッファ回路7を介して信号線を駆動する点は、第2実施
例と同様である。
パルス信号は、電圧VSHとGNDの出力状態を持つこ
とになり、絵素に印加される平均化電圧はVT=m・V
SH/(m+n)のようにアナログ映像信号Vaに対応
した任意の電圧となる。
SLを省略することが可能となり、更に低コスト化、低
消費電力化が可能となる。
例によるアクティブマトリクス型表示装置を説明するた
めの図であり、図5と同様、信号線ドライバにおける1
つの信号線駆動回路を示しており、また図26は信号線
駆動回路から出力されるパルス信号、及び信号線駆動回
路の比較演算回路へ入力される補正基準信号の波形図で
ある。また図27は本実施例におけるアナログ映像信号
と液晶による表示輝度との対応関係を示している。
マトリクス型表示装置を構成する信号線駆動回路、50
は液晶印加電圧と液晶による表示輝度との非線形な対応
関係を考慮した補正基準信号Vrefhを発生する補正基
準信号発生回路で、上記信号線駆動回路2cを構成する
比較演算回路4aの+端子には、第1実施例のようなノ
コギリ波形の基準信号に代えて、上記補正基準信号Vre
fhが入力されるようになっている。
上での輝度と液晶印加電圧との対応関係は、図23に示
すように、液晶印加電圧の単位変化量当たりの輝度の変
化量が一定である直線関係(線形な対応関係)ではな
い。このため、アナログ映像信号Vaをそのまま第1実
施例における信号線駆動回路に入力すると、例えば、ア
ナログ映像信号VaのレベルVa1では図24に示すよ
うに輝度ずれΔLを生じ、本来のアナログ映像信号Va
のレベルVa1に対応する輝度Lva1より輝度ずれ分Δ
Lだけ暗くなってしまう。
に、上記アナログ映像信号Vaに対応した標本化保持回
路3の出力を補正基準信号Vrefhと比較し、その比較
結果に基づくデューティ比のパルス信号Vsにより表示
パネル1の信号線を駆動するようにしている。ここで、
上記補正基準信号Vrefhは、これとアナログ映像信号
Vaとの大小比較の結果に対応するデューティ比のパル
ス信号Vsの平均値を液晶印加電圧としたとき、図27
に示すように、アナログ映像信号と液晶による表示輝度
との間で線形な関係が成立するものである。
実施例の効果に加えて、アナログ映像信号Vaのサンプ
リング値を、液晶印加電圧と液晶による表示輝度との非
線形な対応関係を考慮した補正基準信号Vrefhと比較
し、その比較結果に対応するデューティ比のパルス信号
Vsの平均電圧レベルが絵素を構成する画素電極に印加
され、アナログ映像信号と液晶による表示輝度との間で
線形な対応関係が成立するようにしたので、アナログ映
像信号を液晶印加電圧と輝度レベルとの非線形な対応関
係を考慮して補正処理する高速アナログ補正回路を用い
ることなく、この非線形な対応関係に起因する輝度ずれ
を回避することができる効果がある。
例によるアクティブマトリクス型表示装置を説明するた
めの図であり、図5と同様、信号線ドライバにおける1
つの信号線駆動回路を示している。
マトリクス型表示装置を構成する信号線駆動回路、50
aはテレビジョン映像信号のガンマ補正を考慮した補正
基準信号Vrefγを発生する補正基準信号発生回路で、
上記信号線駆動回路2dを構成する比較演算回路4bの
+端子には、第1実施例のようなノコギリ波形の基準信
号に代えて、上記補正基準信号Vrefγが入力されるよ
うになっている。
等の本来のテレビジョン用の映像信号には、受像管での
負担を軽減するために、送像側でガンマ補正(γ=1/
2.2)の信号処理を施し、結果的にブラウン管上での
表示がγ=1となって、映像信号に対するブラウン管テ
レビの発光輝度のずれが生じないようにしている。元来
このガンマ補正は、ブラウン管テレビの発光輝度の補正
のために、テレビ信号の送像側で行われている映像信号
の補正である。
晶印加電圧)に対する液晶の透過率特性(輝度特性)
と、映像信号に対するブラウン管の発光輝度特性とは異
なるので、液晶表示装置側で補正を行わないで、これに
テレビ映像信号を入力すると、液晶表示装置では階調輝
度特性が正しく再現されず良好な表示画像が得られな
い。
に、上記アナログ映像信号Vaに対応した標本化保持回
路3の出力を補正基準信号Vrefγと比較し、その比較
結果に基づくデューティ比のパルス信号Vsにより表示
パネル1の信号線を駆動するようにしている。ここで、
上記補正基準信号Vrefγは、これと上記ガンマ補正の
施されたアナログ映像信号Vaとの比較結果に対応する
デューティ比のパルス信号Vsの平均レベルを液晶印加
電圧としたとき、ガンマ補正が修正された正しい階調輝
度特性による表示が行われるものである。
実施例の効果に加えて、アナログ映像信号Vaのサンプ
リング値を、テレビジョン映像信号のガンマ補正を考慮
した補正基準信号Vrefγと比較し、その比較結果に対
応するデューティ比のパルス信号Vsの平均電圧レベル
が絵素を構成する画素電極に印加され、ガンマ補正が修
正された正しい階調輝度特性による表示が行われるよう
にしたので、NTSC方式等のアナログ映像信号を液晶
表示装置の入力信号とした場合にも、テレビジョン映像
信号にその送信側で施されているブラウン管表示のため
のガンマ補正の影響を受けることなく、液晶表示画面上
で最良の画像を得ることができる。
第6の実施例によるアクティブマトリクス型表示装置を
説明するための図であり、図31は図5に対応するもの
であり、信号線ドライバにおける1つの信号線駆動回路
を示していおり、図32は図7と対応するものであり図
31に示す構成の信号線駆動回路2e複数からなる信号
線ドライバ200全体としての構成を示すものである。
また図33は図32の信号線ドライバ200のi番目の
信号線に対応する信号線駆動回路の出力波形を示してい
るタイミング図であり図8に対応するものである。図3
2において、200は本実施例のアクティブマトリクス
型液晶表示装置における信号線ドライバで、これは図3
1に示す信号線駆動回路2を各信号線S(1)〜S
(N)に対応させて設けてあるものである。
信号Vaが入力されている。また、比較演算回路4Cの
出力は論理演算回路であるEXCLUSIVE NOR
ゲート8の入力の一方に接続され、他方には極性反転信
号Polが接続されており、EXCLUSIVE NO
Rゲート8の出力が、信号線を駆動するようになってい
る。よって極性反転信号Polが高のとき、比較演算回
路4Cの出力と同じ波形が出力され、また極性反転信号
Polが低のとき、比較演算回路4Cの出力が論理反転
されて出力される。すなわち、パルス信号のデューティ
比は周期的に交互に論理反転される。例えば、デューテ
ィ比m:nがデューティ比n:mに論理反転される。
れる一般的な映像信号であり。従来液晶表示装置等の交
流駆動が必要な表示装置の場合、映像信号Vaを上述し
た図29のような高速なアナログ極性反転信号作成回路
により交流化し、図7、図8に示すように、アナログ映
像信号Vaとして信号線駆動回路に入力する必要があっ
たが、本発明により、図33に示すように映像信号Va
を入力するだけで、図8の出力Vs(i)と同様の波形
がえられ結果的に交流駆動が可能となる。
に、本発明により、簡素な論理回路により交流駆動が可
能となり、絵素に直流電圧が印加されるのを防ぎ、絵素
の液晶材料の劣化を防げるが、使用する表示パネルによ
っては、図34に示すように、正電圧印加時と負電圧印
加時では絵素電極に伝達される電圧の絶対値が同じであ
っても、保持される電圧レベルの絶対値に差が生じるも
のもあり、単純に映像信号を極性反転しただけでは、絵
素に保持される正負の電圧レベルが異なり、映像のちら
つき(フリッカ)を生じ、さらには、残像現象に発展す
るものがある。図34は絵素印加電圧に対する絵素保持
電圧特性を示したパネル特性図であり、正電圧印加時の
絵素印加電圧と絵素保持電圧が線形対応になるように、
絵素保持電圧の縦軸目盛を設定している。よって、絵素
に正電圧Vs1を印加した時、絵素保持電圧は正電圧K
posになる。しかし、絵素に負電圧Vs1を印加して
も、絵素保持電圧は負電圧Kposにはならず、負電圧
Knegとなり、正電圧印加時と負電圧印加時では絵素
保持電圧にΔVzのずれを生じる。よって、負電圧印加
時に正電圧印加時と同レベルの絵素保持電圧Kposを
保持させるためには、負電圧印加時に絵素印加電圧に負
電圧Vs2を印加すればよい。
よるアクティブマトリクス型表示装置を説明するための
図であり、図35は図5に対応するものであり、信号線
ドライバにおける1つの信号線駆動回路を示していお
り、図36は図7と対応するものであり図35に示す構
成の信号線駆動回路2f複数からなる信号線ドライバ2
00全体としての構成を示すものである。また図37は
絵素に正電圧を印加する場合の正極性用基準信号Vrefp
を示す波形図であり、図38は絵素に負電圧を印加する
場合の負極性用基準信号Vrefnを示す波形図である。
生回路51にて作成された正極性用基準信号Vrefpはア
ナログスイッチSW11の一方に接続され、負極性用基準信
号発生回路52にて作成された負極性用基準信号Vrefn
はアナログスイッチSW21の一方に接続されいる。アナロ
グスイッチSW11、 SW21の他方は比較演算器4dの+端子
に接続されている。アナログスイッチSW11は極性反転信
号POLにより直接制御され、アナログスイッチSW21は極
性反転信号POLの信号がインバータINV11にて論理反転さ
れ制御されている。よって、正電圧印加時には、正極性
用基準信号Vrefpが、負電圧印加時には、負極性用基準
信号Vrefnが基準信号として比較演算器に入力される。
正電圧印加時の絵素印加電圧が図37に示すようにVs1
のとき、負極性用基準信号Vrefnは、図38に示すよう
に、負電圧印加時の絵素保持電圧のずれΔVzを補うた
め、絵素印加電圧がVs2になるように制御作成されてい
るので、極性反転信号Polに制御された、 EXCL
USIVE NORゲート8の出力にて信号線を駆動す
ることにより、絵素保持電圧は正電圧印加時には+Kpo
s、負電圧印加時には−Kposとなり、直流成分が絵素に
印加されることを防ぎ、ちらつき(フリッカ)、残像現
象のない高品位な表示装置を実現できる。
施例によるアクティブマトリクス型表示装置を説明する
ための図である。図39は図5に対応するものであり、
信号線ドライバにおける1つの信号線駆動回路を示して
いおり、図5の基準信号発生回路5で作成された基準信
号Vrefの代わりに、可変周期基準信号発生回路53で作
成された可変周期基準信号Vrefupが比較演算器4eの+端
子に接続されている。
素にいたる経路は低域通過フィルタ特性をもっており、
その特性は、信号線自身の時定数Rsource×Cs
oruceではなく、絵素個々の時定数RON×CLCでほ
ぼ決定される。
加するには図40に示すように、パルス信号の周期を上
記低域通過フィルタで十分平均化されるような値に設定
しなければならない。しかし、上述したように信号線は
信号線駆動回路にとっては容量性負荷であるので、信号
線駆動回路の出力は、そのパルス信号と同じ周期で充放
電を繰り返す必要がある。よって、パルス信号の周波数
が高ければ高いほど信号線駆動回路の消費電力が増加し
てしまう。しかしながら、低域通過フィルタの特性にた
いしてパルス信号の周波数が低いと図41に示すように
パルス信号が十分平均化されず本来の電圧を印加するこ
とができず、表示品位が低下する。
発生回路53で作成された可変周期基準信号Vrefupは図
42に示すように同一電圧書込み期間(本実施例におい
てはHsync)において、その周期が T0≧T1≧T2≧・・・≧Tx となり徐々に周波数が高くなるように制御されている。
よって信号線駆動回路のパルス信号の周期も T0≧T1≧T2≧・・・≧Tx となり、さらにそのデューティ比は m0:n0= m1:n1= m2:n2= =mx:nx を保つことができる。
印加開始時はパルス信号の周波数が低いのでパルス信号
が十分平均化されていないが、徐々にパルス信号の周波
数が高くなっていき、絵素印加終了時には十分平均化さ
れ最終的に図40と同様、本来の電圧を印加することが
でき表示品位は低下しない。よって絵素印加開始時はパ
ルス信号の周期を上記低域通過フィルタで十分平均化さ
れるような値に設定しなくてもよく低消費電力を実現で
きる。
施例によるアクティブマトリクス型表示装置を説明する
ための図であり、図44は図43の動作を説明する為の
波形図である。図43は図5に対応するものであり、信
号線ドライバにおける1つの信号線駆動回路を示してい
る。図43に示すように本発明の実施例は、比較演算器
4fの出力はインピーダンス調整素子80を介して信号
線に接続されている。すなわち、比較演算器4fから出
力されるパルス信号に対する信号伝達経路のインピーダ
ンスは、インピーダンス調整素子80および表示パネル
1に形成された信号線から絵素に至る回路系のインピー
ダンスの和となる。インピーダンス調整素子80のイン
ピーダンスを調整することによって、パルス信号に対す
る信号伝達経路のインピーダンスを制御することができ
る。すなわち、パルス信号を平均化する低域通過フィル
ターの周波数特性を制御することができる。
うな基準信号Vref30が入力されている。また、図43の
インピーダンス可変素子80は制御信号Vcontにより制
御される。本実施例では制御信号Vcontのレベルに比例
してインピーダンス可変素子80の抵抗値が高くなるよ
う制御構成されている。
素にいたる経路は低域通過フィルタ特性をもっており、
その特性は、信号線自身の時定数Rsource×Cs
oruceではなく、絵素個々の時定数RON×CLCでほ
ぼ決定される。しかし、使用する表示パネルによって
は、RONやCLCの値が小さく基準信号Vref30の周期T30
で決定されるパルス信号の周波数では、絵素印加電圧が
十分平均化されず本来の電圧を印加することができず、
表示品位が低下する場合がある。また、単に信号線駆動
回路の出力インピーダンスを高くすれば、パルス信号は
十分平均化されるが、同一電圧書込み期間内で、目的の
電圧値に到達できない。
抗Rcontを有するインピーダンス調整素子80を介して
信号線に接続されているので、上述した低域通過フィル
タ特性は、絵素個々の時定数RON×CLCで決定されるの
ではなく、時定数(Rcont+RON )×CLCで決定され
る。よって、図44に示すように、同一電圧書込み期間
(本実施例においてはHsync)において、制御信号Vcont
のレベルが徐々に高くなるよう制御されているのでイン
ピーダンス可変素子80の抵抗値Rcontも徐々に高くな
る。よって、RONやCLCの値が小さく基準信号Vref30の
周期T30で決定されるパルス信号の周波数では、絵素印
加電圧が十分平均化されず本来の電圧を印加することが
できない表示パネルでも、絵素印加電圧が十分平均化さ
れかつ目的の電圧に到達することが可能となる。
の実施例によるアクティブマトリクス型表示装置を説明
するための図である。図45は実施例9の図43に対応
するものであり、信号線ドライバにおける1つの信号線
駆動回路を示している。表1は、図45に示す構成の信
号線駆動における出力バッファ回路の動作の関係を示
す。また、図46は、図45の動作を説明する為の波形
図である。
較演算器4gの出力は可変インピーダンス出力バッファ
85を介して信号線に接続されており、比較演算器4g
の+端子は実施例9と同様に基準信号Vref30が入力され
ている。また、可変インピーダンス出力バッファ85は
制御信号CNT1,CNT2により制御されている。可変インピ
ーダンス出力バッファ85は、PMOSトランジスタP1と
NMOSトランジスタN1により構成された第1の出力バッフ
ァ、 PMOSトランジスタP2とNMOSトランジスタN2によ
り構成された第2の出力バッファ、 PMOSトランジスタ
P3とNMOSトランジスタN3により構成された第3の出
力バッファと、論理素子であるインバータINV20,INV21,
INV22、ANDゲートAND1,AND2、ORゲートOR1,OR2から構成
されている。可変インピーダンス出力バッファ回路85
は表1に示すように、制御信号CNT1,CNT2が共にHIGHの
時、第1の出力バッファ、第2の出力バッファ、第3の
出力バッファ全てが動作し信号線を駆動する。
1の出力バッファ、第2の出力バッファは動作し信号線
を駆動するが、第3の出力バッファを構成するPMOSトラ
ンジスタP3とNMOSトランジスタN3は比較器4gの出力
に関係なく共にOFFし信号線駆動に携わらない。
3の出力バッファを構成するPMOSトランジスタP2、P
3とNMOSトランジスタP2、N3は比較器4gの出力に関
係なく共にOFFし信号線駆動に携わらなく、第1の出力
バッファのみが動作し信号線を駆動する。
成されたバッファ回路はMOSトランジスタのON抵抗によ
り、ある程度の出力インピーダンスが存在するので信号
線を同時に駆動する出力バッファの数により出力回路の
出力インピーダンスを可変できる。
(本実施例においてはHsync)において、書込み開始時
は制御信号CNT1,CNT2が共にHIGHで、第1,第2,第3,の
3つの出力バッファで信号線を駆動し、次に制御信号CN
T1がHIGHで、CNT2がLOWとなり第1,第2第の2つの出力
バッファで信号線を駆動する。さらに同一電圧書込み期
間の後半では、制御信号CNT1,CNT2が共にLOWとなり、第
1の出力バッファのみで信号線を駆動する。このよう
に、同一電圧書込み期間において信号線を同時に駆動す
る出力バッファの数を少なくしていき、出力回路の出力
インピーダンスを段階的に上げることができる。よっ
て、図46に示すように、上述したRONやCLCの値が小
さく基準信号Vref30の周期T30で決定されるパルス信号
の周波数では、絵素印加電圧が十分平均化されず本来の
電圧を印加することができない表示パネルでも、絵素印
加電圧が十分平均化されかつ目的の電圧に到達すること
が可能となる。
映像信号の信号レベルに基づいて、信号線を駆動するパ
ルス信号のデューティ比を変化するよう構成し、パルス
信号が、信号線駆動回路から絵素までの信号伝達経路の
低域通過フィルタ特性により平均化されて、そのパルス
信号の平均電圧が絵素に印加されることとなる。
の電圧を絵素に印加して多階調表示又はフルカラー表示
を行うことができ、信号線駆動回路系の多階調化、低コ
スト化、低消費電力化、高集積化が可能となる。
れた少なくとも2つの出力電圧レベルを有するデジタル
バッファ回路を含み、デジタルバッファ回路の出力信号
により信号線を駆動する回路構成とし、しかも出力電圧
レベルの1つを、GNDレベルとすることにより、フル
カラー信号線駆動系の単一電源による駆動を実現するこ
とができる。
伝送経路における、上記パルス信号に対する低域通過フ
ィルタとしての伝達特性を利用することにより、低域通
過フィルタとしての特別な構成が不要となり、装置の構
成を簡略化できる。
号をこれに対応するデューティ比のパルス信号に変換す
る際、アナログ映像信号と液晶による表示輝度との対応
関係が線形対応となるようにしたので、表示装置の輝度
特性に起因する輝度ずれを回避でき、高品位の表示装置
を実現できる。
号のサンプリング値を補正基準信号と比較演算して、ア
ナログ映像信号の信号レベルに対応しかつ、ガンマ補正
が修正された階調輝度特性を有するデューティ比のパル
ス信号を作成し、パルス信号を信号線駆動信号として信
号線に出力するようにしたので、元来テレビジョン用の
映像信号であるNTSC方式等の映像信号を液晶表示装
置に入力する場合でも、テレビジョン映像信号に送信側
で施されているブラウン管表示のためのガンマ補正の影
響を受けることなく、液晶表示画面上で高品位の表示画
像を実現することができる。
映像信号を取り扱うアクティブマトリクス型表示装置の
信号線駆動回路において、出力段アナログバッファや、
アナログスイッチを不要とし、低コスト化、低消費電力
化、高速化が実現できる。また、デジタル方式の多種多
様な映像信号や制御信号を必要とせず多階調化、周辺回
路の簡略化、高集積化が可能となる。さらには、フルカ
ラー表示のアクティブマトリクス型表示装置において単
一電源による信号駆動回路をも実現することができる。
度特性の補正やブラウン管表示のためのガンマ補正の修
正のために必要であったアナログ映像信号そのものの信
号処理が不要となり、この信号処理のための、映像信号
帯域を処理可能な高速アナログ補正回路を削除でき、低
コスト化、周辺回路の簡略化、高集積化が可能となる。
これに対応するデューティ比のパルス信号に変換し信号
線に出力する際、パルス信号のデューティ比を単純な論
理演算回路により交互に周期的に論理反転し出力するよ
うにしたので、アナログ映像帯域を処理できる高速なア
ナログ極性反転信号作成回路を用いることなく、交流駆
動が可能となり、低コスト化、低消費電力化、高集積化
が可能となる。
れに対応するデューティ比のパルス信号に変換し信号線
に出力する際、パルス信号のデューティ比を単純な論理
演算回路により交互に周期的に論理反転し出力し交流駆
動するとともに、表示パネルの正負の電圧保持特性の違
いを修正するよう構成したので、表示パネルの正負の電
圧保持特性の違いに起因する、ちらつき、残像現象のな
い最良の画像をえることができる。
れに対応するデューティ比のパルス信号に変換し信号線
に出力する際、容量性負荷である信号線に出力するパル
ス信号の周波数を、任意に変化するように構成したの
で、低消費電力化が可能となる。
れに対応するデューティ比のパルス信号に変換し信号線
に出力する際、信号線駆動回路の出力インピーダンスを
任意に変化できるよう構成したので、信号線駆動回路出
力から絵素にいたる経路からなる低域通過フィルタ特性
では、パルス信号が、十分平均化されず表示品位が低下
してしまう表示パネルでも最良の画像をえることができ
る。
クス型表示装置の、1つの信号線に対応する信号線駆動
回路を説明するための基本的構成図である。
図である。
す図である。
である。
的な構成を示す図である。
波形を示す波形図である。
示装置の信号線ドライバの構成図を示す図である。
めの信号波形図である。
クス型表示装置の全体構成を示す図である。
リクス型表示装置の信号線駆動回路の構成を示す図であ
る。
リクス型表示装置の信号線駆動回路の構成を示す図であ
る。
る1絵素を示す図である。
の等価回路を示す図である。
の信号線駆動回路の出力波形を示す波形図である。
イバーの構成を示す図である。
である。
示す波形図である。
ライバーの構成を示す図である。
である。
多階調信号線駆動回路の構成を示す図である。
階調振動信号の波形を示す図である。
を示す波形図である。
輝度特性を示す図である。
よる輝度ずれを示す図である。
リクス型表示装置の信号線駆動回路の具体的な構成を示
す図である。
おける信号波形を示す波形図である。
と液晶による表示輝度との対応関係を示す図である。
リクス型表示装置の信号線駆動回路の具体的な構成を示
す図である。
の動作を説明するための信号波形図である。
リクス型表示装置の信号線駆動回路の具体的な構成を示
す図である。
表示装置の信号線ドライバの構成図を示す図である。
るための信号波形図である。
る。
リクス型表示装置の信号線駆動回路の具体的な構成を示
す図である。
表示装置の信号線ドライバの構成図を示す図である。
正電圧印加時の信号波形を示す波形図である。
負電圧印加時の信号波形を示す波形図である。
リクス型表示装置の信号線駆動回路の具体的な構成を示
す図である。
を示す波形図である。
形を示す波形図である。
信号波形を示す波形図である。
リクス型表示装置の信号線駆動回路の具体的な構成を示
す図である。
信号波形を示す波形図である。
トリクス型表示装置の信号線駆動回路の具体的な構成を
示す図である。
信号波形を示す波形図である。
h,2i 信号線駆動回路 3 標本化保持回路 4,4a,4b,4c,4d,4e,4g 比較演算回
路 5 基準信号発生回路 50,50a 補正基準信号発生回路 51 正極性用基準信号発生回路 52 負極性用基準信号発生回路 53 可変周期基準信号発生回路 6,7 デジタルバッファ 8 EXCLUSIVE NORゲート 80 出力インピーダンス可変回路 85 可変インピーダンス出力バッファ回路 10 アクティブマトリクス型表示装置 100 アクティブマトリクス基板 101 対向基板 101a 共通電極 102,T(i,j) スイッチング素子 103,P(i,j) 絵素 104,S(1),S(2),S(i),S(N) 信
号線 105,G(1),G(2),G(j),G(M) 走
査線 200 信号線ドライバ 230 アナログバッファ 300 走査線ドライバ 600 タイミングコントロール回路 m VSH出力期間 n VSL出力期間 AND1,AND2 ANDゲート Csmp サンプリングコンデンサ CH ホールドコンデンサ CLC 絵素の容量成分 CNT1,CNT2 制御信号 Csource 信号線の容量成分 H,H’ 1水平同期期間 Hsync 水平同期信号 INV10, INV20, INV21 論理反転ゲー
ト(インバータ) N1,N2,N3 NMOS OE 出力用パルス OP10,OP20 アナログ演算増幅器(オペアンプ) OR1,OR2 ORゲート P1,P2,P3 PMOS POL 極性反転信号 Rcont 電圧制御可変抵抗素子 Rsource 信号線抵抗成分 RON スイッチ素子のON抵抗 SW1,SW2,SW10,SW11,SW20,SW
21 アナログスイッチ T 出力振動周期 Tsmp,Tsmp(1),Tsmp(2),Tsmp
(i),Tsmp(N)サンプリングパルス TM1,TM2 デジタル階調振動信号 Va アナログ映像信号 Vcont 制御信号 Vcom 共通電圧 Va’交流化されたアナログ映像信号 Vref , Vref 10, Vref20, Vref30 基準信号 Vrefh,Vrefγ 補正基準信号 Vrefp 正極性用基準信号 Vrefn 負極性用基準信号 Vref up 可変周期基準信号 Vs 信号線駆動回路の出力電圧 Vsmp,Vsmp(1),Vsmp(2),Vsmp
(i),Vsmp(N),Vsmp(i)’ アナログ
映像信号の瞬時電圧 VH ホールド電圧 VLC 液晶セル電圧 VLC10、 VLC20 平均化電圧 VSH パルス「1」電圧 VSL パルス「0」電圧 VT 平均電圧
Claims (31)
- 【請求項1】 マトリクス状に配列された複数の絵素
と、該複数の絵素に接続された走査線と、該複数の絵素
に接続された信号線とを有する表示パネルと、 アナログ映像信号を受け、その信号レベルに応じた信号
線駆動信号により該信号線を駆動する信号線駆動回路と
を備え、 該信号線駆動回路は、該アナログ映像信号を標本化し保
持信号を生成する標本化保持回路と、1水平期間に複数
回振動する基準信号を発生する基準信号発生回路と、該
保持信号と該基準信号とを比較演算して、該アナログ映
像信号の信号レベルに応じたデューティ比のパルス信号
を出力する比較演算回路とを有し、 該信号線駆動手段は、該パルス信号を該信号線に出力
し、該信号線から該絵素までの回路系が該パルス信号に
対する低域通過フィルタとして機能し、該基準信号の周
波数が該信号線から該絵素までの回路系が該パルス信号
に対する低域通過フィルタとして機能するような周波数
であり、該パルス信号を該信号線から該絵素までの回路
系に通過させることによって、該パルス信号の振動成分
が抑圧された平均電圧が得られ、該平均電圧を該絵素に
印加するアクティブマトリクス型表示装置。 - 【請求項2】 前記信号線駆動手段は、前記信号線に接
続された、少なくとも2つの出力電圧レベルを有するデ
ジタルバッファ回路を含み、前記比較演算回路の出力に
該デジタルバッファ回路を接続し、該デジタルバッファ
回路の出力信号により信号線を駆動する請求項1に記載
のアクティブマトリクス型表示装置。 - 【請求項3】 前記信号線駆動回路は、前記出力電圧レ
ベルとしてGNDレベルを有する請求項2記載のアクテ
ィブマトリクス型表示装置。 - 【請求項4】 前記パルス信号は、2値パルス信号であ
る請求項1に記載のアクティブマトリクス型表示装置。 - 【請求項5】 アナログ映像信号を受け、その信号レベ
ルに応じた信号線駆動信号により、マトリクス状に配列
された複数の絵素に接続された信号線を駆動するアクテ
ィブマトリクス型表示装置の駆動方法であって、 該アナログ映像信号を標本化し保持信号を生成する工程
と、 該信号線から該絵素までの回路系がパルス信号に対する
低域通過フィルタとして機能するような周波数であって
1水平期間に複数回振動する基準信号を発生し、該保持
信号と基準信号とを比較演算して、該アナログ映像信号
の信号レベルに応じたデューティ比のパルス信号を生成
する工程と、 該パルス信号が該信号線から該絵素までの回路系を通過
して、該パルス信号の振動成分が抑圧されることによっ
て、該パルス信号を平均化し、平均電圧を絵素に印加す
る工程と、 を包含するアクティブマトリクス型表示装置の駆動方
法。 - 【請求項6】 前記信号線駆動回路は、 前記パルス信号のデューティ比を、前記アナログ映像信
号の信号レベルと前記絵素の表示輝度との関係が線形と
なるよう制御する請求項1に記載のアクティブマトリク
ス型表示装置。 - 【請求項7】 前記基準信号は、前記アナログ映像信号
のレベルと前記絵素の表示輝度との非線形の関係を補正
するための補正基準信号であり、 前記比較演算回路は、前記保持信号と該補正基準信号と
を比較演算して、該アナログ映像信号のレベルに対応し
たパルス信号を生成するとともに、該パルス信号のデュ
ーティ比を、該アナログ映像信号のレベルと該絵素の表
示輝度との対応関係が線形となるように制御する請求項
1に記載のアクティブマトリクス型表示装置。 - 【請求項8】 前記パルス信号は2値パルス信号である
請求項7に記載のアクティブマトリクス型表示装置。 - 【請求項9】 前記信号線駆動手段は、前記パルス信号
を前記信号線に出力し、前記信号線から前記絵素までの
回路系が該パルス信号に対する低域通過フィルタとして
機能する請求項6〜8の何れかに記載のアクティブマト
リクス型表示装置。 - 【請求項10】 前記パルス信号生成工程は、該アナロ
グ映像信号のレベルと前記絵素の表示輝度との対応関係
が線形となるよう前記パルス信号のデューティ比を制御
する工程を包含する請求項5に記載のアクティブマトリ
クス型表示装置を駆動する方法。 - 【請求項11】 前記基準信号は、前記アナログ映像信
号に施されたγ補正を修正するための補正基準信号であ
り、 前記比較演算回路は、前記保持信号と該補正基準信号と
を比較演算して、該アナログ映像信号のレベルに対応し
たパルス信号を生成するとともに、該パルス信号のデュ
ーティ比を、該アナログ映像信号に施されたγ補正を修
正するように制御する請求項1に記載のアクティブマト
リクス型表示装置。 - 【請求項12】 前記信号線駆動回路は、前記パルス信
号のデューティ比を周期的に交互に反転する手段をさら
に有する請求項1に記載のアクティブマトリクス型表示
装置。 - 【請求項13】 前記信号線駆動回路は、論理演算回路
をさらに有し、 該論理演算回路は、前記比較演算回路の出力と極性反転
信号とを受け取り、論理演算を行い、前記アナログ映像
信号の信号レベルに応じたデューティ比の信号を交互に
論理反転したパルス信号を出力する請求項1に記載のア
クティブマトリクス型表示装置。 - 【請求項14】 前記パルス信号は2値パルス信号であ
る請求項13に記載のアクティブマトリクス型表示装
置。 - 【請求項15】 前記信号線駆動手段は、前記パルス信
号を前記信号線に出力し、前記信号線から前記絵素まで
の回路系が該パルス信号に対する低域通過フィルタとし
て機能する請求項12〜14の何れかに記載のアクティ
ブマトリクス型表示装置。 - 【請求項16】 前記パルス信号発生工程は、前記パル
ス信号のデューティ比を反転し、前記アナログ映像信号
の信号レベルに応じたデューテイ比の信号を交互に論理
反転したパルス信号を生成する工程をさらに包含する請
求項5に記載のアクティブマトリクス型表示装置の駆動
方法。 - 【請求項17】 前記信号線駆動回路は、前記パルス信
号のデューティ比を表示パネルの正負の電圧保持特性の
違いを修正するように制御する手段を有する請求項12
に記載のアクティブマトリクス型表示装置。 - 【請求項18】 前記基準信号は、表示パネルの正負の
電圧保持特性の違いを修正する補正基準信号であり、 前記比較演算回路は、前記保持信号と該補正基準信号と
を比較演算し、その結果を前記論理演算回路に出力する
請求項13に記載のアクティブマトリクス型表示装置。 - 【請求項19】 前記パルス信号は、2値パルス信号で
ある請求項18に記載のアクティブマトリクス型表示装
置。 - 【請求項20】 前記信号線駆動手段は、前記パルス信
号を前記信号線に出力し、前記信号線から前記絵素まで
の回路系が該パルス信号に対する低域通過フィルタとし
て機能する請求項17〜19の何れかに記載のアクティ
ブマトリクス型表示装置。 - 【請求項21】 前記パルス信号生成工程は、表示パネ
ルの正負の電圧保持特性の違いを修正する工程を含む請
求項16に記載のアクティブマトリクス型表示装置の駆
動方法。 - 【請求項22】 前記信号駆動回路は、前記パルス信号
の周期を変化させる手段を有する請求項1に記載のアク
ティブマトリクス型表示装置。 - 【請求項23】 前記基準信号は、その周期が変化する
基準信号である請求項1に記載のアクティブマトリクス
型表示装置。 - 【請求項24】 前記パルス信号は、2値パルス信号で
ある請求項23に記載のアクティブマトリクス型表示装
置。 - 【請求項25】 前記信号線駆動手段は、前記パルス信
号を前記信号線に出力し、前記信号線から前記絵素まで
の回路系が該パルス信号に対する低域通過フィルタとし
て機能する請求項22〜24の何れかに記載のアクティ
ブマトリクス型表示装置。 - 【請求項26】 前記パルス信号生成工程は、前記パル
ス信号の周期を変化させる工程を包含する請求項5に記
載のアクティブマトリクス型表示装置の駆動方法。 - 【請求項27】 前記信号線駆動回路は、前記パルス信
号に対する出力インピーダンスを制御する手段をさらに
包含する請求項1に記載のアクティブマトリクス型表示
装置。 - 【請求項28】 前記比較演算回路と前記信号線との間
に、前記パルス信号に対する出力インピーダンスを制御
するインピーダンス調整素子を有する請求項1に記載の
アクティブマトリクス型表示装置。 - 【請求項29】 前記パルス信号は、2値パルス信号で
ある請求項28に記載のアクティブマトリクス型表示装
置。 - 【請求項30】 前記信号線駆動回路は、前記パルス信
号を前記信号線に出力し、前記インピーダンス調整素子
と前記信号線から前記絵素までの回路系とが該パルス信
号に対する低域通過フィルタとして機能する請求項27
〜29の何れかに記載のアクティブマトリクス型表示装
置。 - 【請求項31】 前記パルス信号生成工程は、パルス信
号の出力インピーダンスを制御し任意に変化させる工程
を包含する請求項5に記載のアクティブマトリクス型表
示装置の駆動方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18043195A JP3275991B2 (ja) | 1994-07-27 | 1995-07-17 | アクティブマトリクス型表示装置及びその駆動方法 |
TW084107618A TW278173B (ja) | 1994-07-27 | 1995-07-22 | |
US08/506,211 US6151006A (en) | 1994-07-27 | 1995-07-24 | Active matrix type display device and a method for driving the same |
CN95115237.8A CN1120466C (zh) | 1994-07-27 | 1995-07-27 | 一种有源矩阵型显示装置以及驱动该装置的方法 |
DE69534092T DE69534092T2 (de) | 1994-07-27 | 1995-07-27 | Anzeigeeinrichtung mit aktiver Matrix und Steuerverfahren dafür |
EP95305245A EP0694900B1 (en) | 1994-07-27 | 1995-07-27 | An active matrix type display device and a method for driving the same |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17577994 | 1994-07-27 | ||
JP30245994 | 1994-12-06 | ||
JP6-175779 | 1994-12-06 | ||
JP6-302459 | 1994-12-06 | ||
JP18043195A JP3275991B2 (ja) | 1994-07-27 | 1995-07-17 | アクティブマトリクス型表示装置及びその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08211853A JPH08211853A (ja) | 1996-08-20 |
JP3275991B2 true JP3275991B2 (ja) | 2002-04-22 |
Family
ID=27324160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18043195A Expired - Fee Related JP3275991B2 (ja) | 1994-07-27 | 1995-07-17 | アクティブマトリクス型表示装置及びその駆動方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6151006A (ja) |
EP (1) | EP0694900B1 (ja) |
JP (1) | JP3275991B2 (ja) |
CN (1) | CN1120466C (ja) |
DE (1) | DE69534092T2 (ja) |
TW (1) | TW278173B (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9524193D0 (en) * | 1995-11-27 | 1996-01-31 | Varintelligent Bvi Ltd | A driver |
GB2343983B (en) * | 1995-12-27 | 2000-07-05 | Sharp Kk | Liquid crystal display element |
JPH09179100A (ja) * | 1995-12-27 | 1997-07-11 | Sharp Corp | 液晶表示素子 |
JP3166668B2 (ja) | 1997-08-21 | 2001-05-14 | 日本電気株式会社 | 液晶表示装置 |
US20010052885A1 (en) * | 1997-09-12 | 2001-12-20 | Masaya Okita | Method for driving a nematic liquid crystal |
JPH11296150A (ja) * | 1998-04-10 | 1999-10-29 | Masaya Okita | 液晶の高速駆動方法 |
US6329974B1 (en) * | 1998-04-30 | 2001-12-11 | Agilent Technologies, Inc. | Electro-optical material-based display device having analog pixel drivers |
US6985142B1 (en) | 1998-09-03 | 2006-01-10 | University Of Southern California | Power-efficient, pulsed driving of capacitive loads to controllable voltage levels |
AU5809999A (en) * | 1998-09-03 | 2000-03-27 | University Of Southern California | Power-efficient, pulsed driving of capacitive loads to controllable voltage levels |
US6278434B1 (en) * | 1998-10-07 | 2001-08-21 | Microsoft Corporation | Non-square scaling of image data to be mapped to pixel sub-components |
US6597360B1 (en) * | 1998-10-07 | 2003-07-22 | Microsoft Corporation | Automatic optimization of the position of stems of text characters |
US7134091B2 (en) * | 1999-02-01 | 2006-11-07 | Microsoft Corporation | Quality of displayed images with user preference information |
TW591584B (en) | 1999-10-21 | 2004-06-11 | Semiconductor Energy Lab | Active matrix type display device |
JP3659103B2 (ja) * | 1999-12-28 | 2005-06-15 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動回路および駆動方法、電子機器 |
WO2002060173A2 (en) * | 2000-11-29 | 2002-08-01 | Telegen Corporation | Method of gray scale generation for displays using a sample and hold circuit with discharge |
JP4982014B2 (ja) * | 2001-06-21 | 2012-07-25 | 株式会社日立製作所 | 画像表示装置 |
JP3810725B2 (ja) | 2001-09-21 | 2006-08-16 | 株式会社半導体エネルギー研究所 | 発光装置及び電子機器 |
JP4011320B2 (ja) * | 2001-10-01 | 2007-11-21 | 株式会社半導体エネルギー研究所 | 表示装置及びそれを用いた電子機器 |
US6963336B2 (en) * | 2001-10-31 | 2005-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driving circuit and light emitting device |
JP4074502B2 (ja) | 2001-12-12 | 2008-04-09 | セイコーエプソン株式会社 | 表示装置用電源回路、表示装置及び電子機器 |
JP4024557B2 (ja) | 2002-02-28 | 2007-12-19 | 株式会社半導体エネルギー研究所 | 発光装置、電子機器 |
US9153168B2 (en) * | 2002-07-09 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for deciding duty factor in driving light-emitting device and driving method using the duty factor |
JP2004117598A (ja) * | 2002-09-24 | 2004-04-15 | Nec Electronics Corp | 液晶パネルの駆動方法、液晶表示装置及びモニタ |
GB0312161D0 (en) * | 2003-05-28 | 2003-07-02 | Koninkl Philips Electronics Nv | Active matrix display device |
KR100947773B1 (ko) * | 2003-06-12 | 2010-03-15 | 엘지디스플레이 주식회사 | 액정표시장치 |
JP4641710B2 (ja) | 2003-06-18 | 2011-03-02 | 株式会社半導体エネルギー研究所 | 表示装置 |
KR100557501B1 (ko) * | 2003-06-30 | 2006-03-07 | 엘지.필립스 엘시디 주식회사 | 아날로그 버퍼 및 그 구동방법 |
US7595775B2 (en) * | 2003-12-19 | 2009-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting display device with reverse biasing circuit |
US20050276292A1 (en) * | 2004-05-28 | 2005-12-15 | Karl Schrodinger | Circuit arrangement for operating a laser diode |
KR20060104222A (ko) * | 2005-03-29 | 2006-10-09 | 삼성에스디아이 주식회사 | 전자방출표시장치의 구동장치 및 그의 구동방법 |
KR20060104223A (ko) * | 2005-03-29 | 2006-10-09 | 삼성에스디아이 주식회사 | 전자방출소자의 구동장치 및 그 구동 방법 |
JP2010199775A (ja) * | 2009-02-24 | 2010-09-09 | Renesas Electronics Corp | Ad変換装置及びad変換方法 |
US8982029B2 (en) * | 2009-05-15 | 2015-03-17 | Himax Display, Inc. | Pixel circuitry of display device and display method thereof |
TWI420482B (zh) * | 2009-06-10 | 2013-12-21 | Himax Display Inc | 顯示裝置的畫素電路及其顯示方法 |
US9368077B2 (en) * | 2012-03-14 | 2016-06-14 | Apple Inc. | Systems and methods for adjusting liquid crystal display white point using column inversion |
US9240160B2 (en) * | 2013-02-18 | 2016-01-19 | Au Optronics Corporation | Driving circuit and display device of using same |
CN103745698B (zh) * | 2013-12-20 | 2016-01-20 | 深圳市华星光电技术有限公司 | 一种液晶显示面板的色偏补偿方法及系统 |
JP2017021087A (ja) | 2015-07-07 | 2017-01-26 | パナソニック液晶ディスプレイ株式会社 | 駆動回路及び表示装置 |
CN109308881A (zh) * | 2018-10-29 | 2019-02-05 | 惠科股份有限公司 | 一种显示面板的驱动方法、其驱动装置和显示装置 |
Family Cites Families (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1232857A (ja) * | 1968-08-07 | 1971-05-19 | ||
US3742483A (en) * | 1971-06-01 | 1973-06-26 | Burroughs Corp | Video display system using display panel |
US3955187A (en) * | 1974-04-01 | 1976-05-04 | General Electric Company | Proportioning the address and data signals in a r.m.s. responsive display device matrix to obtain zero cross-talk and maximum contrast |
US4297004A (en) * | 1978-09-20 | 1981-10-27 | Technical Research of Citizen Watch Co., Ltd. | Liquid crystal display cell |
US4348666A (en) * | 1979-06-20 | 1982-09-07 | Nippon Gakki Seizo Kabushiki Kaisha | Signal level display apparatus |
EP0031678B1 (en) * | 1979-12-19 | 1986-06-11 | Seiko Epson Corporation | A voltage regulator for a liquid crystal display |
JPS5823090A (ja) * | 1981-08-03 | 1983-02-10 | 株式会社日立製作所 | 表示装置 |
JPS599641A (ja) * | 1982-07-08 | 1984-01-19 | Nippon Denso Co Ltd | 液晶表示器駆動装置 |
JPS59138184A (ja) * | 1983-01-28 | 1984-08-08 | Citizen Watch Co Ltd | マトリクスカラ−テレビパネル駆動回路 |
JPS60257683A (ja) * | 1984-06-01 | 1985-12-19 | Sharp Corp | 液晶表示装置の駆動回路 |
JPS6125184A (ja) * | 1984-07-13 | 1986-02-04 | 株式会社 アスキ− | 表示制御装置 |
JPS6142690A (ja) * | 1984-08-03 | 1986-03-01 | シャープ株式会社 | 液晶表示素子の駆動方法 |
US4775549A (en) * | 1984-12-19 | 1988-10-04 | Matsushita Electric Industrial Co., Ltd. | Method of producing a substrate structure for a large size display panel and an apparatus for producing the substrate structure |
US4742329A (en) * | 1985-01-28 | 1988-05-03 | Sanyo Electric Co., Ltd. | Digital/analog converter |
FR2580110B1 (ja) * | 1985-04-04 | 1987-05-29 | Commissariat Energie Atomique | |
DE3686219T2 (de) * | 1985-09-06 | 1993-03-18 | Matsushita Electric Ind Co Ltd | Verfahren zur ansteuerung eines fluessigkristallrasterbildschirmes. |
JPS6273294A (ja) * | 1985-09-27 | 1987-04-03 | カシオ計算機株式会社 | 画像表示装置 |
GB8622714D0 (en) * | 1986-09-20 | 1986-10-29 | Emi Plc Thorn | Display device |
DE3815399A1 (de) * | 1987-05-08 | 1988-11-17 | Seikosha Kk | Verfahren zur ansteuerung einer optischen fluessigkristalleinrichtung |
US5214417A (en) * | 1987-08-13 | 1993-05-25 | Seiko Epson Corporation | Liquid crystal display device |
US4870398A (en) * | 1987-10-08 | 1989-09-26 | Tektronix, Inc. | Drive waveform for ferroelectric displays |
ES2065327T3 (es) * | 1987-10-26 | 1995-02-16 | Canon Kk | Aparato de control. |
JP2712218B2 (ja) * | 1988-01-14 | 1998-02-10 | 旭硝子株式会社 | 画像表示装置 |
US4872002A (en) * | 1988-02-01 | 1989-10-03 | General Electric Company | Integrated matrix display circuitry |
US5287095A (en) * | 1988-12-09 | 1994-02-15 | Hitachi, Ltd. | Display device and its displaying method |
JP2769345B2 (ja) * | 1989-02-21 | 1998-06-25 | 三菱電機株式会社 | 表示制御装置 |
JP2520167B2 (ja) * | 1989-04-04 | 1996-07-31 | シャープ株式会社 | 表示装置のための駆動回路 |
JP2854621B2 (ja) * | 1989-09-01 | 1999-02-03 | シャープ株式会社 | 表示装置の駆動回路 |
DE69020036T2 (de) * | 1989-04-04 | 1996-02-15 | Sharp Kk | Ansteuerschaltung für ein Matrixanzeigegerät mit Flüssigkristallen. |
JP2685609B2 (ja) * | 1989-12-06 | 1997-12-03 | シャープ株式会社 | 表示装置の駆動回路 |
JP2854620B2 (ja) * | 1989-09-01 | 1999-02-03 | シャープ株式会社 | 表示装置の駆動方法 |
JPH07101335B2 (ja) * | 1989-04-15 | 1995-11-01 | シャープ株式会社 | 表示装置の駆動回路 |
US5266936A (en) * | 1989-05-09 | 1993-11-30 | Nec Corporation | Driving circuit for liquid crystal display |
JP2642204B2 (ja) * | 1989-12-14 | 1997-08-20 | シャープ株式会社 | 液晶表示装置の駆動回路 |
US5280279A (en) * | 1989-12-21 | 1994-01-18 | Sharp Kabushiki Kaisha | Driving circuit for producing varying signals for a liquid crystal display apparatus |
JP2695683B2 (ja) * | 1990-07-10 | 1998-01-14 | 三菱重工業株式会社 | レジンボンド超砥粒砥石 |
EP0478386B1 (en) * | 1990-09-28 | 1995-12-13 | Sharp Kabushiki Kaisha | Drive circuit for a display apparatus |
JP2659473B2 (ja) * | 1990-09-28 | 1997-09-30 | 富士通株式会社 | 表示パネル駆動回路 |
JPH04136981A (ja) * | 1990-09-28 | 1992-05-11 | Sharp Corp | 表示装置の駆動回路 |
JP2761128B2 (ja) * | 1990-10-31 | 1998-06-04 | 富士通株式会社 | 液晶表示装置 |
JPH04194896A (ja) * | 1990-11-28 | 1992-07-14 | Internatl Business Mach Corp <Ibm> | 階調表示方法及び装置 |
JPH04329592A (ja) * | 1991-05-02 | 1992-11-18 | Fujitsu Ltd | 液晶パネルの駆動方法及びその装置 |
JPH077248B2 (ja) | 1991-05-21 | 1995-01-30 | シャープ株式会社 | 表示装置の駆動方法 |
KR960008104B1 (ko) * | 1991-05-21 | 1996-06-19 | 샤프 가부시끼가이샤 | 표시장치의 구동방법과 표시장치의 구동회로 및 이를 이용한 표시장치 |
JP2912480B2 (ja) * | 1991-08-22 | 1999-06-28 | シャープ株式会社 | 表示装置の駆動回路 |
DE69319943T2 (de) * | 1992-02-28 | 1999-02-11 | Canon K.K., Tokio/Tokyo | Flüssigkristallanzeigegerät |
JPH05328269A (ja) * | 1992-05-26 | 1993-12-10 | Citizen Watch Co Ltd | 液晶表示装置 |
US5317401A (en) * | 1992-06-19 | 1994-05-31 | Thomson Consumer Electronics S.A. | Apparatus for providing contrast and/or brightness control of a video signal |
US5352937A (en) * | 1992-11-16 | 1994-10-04 | Rca Thomson Licensing Corporation | Differential comparator circuit |
JP3256331B2 (ja) * | 1993-06-15 | 2002-02-12 | 株式会社リコー | 電子部品の接続方法 |
JPH0720821A (ja) * | 1993-06-24 | 1995-01-24 | Internatl Business Mach Corp <Ibm> | 多階調薄膜トランジスタ液晶表示装置 |
-
1995
- 1995-07-17 JP JP18043195A patent/JP3275991B2/ja not_active Expired - Fee Related
- 1995-07-22 TW TW084107618A patent/TW278173B/zh not_active IP Right Cessation
- 1995-07-24 US US08/506,211 patent/US6151006A/en not_active Expired - Lifetime
- 1995-07-27 DE DE69534092T patent/DE69534092T2/de not_active Expired - Lifetime
- 1995-07-27 CN CN95115237.8A patent/CN1120466C/zh not_active Expired - Lifetime
- 1995-07-27 EP EP95305245A patent/EP0694900B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0694900A2 (en) | 1996-01-31 |
EP0694900A3 (en) | 1996-04-10 |
TW278173B (ja) | 1996-06-11 |
DE69534092T2 (de) | 2006-02-09 |
US6151006A (en) | 2000-11-21 |
CN1120466C (zh) | 2003-09-03 |
DE69534092D1 (de) | 2005-04-28 |
EP0694900B1 (en) | 2005-03-23 |
CN1122492A (zh) | 1996-05-15 |
JPH08211853A (ja) | 1996-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3275991B2 (ja) | アクティブマトリクス型表示装置及びその駆動方法 | |
US9024856B2 (en) | Signal driving circuit of liquid crystal display device and driving method thereof | |
US8102345B2 (en) | Method of driving a color liquid crystal display and driver circuit for driving the display as well as portable electronic device with the driver circuit | |
KR100516870B1 (ko) | 표시 구동 장치 및 그것을 이용한 표시 장치 | |
US6700560B2 (en) | Liquid crystal display device | |
KR100365496B1 (ko) | 감마전압 조정장치를 가지는 액정표시장치 | |
US7710385B2 (en) | Apparatus and method for driving liquid crystal display device | |
KR20040053640A (ko) | 계조 전압의 선택 범위를 변경할 수 있는 액정 표시장치의 구동 장치 및 그 방법 | |
JPH06274133A (ja) | 表示装置の駆動回路及び表示装置 | |
KR100864497B1 (ko) | 액정 표시 장치 | |
KR101363652B1 (ko) | 액정표시장치 및 그의 고속구동 방법 | |
JPH07306660A (ja) | 液晶表示装置の階調駆動回路及びその階調駆動方法 | |
JPH04186282A (ja) | 多階調画像表示装置 | |
JPH08234697A (ja) | 液晶表示装置 | |
WO1995020209A1 (fr) | Affichage a cristaux liquides | |
KR100849098B1 (ko) | 액정표시장치 | |
JP2001272655A (ja) | 液晶表示装置の駆動方法および駆動装置 | |
JP2004117598A (ja) | 液晶パネルの駆動方法、液晶表示装置及びモニタ | |
KR100880934B1 (ko) | 액정표시장치 및 구동방법 | |
JPH11352933A (ja) | 液晶表示装置 | |
JP2849034B2 (ja) | 表示駆動装置 | |
JP3309934B2 (ja) | 表示装置 | |
KR101097585B1 (ko) | 액정표시장치용 전압 발생 회로 및 이를 이용한액정표시장치 | |
JP2000242233A (ja) | 表示装置の駆動回路 | |
JP3216367B2 (ja) | 液晶表示装置及びその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020123 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080208 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |