KR100557501B1 - 아날로그 버퍼 및 그 구동방법 - Google Patents

아날로그 버퍼 및 그 구동방법 Download PDF

Info

Publication number
KR100557501B1
KR100557501B1 KR1020030043969A KR20030043969A KR100557501B1 KR 100557501 B1 KR100557501 B1 KR 100557501B1 KR 1020030043969 A KR1020030043969 A KR 1020030043969A KR 20030043969 A KR20030043969 A KR 20030043969A KR 100557501 B1 KR100557501 B1 KR 100557501B1
Authority
KR
South Korea
Prior art keywords
switch
comparator
analog
analog buffer
voltage
Prior art date
Application number
KR1020030043969A
Other languages
English (en)
Other versions
KR20050003253A (ko
Inventor
유준석
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030043969A priority Critical patent/KR100557501B1/ko
Priority to US10/878,538 priority patent/US20040263463A1/en
Publication of KR20050003253A publication Critical patent/KR20050003253A/ko
Application granted granted Critical
Publication of KR100557501B1 publication Critical patent/KR100557501B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 아날로그 버퍼 및 그 구동방법에 관한 것으로, 오프셋 전압을 저장하고, 비교부의 입력단과 출력단을 초기화시키는 초기화 구간에 비교부의 출력단과 데이터 라인을 차단시킴에 따라 데이터 라인의 부하에 영향을 받지 않고, 빠른 시간 내에 비교부의 입력단과 출력단을 문턱전압으로 초기화시킬 수 있게 된다.

Description

아날로그 버퍼 및 그 구동방법{ANALOG BUFFER AND METHOD FOR DRIVING THE SAME}
도1은 구동회로 일체형 액정 표시장치의 개략적인 구성을 보인 예시도.
도2는 종래의 아날로그 버퍼를 보인 예시도.
도3은 도2에 있어서, 제1,제2제어신호 및 출력신호 파형도.
도4는 본 발명의 제1실시예에 따른 아날로그 버퍼를 보인 예시되.
도5는 도4에 있어서, 제1,제2제어신호 및 출력신호 파형도.
도6은 도4에 있어서, 노이즈를 방지하기 위한 소자가 추가된 제1예를 보인 예시도.
도7은 도4에 있어서, 노이즈를 방지하기 위한 소자가 추가된 제2예를 보인 예시도.
도8은 도4에 있어서, 노이즈를 방지하기 위한 소자가 추가된 제3예를 보인 예시도.
***도면의 주요부분에 대한 부호의 설명***
SW11:제1스위치 SW12:제2스위치
SW13:제3스위치 SW14:제4스위치
C11:제1커패시터 COMP11:비교부
D11:데이터 라인 CS11:제1제어신호
CS12:제2제어신호 ANALOG_SIG:아날로그 신호
OUT_SIG:출력신호
본 발명은 아날로그 버퍼 및 그 구동방법에 관한 것으로, 특히 액정 표시장치(liquid crystal display : LCD)의 데이터 라인을 구동함에 있어서, 전력소모를 최소화하고, 데이터신호의 전송률을 향상시키는 한 아날로그 버퍼 및 그 구동방법에 관한 것이다.
일반적으로, 화상 정보를 화면에 나타내는 화면 표시 장치들 중에서, 박막형 평판 표시 장치가 가볍고, 어느 장소에든지 쉽게 사용할 수 있다는 장점 때문에 근래에 집중적인 개발의 대상이 되고 있다. 특히, 액정 표시장치는 해상도가 높고, 동화상을 실현하기에 충분할 만큼 반응 속도가 빠르기 때문에, 가장 활발한 연구가 이루어지고 있는 제품이다.
상기 액정 표시장치는 방향성을 갖고 있는 액정 분자의 배향 방향을 분극성을 이용하여 인위적으로 조절함으로써, 액정의 배향 방향에 따른 광학적 이방성에 의해 빛을 투과 및 차단시킬 수 있게 되며, 이를 응용하여 평판 표시장치로 사용한다. 최근에는 복수의 화소들을 매트릭스 형태로 배열하고, 각각의 화소에 구비된 박막 트랜지스터(thin film transistor : TFT)와 같은 스위칭 소자를 통해 화상정 보를 각각의 화소에 선택적으로 공급하는 액티브 매트릭스 형태(active matrix type)가 뛰어난 화질을 제공하기 때문에 가장 많이 사용되고 있다.
상기 액정 표시장치에 사용되는 기판은 빛을 투과시키는 투명한 재질로 예를 들어, 저비용 및 가공성에 장점을 갖는 유리 재질이 적용된다.
상기 트랜지스터는 전자 이동도가 높은 다결정 실리콘 재질로 제작될 경우에 스위칭 속도가 빠르고, 사이즈를 작게 설계할 수 있으나, 다결정 실리콘은 고온 공정에 의해 형성되기 때문에 액정 표시장치의 유리 기판 상에 형성할 수 없게 된다.
따라서, 액정 표시장치의 유리 기판 상에 적용되는 박막 트랜지스터는 저온 공정에 의해 형성할 수 있는 비정질 실리콘 재질로 제작된다.
한편, 상기 액정 표시장치의 구동부는 디지털 신호를 처리하기 위하여 매우 많은 개수의 스위칭소자들이 요구되기 때문에 스위칭 속도가 빠르고, 사이즈가 작은 트랜지스터들이 높은 밀도로 집적화된 복수의 집적회로(integrated circuit : IC)들로 구성된다.
따라서, 상기 액정 표시장치의 구동부에 적용되는 트랜지스터들은 고온 공정에 의해 형성되는 다결정 실리콘 재질로 제작되어야 한다.
상기한 바와 같이 액정 표시장치의 기판에 적용되는 박막 트랜지스터는 저온 공정에 의해 비정질 실리콘 재질로 제작되고, 상기 액정 표시장치의 구동부에 적용되는 트랜지스터는 고온 공정에 의해 형성되는 다결정 실리콘 재질로 제작된다.
따라서, 액정 표시장치의 구동부는 별도의 단결정 실리콘 기판 상에 복수의 집적회로들이 개별적으로 제작되고, 그 집적회로들이 테이프 캐리어 패키지(tape carrier package : TCP) 상에 실장되어 탭(tape automated bonding : TAB) 방식으로 액정 표시장치의 기판과 접속되거나 또는 칩-온-글래스(chip-on-glass : COG) 방식으로 액정 표시장치의 기판 상에 실장되어 기판과 결합된다.
그러나, 상기한 바와 같이 액정 표시장치의 구동부가 탭 방식이나 칩-온-글래스 방식으로 기판과 결합될 경우에는 액정 표시장치의 구동부가 차지하는 공간이 요구되어 액정 표시장치의 소형화 및 간소화에 제약을 받게 되고, 구동신호들을 전송하는 배선들의 개수 및 길이가 증가함에 따른 각종 노이즈나 전자기적 간섭(electromagnetic interference : EMI) 등이 발생하여 제품의 신뢰성이 저하되며, 액정 표시장치의 제조단가를 상승시키는 문제점이 있었다.
그런데, 최근 들어 상기 다결정 실리콘을 저온 공정으로 형성할 수 있는 연구개발이 진전됨에 따라 액정 표시장치의 기판 상에 제작되는 박막 트랜지스터를 다결정 실리콘 재질로 제작할 수 있게 되었고, 이를 통해 액정 표시장치의 기판 상에 구동부를 내장시킬 수 있는 구동회로 일체형 액정 표시장치가 제안되었다.
도1은 상기 구동회로 일체형 액정 표시장치의 개략적인 구성을 보인 예시도이다.
도1을 참조하면, 액정 표시장치는 일정하게 이격되어 횡으로 배열되는 게이트 라인(20)들과 일정하게 이격되어 종으로 배열되는 데이터 라인(30)들이 서로 교차하고, 그 게이트 라인(20)들과 데이터 라인(30)들이 교차하여 구획되는 사각형 영역에 화소(40)들이 형성된 액정 표시패널(10)과; 상기 액정 표시패널(10)에 실장되어 게이트 라인(20)들에 주사신호를 인가하는 게이트 구동부(50)와; 상기 액정 표시패널(10)에 실장되어 데이터 라인(30)들에 데이터신호를 인가하는 데이터 구동부(60)로 구성된다.
상기 각각의 화소(40)에는 화소전극과 박막 트랜지스터가 구비되며, 그 박막 트랜지스터는 상기 게이트 라인(20)에 접속되는 게이트 전극과, 상기 데이터 라인(30)에 접속되는 소스 전극과; 상기 화소전극에 접속되는 드레인 전극을 구비한다.
그리고, 상기 게이트 라인(20)들과 데이터 라인(30)들의 일측 끝단에는 게이트 패드부와 데이터 패드부가 형성된다.
상기 게이트 구동부(50)는 상기 게이트 패드부를 통해 게이트 라인(20)들에 순차적으로 주사신호를 인가하고, 상기 데이터 구동부(60)는 상기 데이터 패드부를 통해 데이터 라인(30)들에 데이터신호를 인가하여 액정 표시패널(10)의 화소(40)들을 개별적으로 구동시킴으로써, 액정 표시패널(10)에서 원하는 화상이 표시된다.
상기 액정 표시패널(10)에 실장되는 게이트 구동부(50)와 데이터 구동부(60)는 액정 표시패널(10)의 박막 트랜지스터 어레이 기판을 제작하는 과정에서 동시에 형성된다.
상기한 바와 같이 구동회로 일체형 액정 표시장치는 고해상도 및 대면적화가 진행됨에 따라 데이터 라인들 및 게이트 라인들의 개수 및 길이가 증가하게 되어 부하(load)가 증가하게 된다.
한편, 상기 액정 표시장치의 고해상도 및 대면적화가 진행될수록 액정 표시장치를 구동하기 위해 처리되는 데이터신호의 양이 대폭 증가하게 되므로, 액정 표시장치의 구동부는 더욱 빠른 속도로 구동되어야 하지만, 상술한 바와 같이 데이터 라인들 및 게이트 라인들의 부하가 증가하여 원하는 신호를 빠른 시간안에 인가할 수 없게 된다.
따라서, 고해상도 및 대면적의 액정 표시장치는 데이터 라인들 및 게이트 라인들의 부하에 대응하여 원하는 신호를 빠른 시간안에 인가할 수 있는 아날로그 버퍼가 필수적으로 요구된다.
일반적으로, 단결정 실리콘 재질의 트랜지스터들은 전기적 특성차이가 미세하기 때문에 연산증폭기를 설계하여 상기 아날로그 버퍼로 적용할 수 있지만, 다결정 실리콘 재질의 트랜지스터들은 전기적 특성차이가 크기 때문에 그 다결정 실리콘 재질의 트랜지스터들로 설계된 연산증폭기는 오프셋 전압(offset voltage)이 크고, 정적 전류에 의한 전력소모가 큰 문제점이 있어 상기 아날로그 버퍼로 적용하기 어렵다.
따라서, 상기 구동회로 일체형 액정 표시장치는 다결정 실리콘 재질의 트랜지스터들이 갖는 전기적 특성차이에 둔감하고, 구조가 간단하여 차지하는 면적을 줄이고, 전력소모가 작은 아날로그 버퍼가 요구된다.
상기한 바와 같은 종래의 아날로그 버퍼를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2는 종래의 아날로그 버퍼를 보인 예시도이로서, 이에 도시한 바와 같이 아날로그 신호(ANALOG_SIG)를 제1스위치(SW1) 및 제1커패시터(C1)를 통해 데이터 라인(D1)에 인가되는 출력신호(OUT_SIG)의 전압변동을 보정하는 비교부(COMP1)와; 상기 비교부(COMP1)의 입력단과 출력단 사이에 접속된 제2스위치(SW2)와; 상기 비교부(COMP1)의 출력단과 제1스위치(SW1) 및 제1커패시터(C1)의 사이에 접속된 제3스위치(SW3)로 구성된다.
상기 제1스위치(SW1)와 제2스위치(SW2)는 제1제어신호(CS1)에 의해 동시에 도통 및 차단되며, 상기 제3스위치(SW3)는 제2제어신호(CS2)에 의해 도통 및 차단된다.
도3은 상기 도2에 도시된 아날로그 버퍼의 파형도로서, 이를 참조하여 종래 아날로그 버퍼의 구동을 상세히 설명하면 다음과 같다.
먼저, 상기 제1제어신호(CS1)가 고전위로 인가되는 초기화 구간에는 상기 제1스위치(SW1)가 도통되어 아날로그 신호(ANALOG_SIG)가 제1커패시터(C1)에 충전되고, 상기 제2스위치(SW2)도 도통되어 상기 비교부(COMP1)의 입력단과 출력단을 초기화시킨다. 이때, 상기 제2제어신호(CS2)는 저전위로 인가되므로, 상기 제3스위치(SW3)는 차단된다.
따라서, 상기 초기화 구간에 제1커패시터(C1)에는 상기 아날로그 신호(ANALOG_SIG)의 전압값(Vana)에서 비교부(COMP1)의 문턱전압(Vth)을 뺀 전압(Vana-Vth)이 충전된다.
그리고, 상기 제2제어신호(CS2)가 고전위로 인가되는 신호 인가구간에는 상기 제3스위치(SW3)가 도통되어 상기 아날로그 신호(ANALOG_SIG)의 전압값(Vana)이 도통된 제3스위치(SW3)를 통해 데이터 라인(D1)에 출력신호(OUT_SIG)로 인가된다. 이때, 상기 제1제어신호(CS1)는 저전위로 인가되므로, 상기 제1스위치(SW1)와 제2 스위치(SW2)는 차단된다.
상기한 바와 같이 구동되는 종래의 아날로그 버퍼는 상기 초기화 구간에 비교부(COMP1)에 설계되는 트랜지스터들의 전기적 특성차이에 따른 오차를 보정하기 위하여 오프셋 전압을 상기 제1커패시터(C1)에 저장하고, 동시에 비교부(COMP1)의 입력단과 출력단을 초기화시킨다.
그리고, 상기 신호 인가구간에는 도통된 제3스위치(SW3)를 통해 상기 아날로그 신호(ANALOG_SIG)의 전압값(Vana)을 데이터 라인(D1)에 출력신호(OUT_SIG)로 인가한다.
상기 비교부(COMP1)는 데이터 라인(D1)에 인가되는 출력신호(OUT_SIG)의 전압이 변동되면, 입력단의 전압을 변동시켜 상기 제1커패시터(C1)와 함께 상기 아날로그 신호(ANALOG_SIG)의 전압값(Vana)을 끌어 올리거나 끌어 내리게 된다.
즉, 상기 데이터 라인(D1)에 인가되는 출력신호(OUT_SIG)의 전압이 상승하면, 상기 비교부(COMP1)의 입력단의 전압은 하강하여 상기 제1커패시터(C1)와 함께 아날로그 신호(ANALOG_SIG)의 전압값(Vana)을 끌어 내리고, 반대로 상기 데이터 라인(D1)에 인가되는 출력신호(OUT_SIG)의 전압이 하강하면, 상기 비교부(COMP1)의 입력단의 전압은 상승하여 상기 제1커패시터(C1)와 함께 아날로그 신호(ANALOG_SIG)의 전압값(Vana)을 끌어 올리게 된다.
상기한 바와 같이 끌어 올려지거나 끌어 내려진 아날로그 신호(ANALOG_SIG)의 전압값(Vana)은 상기 제3스위치(SW3)를 통해 데이터 라인(D1)에 출력신호(OUT_SIG)로 인가되므로, 출력신호(OUT_SIG)의 전압 변동이 보정되어 데이터 라인(D1)에는 보정된 전압이 인가된다.
그러나, 상기한 바와 같은 종래의 아날로그 버퍼는 상기 비교부(COMP1)의 출력단에 접속되는 데이터 라인(D1)의 부하가 클 경우에 비교부(COMP1)의 입력단과 출력단을 문턱전압(Vth)으로 초기화시키기 위한 전력소모가 커지는 문제점이 있으며, 또한 초기화 시간이 지체되어 초기화 구간이 길어지게 된다.
상기한 바와 같이 초기화 구간이 길어질 경우에는 신호 인가구간이 짧아지게 되어 상기 비교부(COMP1)의 출력단에 접속되는 데이터 라인(D1)에 인가되는 데이터신호의 전송률이 저하되고, 이에 따라 액정 표시장치의 구동속도가 저하되는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 액정 표시장치의 데이터 라인을 구동함에 있어서, 전력소모를 최소화하고, 데이터신호의 전송률을 향상시킬 수 있는 아날로그 버퍼 및 그 구동방법을 제공하는데 있다.
상기 본 발명의 목적을 달성하기 위한 아날로그 버퍼는 아날로그 신호를 제1스위치 및 제1커패시터를 통해 인가받아 배선에 인가되는 출력신호의 전압변동을 보정하는 비교부와; 상기 비교부의 입력단과 출력단 사이에 접속된 제2스위치와; 상기 비교부의 출력단과 제1스위치 및 제1커패시터의 사이에 접속된 제3스위치와; 상기 비교부의 출력단과 배선 사이에 접속된 제4스위치를 구비하여 구성되는 것을 특징으로 한다.
상기한 바와 같이 구성되는 본 발명에 의한 아날로그 버퍼를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도4는 본 발명의 제1실시예에 따른 아날로그 버퍼를 보인 예시도로서, 이에 도시한 바와 같이 아날로그 신호(ANALOG_SIG)를 제1스위치(SW11) 및 제1커패시터(C11)를 통해 인가받아 데이터 라인(D11)에 인가되는 출력신호(OUT_SIG)의 전압변동을 보정하는 비교부(COMP11)와; 상기 비교부(COMP11)의 입력단과 출력단 사이에 접속된 제2스위치(SW12)와; 상기 비교부(COMP11)의 출력단과 제1스위치(SW11) 및 제1커패시터(C11)의 사이에 접속된 제3스위치(SW13)와; 상기 비교부(COMP11)의 출력단과 데이터 라인(D11) 사이에 접속된 제4스위치(SW14)로 구성된다.
상기 제1스위치(SW11)와 제2스위치(SW12)는 제1제어신호(CS11)에 의해 동시에 도통 및 차단되며, 상기 제3스위치(SW13)와 제4스위치(SW14)는 제2제어신호(CS12)에 의해 동시에 도통 및 차단된다.
상기 제1스위치(SW11)와 제2스위치(SW12)는 게이트 전극에 제1제어신호(CS11)를 인가받아 동시에 턴-온(turn-on) 및 턴-오프(turn-off)되는 트랜지스터로 구성될 수 있으며, 상기 제3스위치(SW13)와 제4스위치(SW14)는 제2제어신호(CS12)를 게이트 전극에 인가받아 턴-온 및 턴-오프되는 트랜지스터로 구성될 수 있다.
상기 비교부(COMP11)는 인버터(inverter)나 전압증폭기(voltage amplifier) 등으로 구성될 수 있다.
도5는 상기 도4에 도시된 아날로그 버퍼의 파형도로서, 이를 참조하여 본 발명의 제1실시예에 따른 아날로그 버퍼의 구동을 상세히 설명하면 다음과 같다.
먼저, 상기 제1제어신호(CS11)가 고전위로 인가되는 초기화 구간에는 상기 제1스위치(SW11)가 도통되어 아날로그 신호(ANALOG_SIG)가 제1커패시터(C11)에 충전되고, 상기 제2스위치(SW12)도 도통되어 상기 비교부(COMP11)의 입력단과 출력단을 초기화시킨다. 이때, 상기 제2제어신호(CS12)는 저전위로 인가되므로, 상기 제3스위치(SW13)와 제4스위치(SW14)는 차단된다.
따라서, 상기 초기화 구간에 제1커패시터(C11)에는 상기 아날로그 신호(ANALOG_SIG)의 전압값(Vana)에서 비교부(COMP11)의 문턱전압(Vth)을 뺀 전압(Vana-Vth)이 충전된다.
그리고, 상기 제2제어신호(CS12)가 고전위로 인가되는 신호 인가구간에는 상기 제3스위치(SW13)와 제4스위치(SW14)가 도통되어 상기 아날로그 신호(ANALOG_SIG)의 전압값(Vana)이 도통된 제3스위치(SW13)와 제4스위치(SW14)를 통해 데이터 라인(D11)에 출력신호(OUT_SIG)로 인가된다. 이때, 제1제어신호(CS11)는 저전위로 인가되므로, 상기 제1스위치(SW11)와 제2스위치(SW12)는 차단된다.
상기한 바와 같이 구동되는 본 발명의 제1실시예에 따른 아날로그 버퍼는 상기 초기화 구간에 비교부(COMP11)에 설계되는 트랜지스터들의 전기적 특성차이에 따른 오차를 보정하기 위하여 오프셋 전압을 상기 제1커패시터(C11)에 저장하고, 동시에 비교부(COMP11)의 입력단과 출력단을 초기화시킨다. 이때, 비교부(COMP11)의 출력단과 데이터 라인(D11) 사이에 접속된 제4스위치(SW14)가 제2제어신호(CS12)에 의해 차단되므로, 비교부(COMP1)의 입력단과 출력단은 데이터 라인(D11)의 부하에 영향을 받지 않고, 빠른 시간 내에 초기화될 수 있고, 따라서 전력소모를 줄일 수 있게 된다.
그리고, 상기 신호 인가구간에는 도통된 제3스위치(SW13)와 제4스위치(SW14)를 통해 상기 아날로그 신호(ANALOG_SIG)의 전압값(Vana)이 데이터 라인(D11)에 출력신호(OUT_SIG)로 인가된다.
상기 비교부(COMP11)는 데이터 라인(D11)에 인가되는 출력신호(OUT_SIG)의 전압이 변동되면, 입력단의 전압을 변동시켜 상기 제1커패시터(C11)와 함께 상기 아날로그 신호(ANALOG_SIG)의 전압값(Vana)을 끌어 올리거나 끌어 내리게 된다.
즉, 상기 데이터 라인(D11)에 인가되는 출력신호(OUT_SIG)의 전압이 상승하면, 상기 비교부(COMP11)의 입력단의 전압은 하강하여 상기 제1커패시터(C11)와 함께 아날로그 신호(ANALOG_SIG)의 전압값(Vana)을 끌어 내리고, 반대로 상기 데이터 라인(D11)에 인가되는 출력신호(OUT_SIG)의 전압이 하강하면, 상기 비교부(COMP11)의 입력단의 전압은 상승하여 상기 제1커패시터(C11)와 함께 아날로그 신호(ANALOG_SIG)의 전압값(Vana)을 끌어 올리게 된다.
상기한 바와 같이 끌어 올려지거나 끌어 내려진 아날로그 신호(ANALOG_SIG)의 전압값(Vana)은 상기 제3스위치(SW13)와 제4스위치(SW14)를 통해 데이터 라인(D11)에 출력신호(OUT_SIG)로 인가되므로, 출력신호(OUT_SIG)의 전압 변동이 보정되어 데이터 라인(D11)에는 보정된 전압이 인가된다.
상기한 바와 같이 구동되는 본 발명의 제1실시예에 따른 아날로그 버퍼는 상기 신호 인가구간에서 제3스위치(SW13)와 제4스위치(SW14)가 동시에 도통되는 초기에 데이터 라인(D11)의 부하가 급격히 증가하고, 이에 따라 비교부(COMP11)의 위상 마진(phase margin)이 감소하여 출력신호(OUT_SIG)에 요동(oscillation) 등과 같은 노이즈가 발생될 수 있다.
따라서, 상기 출력신호(OUT_SIG)에 노이즈가 발생되는 것을 방지하기 위한 소자들이 본 발명의 제1실시예에 따른 아날로그 버퍼에 다양한 형태로 추가될 수 있으며, 예를 들어 도6 내지 도8과 같이 구현될 수 있다.
도6은 본 발명에 의한 아날로그 버퍼에 노이즈를 방지하기 위한 소자가 추가된 제1예를 보인 예시도로서, 이에 도시한 바와 같이 도4에 도시된 비교부(COMP11)의 출력단과 접지전위(VSS) 사이에 제1보조 커패시터(C12)가 구비될 수 있다.
상기 제1보조 커패시터(C12)가 본 발명의 제1실시예에 따른 아날로그 버퍼에 추가로 구비됨에 따라 비교부(COMP11)의 입력단과 출력단을 문턱전압(Vth)으로 초기화시키는 초기화 구간이 다소 지체될 수 있으나, 출력신호(OUT_SIG)에 노이즈가 발생되는 것을 방지함으로써, 본 발명의 제1실시예에 따른 아날로그 버퍼를 안정화시켜 신뢰성을 향상시킬 수 있게 된다.
도7은 본 발명에 의한 아날로그 버퍼에 노이즈를 방지하기 위한 소자가 추가된 제2예를 보인 예시도로서, 이에 도시한 바와 같이 도4에 도시된 비교부(COMP11)의 출력단과 데이터 라인(D1) 사이에 제1보조 저항(R11)이 구비될 수 있다.
상기 제1보조 저항(R11)이 본 발명의 제1실시예에 따른 아날로그 버퍼에 추 가로 구비됨에 따라 비교부(COMP11)의 입력단과 출력단을 문턱전압(Vth)으로 초기화시키는 초기화 구간이 다소 지체될 수 있으나, 출력신호(OUT_SIG)에 노이즈가 발생되는 것을 방지함으로써, 본 발명의 제1실시예에 따른 아날로그 버퍼를 안정화시켜 신뢰성을 향상시킬 수 있게 된다.
상기 제1보조 저항(R11)은 본 발명의 제1실시예에 따른 아날로그 버퍼에서 제1 내지 제4스위치(SW11∼SW14)로 적용되는 트랜지스터들에 비해 채널크기가 10배 정도 작은 트랜지스터로 구성될 수 있다.
여기서, 채널크기는 통상 트랜지스터의 게이트 채널 폭/게이트 채널 길이(width/length: W/L)를 가리키는 것으로서 채널크기에 따라 트랜지스터가 통과시킬 수 있는 전류량이 결정된다.
도8은 본 발명에 의한 아날로그 버퍼에 노이즈를 방지하기 위한 소자가 추가된 제3예를 보인 예시도로서, 이에 도시한 바와 같이 도4에 도시된 비교부(COMP11)의 입력단과 출력단 사이에 직렬로 접속된 제2보조 커패시터(C13)와 제2보조 저항(R12)이 구비될 수 있다.
상기 제2보조 커패시터(C13)와 제2보조 저항(R12)이 본 발명의 제1실시예에 따른 아날로그 버퍼에 추가로 구비됨에 따라 비교부(COMP11)의 입력단과 출력단을 문턱전압(Vth)으로 초기화시키는 초기화 구간이 다소 지체될 수 있으나, 출력신호(OUT_SIG)에 노이즈가 발생되는 것을 방지함으로써, 본 발명의 제1실시예에 따른 아날로그 버퍼를 안정화시켜 신뢰성을 향상시킬 수 있게 된다.
상기 제2보조 저항(R12)은 본 발명의 제1실시예에 따른 아날로그 버퍼에서 제1 내지 제4스위치(SW11∼SW14)로 적용되는 트랜지스터들에 비해 채널크기가 10배 정도 작은 트랜지스터로 구성될 수 있다.
한편, 상기 본 발명에 의한 아날로그 버퍼는 구동회로 일체형 액정 표시장치 에 내장되는 게이트 구동부나 데이터 구동부에 구비될 수 있으며, 특히 액정 표시장치의 데이터 라인(D11)에 화상신호를 인가하는 데이터 구동부의 출력단에 구비될 수 있다.
상술한 바와 같이 본 발명에 의한 아날로그 버퍼 및 그 구동방법은 오프셋 전압을 저장하고, 비교부의 입력단과 출력단을 초기화시키는 초기화 구간에 비교부의 출력단과 데이터 라인을 차단시킴에 따라 데이터 라인의 부하에 영향을 받지 않고, 빠른 시간 내에 비교부의 입력단과 출력단을 문턱전압으로 초기화시킬 수 있으므로, 초기화 구간을 단축하여 전력소모를 줄일 수 있는 효과가 있다.
또한, 상기 초기화 구간이 단축됨에 따라 신호 인가구간을 연장시킬 수 있게 되어 데이터 라인에 인가되는 데이터신호의 전송률을 향상시킬 수 있게 되고, 이에 따라 액정 표시장치의 구동속도를 향상시킬 수 있는 효과가 있다.
그리고, 상기 본 발명에 의한 아날로그 버퍼에 출력신호의 노이즈 발생을 방지하기 위한 소자들을 다양한 형태로 추가함으로써, 아날로그 버퍼를 안정화시켜 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (15)

  1. 아날로그 신호를 제1스위치 및 커패시터를 통해 인가받아 배선에 인가되는 출력신호의 전압변동을 보정하는 비교부와; 상기 비교부의 입력단과 출력단 사이에 접속된 제2스위치와; 상기 비교부의 출력단과 제1스위치 및 제1커패시터의 사이에 접속된 제3스위치와; 상기 비교부의 출력단과 배선 사이에 접속되며, 상기 비교부의 입력단과 출력단이 상기 제 2스위치를 통해 전기적으로 연결되는 동안 차단되는 제4스위치를 구비하여 구성되는 것을 특징으로 하는 아날로그 버퍼.
  2. 제 1 항에 있어서, 상기 아날로그 버퍼는 구동회로 일체형 액정 표시장치에 내장되는 데이터 구동부에 구비된 것을 특징으로 하는 아날로그 버퍼.
  3. 제 1 항에 있어서, 상기 배선은 액정 표시장치의 데이터 라인인 것을 특징으로 하는 아날로그 버퍼.
  4. 제 1 항에 있어서, 상기 제1스위치와 제2스위치는 동시에 도통 및 차단되고, 상기 제3스위치와 제4스위치는 동시에 도통 및 차단되는 것을 특징으로 하는 아날로그 버퍼.
  5. 제 1 항에 있어서, 상기 제1스위치와 제2스위치는 제1제어신호에 의해 동시에 턴-온(turn-on) 또는 턴-오프(turn-off)되는 제1트랜지스터와 제2트랜지스터로 구성되고, 상기 제3스위치와 제4스위치는 제2제어신호에 의해 동시에 턴-온 또는 턴-오프되는 제3트랜지스터와 제4트랜지스터로 구성된 것을 특징으로 하는 아날로그 버퍼.
  6. 제 1 항에 있어서, 상기 비교부는 인버터(inverter)나 전압증폭기(voltage amplifier)로 구성된 것을 특징으로 하는 아날로그 버퍼.
  7. 제 1 항에 있어서, 상기 비교부의 출력단과 접지전위 사이에 제1보조 커패시터를 추가로 구비하여 구성된 것을 특징으로 하는 아날로그 버퍼.
  8. 제 1 항에 있어서, 상기 비교부의 출력단과 배선 사이에 제1보조 저항을 추가로 구비하여 구성된 것을 특징으로 하는 아날로그 버퍼.
  9. 제 8 항에 있어서, 상기 제1보조 저항은 상기 아날로그 버퍼의 제1 내지 제4스위치로 적용되는 제1 내지 제4트랜지스터들에 비해 채널크기(게이트 채널 폭/게이트 채널 길이: 이하, W/L)가 작은 트랜지스터로 구성된 것을 특징으로 하는 아날로그 버퍼.
  10. 제 1 항에 있어서, 상기 비교부의 입력단과 출력단 사이에 직렬로 접속된 제2보조 커패시터와 제2보조 저항을 추가로 구비하여 구성된 것을 특징으로 하는 아날로그 버퍼.
  11. 제 10 항에 있어서, 상기 제2보조 저항은 상기 아날로그 버퍼의 제1 내지 제4스위치로 적용되는 제1 내지 제4트랜지스터들에 비해 채널크기(W/L)가 작은 트랜지스터로 구성된 것을 특징으로 하는 아날로그 버퍼.
  12. 아날로그 신호를 커패시터를 통해 인가받아 배선에 인가되는 출력신호의 전압변동을 보정하는 비교부로 구성되는 아날로그 버퍼의 구동방법에 있어서, 상기 아날로그 신호를 인가받아 커패시터에 저장하는 단계와; 상기 비교부의 출력단과 배선 사이를 전기적으로 차단시키는 단계와; 상기 비교부의 입력단과 출력단을 초기화시키는 단계와; 상기 비교부의 출력단과 배선 전기적으로 연결하는 단계와; 상기 아날로그 신호를 배선에 출력신호로 인가하는 단계를 포함하여 이루어지는 것을 특징으로 하는 아날로그 버퍼의 구동방법.
  13. 제 12 항에 있어서, 상기 비교부는 상기 배선에 인가되는 출력신호의 전압 변동에 따라 입력단의 전압이 변동되어 상기 커패시터와 함께 상기 아날로그 신호의 전압을 보정하는 것을 특징으로 하는 아날로그 버퍼의 구동방법.
  14. 제 12 항에 있어서, 상기 아날로그 신호를 배선에 출력신호로 인가하는 단계는 상기 출력신호가 배선에 인가되는 초기에 출력신호의 노이즈를 차단하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 아날로그 버퍼의 구동방법.
  15. 제 1 항에 있어서, 상기 커패시터에 충전되는 전압은 상기 아날로그 신호의 전압에서 비교부의 문턱전압을 뺀 전압인 것을 특징으로 하는 아날로그 버퍼.
KR1020030043969A 2003-06-30 2003-06-30 아날로그 버퍼 및 그 구동방법 KR100557501B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030043969A KR100557501B1 (ko) 2003-06-30 2003-06-30 아날로그 버퍼 및 그 구동방법
US10/878,538 US20040263463A1 (en) 2003-06-30 2004-06-29 Analog buffer and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043969A KR100557501B1 (ko) 2003-06-30 2003-06-30 아날로그 버퍼 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20050003253A KR20050003253A (ko) 2005-01-10
KR100557501B1 true KR100557501B1 (ko) 2006-03-07

Family

ID=33536433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030043969A KR100557501B1 (ko) 2003-06-30 2003-06-30 아날로그 버퍼 및 그 구동방법

Country Status (2)

Country Link
US (1) US20040263463A1 (ko)
KR (1) KR100557501B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8289260B2 (en) 2006-01-20 2012-10-16 Samsung Electronics Co., Ltd. Driving device, display device, and method of driving the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102036B1 (ko) * 2005-02-03 2012-01-04 엘지디스플레이 주식회사 아날로그 버퍼와 그를 이용한 액정 표시 장치 및 그 구동방법
KR100771312B1 (ko) * 2005-08-16 2007-10-29 엡슨 이미징 디바이스 가부시키가이샤 증폭 회로 및 표시 장치
KR101381348B1 (ko) * 2008-02-14 2014-04-17 삼성디스플레이 주식회사 액정 표시 장치
CN109410854A (zh) * 2018-11-06 2019-03-01 深圳市华星光电技术有限公司 数据驱动电路及液晶显示器
KR102636687B1 (ko) * 2018-12-04 2024-02-15 엘지디스플레이 주식회사 픽셀 센싱 장치와 그를 포함한 유기발광 표시장치, 및 유기발광 표시장치의 센싱 출력 제어방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1981000928A1 (en) * 1979-09-27 1981-04-02 American Micro Syst Sample and hold circuit with offset cancellation
WO1995013652A1 (en) * 1993-11-09 1995-05-18 Motorola Inc. Apparatus and method for frequency compensating an operational amplifier
JPH11296143A (ja) * 1998-04-07 1999-10-29 Toshiba Corp アナログバッファおよび表示装置
JP2000091856A (ja) * 1998-09-10 2000-03-31 Seiko Epson Corp アナログ・バッファ回路及び信号処理装置
KR20000048166A (ko) * 1998-12-25 2000-07-25 아끼구사 나오유끼 아날로그 버퍼 회로 및 액정 표시 장치
KR20020059118A (ko) * 2000-12-31 2002-07-12 박종섭 옵셋 제거회로에 의한 피드스루 및 글리치를 감소시킨아날로그 버퍼 제어방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3275991B2 (ja) * 1994-07-27 2002-04-22 シャープ株式会社 アクティブマトリクス型表示装置及びその駆動方法
JP3403027B2 (ja) * 1996-10-18 2003-05-06 キヤノン株式会社 映像水平回路
US5920221A (en) * 1997-07-14 1999-07-06 Vanguard International Semiconductor Corporation RC delay circuit for integrated circuits
KR100326878B1 (ko) * 1997-08-05 2002-05-09 니시무로 타이죠 증폭회로
JP4449189B2 (ja) * 2000-07-21 2010-04-14 株式会社日立製作所 画像表示装置およびその駆動方法
KR100696266B1 (ko) * 2000-08-11 2007-03-19 엘지.필립스 엘시디 주식회사 아날로그 버퍼 및 그의 구동방법
WO2004042691A1 (ja) * 2002-11-06 2004-05-21 Mitsubishi Denki Kabushiki Kaisha サンプルホールド回路およびそれを用いた画像表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1981000928A1 (en) * 1979-09-27 1981-04-02 American Micro Syst Sample and hold circuit with offset cancellation
WO1995013652A1 (en) * 1993-11-09 1995-05-18 Motorola Inc. Apparatus and method for frequency compensating an operational amplifier
JPH11296143A (ja) * 1998-04-07 1999-10-29 Toshiba Corp アナログバッファおよび表示装置
JP2000091856A (ja) * 1998-09-10 2000-03-31 Seiko Epson Corp アナログ・バッファ回路及び信号処理装置
KR20000048166A (ko) * 1998-12-25 2000-07-25 아끼구사 나오유끼 아날로그 버퍼 회로 및 액정 표시 장치
KR20020059118A (ko) * 2000-12-31 2002-07-12 박종섭 옵셋 제거회로에 의한 피드스루 및 글리치를 감소시킨아날로그 버퍼 제어방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8289260B2 (en) 2006-01-20 2012-10-16 Samsung Electronics Co., Ltd. Driving device, display device, and method of driving the same

Also Published As

Publication number Publication date
US20040263463A1 (en) 2004-12-30
KR20050003253A (ko) 2005-01-10

Similar Documents

Publication Publication Date Title
US5956011A (en) Matrix type liquid-crystal display unit
US6876353B2 (en) Shift register and electronic apparatus
EP0455233B1 (en) Liquid crystal display device having driving circuit
EP0731441B1 (en) A liquid crystal display driver with threshold voltage drift compensation
EP1239323B1 (en) Active matrix display device
US8149232B2 (en) Systems and methods for generating reference voltages
US20080100560A1 (en) Gate driving circuit, display apparatus having the same, and method thereof
US8089445B2 (en) Display apparatus
US6281891B1 (en) Display with array and multiplexer on substrate and with attached digital-to-analog converter integrated circuit having many outputs
JP3809750B2 (ja) シフトレジスタ及び電子装置
US5982462A (en) Inverse stagger or planar type thin-film transistor device and liquid-crystal display apparatus having floating gate electrode which is capacitively coupled with one or more input electrodes
KR100485854B1 (ko) 액티브 매트릭스 기판, 디스플레이 장치, 및 그디스플레이 장치를 구동하는 방법
JP3911923B2 (ja) シフトレジスタ及び電子装置
EP0731442B1 (en) Signal disturbance reduction arrangement for a liquid crystal display
US8581814B2 (en) Method for driving pixels of a display panel
KR100557501B1 (ko) 아날로그 버퍼 및 그 구동방법
KR100531246B1 (ko) 피모스소자의 누설전류 저감을 위한 평판디스플레이장치및 그 신호인가방법
KR100996573B1 (ko) 아날로그 버퍼 및 그 구동방법
US6329976B1 (en) Electro-optical display device with temperature-dependent drive means
KR100983706B1 (ko) 아날로그 버퍼 및 그 구동방법
CN114779536B (zh) 显示面板和显示装置
US20050073349A1 (en) Voltage level transferring circuit
US8164093B2 (en) Display device
JP2003315768A (ja) 液晶装置の駆動方法及び表示システム
JP2003337576A (ja) 液晶装置、その駆動方法及び表示システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 15