KR100983706B1 - 아날로그 버퍼 및 그 구동방법 - Google Patents

아날로그 버퍼 및 그 구동방법 Download PDF

Info

Publication number
KR100983706B1
KR100983706B1 KR1020030099383A KR20030099383A KR100983706B1 KR 100983706 B1 KR100983706 B1 KR 100983706B1 KR 1020030099383 A KR1020030099383 A KR 1020030099383A KR 20030099383 A KR20030099383 A KR 20030099383A KR 100983706 B1 KR100983706 B1 KR 100983706B1
Authority
KR
South Korea
Prior art keywords
voltage
comparator
signal
switch
output signal
Prior art date
Application number
KR1020030099383A
Other languages
English (en)
Other versions
KR20050068219A (ko
Inventor
김기종
유준석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030099383A priority Critical patent/KR100983706B1/ko
Priority to US10/879,096 priority patent/US7132862B2/en
Publication of KR20050068219A publication Critical patent/KR20050068219A/ko
Application granted granted Critical
Publication of KR100983706B1 publication Critical patent/KR100983706B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier

Abstract

본 발명은 아날로그 버퍼 및 그 구동방법에 관한 것으로, 최종단 비교부에 한쌍의 스위치들이 구비되어 제N초기화 구간의 제1오프셋구간에 출력신호의 전압레벨을 전원전압으로 프리차지시키고, 제N신호인가 구간의 방전구간에 출력신호의 전압레벨을 목적하는 데이터 신호의 전압으로 방전시킨 다음 제N신호인가 구간의 제2오프셋구간에 방전된 출력신호 전압이 목적하는 데이터 전압을 넘어서는 현상을 보상하여 정확한 데이터 전압이 출력되도록 하며, 또한 제N+1초기화 구간의 제1오프셋구간에 출력신호의 전압레벨을 접지전위로 방전시키고, 제N+1신호인가 구간의 충전구간에 출력신호의 전압레벨을 목적하는 데이터 신호의 전압으로 충전시킨 다음 제N+1신호인가 구간의 제2오프셋구간에 충전된 출력신호 전압이 목적하는 데이터 전압을 넘어서는 현상을 보상하여 정확한 데이터 전압이 출력되도록 함에 따라 인버젼 방식으로 구동되는 평판 표시장치에서 원하는 컬러를 정확하게 표현할 수 있게 된다.

Description

아날로그 버퍼 및 그 구동방법{ANALOG BUFFER AND METHOD FOR DRIVING THE SAME}
도1은 구동회로 일체형 액정 표시장치의 개략적인 구성을 보인 예시도.
도2는 종래의 아날로그 버퍼를 보인 예시도.
도3은 도2에 있어서, 제1,제2제어신호 및 출력신호 파형도.
도4는 본 발명에 의한 아날로그 버퍼를 보인 예시도.
도5는 도4에 있어서, 제3비교부를 보다 상세히 보인 예시도.
도6은 도4에 도시된 아날로그 버퍼의 시뮬레이션(simulation) 결과에 따른 파형도.
***도면의 주요부분에 대한 부호의 설명***
SW11:제1스위치 SW12:제2스위치
SW13:제3스위치 SW14:제4스위치
SW15:제5스위치 SW16:제6스위치
C11:제1커패시터 C12:제2커패시터
COMP11:제1비교부 COMP12:제2비교부
COMP13:제3비교부 D11:데이터 라인
CS11:제1제어신호 CS12:제2제어신호
CS13:제3제어신호 ANALOG_SIG:아날로그 신호
OUT_SIG:출력신호 VDD:전원전압
VSS:접지전위
본 발명은 아날로그 버퍼 및 그 구동방법에 관한 것으로, 보다 상세하게는 평판 표시장치의 신호라인을 구동함에 있어서, 전력소모를 줄이고, 출력전압을 안정적으로 공급할 수 있도록 한 아날로그 버퍼 및 그 구동방법에 관한 것이다.
일반적으로, 화상 정보를 화면에 나타내는 화면 표시 장치들 중에서, 박막형 평판 표시 장치가 가볍고, 어느 장소에든지 쉽게 사용할수 있다는 장점 때문에 근래에 집중적인 개발의 대상이 되고 있다. 특히, 액정 표시장치는 해상도가 높고, 동화상을 실현하기에 충분할 만큼 반응 속도가 빠르기 때문에, 가장 활발한 연구가 이루어지고 있는 제품이다.
상기 액정 표시장치는 방향성을 갖고 있는 액정 분자의 배향 방향을 분극성을 이용하여 인위적으로 조절함으로써, 액정의 배향 방향에 따른 광학적 이방성에 의해 빛을 투과 및 차단시킬 수 있게 되며, 이를 응용하여 평판 표시장치로 사용한다. 최근에는 복수의 화소들을 매트릭스 형태로 배열하고, 각각의 화소에 구비된 박막 트랜지스터(thin film transistor : TFT)와 같은 스위칭 소자를 통해 화상정보를 각각의 화소에 선택적으로 공급하는 액티브 매트릭스 형태(active matrix type)가 뛰어난 화질을 제공하기 때문에 가장 많이 사용되고 있다.
상기 액정 표시장치에 사용되는 기판은 빛을 투과시키는 투명한 재질로 예를 들어, 비용 및 가공성에 장점을 갖는 유리 재질이 적용된다.
상기 트랜지스터는 전자 이동도가 높은 다결정 실리콘 재질로 제작될 경우에 스위칭 속도가 빠르고, 사이즈를 작게 설계할 수 있으나, 다결정 실리콘은 고온 공정에 의해 형성되기 때문에 액정 표시장치의 유리 기판 상에 형성할 수 없게 된다.
따라서, 액정 표시장치의 유리 기판 상에 적용되는 박막 트랜지스터는 저온 공정에 의해 형성할 수 있는 비정질 실리콘 재질로 제작된다.
한편, 상기 액정 표시장치의 구동부는 디지털 신호를 처리하기 위하여 매우 많은 갯수의 스위칭소자들이 요구되기 때문에 스위칭 속도가 빠르고, 사이즈가 작은 트랜지스터들이 높은 밀도로 집적화된 복수의 집적회로(integrated circuit : IC)들로 구성된다.
따라서, 상기 액정 표시장치의 구동부에 적용되는 트랜지스터들은 고온 공정에 의해 형성되는 다결정 실리콘 재질로 제작되어야 한다.
상기한 바와같이 액정 표시장치의 기판에 적용되는 박막 트랜지스터는 저온 공정에 의해 비정질 실리콘 재질로 제작되고, 상기 액정 표시장치의 구동부에 적용되는 트랜지스터는 고온 공정에 의해 형성되는 다결정 실리콘 재질로 제작된다.
따라서, 액정 표시장치의 구동부는 별도의 단결정 실리콘 기판 상에 복수의 집적회로들이 개별적으로 제작되고, 그 집적회로들이 테이프 캐리어 패키지(tape carrier package : TCP) 상에 실장되어 탭(tape automated bonding : TAB) 방식으 로 액정 표시장치의 기판과 접속되거나 또는 칩-온-글래스(chip-on-glass : COG) 방식으로 액정 표시장치의 기판 상에 실장되어 기판과 결합된다.
그러나, 상기한 바와같이 액정 표시장치의 구동부가 탭 방식이나 칩-온-글래스 방식으로 기판과 결합될 경우에는 액정 표시장치의 구동부가 차지하는 공간이 요구되어 액정 표시장치의 소형화 및 간소화에 제약을 받게 되고, 구동신호들을 전송하는 배선들의 갯수 및 길이가 증가함에 따른 각종 노이즈나 전자기적 간섭(electromagnetic interference : EMI) 등이 발생하여 제품의 신뢰성이 저하되며, 액정 표시장치의 제조단가를 상승시키는 문제점이 있었다.
그런데, 최근 들어 상기 다결정 실리콘을 저온 공정으로 형성할 수 있는 연구개발이 진전됨에 따라 액정 표시장치의 기판 상에 제작되는 박막 트랜지스터를 다결정 실리콘 재질로 제작할 수 있게 되었고, 이를 통해 액정 표시장치의 기판 상에 구동부를 내장시킬 수 있는 구동회로 일체형 액정 표시장치가 제안되었다.
도1은 상기 구동회로 일체형 액정 표시장치의 개략적인 구성을 보인 예시도이다.
도1을 참조하면, 액정 표시장치는 일정하게 이격되어 횡으로 배열되는 게이트 라인(20)들과 일정하게 이격되어 종으로 배열되는 데이터 라인(30)들이 서로 교차하고, 그 게이트 라인(20)들과 데이터 라인(30)들이 교차하여 구획되는 사각형 영역에 화소(40)들이 형성된 액정 표시패널(10)과; 상기 액정 표시패널(10)에 실장되어 게이트 라인(20)들에 주사신호를 인가하는 게이트 구동부(50)와; 상기 액정 표시패널(10)에 실장되어 데이터 라인(30)들에 데이터신호를 인가하는 데이터 구동 부(60)로 구성된다.
상기 각각의 화소(40)에는 화소전극과 박막 트랜지스터가 구비되며, 그 박막 트랜지스터는 상기 게이트 라인(20)에 접속되는 게이트 전극과, 상기 데이터 라인(30)에 접속되는 소스 전극과; 상기 화소전극에 접속되는 드레인 전극을 구비한다.
그리고, 상기 게이트 라인(20)들과 데이터 라인(30)들의 일측 끝단에는 게이트 패드부와 데이터 패드부가 형성된다.
상기 게이트 구동부(50)는 상기 게이트 패드부를 통해 게이트 라인(20)들에 순차적으로 주사신호를 인가하고, 상기 데이터 구동부(60)는 상기 데이터 패드부를 통해 데이터 라인(30)들에 데이터신호를 인가하여 액정 표시패널(10)의 화소(40)들을 개별적으로 구동시킴으로써, 액정 표시패널(10)에서 원하는 화상이 표시된다.
상기 액정 표시패널(10)에 실장되는 게이트 구동부(50)와 데이터 구동부(60)는 액정 표시패널(10)의 박막 트랜지스터 어레이 기판을 제작하는 과정에서 동시에 형성된다.
상기한 바와같이 구동회로 일체형 액정 표시장치는 고해상도 및 대면적화가 진행됨에 따라 데이터 라인들 및 게이트 라인들의 갯수 및 길이가 증가하게 되어 부하(load)가 증가하게 된다.
한편, 상기 액정 표시장치의 고해상도 및 대면적화가 진행될수록 액정 표시장치를 구동하기 위해 처리되는 데이터신호의 양이 대폭 증가하게 되므로, 액정 표시장치의 구동부는 더욱 빠른 속도로 구동되어야 하지만, 상술한 바와같이 데이터 라인들 및 게이트 라인들의 부하가 증가하여 원하는 신호를 빠른 시간안에 인가할 수 없게 된다.
따라서, 고해상도 및 대면적의 액정 표시장치는 데이터 라인들 및 게이트 라인들의 부하에 대응하여 원하는 신호를 빠른 시간안에 인가할 수 있는 아날로그 버퍼가 필수적으로 요구된다.
일반적으로, 단결정 실리콘 재질의 트랜지스터들은 전기적 특성차이가 미세하기 때문에 연산증폭기를 설계하여 상기 아날로그 버퍼로 적용할 수 있지만, 다결정 실리콘 재질의 트랜지스터들은 전기적 특성차이가 크기 때문에 그 다결정 실리콘 재질의 트랜지스터들로 설계된 연산증폭기는 오프셋 전압(offset voltage)이 크고, 정적 전류에 의한 전력소모가 큰 문제점이 있어 상기 아날로그 버퍼로 적용하기 어렵다.
따라서, 상기 구동회로 일체형 액정 표시장치는 다결정 실리콘 재질의 트랜지스터들이 갖는 전기적 특성차이에 둔감하고, 구조가 간단하여 차지하는 면적을 줄이고, 전력소모가 작은 아날로그 버퍼가 요구된다.
상기한 바와같은 종래의 아날로그 버퍼를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2는 종래의 아날로그 버퍼를 보인 예시도이로서, 이에 도시한 바와같이 제1스위치(SW1) 및 제1커패시터(C1)를 통해 아날로그 신호(ANALOG_SIG)를 인가받아 데이터 라인(D1)에 인가되는 출력신호(OUT_SIG)의 전압변동을 보정하는 비교부(COMP1)와; 상기 비교부(COMP1)의 입력단과 출력단 사이에 접속된 제2스위치(SW2)와; 상기 비교부(COMP1)의 출력단 및 제1스위치(SW1)와 제1커패시터(C1)의 사이에 접속된 제3스위치(SW3)로 구성된다.
상기 제1스위치(SW1)와 제2스위치(SW2)는 제1제어신호(CS1)에 의해 동시에 도통 및 차단되며, 상기 제3스위치(SW3)는 제2제어신호(CS2)에 의해 도통 및 차단된다.
도3은 상기 도2에 도시된 아날로그 버퍼의 파형도로서, 이를 참조하여 종래 아날로그 버퍼의 구동을 상세히 설명하면 다음과 같다.
먼저, 상기 제1제어신호(CS1)가 고전위로 인가되는 초기화 구간에는 상기 제1스위치(SW1)가 도통되어 아날로그 신호(ANALOG_SIG)가 제1커패시터(C1)에 충전되고, 상기 제2스위치(SW2)도 도통되어 상기 비교부(COMP1)의 입력단과 출력단을 초기화시킨다. 이때, 상기 제2제어신호(CS2)는 저전위로 인가되므로, 상기 제3스위치(SW3)는 차단된다.
따라서, 상기 초기화 구간에 제1커패시터(C1)에는 상기 아날로그 신호(ANALOG_SIG)의 전압값(Vana)에서 비교부(COMP1)의 문턱전압(Vth)을 뺀 전압(Vana-Vth)이 충전된다.
그리고, 상기 제2제어신호(CS2)가 고전위로 인가되는 신호 인가구간에는 상기 제3스위치(SW3)가 도통되어 상기 아날로그 신호(ANALOG_SIG)의 전압값(Vana)이 도통된 제3스위치(SW3)를 통해 데이터 라인(D1)에 출력신호(OUT_SIG)로 인가된다. 이때, 상기 제1제어신호(CS1)는 저전위로 인가되므로, 상기 제1스위치(SW1)와 제2스위치(SW2)는 차단된다.
상기한 바와같이 구동되는 종래의 아날로그 버퍼는 상기 초기화 구간에 비교부(COMP1)에 설계되는 트랜지스터들의 전기적 특성차이에 따른 오차를 보정하기 위하여 오프셋 전압을 상기 제1커패시터(C1)에 저장하고, 동시에 비교부(COMP1)의 입력단과 출력단을 초기화시킨다.
그리고, 상기 신호 인가구간에는 도통된 제3스위치(SW3)를 통해 상기 아날로그 신호(ANALOG_SIG)의 전압값(Vana)을 데이터 라인(D1)에 출력신호(OUT_SIG)로 인가한다.
상기 비교부(COMP1)는 데이터 라인(D1)에 인가되는 출력신호(OUT_SIG)의 전압이 변동되면, 입력단의 전압을 변동시켜 상기 제1커패시터(C1)와 함께 상기 아날로그 신호(ANALOG_SIG)의 전압값(Vana)을 끌어 올리거나 끌어 내리게 된다.
즉, 상기 데이터 라인(D1)에 인가되는 출력신호(OUT_SIG)의 전압이 상승하면, 상기 비교부(COMP1)의 입력단의 전압은 하강하여 상기 제1커패시터(C1)와 함께 아날로그 신호(ANALOG_SIG)의 전압값(Vana)을 끌어 내리고, 반대로 상기 데이터 라인(D1)에 인가되는 출력신호(OUT_SIG)의 전압이 하강하면, 상기 비교부(COMP1)의 입력단의 전압은 상승하여 상기 제1커패시터(C1)와 함께 아날로그 신호(ANALOG_SIG)의 전압값(Vana)을 끌어 올리게 된다.
상기한 바와같이 끌어 올려지거나 끌어 내려진 아날로그 신호(ANALOG_SIG)의 전압값(Vana)은 상기 제3스위치(SW3)를 통해 데이터 라인(D1)에 출력신호(OUT_SIG)로 인가되므로, 출력신호(OUT_SIG)의 전압 변동이 보정되어 데이터 라인(D1)에는 보정된 전압이 인가된다.
그러나, 상기한 바와같은 종래의 아날로그 버퍼는 상기 비교부(COMP1)의 입력단에 오프셋 전압이 인가된 상태로 구동됨에 따라 비교부(COMP1)로부터 누설 전류가 흐르게 되고, 상기 비교부(COMP1)의 출력단에 접속되는 데이터 라인(D1)의 부하가 큰 고해상도 및 대면적 액정 표시장치의 경우에 비교부(COMP1)를 크게 설계하여야 함에 따라 누설 전류가 증가하여 전력소모가 증가하는 문제점이 있다.
또한, 상기 데이터 라인(D1)에 인가되는 출력신호(OUT_SIG)의 전압 변동에 따라 상기 비교부(COMP1)의 입력단 전압을 조절하여 출력신호(OUT_SIG)로 인가함으로써, 출력신호(OUT_SIG)의 전압 변동을 보정함에 따라 그 전압 변동이 보정된 출력신호(OUT_SIG)가 목적하는 데이터 신호의 전압값을 넘어서는 현상(overshoot)이 발생할 수 있고, 이로 인해 평판 표시장치에서 원하는 컬러 화상을 표시할 수 없는 문제점이 있다.
본 발명은 상기한 바와같은 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 평판 표시장치의 신호라인을 구동함에 있어서, 전력소모를 줄이고, 출력전압을 안정적으로 공급할 수 있는 아날로그 버퍼 및 그 구동방법을 제공하는데 있다.
상기 본 발명의 목적을 달성하기 위한 아날로그 버퍼는 아날로그 신호를 제1스위치 및 제1커패시터를 통해 인가받아 출력단의 전압변동을 보정하는 제1비교부와; 상기 제1비교부의 입력단과 출력단 사이에 접속된 제2스위치와; 상기 제1비교 부의 출력신호를 제2커패시터를 통해 인가받아 출력단의 전압변동을 보정하는 제2비교부와; 상기 제2비교부의 입력단과 출력단 사이에 접속된 제3스위치와; 상기 제2비교부의 출력신호를 인가받아 배선에 인가되는 출력신호의 전압변동을 보정하는 제3비교부와; 상기 제3비교부의 출력단 및 상기 제1스위치와 제1커패시터 사이에 접속된 제4스위치와; 상기 제3비교부에 전원전압과 접지전위를 공급 또는 차단하는 제5,제6스위치를 구비하여 구성되는 것을 특징으로 한다.
상기한 바와같이 구성되는 본 발명에 의한 아날로그 버퍼를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도4는 본 발명에 의한 아날로그 버퍼를 보인 예시도이다.
도4에 도시한 바와같이, 본 발명에 의한 아날로그 버퍼는 아날로그 신호(ANALOG_SIG)를 제1스위치(SW11) 및 제1커패시터(C11)를 통해 인가받아 출력단의 전압변동을 보정하는 제1비교부(COMP11)와; 상기 제1비교부(COMP11)의 입력단과 출력단 사이에 접속된 제2스위치(SW12)와; 상기 제1비교부(COMP11)의 출력신호를 제2커패시터(C12)를 통해 인가받아 출력단의 전압변동을 보정하는 제2비교부(COMP12)와; 상기 제2비교부(COMP12)의 입력단과 출력단 사이에 접속된 제3스위치(SW13)와; 상기 제2비교부(COMP12)의 출력신호를 인가받아 데이터 라인(D11)에 인가되는 출력신호(OUT_SIG)의 전압변동을 보정하는 제3비교부(COMP13)와; 상기 제3비교부(COMP13)의 출력단 및 상기 제1스위치(SW11)와 제1커패시터(C11) 사이에 접속된 제4스위치(SW14)와; 상기 제3비교부(COMP13)에 전원전압(VDD)과 접지전위(VSS)를 공급 또는 차단하는 제5,제6스위치(SW15,SW16)로 구성된다.
상기 제1 내지 제3스위치(SW11~SW13)들은 제1제어신호(CS11)에 의해 동시에 도통 또는 차단되고, 상기 제4스위치(SW14)는 제2제어신호(CS12)에 의해 도통 또는 차단되며, 상기 제5,제6스위치(SW15,SW16)들은 제3제어신호(CS13)에 의해 교번하여 도통 또는 차단된다.
상기 제1 내지 제3스위치(SW11~SW13)들은 게이트 전극에 제1제어신호(CS11)를 인가받아 동시에 턴-온(turn-on) 또는 턴-오프(turn-off)되는 트랜지스터로 구성될 수 있고, 상기 제4스위치(SW14)는 제2제어신호(CS12)를 게이트 전극에 인가받아 턴-온 또는 턴-오프되는 트랜지스터로 구성될 수 있으며, 상기 제5,제6스위치(SW15,SW16)들은 제3제어신호(CS13)에 의해 교번하여 턴-온 또는 턴-오프되는 트랜지스터로 구성될 수 있다. 이때, 제1 내지 제4스위치(SW11~SW14)들 및 제6스위치(SW16)는 엔형 모스트랜지스터(N-type MOS transistor)로 구성될 수 있고, 제5스위치(SW15)는 피형 모스트랜지스터(P-type MOS transistor)로 구성될 수 있다.
그리고, 상기 제1 내지 제3비교부(COMP11~COMP13)는 인버터(inverter)나 전압증폭기(voltage amplifier) 등으로 구성될 수 있다.
그리고, 상기 제3비교부(COMP13)의 출력단과 데이터 라인(D11) 사이에는 제3비교부(COMP13)의 출력신호(OUT_SIG)에 노이즈가 발생되는 것을 방지하기 위한 저항이 추가로 구비될 수 있다.
도5는 상기 도4의 제3비교부(COMP13)를 보다 상세히 보인 예시도이다.
도5를 참조하면, 상기 제3비교부(COMP13)의 일측은 게이트전극에 제3제어신호(CS13)를 인가받는 제1피형 모스트랜지스터(PM11)를 통해 전원전압(VDD)에 접속되고, 제3비교부(COMP13)의 타측은 게이트전극에 제3제어신호(CS13)를 인가받는 제1엔형 모스트랜지스터(NM11)를 통해 접지전위(VSS)에 접속된다.
상기 제3비교부(COMP13)는 상기 제1피형 모스트랜지스터(PM11)와 제1엔형 모스트랜지스터(NM11) 사이에 직렬 접속되어 상기 도4의 제2비교부(COMP12)의 출력신호(COMP12_OUT)를 게이트전극에 인가받는 제2피형 모스트랜지스터(PM12) 및 제2엔형 모스트랜지스터(NM12)로 구성되며, 그 제2피형 모스트랜지스터(PM12) 및 제2엔형 모스트랜지스터(NM12)의 드레인 접속점으로부터 출력신호(OUT-SIG)가 출력된다.
도6은 상기 도4에 도시된 아날로그 버퍼의 시뮬레이션(simulation) 결과에 따른 파형도로서, 이를 참조하여 본 발명에 따른 아날로그 버퍼의 구동을 상세히 설명하면 다음과 같다.
먼저, 제1제어신호(CS11)가 고전위로 인가되는 제N초기화 구간에는 제1스위치(SW11)가 도통되어 아날로그 신호(ANALOG_SIG)가 제1커패시터(C11)에 충전되고, 제2스위치(SW12)가 도통되어 제1비교부(COMP11)의 입력단과 출력단을 초기화시킨다.
또한, 상기 제2스위치(SW12)가 도통됨에 따라 아날로그 신호(ANALOG_SIG)는 제2커패시터(C12)에 충전되며, 제3스위치(SW13)가 도통되어 제2비교부(COMP12)의 입력단과 출력단을 초기화시킨다.
한편, 상기 제1제어신호(CS11)가 고전위로 인가되는 초기화 구간에 제2제어 신호(CS12)는 저전위로 인가되어 제4스위치(SW14)가 차단되며, 제3제어신호(CS13)는 저전위로 인가되므로, 제5스위치(SW15)는 도통되고, 제6스위치(SW16)는 차단된다.
상기 제5스위치(SW15)가 상기 제N초기화 구간에 도통됨에 따라 상기 제3비교부(COMP13)의 출력신호(OUT_SIG)는 전원전압(VDD)의 레벨까지 상승하여 프리차지(precharge)되고, 이로 인해 제3비교부(COMP13)의 출력신호(OUT_SIG)의 전압은 제1커패시터(C11)에 충전된 아날로그 신호(ANALOG_SIG)의 전압에 비해 높은 전압을 갖게 된다.
상기한 바와같이 제N초기화 구간에서는 제1,제2비교부(COMP11,COMP12)들을 구성하는 트랜지스터들의 전기적 특성차이에 따른 오차를 보정하기 위하여 오프셋 전압을 제1,제2커패시터(C11,C12)에 충전하고, 제1,제2비교부(COMP11,COMP12)들의 입력단과 출력단을 초기화시키며, 제3비교부(COMP13)의 출력신호(OUT_SIG)를 전원전압(VDD)의 레벨까지 프리차지시킴에 따라 제1오프셋구간으로 정의할 수 있다.
그리고, 제2제어신호(CS12)가 고전위로 인가되는 제N신호인가 구간에는 제4스위치(SW14)가 도통되어 제1커패시터(C11)에 충전된 아날로그 신호(ANALOG_SIG)가 제4스위치(SW14)를 통해 데이터 라인(D11)에 출력신호(OUT_SIG)로 인가된다.
한편, 상기 제2제어신호(CS12)가 고전위로 인가되는 제N신호인가 구간에는 제1제어신호(CS11)가 저전위로 인가되어 상기 제1 내지 제3스위치(SW11,SW12,SW13)들이 차단되며, 제3제어신호(CS13)는 제N신호인가 구간에서 고전위 구간과 저전위 구간을 갖기 때문에 제5,제6스위치(SW15,SW16)들은 교번하여 도통 또는 차단된다.
즉, 상기 제3제어신호(CS13)의 고전위 구간에는 제6스위치(SW16)가 도통되고, 제5스위치(SW15)가 차단되며, 반대로 제3제어신호(CS13)의 저전위 구간에는 제6스위치(SW16)가 차단되고, 제5스위치(SW15)가 도통된다.
따라서, 상기 제N신호인가 구간의 제3제어신호(CS13)가 고전위로 인가되는 구간에서는 제1,제2비교부(COMP11,COMP12)들의 구동에 의해 전술한 제N초기화 구간에 전원전압(VDD)의 레벨까지 프리차지된 제3비교부(COMP13)의 출력신호(OUT_SIG) 전압이 제1커패시터(C11)에 충전된 아날로그 신호(ANALOG_SIG)의 전압과 같아지도록 제3비교부(COMP13)의 입력전압을 끌어올리게 되어 도5의 제2엔형 모스트랜지스터(NM12)가 도통되며, 이때 제3제어신호(CS13)에 의해 제6스위치(SW16)가 도통된 상태이기 때문에 상기 제3비교부(COMP13)의 출력신호(OUT_SIG)의 전압은 제1커패시터(C11)에 충전된 아날로그 신호(ANALOG_SIG)의 전압과 같아질 때까지 접지전위(VSS)로 방전된다.
상기 접지전위(VSS)로 방전되는 제3비교부(COMP13)의 출력신호(OUT_SIG) 전압이 상기 제1커패시터(C11)에 충전된 아날로그 신호(ANALOG_SIG)의 전압에 비해 같거나 낮아지면, 상기 제1,제2비교부(COMP11,COMP12)들이 구동되어 상기 제3비교부(COMP13)의 입력전압을 끌어내림에 따라 도5의 제2엔형 모스트랜지스터(NM12)가 차단되어 제3비교부(COMP13)의 출력신호(OUT_SIG) 전압의 방전이 종료된다.
상기한 바와같이 제N신호인가 구간의 제3제어신호(CS13)가 고전위로 인가되는 구간에서는 제3제어신호(CS13)에 의해 제6스위치(SW16)가 도통되고, 제1,제2비교부(COMP11,COMP12)들이 구동되어 제3비교부(COMP13)의 입력전압을 끌어올려 도5 의 제2엔형 모스트랜지스터(NM12)를 도통시킴으로써, 제3비교부(COMP13)의 출력신호(OUT_SIG)의 전압을 제1커패시터(C11)에 충전된 아날로그 신호(ANALOG_SIG)의 전압과 같아질때까지 접지전위(VSS)로 방전시킴에 따라 방전구간으로 정의할 수 있다. 이때, 방전이 종료된 제3비교부(COMP13)의 출력신호(OUT_SIG) 전압은 목적하는 데이터 전압을 넘어서는 현상(OVERSHOOT)이 발생될 수 있다.
따라서, 상기 제N신호인가 구간의 제3제어신호(CS13)가 저전위로 인가되는 구간에서는 제6스위치(SW16)가 차단되고, 제5스위치(SW15)가 도통되어 상기 제3비교부(COMP13)의 출력신호(OUT_SIG) 전압을 일정 부분 충전시킴으로써, 상기 방전구간에서 방전이 종료된 제3비교부(COMP13)의 출력신호(OUT_SIG) 전압이 목적하는 데이터 전압을 넘어서는 현상(OVERSHOOT)을 보상하여 정확한 데이터 전압이 출력되도록 한다.
상기한 바와같이 제N신호인가 구간의 제3제어신호(CS13)가 저전위로 인가되는 구간에서는 제6스위치(SW16)가 차단되고, 제5스위치(SW15)가 도통되어 상기 제3비교부(COMP13)의 출력신호(OUT_SIG) 전압을 일정 부분 충전시킴으로써, 상기 방전구간에서 방전이 종료된 제3비교부(COMP13)의 출력신호(OUT_SIG) 전압이 목적하는 데이터 전압을 넘어서는 현상(OVERSHOOT)을 보상하여 정확한 데이터 전압이 출력되도록 함에 따라 제2오프셋구간으로 정의할 수 있다.
한편, 상기한 바와같은 본 발명에 의한 아날로그 버퍼에 인가되는 아날로그 신호(ANALOG_SIG)는 플리커(flicker)와 같은 화상의 열화 현상을 방지하기 위하여 인버젼(inversion) 방식으로 인가된다.
따라서, 제N+1초기화 구간에서는 제1스위치(SW11)가 도통되어 반전된 아날로그 신호(ANALOG_SIG)가 제1커패시터(C11)에 충전되고, 제2스위치(SW12)가 도통되어 제1비교부(COMP11)의 입력단과 출력단을 초기화시킨다.
또한, 상기 제2스위치(SW12)가 도통됨에 따라 상기 반전된 아날로그 신호(ANALOG_SIG)는 제2커패시터(C12)에 충전되며, 제3스위치(SW13)가 도통되어 제2비교부(COMP12)의 입력단과 출력단을 초기화시킨다.
한편, 상기 제1제어신호(CS11)가 고전위로 인가되는 초기화 구간에 제2제어신호(CS12)는 저전위로 인가되어 제4스위치(SW14)가 차단되며, 제3제어신호(CS13)는 고전위로 인가되므로, 제5스위치(SW15)는 차단되고, 제6스위치(SW16)는 도통된다.
상기 제6스위치(SW16)가 상기 제N+1초기화 구간에 도통됨에 따라 상기 제3비교부(COMP13)의 출력신호(OUT_SIG)는 접지전위(VSS)의 레벨까지 방전되고, 이로 인해 제3비교부(COMP13)의 출력신호(OUT_SIG)의 전압은 제1커패시터(C11)의 반전된 아날로그 신호(ANALOG_SIG)의 전압에 비해 낮은 전압을 갖게 된다.
상기한 바와같이 제N+1초기화 구간에서는 제1,제2비교부(COMP11,COMP12)들을 구성하는 트랜지스터들의 전기적 특성차이에 따른 오차를 보정하기 위하여 오프셋 전압을 제1,제2커패시터(C11,C12)에 충전하고, 제1,제2비교부(COMP11,COMP12)들의 입력단과 출력단을 초기화시키며, 제3비교부(COMP13)의 출력신호(OUT_SIG)를 접지전위(VSS)의 레벨까지 방전시킴에 따라 제1오프셋구간으로 정의할 수 있다.
그리고, 제2제어신호(CS12)가 고전위로 인가되는 제N+1신호인가 구간에는 제4스위치(SW14)가 도통되어 상기 제1커패시터(C11)의 반전된 아날로그 신호(ANALOG_SIG)가 상기 제4스위치(SW14)를 통해 데이터 라인(D11)에 출력신호(OUT_SIG)로 인가된다.
한편, 상기 제2제어신호(CS12)가 고전위로 인가되는 제N+1신호인가 구간에는 제1제어신호(CS11)가 저전위로 인가되어 상기 제1 내지 제3스위치(SW11,SW12,SW13)들이 차단되며, 제3제어신호(CS13)는 제N+1신호인가 구간에서 저전위 구간과 고전위 구간을 갖기 때문에 제5,제6스위치(SW15,SW16)들은 교번하여 도통 또는 차단된다.
즉, 상기 제3제어신호(CS13)의 저전위 구간에는 제6스위치(SW16)가 차단되고, 제5스위치(SW15)가 도통되며, 반대로 제3제어신호(CS13)의 고전위 구간에는 제6스위치(SW16)가 도통되고, 제5스위치(SW15)가 차단된다.
따라서, 상기 제N+1신호인가 구간의 제3제어신호(CS13)가 저전위로 인가되는 구간에서는 제1,제2비교부(COMP11,COMP12)들의 구동에 의해 전술한 제N+1초기화 구간에 접지전위(VSS)의 레벨까지 방전된 제3비교부(COMP13)의 출력신호(OUT_SIG) 전압이 제1커패시터(C11)의 반전된 아날로그 신호(ANALOG_SIG)의 전압과 같아지도록 상기 제3비교부(COMP13)의 입력전압을 끌어내리게 되어 도5의 제2피형 모스트랜지스터(PM12)가 도통되며, 이때 제3제어신호(CS13)에 의해 제5스위치(SW15)가 도통된 상태이기 때문에 상기 제3비교부(COMP13)의 출력신호(OUT_SIG)의 전압은 제1커패시터(C11)의 반전된 아날로그 신호(ANALOG_SIG)의 전압과 같아질 때까지 전원전압(VDD)에 의해 충전된다.
상기 전원전압(VDD)에 의해 충전된 제3비교부(COMP13)의 출력신호(OUT_SIG) 전압이 상기 제1커패시터(C11)의 반전된 아날로그 신호(ANALOG_SIG)의 전압에 비해 같거나 높아지면, 상기 제1,제2비교부(COMP11,COMP12)들이 구동되어 상기 제3비교부(COMP13)의 입력전압을 끌어올림에 따라 도5의 제2피형 모스트랜지스터(PM12)가 차단되어 제3비교부(COMP13)의 출력신호(OUT_SIG) 전압의 충전이 종료된다.
상기한 바와같이 제N+1신호인가 구간의 제3제어신호(CS13)가 저전위로 인가되는 구간에서는 제3제어신호(CS13)에 의해 제5스위치(SW15)가 도통되고, 제1,제2비교부(COMP11,COMP12)들의 구동에 의해 제3비교부(COMP13)의 입력전압을 끌어내려 도5의 제2피형 모스트랜지스터(PM12)를 도통시킴으로써, 제3비교부(COMP13)의 출력신호(OUT_SIG)의 전압을 제1커패시터(C11)의 반전된 아날로그 신호(ANALOG_SIG)의 전압과 같아질때까지 전원전압(VDD)에 의해 충전시킴에 따라 충전구간으로 정의할 수 있다. 이때, 충전이 종료된 제3비교부(COMP13)의 출력신호(OUT_SIG) 전압은 목적하는 데이터 전압을 넘어서는 현상(OVERSHOOT)이 발생될 수 있다.
따라서, 상기 제N+1신호인가 구간의 제3제어신호(CS13)가 고전위로 인가되는 구간에서는 제6스위치(SW16)가 도통되고, 제5스위치(SW15)가 차단되어 상기 제3비교부(COMP13)의 출력신호(OUT_SIG) 전압을 일정 부분 접지전위(VSS)로 방전시킴으로써, 상기 충전구간에서 충전이 종료된 제3비교부(COMP13)의 출력신호(OUT_SIG) 전압이 목적하는 데이터 전압을 넘어서는 현상(OVERSHOOT)을 보상하여 정확한 데이터 전압이 출력되도록 한다.
상기한 바와같이 제N+1신호인가 구간의 제3제어신호(CS13)가 고전위로 인가 되는 구간에서는 제6스위치(SW16)가 도통되고, 제5스위치(SW15)가 차단되어 상기 제3비교부(COMP13)의 출력신호(OUT_SIG) 전압을 일정 부분 접지전위(VSS)로 방전시킴으로써, 충전구간에서 충전이 종료된 제3비교부(COMP13)의 출력신호(OUT_SIG) 전압이 목적하는 데이터 전압을 넘어서는 현상(OVERSHOOT)을 보상하여 정확한 데이터 전압이 출력되도록 함에 따라 제2오프셋구간으로 정의할 수 있다.
한편, 상기 본 발명에 의한 아날로그 버퍼는 구동회로 일체형 액정 표시장치에 내장되는 게이트 구동부나 데이터 구동부에 구비될 수 있으며, 특히 액정 표시장치의 데이터 라인에 화상신호를 인가하는 데이터 구동부의 출력단에 구비될 수 있다.
또한, 상기 본 발명에 의한 아날로그 버퍼는 액정 표시장치 뿐만 아니라 음극선관(cathode ray tube : CRT)을 대체하는 플라즈마 표시장치(plasma display panel : PDP), 전계방출 표시장치(field emission display : FED) 또는 전계발광 표시장치(electroluminescence display : ELD) 등의 다양한 평판 표시장치의 신호선 구동부에 구비될 수 있으며, 특히 평판 표시장치의 신호선에 화상신호를 인가하는 신호선 구동부의 출력단에 구비될 수 있다.
상술한 바와같이 본 발명에 의한 아날로그 버퍼 및 그 구동방법은 최종단 비교부에 한쌍의 스위치들이 구비되어 제N초기화 구간의 제1오프셋구간에 출력신호의 전압레벨을 전원전압으로 프리차지시키고, 제N신호인가 구간의 방전구간에 출력신호의 전압레벨을 목적하는 데이터 신호의 전압으로 방전시킨 다음 제N신호인가 구 간의 제2오프셋구간에 방전된 출력신호 전압이 목적하는 데이터 전압을 넘어서는 현상을 보상하여 정확한 데이터 전압이 출력되도록 하며, 또한 제N+1초기화 구간의 제1오프셋구간에 출력신호의 전압레벨을 접지전위로 방전시키고, 제N+1신호인가 구간의 충전구간에 출력신호의 전압레벨을 목적하는 데이터 신호의 전압으로 충전시킨 다음 제N+1신호인가 구간의 제2오프셋구간에 충전된 출력신호 전압이 목적하는 데이터 전압을 넘어서는 현상을 보상하여 정확한 데이터 전압이 출력되도록 함에 따라 인버젼 방식으로 구동되는 평판 표시장치에서 원하는 컬러를 정확하게 표현할 수 있게 되어 화질을 향상시킬 수 있는 효과가 있다.
또한, 최종단 비교부를 제외한 비교부들을 구성하는 트랜지스터들의 사이즈를 최소로 설계할 수 있게 되어 누설전류를 최소화함으로써, 소비전력을 줄일 수 있고, 상기 최종단 비교부의 경우에도 상기 한쌍의 스위치들이 제1,제2오프셋구간에서 누설전류가 흐르는 것을 차단함에 따라 소비전력을 최소화할 수 있는 효과가 있다.
그리고, 상기 최종단 비교부를 구성하는 트랜지스터들이 동시에 도통되는 경우에 상기 한쌍의 스위치들이 전원전압과 접지전위 사이를 차단함에 따라 오실레이션(oscillation) 등과 같은 회로의 불안정 현상을 방지할 수 있는 효과가 있다.

Claims (10)

  1. 제1스위치 및 제1커패시터를 통해 인가받아 출력단의 전압변동을 보정하는 제1비교부와; 상기 제1비교부의 입력단과 출력단 사이에 접속된 제2스위치와; 상기 제1비교부의 출력신호를 제2커패시터를 통해 인가받아 출력단의 전압변동을 보정하는 제2비교부와; 상기 제2비교부의 입력단과 출력단 사이에 접속된 제3스위치와; 상기 제2비교부의 출력신호를 인가받아 배선에 인가되는 출력신호의 전압변동을 보정하는 제3비교부와; 상기 제3비교부의 출력단 및 상기 제1스위치와 제1커패시터 사이에 접속된 제4스위치와; 상기 제3비교부에 전원전압과 접지전위를 공급 또는 차단하는 제5,제6스위치를 구비하여 구성되는 것을 특징으로 하는 아날로그 버퍼.
  2. 제 1 항에 있어서, 상기 아날로그 버퍼는 구동회로 일체형 액정 표시장치에 내장되는 데이터 구동부에 구비된 것을 특징으로 하는 아날로그 버퍼.
  3. 제 1 항에 있어서, 상기 배선은 액정 표시장치의 데이터 라인인 것을 특징으로 하는 아날로그 버퍼.
  4. 제 1 항에 있어서, 상기 제1 내지 제3스위치들은 동시에 도통 또는 차단되고, 상기 제4스위치는 상기 제1 내지 제3스위치들과 반대로 도통 또는 차단되며, 상기 제5,제6스위치는 교번하여 도통 또는 차단되는 것을 특징으로 하는 아날로그 버퍼.
  5. 제 1 항에 있어서, 상기 제1 내지 제4스위치들 및 제6스위치는 엔형 모스트랜지스터(N-type MOS transistor)로 구성되고, 제5스위치는 피형 모스트랜지스터(P-type MOS transistor)로 구성된 것을 특징으로 하는 아날로그 버퍼.
  6. 제 1 항에 있어서, 상기 비교부는 인버터(inverter) 및 전압증폭기(voltage amplifier) 중에 하나로 구성된 것을 특징으로 하는 아날로그 버퍼.
  7. 제 1 항에 있어서, 상기 제3비교부의 출력단과 상기 배선 사이에 저항을 더 구비하여 구성되는 것을 특징으로 하는 아날로그 버퍼.
  8. 제 1 항에 있어서, 상기 제3비교부는 상기 제5스위치와 제6스위치 사이에 직렬 접속되어 상기 제2비교부의 출력신호를 게이트전극에 인가받는 제1피형 모스트랜지스터 및 제1엔형 모스트랜지스터로 구성되며, 상기 제1피형 모스트랜지스터 및 제1엔형 모스트랜지스터의 드레인 접속점으로부터 출력신호가 출력되는 것을 특징으로 하는 아날로그 버퍼.
  9. 아날로그 신호를 인가받아 순차적으로 접속된 제1커패시터, 제1비교부, 제2 커패시터, 제2비교부 및 제3비교부를 통해 출력신호의 전압변동을 보정하여 배선에 인가하는 아날로그 버퍼의 구동방법에 있어서, 상기 제1,제2커패시터에 오프셋 전압을 충전하고, 상기 제1,제2비교부들의 입력단과 출력단을 초기화시키며, 상기 제3비교부의 출력신호를 프리차지시키는 제N초기화 구간의 제1오프셋 단계와; 상기 제3비교부의 출력신호 전압을 상기 아날로그 신호의 전압과 적어도 같아지도록 방전시키는 제N신호인가 구간의 방전 단계와; 상기 방전 단계에서 방전이 종료된 제3비교부의 출력신호 전압이 목적하는 전압을 넘어서는 현상을 보상하는 제N신호인가 구간의 제2오프셋 단계를 포함하여 이루어지는 것을 특징으로 하는 아날로그 버퍼의 구동방법.
  10. 제 9 항에 있어서, 상기 제1,제2커패시터에 오프셋 전압을 충전하고, 상기 제1,제2비교부들의 입력단과 출력단을 초기화시키며, 상기 제3비교부의 출력신호를 방전시키는 제N+1초기화 구간의 제1오프셋 단계와; 상기 제3비교부의 출력신호 전압을 상기 아날로그 신호의 전압과 적어도 같아지도록 충전시키는 제N+1신호인가 구간의 충전 단계와; 상기 충전 단계에서 충전이 종료된 제3비교부의 출력신호 전압이 목적하는 전압을 넘어서는 현상을 보상하는 제N+1신호인가 구간의 제2오프셋 단계를 더 포함하여 이루어지는 것을 특징으로 하는 아날로그 버퍼의 구동방법.
KR1020030099383A 2003-12-29 2003-12-29 아날로그 버퍼 및 그 구동방법 KR100983706B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030099383A KR100983706B1 (ko) 2003-12-29 2003-12-29 아날로그 버퍼 및 그 구동방법
US10/879,096 US7132862B2 (en) 2003-12-29 2004-06-30 Analog buffer and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030099383A KR100983706B1 (ko) 2003-12-29 2003-12-29 아날로그 버퍼 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20050068219A KR20050068219A (ko) 2005-07-05
KR100983706B1 true KR100983706B1 (ko) 2010-09-24

Family

ID=34698699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030099383A KR100983706B1 (ko) 2003-12-29 2003-12-29 아날로그 버퍼 및 그 구동방법

Country Status (2)

Country Link
US (1) US7132862B2 (ko)
KR (1) KR100983706B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007147959A (ja) * 2005-11-28 2007-06-14 Nec Lcd Technologies Ltd Ｌｃｄパネルの駆動回路
KR101232172B1 (ko) * 2006-06-30 2013-02-12 엘지디스플레이 주식회사 아날로그 버퍼 및 그의 구동방법과 그를 이용한 표시장치
RU2454791C1 (ru) * 2008-08-11 2012-06-27 Шарп Кабусики Кайся Схема возбуждения емкостной нагрузки и устройство отображения, включающее в себя ее
KR102113608B1 (ko) * 2013-04-12 2020-05-22 엘지디스플레이 주식회사 표시장치용 구동회로 및 이의 구동방법
US20220089054A1 (en) * 2020-09-18 2022-03-24 Cummins Inc. Estimation of charging duration for electric vehicles

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05325587A (ja) * 1992-05-27 1993-12-10 Oki Lsi Tekunoroji Kansai:Kk サンプリング回路
JP2001222261A (ja) 2000-02-08 2001-08-17 Toshiba Corp 表示装置の駆動回路及び表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5812626A (en) * 1995-06-13 1998-09-22 Matsushita Electric Industrial Co., Ltd. Time counting circuit sampling circuit skew adjusting circuit and logic analyzing circuit
KR101022581B1 (ko) * 2003-12-30 2011-03-16 엘지디스플레이 주식회사 아날로그 버퍼 및 그를 이용한 액정 표시 장치 및 그 구동방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05325587A (ja) * 1992-05-27 1993-12-10 Oki Lsi Tekunoroji Kansai:Kk サンプリング回路
JP2001222261A (ja) 2000-02-08 2001-08-17 Toshiba Corp 表示装置の駆動回路及び表示装置

Also Published As

Publication number Publication date
KR20050068219A (ko) 2005-07-05
US7132862B2 (en) 2006-11-07
US20050140399A1 (en) 2005-06-30

Similar Documents

Publication Publication Date Title
US10978114B2 (en) Shift register unit, gate driving circuit, display device and driving method to reduce noise
US9183772B2 (en) Data driver for panel display apparatuses
US9190169B2 (en) Shift register and flat panel display device having the same
US9081218B2 (en) Liquid crystal display device
US11594182B2 (en) Gate driver on array (GOA) circuit, display panel and threshold voltage compensating method for a thin film transistor
US20210366400A1 (en) Shift Register Unit, Gate Drive Circuit, Display Device and Driving Method
CN110148390B (zh) 阵列基板、其驱动方法及显示装置
CN101111880B (zh) 用于主动矩阵发光器件显示器的系统和驱动方法
US7342576B2 (en) Driving circuit of liquid crystal display
US11600242B2 (en) Single-stage gate driving circuit with multiple outputs and gate driving device
EP0731442B1 (en) Signal disturbance reduction arrangement for a liquid crystal display
US20110292007A1 (en) Shift register, display device provided with same, and method of driving shift register
US10796655B2 (en) Display device
KR100531246B1 (ko) 피모스소자의 누설전류 저감을 위한 평판디스플레이장치및 그 신호인가방법
KR100983706B1 (ko) 아날로그 버퍼 및 그 구동방법
KR100996573B1 (ko) 아날로그 버퍼 및 그 구동방법
US10854163B2 (en) Display device suppressing display failure caused by residual charge
US6329976B1 (en) Electro-optical display device with temperature-dependent drive means
KR100557501B1 (ko) 아날로그 버퍼 및 그 구동방법
KR20060023138A (ko) 액티브 매트릭스 디스플레이 디바이스 및 열 어드레스 회로
US20210375226A1 (en) Display device
KR101023722B1 (ko) 쉬프트 레지스터의 구동 회로
US20230162681A1 (en) Display, method, and 5t1c n-type pixel circuit
KR102615995B1 (ko) 표시장치
KR100973819B1 (ko) 평판 표시 장치용 아날로그 증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 9