KR102113608B1 - 표시장치용 구동회로 및 이의 구동방법 - Google Patents

표시장치용 구동회로 및 이의 구동방법 Download PDF

Info

Publication number
KR102113608B1
KR102113608B1 KR1020130104409A KR20130104409A KR102113608B1 KR 102113608 B1 KR102113608 B1 KR 102113608B1 KR 1020130104409 A KR1020130104409 A KR 1020130104409A KR 20130104409 A KR20130104409 A KR 20130104409A KR 102113608 B1 KR102113608 B1 KR 102113608B1
Authority
KR
South Korea
Prior art keywords
low
control switches
frame period
buffer control
specific frame
Prior art date
Application number
KR1020130104409A
Other languages
English (en)
Other versions
KR20140123395A (ko
Inventor
남유성
윤세창
김시현
김낙윤
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to CN201310479152.XA priority Critical patent/CN104103246B/zh
Priority to US14/053,454 priority patent/US9330618B2/en
Publication of KR20140123395A publication Critical patent/KR20140123395A/ko
Application granted granted Critical
Publication of KR102113608B1 publication Critical patent/KR102113608B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3618—Control of matrices with row and column drivers with automatic refresh of the display panel using sense/write circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 데이터 드라이버의 소비 전력을 저감시킬 수 있는 표시장치용 구동회로 및 이의 구동방법에 관한 것으로, 미리 설정된 특정 프레임 기간에만 한 프레임의 영상 데이터들이 처리되는 저속 리프레쉬 모드에서, 그 특정 프레임 기간 마다 내부의 버퍼들을 온 상태로 유지하고 그 특정 프레임 기간들을 제외한 나머지 프레임 기간 마다 상기 버퍼들을 오프 상태로 유지하는 데이터 드라이버를 포함함을 특징으로 한다.

Description

표시장치용 구동회로 및 이의 구동방법{DRIVING CIRCUIT FOR DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}
본 발명은 표시장치용 구동회로에 관한 것으로, 특히 데이터 드라이버의 소비 전력을 저감시킬 수 있는 표시장치용 구동회로 및 이의 구동방법에 대한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
이 구동회로는 타이밍 컨트롤러, 게이트 드라이버 및 데이터 드라이버 등을 포함하는 바, 종래에는 영상 특성에 관계없이 데이터 드라이버내의 버퍼들이 항상 온 상태로 구동되므로 이 데이터 드라이버에 의해 소비되는 전력이 상당히 높다는 문제점이 있었다.
본 발명은 전술된 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 정지 영상이 처리되는 저속 리프레쉬 모드에서, 영상 데이터가 처리되는 특정 프레임 기간들을 제외한 나머지 프레임 기간들 동안 데이터 드라이버 내의 버퍼들을 모두 턴-오프시킴으로써 소비 전력을 획기적으로 감소시킬 수 있는 표시장치용 구동회로 및 이의 구동 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시장치용 구동회로는, 미리 설정된 특정 프레임 기간에만 한 프레임의 영상 데이터들이 처리되는 저속 리프레쉬 모드에서, 그 특정 프레임 기간 마다 내부의 버퍼들을 온 상태로 유지하고 그 특정 프레임 기간들을 제외한 나머지 프레임 기간 마다 상기 버퍼들을 오프 상태로 유지하는 데이터 드라이버를 포함함을 특징으로 한다.
상기 버퍼들은 고전압 및 저전압을 공급받아 정극성의 데이터 전압을 출력하는 다수의 정극성 버퍼들과, 그리고 상기 고전압 및 저전압을 공급받아 부극성의 데이터 전압을 출력하는 다수의 부극성 버퍼들로 구성되며; 상기 고전압을 전송하는 고전압전송라인과 상기 다수의 정극성 버퍼들간에 접속된 다수의 제 1 버퍼제어 스위치들; 상기 저전압을 전송하는 저전압전송라인과 상기 다수의 정극성 버퍼들간에 접속된 다수의 제 2 버퍼제어 스위치들; 상기 고전압을 전송하는 고전압전송라인과 상기 다수의 부극성 버퍼들간에 접속된 다수의 제 3 버퍼제어 스위치들; 및, 상기 저전압을 전송하는 저전압전송라인과 상기 다수의 부극성 버퍼들간에 접속된 다수의 제 4 버퍼제어 스위치들을 더 포함함을 특징으로 한다.
상기 데이터 드라이버는, 상기 특정 프레임 기간 마다 상기 제 1 내지 제 4 버퍼제어 스위치들을 턴-온시켜 상기 정극성 및 부극성 버퍼들을 온 상태로 유지하고, 그리고 그 특정 프레임 기간들을 제외한 나머지 프레임 기간 마다 상기 제 1 내지 제 4 버퍼제어 스위치들을 턴-오프시킴으로써 상기 정극성 및 부극성 버퍼들을 오프 상태로 유지함을 특징으로 한다.
상기 특정 프레임 기간 마다 로우 상태를 가지며 상기 나머지 프레임 기간 마다 하이 상태를 갖는 로우 리프레쉬 레이트 신호를 생성하고 이를 상기 제 1 내지 제 4 버퍼제어 스위치들로 공급하는 타이밍 컨트롤러를 더 포함함을 특징으로 한다.
상기 특정 프레임 기간 마다 로우 상태를 가지며 상기 나머지 프레임 기간 마다 하이 상태를 갖는 로우 리프레쉬 레이트 신호를 생성하는 타이밍 컨트롤러; 및, 상기 타이밍 컨트롤러로부터의 로우 리프레쉬 레이트 신호에 따라 상기 제 1 내지 제 4 버퍼제어 스위치들의 동작을 제어하는 스위치제어부를 더 포함함을 특징으로 한다.
상기 로우 리프레쉬 레이트 신호가 로우 상태일 때 상기 스위치제어부는 상기 제 1 내지 제 4 버퍼제어 스위치들을 턴-온시키며; 상기 로우 리프레쉬 레이트 신호가 하이 상태일 때 상기 스위치제어부는 상기 제 1 내지 제 4 버퍼제어 스위치들을 턴-오프시킴을 특징으로 한다.
상기 타이밍 컨트롤러로부터의 로우 리프레쉬 레이트 신호의 레벨을 쉬프트하여 상기 스위치제어부로 제공하는 레벨 쉬프터를 더 포함함을 특징으로 한다.
어느 하나의 특정 프레임 기간에 해당하는 시간이 16.6ms 또는 8.3ms인 것을 특징으로 한다.
서로 인접한 2개의 특정 프레임 기간들 사이에 위치한 나머지 프레임 기간들에 있어서, 그 사이에 위치한 나머지 프레임 기간들에 해당하는 시간이, 그 2개의 특정 프레임 기간 중 하나의 특정 프레임 기간에 해당하는 시간보다 더 긴 것을 특징으로 한다.
서로 인접한 2개의 특정 프레임 기간들 사이에 위치한 나머지 프레임 기간에 있어서, 그 사이에 위치한 나머지 프레임 기간에 해당하는 시간이, 그 2개의 특정 프레임 기간 중 하나의 특정 프레임 기간에 해당하는 시간과 동일한 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시장치용 구동회로의 구동방법은, 미리 설정된 특정 프레임 기간에만 한 프레임의 영상 데이터들이 처리되는 저속 리프레쉬 모드에서, 그 특정 프레임 기간 마다 내부의 버퍼들을 온 상태로 유지하고 그 특정 프레임 기간들을 제외한 나머지 프레임 기간 마다 상기 버퍼들을 오프 상태로 유지하는 단계를 포함함을 특징으로 한다.
상기 버퍼들은 고전압 및 저전압을 공급받아 정극성의 데이터 전압을 출력하는 다수의 정극성 버퍼들과, 그리고 상기 고전압 및 저전압을 공급받아 부극성의 데이터 전압을 출력하는 다수의 부극성 버퍼들로 구성되며; 상기 단계에서의 특정 프레임 기간에, 상기 고전압을 전송하는 고전압전송라인과 상기 다수의 정극성 버퍼들간에 접속된 다수의 제 1 버퍼제어 스위치들과, 상기 저전압을 전송하는 저전압전송라인과 상기 다수의 부극성 버퍼들간에 접속된 다수의 제 2 버퍼제어 스위치들과, 상기 고전압전송라인과 상기 다수의 부극성 버퍼들간에 접속된 다수의 제 3 버퍼제어 스위치들과, 그리고 상기 저전압전송라인과 상기 다수의 부극성 버퍼들간에 접속된 다수의 제 4 버퍼제어 스위치들이 턴-온됨으로써 상기 정극성 및 부극성 버퍼들이 온 상태로 유지되며; 그리고, 상기 단계에서의 특정 프레임 기간을 제외한 나머지 프레임 기간에, 상기 제 1 내지 제 4 버퍼제어 스위치들이 턴-오프됨으로써 상기 정극성 및 부극성 버퍼들이 오프 상태로 유지됨을 특징으로 한다.
상기 특정 프레임 기간 마다 로우 상태를 가지며 상기 나머지 프레임 기간 마다 하이 상태를 갖는 로우 리프레쉬 레이트 신호를 생성하고 이를 상기 제 1 내지 제 4 버퍼제어 스위치들로 공급하는 단계를 더 포함함을 특징으로 한다.
상기 특정 프레임 기간 마다 로우 상태를 가지며 상기 나머지 프레임 기간 마다 하이 상태를 갖는 로우 리프레쉬 레이트 신호를 생성하는 단계; 및, 상기 로우 리프레쉬 레이트 신호에 따라 상기 제 1 내지 제 4 버퍼제어 스위치들의 동작을 제어하는 단계를 더 포함함을 특징으로 한다.
상기 제 1 내지 제 4 버퍼제어 스위치들의 동작을 제어하는 단계에서 상기 로우 리프레쉬 레이트 신호가 로우 상태일 때, 상기 제 1 내지 제 4 버퍼제어 스위치들이 턴-온되며; 상기 제 1 내지 제 4 버퍼제어 스위치들의 동작을 제어하는 단계에서 상기 로우 리프레쉬 레이트 신호가 하이 상태일 때, 상기 제 1 내지 제 4 버퍼제어 스위치들이 턴-오프됨을 특징으로 한다.
생성된 로우 리프레쉬 레이트 신호의 레벨을 쉬프트하는 단계를 더 포함함을 특징으로 한다.
매 프레임 기간 마다 한 프레임의 영상 데이터들이 처리되는 정상 리프레쉬 모드에서, 상기 버퍼들은 온 상태로 유지됨을 특징으로 한다.
본 발명에 따른 표시장치용 구동회로 및 이의 구동방법에는 다음과 같은 효과가 있다.
본 발명에서는, 정지 영상이 처리되는 저속 리프레쉬 모드에서, 영상 데이터의 출력이 제한되는 프레임 기간들 동안 데이터 드라이버 내의 버퍼들을 모두 턴-오프시킴으로써 소비 전력을 획기적으로 감소시킬 수 있다.
도 1은 본 발명의 실시예에 따른 표시장치를 나타낸 도면
도 2는 도 1의 데이터 드라이버의 구성을 나타낸 도면
도 3은 도 2의 멀티플렉서에 대한 구성을 나타낸 도면
도 4는 도 2의 디지털-아날로그 변환부, 버퍼부 및 도 1의 출력제어부의 구성을 나타낸 도면
도 5는 도 4의 정극성 버퍼 및 부극성 버퍼의 구성과, 그리고 이 버퍼들에 접속된 버퍼 스위치들간의 연결 관계를 나타낸 도면
도 6은 제 1 내지 제 4 버퍼제어 스위치들의 동작을 제어하기 위한 구성을 나타낸 도면
도 7은 스위치제어부를 통해 제 1 내지 제 4 버퍼제어 스위치들의 동작을 제어하는 방법을 설명하기 위한 도면
도 8은 정상 리프레쉬 모드에서의 타이밍 컨트롤러, 게이트 드라이버 및 데이터 드라이버의 동작을 설명하기 위한 도면
도 9는 저속 리프레쉬 모드에서의 타이밍 컨트롤러, 게이트 드라이버 및 데이터 드라이버의 동작을 설명하기 위한 도면
도 10은 저속 리프레쉬 모드에서의 게이트 드라이버의 동작을 설명하기 위한 도면
도 11은 저속 리프레쉬 모드에서의 타이밍 컨트롤러, 게이트 드라이버 및 데이터 드라이버의 동작을 설명하기 위한 또 다른 도면
도 12는 본 발명에 따른 표시장치용 구동회로의 효과를 설명하기 위한 도면
도 1은 본 발명의 실시예에 따른 표시장치를 나타낸 도면이다.
본 발명의 실시예에 따른 표시장치는, 도 1에 도시된 바와 같이, 표시부(DSP), 시스템(SYS), 타이밍 컨트롤러(TC), 데이터 드라이버(DD), 출력제어부(OC), 게이트 드라이버(GD)를 포함한다.
표시부(DSP)는 i*j개의 화소(PX)들과, i개(i는 1보다 큰 자연수)의 데이터 라인들과, 그리고 j개의 게이트 라인들(GL1 내지 GLj)을 포함한다. 여기서, 제 1 내지 제 j 게이트 라인들(GL1 내지 GLj)로는 각각 제 1 내지 제 j 게이트 신호가 인가되며, 제 1 내지 제 i 데이터 라인들(DL1 내지 DLj)로는 각각으로는 데이터전압이 입력된다.
이 화소(PX)들은 매트릭스 형태로 표시부(DSP)에 배열되어 있다. 이 화소(PX)들은 적색을 표시하는 적색 화소(R), 녹색을 표시하는 녹색 화소(G) 및 청색을 표시하는 청색 화소(B)로 구분된다. 이때, 수평 방향으로 인접한 적색 화소, 녹색 화소 및 청색 화소(R, G, B)는 하나의 단위 영상을 표시하기 위한 단위 화소가 된다. 여기서, 본 발명에 따른 표시장치가 액정표시장치일 경우, 이 화소는 박막트랜지스터, 화소전극, 공통전극 및 액정 등으로 구성될 수 있다.
제 n 수평라인(n은 1 내지 j 중 어느 하나)을 따라 배열된 i개의 화소들(이하, 제 n 수평라인 화소들)은 제 1 내지 제 i 데이터 라인들(DL1 내지 DLi) 각각에 개별적으로 TFT(Thin Film Transistor)를 통해 접속된다. 아울러, 이 제 n 수평라인 화소들은 각각의 TFT를 통해 제 n 게이트 라인에 공통으로 접속된다. 이에 따라, 제 n 수평라인 화소들은 제 n 게이트 신호를 공통으로 공급받는다. 즉, 동일 수평라인에 배열된 i개의 화소들은 모두 동일한 게이트 신호를 공급받지만, 서로 다른 수평라인에 위치한 화소들은 서로 다른 게이트 신호를 공급받는다. 예를 들어, 제 1 수평라인(HL1)에 위치한 적색 화소(R), 녹색 화소(G) 및 청색 화소(B)는 모두 제 1 게이트 신호를 공급받는 반면, 제 2 수평라인(HL2)에 위치한 적색 화소(R), 녹색 화소(G) 및 청색 화소(B)는 이들과는 다른 타이밍을 갖는 제 2 게이트 신호를 공급받는다.
전술된 j개의 게이트 신호들은 동일한 형태의 펄스이며 단지 시간적으로 출력 타이밍만 다르다.
시스템(SYS)은 그래픽 컨트롤러의 송신기를 통하여 수직동기신호, 수평 동기신호, 클럭신호 및 영상 데이터들을 인터페이스회로를 통해 출력한다. 이 시스템(SYS)으로부터 출력된 수직/수평 동기신호 및 클럭신호는 타이밍 컨트롤러(TC)에 공급된다. 또한, 이 시스템(SYS)으로부터 순차적으로 출력된 영상 데이터들은 타이밍 컨트롤러(TC)에 공급된다.
타이밍 컨트롤러(TC)는 인터페이스로부터 수평동기신호, 수직동기신호, 데이터 인에이블, 클럭 및 화상 데이터(Data)를 입력받는다. 수직동기신호는 한 프레임의 화면을 디스플레이 하는데 필요한 시간을 나타낸다. 수평동기신호는 화면의 한 수평라인, 즉 하나의 화소행을 디스플레이 하는데 필요한 시간을 나타낸다. 따라서, 수평동기신호는 하나의 화소행에 포함된 화소들의 수만큼의 펄스를 포함한다. 데이터 인에이블 신호는 유효 영상 데이터가 위치한 기간을 나타낸다. 또한, 이 타이밍 컨트롤러(TC)는 인터페이스로부터 공급받는 소정 비트의 영상 데이터(Data)가 데이터 드라이버(DD)로 공급될 수 있도록 영상 데이터를 재배치한다. 제어신호 발생부는 인터페이스로부터 수평동기신호, 수직동기신호, 데이터 인에이블 및 클럭신호를 공급받아 데이터제어신호, 출력제어신호 및 게이트제어신호(GCS)를 생성하여 데이터 드라이버(DD), 출력제어부(OC) 및 게이트 드라이버(GD)로 공급한다. 또한, 이 타이밍 컨트롤러는 로우 리프레쉬 레이트(Low Refresh Rate) 신호를 출력하여 데이터 드라이버(DD)로 제공하는 바, 이 로우 리프레쉬 레이트 신호(LRR)는 시스템으로부터의 영상 데이터 분석 결과에 따라 그 출력이 제어된다. 예를 들어, 시스템으로부터 파악된 영상 데이터들이 동영상으로 확인되면 이 시스템은 그러한 확인 정보를 타이밍 컨트롤러로 제공하는 바, 그 때 이 타이밍 컨트롤러는 그 확인 정보에 응답하여 로우 리프레쉬 레이트 신호(LRR)를 출력하지 않는다. 즉, 동영상이 표시될 때 이 타이밍 컨트롤러는 로우 상태의 로우 리프레쉬 레이트 신호(LRR)를 발생한다. 반면, 시스템으로부터 파악된 영상 데이터들이 정지 영상으로 확인되면 이 시스템은 그러한 확인 정보를 타이밍 컨트롤러로 제공하는 바, 그 때 이 타이밍 컨트롤러는 그 확인 정보에 응답하여 특정 프레임 기간을 제외한 나머지 프레임 기간에 로우 리프레쉬 레이트 신호(LRR)를 출력한다. 즉, 정지 영상이 표시될 때 이 타이밍 컨트롤러는 전술된 나머지 프레임 기간에만 하이 상태의 로우 리프레쉬 레이트 신호(LRR)를 출력하고, 특정 프레임 기간에는 로우 상태의 로우 리프레쉬 레이트 신호(LRR)를 출력한다.
데이터 드라이버(DD)로 공급되는 데이터제어신호(DCS)는 소스샘플링클럭신호(SSC : Source Sampling Clock), 소스아웃풋인에이블신호(SOE : Source Output Enable), 소스스타트펄스신호(SSP : Source Start Pulse), 극성반전신호(POL : Pority reverse) 신호등이 있다. 소스샘플링클럭신호(SSC)는 데이터 드라이버(DD)에서 영상 데이터들을 래치시키기 위한 샘플링 클럭으로 사용되며, 데이터 드라이버(DD)의 구동주파수를 결정한다. 소스아웃풋인에이블신호(SOE)는 소스샘플링클럭신호(SSC)에 의해 래치된 영상 데이터들을 표시부로 전달하게 한다. 소스스타트펄스신호(SSP)는 한 수평기간 중에 영상 데이터들의 래치 또는 샘플링시작을 알리는 신호이다. 극성반전신호(POL)는 표시장치의 인버전(Inversion) 구동을 위해 화소에 공급될 데이터전압(영상 데이터에 대한 아날로그 신호)의 극성을 알려주는 신호이다.
데이터 드라이버(DD)는 타이밍 컨트롤러(TC)로부터 입력되는 데이터제어신호(DCS)에 응답하여, 자신에게 입력된 영상 데이터들을 미리 설정된 계조전압을 이용하여 아날로그 데이터전압으로 변경시키고, 이 데이터전압들을 i개의 데이터출력단자들(DO1 내지 DOi)로 공급한다. 이때, 이 데이터 드라이버는 타이밍 컨트롤러(TC)로부터의 소스아웃풋인에이블신호에 응답하여 i개의 데이터출력단자들(DO1 내지 DOi)로 데이터전압들을 출력한다. 즉, 이 데이터 드라이버(DD)는, 소스아웃풋인에이블신호의 라이징에지(rising edge) 시점에 맞춰 i개의 영상 데이터들을 동시에 래치한 후, 이 소스아웃풋인에이블신호의 폴링에지(falling edge) 시점에 맞춰 이 래치된 i개의 영상 데이터들을 아날로그 데이터전압으로 변환하여 동시에 출력한다.
데이터 드라이버(DD)는 타이밍 컨트롤러(TC)로부터 입력되는 로우 리프레쉬 레이트 신호(LRR)에 응답하여 영상의 리프레쉬율을 결정한다. 예를 들어, 전술된 바와 같이 시스템에서 판단된 영상이 동영상일 때, 이 데이터 드라이버는 미리 설정된 정상적인 리프레쉬율로 영상 데이터들을 처리한다. 이는 곧 정상적인 리프레쉬율로 데이터전압들을 출력한다는 것이다. 즉, 시스템으로부터 판단된 영상 데이터들이 동영상에 해당할 경우, 타이밍 컨트롤러는 로우 상태의 로우 리프레쉬 레이트 신호(LRR)를 출력하여 데이터 드라이버로 공급하는 바, 이때 이 데이터 드라이버는 이 로우 상태의 리프레쉬 레이트 신호에 응답하여 정상 리프레쉬 모드로 동작한다. 정상 리프레쉬 모드에서는 매 프레임 기간 마다 한 프레임의 영상 데이터들이 처리되는 바, 이와 같이 데이터 드라이버가 정상 리프레쉬 모드로 동작할 때, 이 데이터 드라이버는 내부의 버퍼들을 모두 온(on) 상태로 유지한다. 반면, 전술된 바와 같이 시스템에서 판단된 영상이 정지 영상일 때, 이 데이터 드라이버는 정상보다 낮은 리프레쉬율로 영상 데이터들을 처리한다. 이는 곧 낮은 리프레쉬율로 데이터전압들을 출력한다는 것이다. 즉, 시스템으로부터 판단된 영상 데이터들이 정지 영상에 해당할 경우, 타이밍 컨트롤러는 하이 및 로우 상태를 번갈아 갖는 로우 리프레쉬 레이트 신호(LRR)를 출력하여 데이터 드라이버로 공급하는 바, 이때 이 데이터 드라이버는 이러한 리프레쉬 레이트 신호에 응답하여 저속 리프레쉬 모드로 동작한다. 저속 리프레쉬 모드에서는 미리 설정된 특정 프레임 기간에만 한 프레임의 영상 데이터들이 처리되는 바, 이와 같이 데이터 드라이버가 저속 리프레쉬 모드로 동작할 때, 이 데이터 드라이버는 그 특정 프레임 기간에만 내부의 버퍼들을 온(on) 상태로 유지하고, 나머지 프레임 기간 마다 버퍼들을 오프(off) 상태로 유지한다.
이와 같이 본 발명에 따르면, 저속 리프레쉬 모드에서 데이터 드라이버(DD)가 내부 버퍼들을 소정 프레임 기간 마다 오프시키므로 소비 전력이 저감될 수 있다.
도 2 내지 도 4를 참조하여 데이터 드라이버의 구체적인 구성을 살펴보면 다음과 같다.
도 2는 도 1의 데이터 드라이버(DD)의 구성을 나타낸 도면이며, 도 3은 도 2의 멀티플렉서에 대한 구성을 나타낸 도면이고, 그리고 도 4는 도 2의 디지털-아날로그 변환부(DAC), 버퍼부 및 도 1의 출력제어부(OC)의 구성을 나타낸 도면이다.
데이터 드라이버(DD)는, 도 2에 도시된 바와 같이, 쉬프트 레지스터(SR), 제 1 래치부(LT1), 제 2 래치부(LT2), 멀티플렉서(MUX), 디지털-아날로그 변환부(DAC) 및 버퍼부(BFU)를 포함한다.
쉬프트 레지스터(SR)는 소스스타트펄스신호(SSP) 및 소스샘플링클럭신호(SSC)를 근거로 샘플링신호를 순차적으로 발생시킨다.
제 1 래치부(LT1)는 쉬프트 레지스터(SR)로부터의 샘플링신호에 따라 한 수평라인의 영상 데이터들(Data)을 순차적으로 샘플링하고, 이 샘플링된 영상 데이터들을 래치한다.
제 2 래치부(LT2)는 소스아웃풋인에이블신호(SOE)의 라이징에지 시점에 맞춰 제 1 래치부로부터로 샘플링된 영상 데이터들을 동시에 래치하고, 그 소스아웃풋인에이블신호(SOE)의 폴링에지 시점에 맞춰 그 래치된 샘플링 영상 데이터들을 동시에 출력한다.
멀티플렉서(MUX)는 제 2 래치부로부터 샘플링 영상 데이터들을 동시에 공급받고, 극성반전신호(POL)에 따라 이 샘플링 영상 데이터들의 출력 위치를 변경한다. 이를 위해, 이 멀티플렉서(MUX)는, 도 3에 도시된 바와 같이, 다수의 제 1 출력제어 스위치(Os1)들 및 다수의 제 2 출력제어 스위치(Os2)들을 포함한다. 한편, 도 3에는 전체 제 1 출력제어 스위치들 및 제 2 출력제어 스위치들 중 일부만이 도시되어 있다.
제 1 출력제어 스위치(Os1)는 타이밍 컨트롤러(TC)로부터의 제 1 스위치제어신호에 따라 제어되며, 서로 대응되는 입력라인(Li)과 출력라인(Lo) 사이에 접속된다. 이 제 1 스위치제어신호는, 예를 들어 극성반전신호(POL)가 하이레벨일 때 액티브 상태가 되고 이 극성반전신호(POL)가 로우레벨일 때 비액티브 상태가 될 수 있다. 이 제 1 스위치제어신호가 액티브 상태일 때 이를 공급받는 제 1 출력제어 스위치(Os1)가 턴-온되며, 반면 그 제 1 스위치제어신호가 비액티브 상태일 때 이를 공급받는 제 1 출력제어 스위치(Os1)가 턴-오프된다.
제 2 출력제어 스위치(Os2)는 타이밍 컨트롤러(TC)로부터의 제 2 스위치제어신호에 따라 제어되며, 입력라인(Li)과 이 입력라인(Li)에 인접하여 위치한 다른 입력라인(Li)에 대응되는 출력라인(Lo) 사이에 접속된다. 이 제 2 스위치제어신호는, 예를 들어 극성반전신호(POL)가 하이레벨일 때 비액티브 상태가 되고 이 극성반전신호(POL)가 로우레벨일 때 액티브 상태가 될 수 있다. 이 제 2 스위치제어신호가 액티브 상태일 때 이를 공급받는 제 2 출력제어 스위치(Os2)가 턴-온되며, 반면 그 제 2 스위치제어신호가 비액티브 상태일 때 이를 공급받는 제 2 출력제어 스위치(Os2)가 턴-오프된다.
디지털-아날로그 변환부(DAC)는 멀티플렉서(MUX)로부터 제공된 샘플링 영상 데이터들을 아날로그 신호인 데이터전압들로 변경한다. 이 디지털-아날로그 변환부(DAC)는, 도 4에 도시된 바와 같이, 내부에 다수의 정극성 디지털-아날로그 변환부(P-DAC)들 및 다수의 부극성 디지털-아날로그 변환부(N-DAC)들을 포함한다. 정극성 디지털-아날로그 변환부(P-DAC)는 자신에게 입력된 영상 데이터를 정극성의 감마전압들을 이용하여 정극성의 데이터전압으로 변환시킨다. 부극성 디지털-아날로그 변환부(N-DAC)는 자신에게 입력된 영상 데이터를 부극성의 감마전압들을 이용하여 부극성의 데이터전압으로 변환시킨다. 한편, 도 4에는 전체 정극성 디지털-아날로그 변환부(P-DAC)들 및 부극성 디지털-아날로그 변환부(N-DAC)들 중 일부만이 도시되어 있다.
버퍼부(BFU)는 디지털-아날로그 변환부(DAC)로부터 제공된 정극성의 데이터전압들 및 부극성의 데이터전압들을 버퍼링하여 출력한다. 이 버퍼부(BFU)는 다수의 정극성 버퍼(PB)들과 다수의 부극성 버퍼(NB)들을 포함하는 바, 정극성의 데이터전압들은 정극성 버퍼(PB)들로 공급되며 버퍼링되며, 그리고 부극성의 데이터전압들은 부극성 버퍼(NB)들로 공급되어 버퍼링된다. 이 버퍼링된 정극성의 데이터전압들 및 부극성의 데이터전압들은 i개의 데이터출력단자(DO1 내지 DOi)를 통해 출력제어부(OC)로 공급된다. 한편, 도 4에는 전체 정극성 버퍼(PB)들 및 부극성 버퍼(NB)들 중 일부만이 도시되어 있다.
출력제어부(OC)로 공급되는 출력제어신호는 이 출력제어부(OC)내에 형성된 각종 스위치들을 제어하기 위한 스위치제어신호들을 포함한다.
출력제어부(OC)는 이 출력제어신호에 따라, 데이터 드라이버(DD)로부터의 데이터전압들이 이들에 대응되는 데이터 라인들로 올바르게 인가될 수 있도록 제어한다. 즉, 데이터 드라이버(DD)는 영상 데이터들의 극성을 반전시키기 위해 전술된 극성반전신호(POL)에 따라 이의 내부에 위치한 멀티플렉서(MUX)를 통해 영상 데이터들의 출력 위치를 변경하는 바, 이로 인해 데이터 드라이버(DD)로부터 출력되는 데이터전압들의 출력 위치가 변경될 수 있다. 이 출력제어부(OC)는 이러한 데이터전압들이 원래의 해당 데이터 라인으로 공급될 수 있도록 그 데이터전압들의 위치를 다시 변경하는 기능을 수행한다. 또한, 이 출력제어부(OC)는 정극성의 데이터전압이 인가된 데이터 라인과 부극성의 데이터전압이 인가된 데이터 라인을 매 프레임의 블랭크 기간마다 서로 연결시킴으로써 데이터 라인들의 전압을 공통전압 수준으로 올리거나 낮춘다. 이에 따라 각 데이터 라인에 이전 프레임과 반대의 극성의 데이터 전압이 인가될 때 그 데이터 라인의 충전 속도가 향상될 수 있다.
이러한 출력제어부(OC)는, 도 4에 도시된 바와 같이, 다수의 제 1 출력제어 스위치(Os1), 다수의 제 2 출력제어 스위치(Os2) 및 다수의 차지제어 스위치(CCs)들을 포함한다. 한편, 도 4에는 전체 제 1 출력제어 스위치들, 제 2 출력제어 스위치들 및 차지제어 스위치들 중 일부만이 도시되어 있다. 여기서, 이 출력제어부내의 제 1 및 제 2 출력제어 스위치(Os1, Os2)는 전술된 멀티플렉서(MUX)내의 제 1 및 제 2 출력제어 스위치(Os1, Os2)와 실상 동일하다. 다만, 이들은 그 연결 부분이 다를 뿐이다.
도 4에서의 제 1 출력제어 스위치(Os1)는 타이밍 컨트롤러(TC)로부터의 제 1 스위치제어신호에 따라 제어되며, 서로 대응되는 데이터출력단자(DO1)와 데이터 라인(DL1) 사이에 접속된다. 이 제 1 스위치제어신호는, 예를 들어 극성반전신호(POL)가 하이레벨일 때 액티브 상태가 되고 이 극성반전신호(POL)가 로우레벨일 때 비액티브 상태가 될 수 있다. 이 제 1 스위치제어신호가 액티브 상태일 때 이를 공급받는 제 1 출력제어 스위치(Os1)가 턴-온되며, 반면 그 제 1 스위치제어신호가 비액티브 상태일 때 이를 공급받는 제 1 출력제어 스위치(Os1)가 턴-오프된다.
도 4에서의 제 2 출력제어 스위치(Os2)는 타이밍 컨트롤러(TC)로부터의 제 2 스위치제어신호에 따라 제어되며, 데이터출력단자(DO1)와 이 데이터출력단자에 인접하여 위치한 다른 데이터출력단자(DO2)에 대응되는 데이터 라인(DL2) 사이에 접속된다. 이 제 2 스위치제어신호는, 예를 들어 극성반전신호(POL)가 하이레벨일 때 비액티브 상태가 되고 이 극성반전신호(POL)가 로우레벨일 때 액티브 상태가 될 수 있다. 이 제 2 스위치제어신호가 액티브 상태일 때 이를 공급받는 제 2 출력제어 스위치(Os2)가 턴-온되며, 반면 그 제 2 스위치제어신호가 비액티브 상태일 때 이를 공급받는 제 2 출력제어 스위치(Os2)가 턴-오프된다.
데이터 드라이버(DD)의 멀티플렉서(MUX)로부터 출력된 어느 샘플링 영상 데이터가 제 1 데이터 라인(DL1)에 대응되는 것이고, 그리고 이 샘플링 영상 데이터가 정극성 디지털-아날로그 변환부(P-DAC) 및 정극성 버퍼(PB)를 통해 출력된다면, 그때 제 1 출력제어 스위치(Os1)는 턴-온되는 반면 제 2 출력제어 스위치(Os2)는 턴-오프된다. 따라서, 전술된 제 1 데이터 라인(DL1)에 대응되는 샘플링 영상 데이터는 제 1 데이터 라인(DL1)으로 그대로 인가된다. 한편, 데이터 드라이버(DD)의 멀티플렉서(MUX)로부터 출력된 어느 샘플링 영상 데이터가 제 2 데이터 라인(DL2)에 대응되는 것이고, 이 영상 데이터가 제 1 데이터 라인(DL1)에 대응되는 정극성 디지털-아날로그 변환부(P-DAC) 및 정극성 버퍼(PB)로 입력되도록 그 출력 위치가 변경되면, 그때 제 1 출력제어 스위치(Os1)는 턴-오프되는 반면 제 2 출력제어 스위치(Os2)는 턴-온된다. 따라서, 전술된 제 2 데이터 라인(DL2)에 대응되는 샘플링 영상 데이터에 대응되는 정극성 데이터전압은 제 2 데이터 라인(DL2)으로 올바르게 인가된다.
차지제어 스위치(CCs)는 타이밍 컨트롤러(TC)로부터의 제 3 스위치제어신호에 따라 제어되며, 서로 인접한 데이터 라인들(DL1, DL2) 사이에 접속된다. 이 차지제어 스위치(CCs)는 매 프레임의 블랭크 기간에만 턴-온되고, 이 기간을 제외한 기간 동안 턴-오프된 상태를 유지한다.
도 1의 게이트 드라이버(GD)로 공급되는 게이트제어신호(GCS)는 게이트스타트펄스신호(GSP: Gate Start Pulse), 게이트쉬프트클럭신호(GSC: Gate Shift Clock) 및 게이트아웃풋인에이블신호(GOE: Gate Output Enable) 등이 있다. 게이트스타트펄스신호(SSP)는 게이트 드라이버(GD)의 첫 번째 게이트 신호의 타이밍을 제어하며, 게이트쉬프트클럭신호(GSC)는 게이트스타트펄스신호(GSP)를 순차적으로 쉬프트 시켜 출력하기 위한 신호이며, 게이트아웃풋인에이블신호(GOE)는 게이트 드라이버(GD)의 출력 타이밍을 제어한다.
게이트 드라이버(GD)는 타이밍 컨트롤러(TC)로부터 입력되는 게이트제어신호(GCS)에 응답하여 화소내의 박막트랜지스터들의 온/오프 제어하며, 데이터 드라이버(DD)로부터 공급되는 데이터전압들이 각 박막트랜지스터들에 접속된 화소전극으로 인가되도록 한다. 이를 위해, 게이트 드라이버(GD)는 순차적으로 게이트 신호들을 출력하고, 이들을 게이트 라인들(GL1 내지 GLj)에 차례로 공급한다. 하나의 게이트 라인이 구동될 때마다, i개의 데이터출력단자들(DO1 내지 DOi)에는 한 수평라인의 화소들(R, G, B)에 인가될 데이터전압들이 공급된다.
여기서, 도 5를 참조하여 정극성 버퍼(PB) 및 부극성 버퍼(NB)의 구성을 구체적으로 살펴보면 다음과 같다.
도 5는 도 4의 정극성 버퍼 및 부극성 버퍼의 구성과, 그리고 이 버퍼들에 접속된 버퍼 스위치들간의 연결 관계를 나타낸 도면이다.
정극성 버퍼(PB)는 고전압(VDD) 및 저전압(VSS)을 공급받아 정극성의 데이터전압을 출력하며, 부극성 버퍼(NB)는 고전압(VDD) 및 저전압(VSS)을 공급받아 부극성의 데이터전압을 출력한다.
정극성 버퍼(PB) 및 부극성 버퍼(NB)는, 내부에 풀업 스위칭소자(Tr1) 및 풀다운 스위칭소자(Tr2)를 포함한다. 풀업 스위칭소자(Tr1)는 고전압(VDD)을 스위칭하여 출력하며, 그리고 풀다운 스위칭소자(Tr2)는 저전압(VSS)을 스위칭하여 출력한다.
고전압(VDD)은 고전압전송라인(VDL)을 통해 전송되며, 저전압(VSS)은 저전압전송라인(VSL)을 통해 전송된다.
제 1 버퍼제어 스위치(SW_bf1)는 고전압전송라인(VDL)과 정극성 버퍼(PB)간에 접속되며, 제 2 버퍼제어 스위치(SW_bf2)는 저전압전송라인(VSL)과 정극성 버퍼(PB)간에 접속된다.
제 3 버퍼제어 스위치(SW_bf3)는 고전압전송라인(VDL)과 부극성 버퍼(NB)간에 접속되며, 제 4 버퍼제어 스위치(SW_bf4)는 저전압전송라인(VSL)과 부극성 버퍼(NB)간에 접속된다.
정상 리프레쉬 모드에서, 데이터 드라이버(DD)는 매 프레임 기간 마다 제 1 내지 제 4 버퍼제어 스위치들(SW_bf1 내지 SW_bf4)을 턴-온시켜 정극성 및 부극성 버퍼들(PB, NB)을 온 상태로 유지한다. 즉, 정상 리프레쉬 모드에서, 데이터 드라이버(DD)는 프레임 기간에 관계없이 무조건 제 1 내지 제 4 버퍼제어 스위치들(SW_bf1 내지 SW_bf4)을 모두 턴-온 상태로 유지한다.
반면, 저속 리프레쉬 모드에서, 데이터 드라이버(DD)는 특정 프레임 기간 마다 제 1 내지 제 4 버퍼제어 스위치들(SW_bf1 내지 SW_bf4)을 턴-온시켜 정극성 및 부극성 버퍼들을 온 상태로 유지하고, 그리고 그 특정 프레임 기간들을 제외한 나머지 프레임 기간 마다 제 1 내지 제 4 버퍼제어 스위치들(SW_bf1 내지 SW_bf4)을 턴-오프시킴으로써 정극성 및 부극성 버퍼들(PB, NB)을 오프 상태로 유지한다.
전술된 제 1 내지 제 4 버퍼제어 스위치들(SW_bf1 내지 SW_bf4)을 그 모드에 따라 제어하기 위해, 타이밍 컨트롤러(TC)로부터의 로우 리프레쉬 레이트 신호(LRR)가 제 1 내지 제 4 버퍼제어 스위치들(SW_bf1 내지 SW_bf4)로 직접 공급될 수 있다. 이와 같은 경우, 이 로우 리프레쉬 레이트 신호(LRR)가 하이 상태 일 때 제 1 내지 제 4 버퍼제어 스위치들(SW_bf1 내지 SW_bf4)은 모두 턴-오프되는 반면, 이 로우 리프레쉬 레이트 신호(LRR)가 로우 상태일 때 제 1 내지 제 4 버퍼제어 스위치들(SW_bf1 내지 SW_bf4)은 모두 턴-온된다.
또 다른 방법으로서, 전술된 제 1 내지 제 4 버퍼제어 스위치들(SW_bf1 내지 SW_bf4)을 직접 제어하는 스위치제어부가 별도로 구비될 수 있는 바, 이와 같은 경우 이 스위치제어부는 타이밍 컨트롤러(TC)로부터의 로우 리프레쉬 레이트 신호(LRR)에 따라 제 1 내지 제 4 버퍼제어 스위치들(SW_bf1 내지 SW_bf4)을 모두 턴-온시키거나 또는 턴-오프시킨다. 구체적으로, 로우 리프레쉬 레이트 신호(LRR)가 로우 상태일 때 이 스위치제어부는 제 1 내지 제 4 버퍼제어 스위치들(SW_bf1 내지 SW_bf4)을 모두 턴-온시키는 반면, 이 로우 리프레쉬 레이트 신호(LRR)가 하이 상태일 때 이 스위치제어부는 제 1 내지 제 4 버퍼제어 스위치들(SW_bf1 내지 SW_bf4)을 모두 턴-오프시킨다. 여기서, 이 스위치제어부는 데이터 드라이버(DD) 내부에 구비될 수도 있으며, 또는 타이밍 컨트롤러(TC)에 내장될 수도 있다.
또한 다른 방법으로서, 도 6과 같은 구성으로 제 1 내지 제 4 버퍼제어 스위치들(SW_bf1 내지 SW_bf4)의 동작을 제어할 수도 있다.
도 6은 제 1 내지 제 4 버퍼제어 스위치들(SW_bf1 내지 SW_bf4)의 동작을 제어하기 위한 구성을 나타낸 도면이다.
도 6에 도시된 바와 같이, 타이밍 컨트롤러(TC)와 데이터 드라이버(DD) 사이에는 레벨 쉬프터(LS)가 더 구비될 수 있는 바, 이 레벨 쉬프터(LS)는 타이밍 컨트롤러(TC)로부터의 로우 리프레쉬 레이트 신호(LRR)의 레벨을 쉬프트한다.
이 레벨 쉬프터(LS)는, 도 6에 도시된 바와 같이, 비교기(COP), 제 1 스위치(SW1) 및 제 2 스위치(SW2)를 포함한다.
비교기(COP)는 타이밍 컨트롤러(TC)로부터의 로우 리프레쉬 레이트 신호(LRR)의 레벨과 미리 설정된 기준값을 비교하고, 이 비교 결과에 따라 서로 다른 크기의 출력을 발생한다. 예를 들어, 로우 리프레쉬 레이트 신호(LRR)의 레벨이 기준값보다 클 경우 이 비교기(COP)는 하이 상태의 출력을 발생시키는 반면, 이 로우 리프레쉬 레이트 신호(LRR)의 레벨이 기준값보다 작거나 같을 경우 이 비교기(COP)는 로우 상태의 출력을 발생시킨다. 이 비교기(COP)로부터의 출력은 제 1 및 제 2 스위치(SW1, SW2)로 제공된다.
제 1 스위치(SW1)는 비교기(COP)로부터의 출력에 따라 턴-온 또는 턴-오프되며, 턴-온시 정전압(Vcc)을 스위칭하여 출력한다. 여기서, 정전압(Vcc)은 3.3[V]가 될 수 있다.
제 2 스위치(SW2)는 비교기(COP)로부터의 출력에 따라 턴-온 또는 턴-오프되며, 턴-온시 그라운드 전압(GND)을 스위칭하여 출력한다. 여기서, 그라운드 전압(GND)은 0[V]가 될 수 있다.
제 1 스위치(SW1)와 제 2 스위치(SW2)는 서로 반대로 동작한다. 즉, 제 1 스위치(SW1)가 턴-온될 때 제 2 스위치(SW2)는 턴-오프되며, 또한 제 1 스위치(SW1)가 턴-오프될 때 제 2 스위치(SW2)가 턴-온된다.
이러한 구성을 갖는 레벨 쉬프터(LS)는, 자신에게 입력된 로우 리프레쉬 레이트 신호(LRR)가 하이 상태일 때 정전압(Vcc)을 출력하고, 반면 자신에게 입력된 로우 리프레쉬 레이트 신호(LRR)가 로우 상태일 때 그라운드 전압(GND)을 출력한다. 따라서, 이 레벨 쉬프터(LS)로부터의 출력(LRR_LS) 파형은 로우 리프레쉬 레이트 신호(LRR)의 파형과 동일하다. 단, 레벨 쉬프터(LS)로부터의 출력(LRR_LS)이 로우 리프레쉬 레이트 신호(LRR)의 진폭보다 더 높다.
레벨 쉬프터(LS)로부터의 출력(LRR_LS)은 데이터 드라이버(DD)로 제공되며, 이때 이 데이터 드라이버(DD)는 그 출력(LRR_LS)에 따라 제 1 내지 제 4 버퍼제어 스위치들(SW_bf1 내지 SW_bf4)의 동작을 제어한다. 즉, 전술된 바와 같이, 데이터 드라이버(DD)는 그 출력(LRR_LS)을 제 1 내지 제 4 버퍼제어 스위치들(SW_bf1 내지 SW_bf4)로 직접 공급함으로써 이들의 동작을 제어할 수도 있으며, 또는 별도의 스위치제어부를 통해 이들 제 1 내지 제 4 버퍼제어 스위치들(SW_bf1 내지 SW_bf4)의 동작을 제어할 수도 있다.
도 7은 스위치제어부를 통해 제 1 내지 제 4 버퍼제어 스위치들(SW_bf1 내지 SW_bf4)의 동작을 제어하는 방법을 설명하기 위한 도면이다.
도 7에 도시된 바와 같이, 스위치제어부(SWC)는 타이밍 컨트롤러(TC)로부터의 로우 리프레쉬 레이트 신호(LRR) 또는 레벨 쉬프터(LS)로부터의 출력(LRR_LS)에 따라 제어신호(CS)를 생성하고 이들을 제 1 내지 제 4 버퍼제어 스위치들(SW_bf1 내지 SW_bf4)로 공급할 수 있다. 이 제어신호(CS)는 로우 리프레쉬 레이트 신호(LRR)와 동일한 파형을 가질 수 있다.
도 8은 정상 리프레쉬 모드에서의 타이밍 컨트롤러, 게이트 드라이버 및 데이터 드라이버의 동작을 설명하기 위한 도면이다.
정상 리프레쉬 모드에서는, 도 8에 도시된 바와 같이, 타이밍 컨트롤러(TC)로부터의 로우 리프레쉬 레이트 신호(LRR)가 하이 상태로 유지되며, 매 프레임 기간(FR1 내지 FR60) 마다 한 프레임의 영상 데이터들이 데이터 드라이버(DD)에 의해 처리되며, 그리고 매 프레임 기간 마다 j개의 게이트 신호들(GS1 내지 GSj)이 게이트 드라이버(GD)에 의해 순차적으로 출력된다. 여기서, 한 프레임 기간의 길이가 16.6[ms]라고 가정하면, 도 8에 도시된 바와 같이 약 1초에 60장의 프레임들이 처리됨을 알 수 있다. 즉, 이 데이터 드라이버(DD)는 60[Hz]로 리프레쉬 동작을 수행한다. 이와 같이 데이터 드라이버(DD)가 60[Hz]로 동작하면, 예를 들어, 60 프레임 기간 전체 동안(제 1 내지 제 60 프레임 기간) 로우 리프레쉬 레이트 신호(LRR)가 로우 상태로 유지되고 제 1 내지 제 60 프레임 영상 데이터(D_FR1 내지 D_FR60)에 대한 처리가 수행된다. 또한, 이 제 1 내지 제 60 프레임 기간(FR1 내지 FR60)에 제 1 내지 제 4 버퍼제어 스위치들(SW_bf1 내지 SW_bf4)이 모두 턴-온된 상태를 유지한다.
도 9는 저속 리프레쉬 모드에서의 타이밍 컨트롤러, 게이트 드라이버 및 데이터 드라이버의 동작을 설명하기 위한 도면이다.
저속 리프레쉬 모드에서는, 도 9에 도시된 바와 같이, 타이밍 컨트롤러(TC)로부터의 로우 리프레쉬 레이트 신호(LRR)가 특정 프레임 기간(FR1, FR13, FR25, FR37, FR49)에서 로우 상태를 유지하고 그 특정 프레임 기간을 제외한 나머지 기간(FR2-FR12, FR14-FR24, FR26-FR36, FR38-FR48, FR50-FR60)에서 하이 상태를 유지하며, 특정 프레임 기간 마다 한 프레임의 영상 데이터들이 데이터 드라이버(DD)에 의해 처리되며, 그리고 매 프레임 기간 마다 j개의 게이트 신호들(GS1 내지 GSj)이 게이트 드라이버(GD)에 의해 순차적으로 출력된다. 여기서, 한 프레임 기간의 길이가 16.6[ms]라고 가정하면, 도 9에 도시된 바와 같이 약 1초에 5장의 프레임들이 처리됨을 알 수 있다. 즉, 이 데이터 드라이버(DD)는 5[Hz]로 리프레쉬 동작을 수행한다. 이와 같이 데이터 드라이버(DD)가 5[Hz]로 동작하면, 예를 들어, 60 프레임 기간들 중 특정 프레임 기간에 해당하는 제 1, 제 13, 제 25, 제 37 및 제 49 프레임 기간(FR1, FR13, FR25, FR37, FR49)에만 로우 리프레쉬 레이트 신호(LRR)가 로우 상태로 유지되고 제 1, 제 13, 제 25, 제 37 및 제 49 프레임 영상 데이터(D_FR1, D_FR13, D_FR25, D_FR37, D_FR49)에 대한 처리가 수행된다. 또한, 이 제 1, 제 13, 제 25, 제 37 및 제 49 프레임 기간(FR1, FR13, FR25, FR37, FR49)에 제 1 내지 제 4 버퍼제어 스위치들(SW_bf1 내지 SW_bf4)이 모두 턴-온된다.
반면, 제 2 내지 제 12 프레임 기간(FR2 내지 FR12), 제 14 내지 제 24 프레임 기간(FR14 내지 FR24), 제 26 내지 제 36 프레임 기간(FR26 내지 FR36), 제 38 내지 제 48 프레임 기간(FR38 내지 FR48), 그리고 제 50 내지 제 60 프레임 기간(FR50 내지 FR60)에는 로우 리프레쉬 레이트 신호(LRR)가 하이 상태로 유지되고 영상 데이터들에 대한 처리가 수행되지 않는다. 또한, 이 제 2 내지 제 12 프레임 기간(FR2 내지 FR12), 제 14 내지 제 24 프레임 기간(FR14 내지 FR24), 제 26 내지 제 36 프레임 기간(FR26 내지 FR36), 제 38 내지 제 48 프레임 기간(FR38 내지 FR48), 그리고 제 50 내지 제 60 프레임 기간(FR50 내지 FR60)에 제 1 내지 제 4 버퍼제어 스위치들(SW_bf1 내지 SW_bf4)이 모두 턴-오프된다.
도 9에 따르면, 서로 인접한 2개의 특정 프레임 기간들 사이에 위치한 나머지 프레임 기간들에 있어서, 그 사이에 위치한 나머지 프레임 기간들(예를 들어, FR2-FR12)에 해당하는 시간(예를 들어, 183.4ms)이, 그 2개의 특정 프레임 기간 중 하나의 특정 프레임 기간(예를 들어, FR1)에 해당하는 시간(예를 들어, 16.6ms)보다 더 길게 설정된다.
한편, 정상 리프레쉬 모드 및 저속 리프레쉬 모드에 상관없이 게이트 드라이버(GD)는 동일한 속도로 게이트 신호들(GS1 내지 GSj)을 출력한다.
도 10은 저속 리프레쉬 모드에서의 게이트 드라이버(GD)의 동작을 설명하기 위한 도면이다.
도 10에 도시된 바와 같이, 특정 프레임 기간에 해당되는 제 1 프레임 기간(FR1)에 출력되는 제 1 내지 제 j 게이트 신호들(GS1 내지 GSj)의 출력 속도를 살펴보면, 나머지 프레임 기간에 해당되는 제 2 프레임 기간(FR2)에 출력되는 제 1 내지 제 j 게이트 신호들(GS1 내지 GSj)의 출력 속도는 제 1 프레임 기간(FR1)과 동일하나 파형은 화소의 TFT를 오프(off) 상태로 유지하기 위해 로우 전압(게이트 로우 전압; VGL) 상태를 유지한다.
또한, 정상 리프레쉬 모드에서 어느 한 프레임 기간 동안 데이터 드라이버(DD)로부터 처리되는 한 프레임 영상 데이터의 처리 속도는, 저속 리프레쉬 모드에서 어느 특정 프레임 기간 동안 데이터 드라이버(DD)로부터 처리되는 한 프레임 영상 데이터의 처리 속도와 동일하다.
한편, 본 발명에서의 정극성 버퍼(PB)와 부극성 버퍼(NB)는 서로 다른 크기의 전압을 공급받을 수도 있다. 예를 들어, 정극성 버퍼(PB)는 고전압(VDD)과 공통 기준전압을 공급받으며, 그리고 부극성 버퍼(NB)는 공통 기준전압과 저전압(VSS)을 공급받을 수 있다. 여기서, 공통 기준전압은 고전압(VDD)의 1/2의 크기를 갖는다.
도 11은 저속 리프레쉬 모드에서의 타이밍 컨트롤러, 게이트 드라이버 및 데이터 드라이버의 동작을 설명하기 위한 또 다른 도면이다.
저속 리프레쉬 모드에서는, 도 11에 도시된 바와 같이, 타이밍 컨트롤러(TC)로부터의 로우 리프레쉬 레이트 신호(LRR)가 특정 프레임 기간(FR1, FR3, FR5, FR7, ..., FR119)에서 로우 상태를 유지하고 그 특정 프레임 기간을 제외한 나머지 기간(FR2, FR4, FR6, ..., FR120)에서 하이 상태를 유지하며, 특정 프레임 기간 마다 한 프레임의 영상 데이터들이 데이터 드라이버(DD)에 의해 처리되며, 그리고 매 프레임 기간 마다 j개의 게이트 신호들(GS1 내지 GSj)이 게이트 드라이버(GD)에 의해 순차적으로 출력된다. 여기서, 한 프레임 기간의 길이가 8.3[ms]라고 가정하면, 도 11에 도시된 바와 같이 약 1초에 60장의 프레임들이 처리됨을 알 수 있다. 즉, 이 데이터 드라이버(DD)는 60[Hz]로 리프레쉬 동작을 수행한다. 이와 같이 데이터 드라이버(DD)가 60[Hz]로 동작하면, 예를 들어, 60 프레임 기간들 중 특정 프레임 기간에 해당하는 제 1, 제 3, 제 5, ..., 제 119 프레임 기간(FR1, FR3, FR5, ..., FR119)에만 로우 리프레쉬 레이트 신호(LRR)가 로우 상태로 유지되고 제 1, 제 1, 제 3, 제 5, ..., 제 119 프레임 영상 데이터(D_FR1, D_FR3, D_FR5, ..., D_FR119)에 대한 처리가 수행된다. 또한, 이 제 1, 제 3, 제 7, ..., 제 119 프레임 기간(FR1, FR3, FR5, ..., FR119)에 제 1 내지 제 4 버퍼제어 스위치들(SW_bf1 내지 SW_bf4)이 모두 턴-온된다.
반면, 제 2, 제 4, 제 6, ..., 제 120 프레임 기간(FR2, FR4, FR6, ... FR120)에는 로우 리프레쉬 레이트 신호(LRR)가 하이 상태로 유지되고 영상 데이터들에 대한 처리가 수행되지 않는다. 또한, 이 제 2, 제 4, 제 6, ..., 제 120 프레임 기간(FR2, FR4, FR6, ... FR120)에 제 1 내지 제 4 버퍼제어 스위치들(SW_bf1 내지 SW_bf4)이 모두 턴-오프된다.
도 9에 따르면, 서로 인접한 2개의 특정 프레임 기간들 사이에 위치한 나머지 프레임 기간들에 있어서, 그 사이에 위치한 나머지 프레임 기간들(예를 들어, FR2-FR12)에 해당하는 시간(예를 들어, 183.4ms)이, 그 2개의 특정 프레임 기간 중 하나의 특정 프레임 기간(예를 들어, FR1)에 해당하는 시간(예를 들어, 16.6ms)보다 더 길게 설정된다.
도 11에 따르면, 서로 인접한 2개의 특정 프레임 기간들 사이에 위치한 나머지 프레임 기간에 있어서, 그 사이에 위치한 나머지 프레임 기간(예를 들어, FR2)에 해당하는 시간(예를 들어, 8.3ms)이, 그 2개의 특정 프레임 기간 중 하나의 특정 프레임 기간(예를 들어, FR1)에 해당하는 시간(예를 들어, 8.3ms)과 동일하게 설정된다.
한편, 정상 리프레쉬 모드 및 저속 리프레쉬 모드에 상관없이 게이트 드라이버(GD)는 동일한 속도로 게이트 신호들(GS1 내지 GSj)을 출력한다.
도 12는 본 발명에 따른 표시장치용 구동회로의 효과를 설명하기 위한 도면이다.
도 12에는 정극성 버퍼와 부극성 버퍼가 모두 고전압 및 저전압을 공급받는 형태의 Full-VDD 구조와, 그리고 정극성 버퍼와 부극성 버퍼가 전술된 공통 기준전압을 공급받는 HVDD Case 1 구조에 대한 모의 실험 결과가 나타나 있다.
먼저, 모의 실험시에, VCC는 1.8[V], VDD는 7.59[V], HVDD는 3.84[V], Positive White에 대한 계조 전압은 7.24[V], Positive Black에 대한 계조 전압은 3.95[V], Negative Black에 대한 계조 전압은 3.73[V], Negative White에 대한 계조 전압은 0.33[V]로 설정되었다. 또한, 2개의 구조에서 패널 타입(panel type)은 LTD-Z 방식이며, 이들의 인버젼 모드(Inversion Mode)는 Column & H1-Dot 방식이고, 이들의 Mode는 Hi-z방식으로 설정되었다. 또한, 한 수평라인시간(1H-Time)은 10.8us, 소스아웃풋인에이블신호의 인에이블 구간은 0.19us, 패널 로드(panel load)는 6k /51pF, 주변 온도는 25 로 설정되었다.
Full-VDD 구조에서 60[Hz](LiTEST(low)=60 frame, LiTEST(high)=0 frame)로 구동되는 데이터 드라이버가 화면에 화이트(White)를 표시할 때, VCC 및 SIDD(Static Power)에 대한 전력 소비량은 각각 75.50[mW] 및 65.60[mW]로서 그 총 소비 전력량은 75.50[mW]로 산출되었다. 한편, 6k /51pF, 주변 온도는 25 로 설정되었다.
Full-VDD 구조에서 1[Hz](LiTEST(low)=1 frame, LiTEST(high)=59 frame)로 구동되는 데이터 드라이버가 화면에 화이트(White)를 표시할 때, VCC 및 SIDD(Static Power)에 대한 전력 소비량은 각각 0.17[mW] 및 1.09[mW]로서 그 총 소비 전력량은 1.26[mW]로 산출되었다.
이와 같이 저속 리프레쉬 모드(예를 들어, 1[Hz])로 데이터 드라이버가 구동되면, 그 데이터 드라이버로부터 발생되는 소비 전력량이 상당히 감소함을 알 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
PB: 정극성 버퍼 NB: 부극성 버퍼
SW_bf#: 제 # 버퍼제어 스위치 SWC: 스위치제어부
VDD: 고전압 VSS: 저전압
VDL: 고전압전송라인 VSL: 저전압전송라인
CS: 제어신호

Claims (20)

  1. 데이터 드라이버가
    고전압 및 저전압을 공급받아 정극성의 데이터 전압을 출력하는 다수의 정극성 버퍼들;
    상기 고전압 및 저전압을 공급받아 부극성의 데이터 전압을 출력하는 다수의 부극성 버퍼들;
    상기 고전압을 전송하는 고전압전송라인과 상기 다수의 정극성 버퍼들간에 접속된 다수의 제 1 버퍼제어 스위치들;
    상기 저전압을 전송하는 저전압전송라인과 상기 다수의 정극성 버퍼들간에 접속된 다수의 제 2 버퍼제어 스위치들;
    상기 고전압을 전송하는 고전압전송라인과 상기 다수의 부극성 버퍼들간에 접속된 다수의 제 3 버퍼제어 스위치들; 및,
    상기 저전압을 전송하는 저전압전송라인과 상기 다수의 부극성 버퍼들간에 접속된 다수의 제 4 버퍼제어 스위치들을 구비하고
    미리 설정된 특정 프레임 기간에만 한 프레임의 영상 데이터들이 처리되는 저속 리프레쉬 모드에서, 상기 특정 프레임 기간 마다 상기 제 1 내지 제 4 버퍼제어 스위치들을 턴-온시켜 상기 정극성 및 부극성 버퍼들을 온 상태로 유지하고, 상기 특정 프레임 기간들을 제외한 나머지 프레임 기간 마다 상기 제 1 내지 제 4 버퍼제어 스위치들을 턴-오프시킴으로써 상기 정극성 및 부극성 버퍼들을 오프 상태로 유지하는 표시장치용 구동회로.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 특정 프레임 기간 마다 로우 상태를 가지며 상기 나머지 프레임 기간 마다 하이 상태를 갖는 로우 리프레쉬 레이트 신호를 생성하고 이를 상기 제 1 내지 제 4 버퍼제어 스위치들로 공급하는 타이밍 컨트롤러를 더 포함함을 특징으로 하는 표시장치용 구동회로.
  5. 제 1 항에 있어서,
    상기 특정 프레임 기간 마다 로우 상태를 가지며 상기 나머지 프레임 기간 마다 하이 상태를 갖는 로우 리프레쉬 레이트 신호를 생성하는 타이밍 컨트롤러; 및,
    상기 타이밍 컨트롤러로부터의 로우 리프레쉬 레이트 신호에 따라 상기 제 1 내지 제 4 버퍼제어 스위치들의 동작을 제어하는 스위치제어부를 더 포함함을 특징으로 하는 표시장치용 구동회로.
  6. 제 5 항에 있어서,
    상기 로우 리프레쉬 레이트 신호가 로우 상태일 때 상기 스위치제어부는 상기 제 1 내지 제 4 버퍼제어 스위치들을 턴-온시키며;
    상기 로우 리프레쉬 레이트 신호가 하이 상태일 때 상기 스위치제어부는 상기 제 1 내지 제 4 버퍼제어 스위치들을 턴-오프시킴을 특징으로 하는 표시장치용 구동회로.
  7. 제 5 항에 있어서,
    상기 타이밍 컨트롤러로부터의 로우 리프레쉬 레이트 신호의 레벨을 쉬프트하여 상기 스위치제어부로 제공하는 레벨 쉬프터를 더 포함함을 특징으로 하는 표시장치용 구동회로.
  8. 제 1 항에 있어서,
    어느 하나의 특정 프레임 기간에 해당하는 시간이 16.6ms 또는 8.3ms인 것을 특징으로 하는 표시장치용 구동회로.
  9. 제 1 항에 있어서,
    서로 인접한 2개의 특정 프레임 기간들 사이에 위치한 나머지 프레임 기간들에 있어서,
    그 사이에 위치한 나머지 프레임 기간들에 해당하는 시간이, 그 2개의 특정 프레임 기간 중 하나의 특정 프레임 기간에 해당하는 시간보다 더 긴 것을 특징으로 하는 표시장치용 구동회로.
  10. 제 1 항에 있어서,
    서로 인접한 2개의 특정 프레임 기간들 사이에 위치한 나머지 프레임 기간에 있어서,
    그 사이에 위치한 나머지 프레임 기간에 해당하는 시간이, 그 2개의 특정 프레임 기간 중 하나의 특정 프레임 기간에 해당하는 시간과 동일한 것을 특징으로 하는 표시장치용 구동회로.
  11. 고전압 및 저전압을 공급받아 정극성의 데이터 전압을 출력하는 다수의 정극성 버퍼들과, 상기 고전압 및 저전압을 공급받아 부극성의 데이터 전압을 출력하는 다수의 부극성 버퍼들과, 상기 고전압을 전송하는 고전압전송라인과 상기 다수의 정극성 버퍼들간에 접속된 다수의 제 1 버퍼제어 스위치들과, 상기 저전압을 전송하는 저전압전송라인과 상기 다수의 부극성 버퍼들간에 접속된 다수의 제 2 버퍼제어 스위치들과, 상기 고전압전송라인과 상기 다수의 부극성 버퍼들간에 접속된 다수의 제 3 버퍼제어 스위치들과, 그리고 상기 저전압전송라인과 상기 다수의 부극성 버퍼들간에 접속된 다수의 제 4 버퍼제어 스위치들을 구비한 데이터 드라이버를 포함하는 표시장치용 구동회로의 구동방법에 있어서,
    미리 설정된 특정 프레임 기간에만 한 프레임의 영상 데이터들이 처리되는 저속 리프레쉬 모드에서, 상기 특정 프레임 기간 마다 상기 제1 내지 제4 버퍼제어 스위치들을 온 상태로 유지하는 단계와,
    상기 특정 프레임 기간들을 제외한 나머지 프레임 기간 마다 상기 제1 내지 제4 버퍼제어 스위치들을 오프 상태로 유지하는 단계를 포함하는 표시장치용 구동회로의 구동방법.
  12. 삭제
  13. 제 11 항에 있어서,
    상기 특정 프레임 기간 마다 로우 상태를 가지며 상기 나머지 프레임 기간 마다 하이 상태를 갖는 로우 리프레쉬 레이트 신호를 생성하고 이를 상기 제 1 내지 제 4 버퍼제어 스위치들로 공급하는 단계를 더 포함함을 특징으로 하는 표시장치용 구동회로의 구동방법.
  14. 제 11 항에 있어서,
    상기 특정 프레임 기간 마다 로우 상태를 가지며 상기 나머지 프레임 기간 마다 하이 상태를 갖는 로우 리프레쉬 레이트 신호를 생성하는 단계; 및,
    상기 로우 리프레쉬 레이트 신호에 따라 상기 제 1 내지 제 4 버퍼제어 스위치들의 동작을 제어하는 단계를 더 포함함을 특징으로 하는 구동회로의 구동방법.
  15. 제 14 항에 있어서,
    상기 제 1 내지 제 4 버퍼제어 스위치들의 동작을 제어하는 단계에서 상기 로우 리프레쉬 레이트 신호가 로우 상태일 때, 상기 제 1 내지 제 4 버퍼제어 스위치들이 턴-온되며;
    상기 제 1 내지 제 4 버퍼제어 스위치들의 동작을 제어하는 단계에서 상기 로우 리프레쉬 레이트 신호가 하이 상태일 때, 상기 제 1 내지 제 4 버퍼제어 스위치들이 턴-오프됨을 특징으로 하는 표시장치용 구동회로의 구동방법.
  16. 제 14 항에 있어서,
    생성된 로우 리프레쉬 레이트 신호의 레벨을 쉬프트하는 단계를 더 포함함을 특징으로 하는 표시장치용 구동회로의 구동방법
  17. 제 11 항에 있어서,
    매 프레임 기간 마다 한 프레임의 영상 데이터들이 처리되는 정상 리프레쉬 모드에서, 상기 버퍼들은 온 상태로 유지됨을 특징으로 하는 표시장치용 구동회로의 구동방법.
  18. 제 11 항에 있어서,
    어느 하나의 특정 프레임 기간에 해당하는 시간이 16.6ms 또는 8.3ms인 것을 특징으로 하는 표시장치용 구동회로의 구동방법.
  19. 제 11 항에 있어서,
    서로 인접한 2개의 특정 프레임 기간들 사이에 위치한 나머지 프레임 기간들에 있어서,
    그 사이에 위치한 나머지 프레임 기간들에 해당하는 시간이, 그 2개의 특정 프레임 기간 중 하나의 특정 프레임 기간에 해당하는 시간보다 더 긴 것을 특징으로 하는 표시장치용 구동회로의 구동방법.
  20. 제 11 항에 있어서,
    서로 인접한 2개의 특정 프레임 기간들 사이에 위치한 나머지 프레임 기간에 있어서,
    그 사이에 위치한 나머지 프레임 기간에 해당하는 시간이, 그 2개의 특정 프레임 기간 중 하나의 특정 프레임 기간에 해당하는 시간과 동일한 것을 특징으로 하는 표시장치용 구동회로의 구동방법.
KR1020130104409A 2013-04-12 2013-08-30 표시장치용 구동회로 및 이의 구동방법 KR102113608B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310479152.XA CN104103246B (zh) 2013-04-12 2013-10-14 用于显示设备的驱动电路及其驱动方法
US14/053,454 US9330618B2 (en) 2013-04-12 2013-10-14 Driving circuit for display device and method of driving the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130040428 2013-04-12
KR20130040428 2013-04-12

Publications (2)

Publication Number Publication Date
KR20140123395A KR20140123395A (ko) 2014-10-22
KR102113608B1 true KR102113608B1 (ko) 2020-05-22

Family

ID=51994126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130104409A KR102113608B1 (ko) 2013-04-12 2013-08-30 표시장치용 구동회로 및 이의 구동방법

Country Status (1)

Country Link
KR (1) KR102113608B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102579814B1 (ko) * 2017-12-06 2023-09-18 주식회사 디비하이텍 소스 드라이버, 및 이를 포함하는 디스플레이 장치
KR102651754B1 (ko) * 2018-10-12 2024-03-29 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080143695A1 (en) 2006-12-19 2008-06-19 Dale Juenemann Low power static image display self-refresh
CN101892782A (zh) 2004-02-19 2010-11-24 Gm全球科技运作股份有限公司 汽车

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100971088B1 (ko) * 2002-12-30 2010-07-16 엘지디스플레이 주식회사 액정 표시 패널의 데이터 구동 장치 및 방법
KR20040070513A (ko) * 2003-02-03 2004-08-11 엘지전자 주식회사 디스플레이 구동 회로 및 방법
KR100983706B1 (ko) * 2003-12-29 2010-09-24 엘지디스플레이 주식회사 아날로그 버퍼 및 그 구동방법
WO2011081010A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101892782A (zh) 2004-02-19 2010-11-24 Gm全球科技运作股份有限公司 汽车
US20080143695A1 (en) 2006-12-19 2008-06-19 Dale Juenemann Low power static image display self-refresh

Also Published As

Publication number Publication date
KR20140123395A (ko) 2014-10-22

Similar Documents

Publication Publication Date Title
US9330618B2 (en) Driving circuit for display device and method of driving the same
US9613585B2 (en) Display device and method for driving the same
KR101165842B1 (ko) 모바일용 액정 표시 장치 및 그 구동 방법
KR101329410B1 (ko) 액정표시장치와 그 구동방법
TWI229310B (en) Display device, method for driving the same, and portable terminal apparatus using the same
US9230496B2 (en) Display device and method of driving the same
JP4016208B2 (ja) レベル変換回路、表示装置及び携帯端末装置
KR101920763B1 (ko) 표시장치
KR102279280B1 (ko) 표시 장치 및 이의 구동 방법
CN106875917B (zh) 扫描驱动电路与阵列基板
CN105489149A (zh) 源极驱动器及包括其的显示设备
US9922612B2 (en) Display device and display method
JP2007279539A (ja) ドライバ回路、表示装置及びその駆動方法
JP2011028269A (ja) 表示装置の駆動方法、表示コントローラーおよびアクティブマトリックスの電気光学表示装置
KR102023947B1 (ko) 표시장치
KR101396937B1 (ko) 액정표시장치 및 그 구동방법
KR102113608B1 (ko) 표시장치용 구동회로 및 이의 구동방법
KR101519914B1 (ko) 액정표시장치의 구동장치 및 그 구동방법
KR100848953B1 (ko) 액정표시장치의 게이트 구동회로
KR20070048345A (ko) 액정 표시 장치 및 그의 구동 방법
KR20140098406A (ko) 액정표시장치 및 그 구동방법
KR100861270B1 (ko) 액정표시장치 및 그의 구동방법
KR101622641B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101213924B1 (ko) 액정표시장치 및 그의 구동방법
KR100831284B1 (ko) 액정표시장치의 구동방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)