KR102579814B1 - 소스 드라이버, 및 이를 포함하는 디스플레이 장치 - Google Patents

소스 드라이버, 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR102579814B1
KR102579814B1 KR1020170166467A KR20170166467A KR102579814B1 KR 102579814 B1 KR102579814 B1 KR 102579814B1 KR 1020170166467 A KR1020170166467 A KR 1020170166467A KR 20170166467 A KR20170166467 A KR 20170166467A KR 102579814 B1 KR102579814 B1 KR 102579814B1
Authority
KR
South Korea
Prior art keywords
signal
voltage
gate
outputs
control signal
Prior art date
Application number
KR1020170166467A
Other languages
English (en)
Other versions
KR20190066756A (ko
Inventor
최용호
Original Assignee
주식회사 디비하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디비하이텍 filed Critical 주식회사 디비하이텍
Priority to KR1020170166467A priority Critical patent/KR102579814B1/ko
Priority to US16/044,348 priority patent/US10937359B2/en
Publication of KR20190066756A publication Critical patent/KR20190066756A/ko
Application granted granted Critical
Publication of KR102579814B1 publication Critical patent/KR102579814B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

실시 예는 데이터 신호를 수신하고 수신된 데이터 신호를 아날로그-디지털 변환하여 출력하는 디지털-아날로그 변환부, 디지털-아날로그 변환부의 출력을 증폭하는 증폭기를 포함하는 출력부, 제1 바이어스 신호에 기초하여 적어도 하나의 제어 신호를 출력하는 제어 신호 제공부, 제1 바이어스 신호의 전압보다 높은 전압을 갖는 제2 바이어스 신호에 기초하여 적어도 하나의 제어 신호의 레벨을 변환하고, 레벨 변환된 적어도 하나의 제어 신호를 출력하는 적어도 하나의 레벨 쉬프터; 및 제1 바이어스 신호의 전압을 검출하고 검출된 제1 바이어스 신호의 전압이 기설정된 기준 전압보다 낮아질 때, 증폭기 및 레벨 쉬프터 각각을 턴 오프시키는 보호부를 포함한다.

Description

소스 드라이버, 및 이를 포함하는 디스플레이 장치{A SOURCE DRIVER AND A DISPLAY DEVICE INCLUDING THE SAME}
실시 예는 소스 드라이버 및 이를 포함하는 디스플레이 장치에 관한 것이다.
소스 드라이버는 저전압 전원을 사용하는 인터페이스 블록를 통하여 입력된 입력 신호를 이용하여 제어 신호 및 데이터를 생성 후, 레벨 쉬프터를 이용해 고전압의 제어 신호를 생성할 수 있다. 그리고 이렇게 생성된 고전압의 제어 신호에 의하여 소스 드라이버의 출력에 필요한 다수의 앰프 및 고전압 블록이 제어될 수 있다.
소스 드라이버 내에 있는 다수의 출력 앰프는 0V에 가까운 전압에서 제1 전압(예컨대, VDD)에 가까운 값의 출력 범위를 가진다. 서로 다른 계조 값을 갖는 다수의 출력의 앰프 출력단은 먹스(mux)와 차지 쉐어링(charge sharing) 스위치에 의해 서로 온오프 동작을 반복하면서 충전된 전류를 공유하기 때문에, 출력간 쇼트가 발생하지 않도록 동작 타이밍이 정확하게 제어되어야 한다.
만약, 저전압 전원에 이상이 발생될 경우, 저전압 전원 블록에서 제어 신호가 비정상적으로 생성될 수 있고, 이러한 비정상적인 제어 신호에 의하여 레벨 쉬프터의 출력은 비정상적일 수 있다. 그리고 레벨 쉬프터의 비정상적인 출력에 의하여 소스 드라이버의 출력단 간에 연결된 먹스와 차지 쉐어링 스위치의 온오프 동작이 비정상적일 수 있고, 이로 인하여 서로 다른 출력 값을 갖는 앰프 출력들 간에 쇼트가 발생할 수 있고, 소스 드라이버가 파손되거나 혹은 COF(Chip On Flexible Printed Circuit) 필름 패키지에 발화를 유발할 수 있다.
실시 예는 저전압 전원의 전압 레벨이 비정상적으로 내려갈 경우 과전류로 인한 파손 또는 발화를 방지할 수 있는 소스 드라이버, 및 이를 포함하는 디스플레이 장치를 제공한다.
실시 예에 따른 소스 드라이버는 데이터 신호를 수신하고, 수신된 데이터 신호를 아날로그-디지털 변환하여 출력하는 디지털-아날로그 변환부; 상기 디지털-아날로그 변환부의 출력을 증폭하는 증폭기를 포함하는 출력부; 제1 바이어스 신호에 기초하여 적어도 하나의 제어 신호를 출력하는 제어 신호 제공부; 상기 제1 바이어스 신호의 전압보다 높은 전압을 갖는 제2 바이어스 신호에 기초하여 상기 적어도 하나의 제어 신호의 레벨을 변환하고, 레벨 변환된 적어도 하나의 제어 신호를 출력하는 적어도 하나의 레벨 쉬프터; 및 상기 제1 바이어스 신호의 전압을 검출하고, 검출된 상기 제1 바이어스 신호의 전압이 기설정된 기준 전압보다 낮아질 때, 상기 증폭기 및 상기 레벨 쉬프터 각각을 턴 오프(turn-off)시키는 보호부를 포함한다.
상기 보호부는 상기 제1 바이어스 신호의 전압을 검출하고, 검출된 상기 제1 바이어스 신호의 전압이 상기 기설정된 기준 전압보다 낮아질 때, 상기 증폭기 및 상기 레벨 쉬프터 각각에 제공되는 전원을 차단할 수 있다.
상기 소스 드라이버는 상기 적어도 하나의 레벨 쉬프터의 출력에 기초하여, 상기 증폭기들의 출력을 출력 라인들로 선택적으로 출력하기 위한 멀티 플렉서를 더 포함하고, 상기 보호부는 상기 검출된 상기 제1 바이어스 신호의 전압이 상기 기설정된 기준 전압보다 낮아질 때, 상기 멀티 플렉서를 턴 오프하기 위한 제1 오프 제어 신호를 출력할 수 있다.
상기 소스 드라이버는 상기 증폭기들의 출력들이 제공되는 출력 라인들을 차지 쉐어링하기 위한 차지 쉐어링 스위치를 더 포함하고, 상기 보호부는 상기 검출된 제1 바이어스 신호의 전압이 상기 기설정된 기준 전압보다 낮아질 때, 상기 차지 쉐어링 스위치를 턴 오프하기 위한 제2 오프 제어 신호를 출력할 수 있다.
상기 보호부는 상기 검출된 제1 바이어스 신호의 전압이 기설정된 기준 전압과 동일하거나 높아질 때, 상기 증폭기 및 상기 레벨 쉬프터 각각을 턴 온(turn-on)시킬 수 있다.
상기 보호부는 상기 검출된 제1 바이어스 신호의 전압이 기설정된 기준 전압과 동일하거나 높아질 때, 상기 제1 오프 제어 신호를 출력하지 않을 수 있다.
상기 보호부는 상기 검출된 제1 바이어스 신호의 전압이 기설정된 기준 전압과 동일하거나 높아질 때, 상기 제2 오프 제어 신호를 출력하지 않을 수 있다.
다른 실시 예에 따른 소스 드라이버는 데이터 신호를 수신하고, 수신된 데이터 신호를 아날로그-디지털 변환하여 출력하는 디지털-아날로그 변환부; 상기 디지털-아날로그 변환부의 출력을 증폭하는 증폭기들; 제1 바이어스 신호에 기초하여 제1 제어 신호 및 제2 제어 신호를 출력하는 제어 신호 제공부; 상기 제1 바이어스 신호의 전압보다 높은 전압을 갖는 제2 바이어스 신호에 기초하여 상기 제1 제어 신호의 레벨을 변환하여 출력하는 제1 레벨 쉬프터; 상기 제2 바이어스 신호에 기초하여 상기 제2 제어 신호의 레벨을 변환하여 출력하는 제2 레벨 쉬프터; 상기 증폭기들에 대응하는 출력 라인들; 상기 제1 레벨 쉬프터의 출력에 기초하여, 상기 증폭기들의 출력들을 상기 출력 라인들로 선택적으로 출력하는 멀티 플렉서; 상기 출력 라인들 사이에 접속되고, 상기 제2 레벨 쉬프터의 출력에 기초하여 제어되는 차지 쉐어링 스위치; 및 상기 제1 바이어스 신호의 전압을 검출하고, 검출된 상기 제1 바이어스 신호의 전압이 기설정된 기준 전압보다 낮아질 때, 상기 증폭기들, 상기 제1 레벨 쉬프터, 및 상기 제2 레벨 쉬프터를 턴 오프(turn-off)시키고, 상기 멀티 플렉서를 턴 오프시키기 위한 제1 오프 제어 신호, 및 상기 차지 쉐어링 스위치를 턴 오프시키기 위한 제2 오프 제어 신호를 출력하는 보호부를 포함할 수 있다.
상기 보호부는 상기 검출된 제1 바이어스 신호의 전압이 기설정된 기준 전압보다 낮아질 때, 상기 증폭기들을 턴 오프시키기 위한 제1 신호와 상기 제1 및 제2 레벨 쉬프터들을 턴 오프시키기 위한 제2 신호를 출력할 수 있다.
상기 보호부는 상기 제1 바이어스 신호의 전압을 검출한 결과에 따른 검출 신호를 출력하는 전압 검출부; 상기 검출 신호에 기초하여, 상기 증폭기들을 턴 오프시키기 위한 제1 신호와 상기 제1 및 제2 레벨 쉬프터들을 턴 오프시키기 위한 제2 신호를 출력하는 전압 차단 신호 발생부; 및 상기 검출 신호에 기초하여, 상기 제1 오프 제어 신호 및 상기 제2 오프 제어 신호를 출력하는 오프 신호 발생부를 포함할 수 있다.
상기 전압 검출부는 상기 제1 바이어스 신호가 입력되는 제1 게이트, 제1 노드와 접지 사이에 접속되는 소스 및 드레인을 포함하는 제1 트랜지스터; 및 일단에 상기 제2 바이어스 신호가 제공되고, 타단이 상기 제1 노드에 접속되는 저항을 포함하고, 상기 제1 노드로부터 상기 검출 신호가 출력될 수 있다.
상기 전압 검출부는 상기 제1 바이어스 신호가 입력되는 게이트, 제1 노드와 접지 사이에 접속되는 소스 및 드레인을 포함하는 트랜지스터; 및 일단에 상기 제2 바이어스 신호가 제공되고, 타단이 상기 제1 노드에 접속되는 저항; 및 상기 제1 노드에 접속되는 제1 인버터를 포함하고, 상기 검출 신호는 상기 제1 인버터의 출력일 수 있다.
상기 오프 신호 발생부는 제1 게이트, 상기 제2 바이어스 신호가 제공되는 제1 소스, 및 제2 노드에 접속되는 제1 드레인을 포함하는 제1 트랜지스터, 및 제2 게이트, 상기 제2 노드에 접속되는 제2 드레인, 및 접지에 접속되는 제2 소스를 포함하는 제2 트랜지스터를 포함하는 제1 오프 신호 발생부를 포함하고, 상기 전압 차단 신호 발생부는 상기 제1 게이트를 제어하기 위한 제1 게이트 제어 신호와 상기 제2 게이트 제어하기 위한 제2 게이트 제어 신호를 출력할 수 있다.
상기 제2 노드는 상기 제1 레벨 쉬프터의 출력단에 접속될 수 있다.
상기 제1 오프 신호 발생부는 상기 제2 노드에 접속되는 제2 인버터를 더 포함할 수 있다.
상기 오프 신호 발생부는 제3 게이트, 상기 제2 바이어스 신호가 제공되는 제3 소스, 및 제3 노드에 접속되는 제3 드레인을 포함하는 제3 트랜지스터, 및 제4 게이트, 상기 제3 노드에 접속되는 제4 드레인, 및 상기 접지에 접속되는 제4 소스를 포함하는 제4 트랜지스터를 포함하는 제2 오프 신호 발생부를 더 포함하고, 상기 전압 차단 신호 발생부는 상기 제3 게이트를 제어하기 위한 제3 게이트 제어 신호와 상기 제4 게이트 제어하기 위한 제4 게이트 제어 신호를 출력할 수 있다.
상기 제3 노드는 상기 제3 레벨 쉬프터의 출력단에 접속될 수 있다.
상기 제2 오프 신호 발생부는 상기 제3 노드에 접속되는 제3 인버터를 더 포함할 수 있다.
상기 보호부는 상기 검출된 제1 바이어스 신호의 전압이 기설정된 기준 전압과 동일하거나 높아질 때, 상기 증폭기들 및 상기 제1 및 제2 레벨 쉬프터 각각을 턴 온(turn-on)시키고, 상기 제1 및 제2 오프 제어 신호들을 출력하지 않을 수 있다.
실시 예에 따른 디스플레이 장치는 게이트 라인들, 데이터 라인들, 상기 게이트 라인들과 상기 데이터 라인들에 연결되고 행과 열을 이루는 매트릭스 형태로 배열되는 화소들을 포함하는 디스플레이 패널; 상기 데이터 라인들을 구동하기 위한 소스 드라이버; 및 상기 게이트 라인들을 구동하기 위한 게이트 드라이버를 포함하고, 상기 소스 드라이버는 상술한 실시 예들 중 어느 하나일 수 있다.
실시 예는 저전압 전원의 전압 레벨이 비정상적으로 내려갈 경우, 고전압 전원을 사용하는 증폭기, 멀티 플렉서, 차지 쉐어링 스위치 등이 정상적으로 제어되지 않아, 과전류가 발생해서 소스 드라이버 IC가 파손되거나, 필름 패키지에 발화가 발생하는 현상을 방지할 수 있다.
도 1은 실시 예에 따른 소스 드라이버의 구성도이다.
도 2는 도 1에 도시된 보호부의 일 실시 예를 나타낸다.
도 3은 실시 예에 따른 소스 드라이버의 출력부의 증폭기들, 멀티 플렉서, 차지 쉐어링 스위치, 레벨 쉬프터들, 전압 검출부, 전원 차단 신호 발생부, 및 오프 신호 발생부들을 나타낸다.
도 4는 실시 예에 따른 디스플레이 장치를 나타낸다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시 예를 첨부한 도면을 참조하여 설명한다.
실시 예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 개의 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 “제1” 및 “제2”, “상/상부/위” 및 “하/하부/아래” 등과 같은 관계적 용어들은 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다. 또한 동일한 참조 번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.
또한, 이상에서 기재된 "포함하다", "구성하다", 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 또한 이상에서 기재된 "대응하는" 등의 용어는 "대향하는" 또는 "중첩되는" 의미들 중 적어도 하나를 포함할 수 있다.
도 1은 실시 예에 따른 소스 드라이버(Source Driver, 100)의 구성도이다.
도 1을 참조하면, 소스 드라이버(100)는 쉬프트 레지스터(shift register, 110), 래치부(120), 레벨 쉬프터부(130), 디지털-아날로그 변환부(140), 출력부(150), 제어 신호 제공부(160), 적어도 하나의 레벨 쉬프터(170), 및 보호부(180)를 포함한다.
쉬프트 레지스터(110)는 데이터, 예컨대, 디지털 화상 데이터가 순차적으로 제1 래치(120)에 저장되는 타이밍을 제어하기 위하여, 인에이블 신호(En)와 클럭 신호(CLK)에 응답하여 쉬프트 신호(SR)를 발생한다.
예컨대, 쉬프트 레지스터(110)는 타이밍 컨트롤러(205, 도 4 참조) 또는 제어부로부터 수평 시작 신호를 수신하고, 클럭 신호(CLK)에 응답하여 수신되는 수평 시작 신호를 쉬프트시킴으로써 쉬프트 신호(SR)를 발생할 수 있다. 여기서 수평 시작 신호는 스타트 펄스(Start Pulse)와 혼용될 수 있다.
래치부(120)는 쉬프트 신호(SR)에 응답하여, 타이밍 컨트롤러(205)로부터 수신되는 데이터(DATA)를 저장한다.
예컨대, 타이밍 컨트롤러(205)로부터 수신되는 데이터(DATA)는 R(Red), G(Green), 및 B(Blue) 데이터일 수 있다.
예컨대, 래치부는 데이터(DATA)를 저장하기 위한 제1 래치들을 포함하는 제1 래치부, 및 제1 래치들에 저장된 데이터를 수신하여 저장하는 제2 래치들을 포함하는 제2 래치부를 포함할 수 있다.
레벨 쉬프터부(130)는 래치부(120)로부터 제공되는 데이터의 전압 레벨을 변환한다. 예컨대, 레벨 쉬프터부(130)는 래치부(120)로부터 제공되고 제1 레벨의 전압을 갖는 제1 데이터를 제2 레벨의 전압을 갖는 제2 데이터로 변환시킬 수 있다. 예컨대, 제2 레벨은 제1 레벨보다 클 수 있으나, 이에 한정되는 것은 아니다.
레벨 쉬프터부(130)의 바이어스 전압(VDD)은 래치부(120)의 바이어스 전압(VCC)보다 클 수 있다.
예컨대, 레벨 쉬프터부(130)는 복수의 레벨 쉬프터들을 포함할 수 있다.
복수의 레벨 쉬프터들 각각은 래치부(120)의 제2 래치들 중 어느 하나와 대응할 수 있다.
예컨대, 복수의 레벨 쉬프터들 각각은 래치부(120)의 제2 래치들 중 대응하는 어느 하나에 저장된 데이터의 전압 레벨을 변환하고, 전압 레벨이 변환된 데이터를 출력할 수 있다.
디지털-아날로그 변환부(140)는 전원 공급부(미도시)로부터 제공되는 계조 전압들을 이용하여 디지털 신호인 레벨 쉬프터부(130)의 출력을 디지털-아날로그 변환하고, 변환된 결과에 따른 아날로그 신호를 출력할 수 있다.
예컨대, 전원 공급부(미도시)는 전압(VDD)과 기저 전압원(VSS, 또는 GND) 사이에 직렬로 접속되는 다수의 저항들로 구현될 수 있고, 다수 단계, 예컨대, 256 단계로 나누어지는 계조 전압들을 발생할 수 있다.
예컨대, 디지털-아날로그 변환부(140)는 복수의 디지털-아날로그 변환기들을 포함할 수 있고, 복수의 디지털-아날로그 변환기들 각각은 레벨 쉬프터부(130)의 복수의 레벨 쉬프터들 중 대응하는 어느 하나의 출력을 아날로그 신호로 변환할 수 있다.
출력부(150)는 디지털-아날로그 변환부(140)로부터 출력되는 아날로그 신호를 증폭(또는 버퍼링)하고, 증폭된(또는 버퍼링된) 아날로그 신호를 출력한다.
출력부(150)는 복수의 증폭기들(An, An+1, n>1인 자연수, 도 3 참조) 또는 복수의 버퍼들을 포함할 수 있다. 복수의 증폭기들(A, An+1) 각각은 복수의 디지털-아날로그 변환기들 중 대응하는 어느 하나로부터 출력하는 아날로그 신호를 증폭 또는 버퍼링하여 출력할 수 있다.
또한 출력부(150)는 인버전 동작을 위한 적어도 하나의 멀티 플렉서(310, 320, 도 3 참조), 및 차지 쉐어링을 위한 적어도 하나의 차지 쉐어링 스위치(SW5, 도 3 참조)를 더 포함할 수 있다.
제어 신호 제공부(160)는 제1 바이어스 신호(VCC)에 기초하여 출력부(150)의 멀티 플렉서(310, 320)를 제어하기 위한 제1 제어 신호(CS1) 및/또는 차지 쉐어링 스위치(SW5)를 제어하기 위한 제어 신호(CS2)를 출력한다.
제어 신호 제공부(160)는 제1 바이어스 신호(VCC)을 바이어스 전원으로 사용하는 적어도 하나의 인버터, 또는 버퍼로 구현될 수 있다.
예컨대, 어느 하나의 인버터 또는 버퍼는 타이밍 컨트롤러(205)로부터 제공되는 멀티 플렉서(310, 320)를 제어하기 위한 먹스 제어 신호를 수신하고, 수신된 먹스 제어 신호를 인버터 또는 버퍼링하여 제1 제어 신호(CS1)를 생성할 수 있다.
또한 예컨대, 다른 어느 하나의 인버터 또는 버퍼는 타이밍 컨트롤러(205)로부터 제공되는 차지 쉐어링 스위치(SW5)를 제어하기 위한 차지 쉐어링 제어 신호를 수신하고, 수신된 차지 쉐어링 제어 신호를 인버터 또는 버퍼링하여 제2 제어 신호(CS2)를 생성할 수 있다.
적어도 하나의 레벨 쉬프터(170)는 제2 바이어스 신호(VDD)에 기초하여 제1 제어 신호(CS1)의 레벨을 변환하고, 레벨 변환된 제1 제어 신호(LCS1)를 출력하고, 제2 바이어스 신호(VDD)에 기초하여 제2 제어 신호(CS2)의 레벨을 변환하고, 레벨 변환된 제1 제어 신호(LCS2)를 출력한다.
예컨대, 적어도 하나의 레벨 쉬프터(170)는 적어도 하나의 제1 레벨 쉬프터(예컨대, 230-1 내지 230-4, 도 3 참조) 및 적어도 하나의 제2 레벨 쉬프터(230-5, 도 3 참조)를 포함할 수 있다.
적어도 하나의 제1 레벨 쉬프터(예컨대, 230-1 내지 230-4)는 제2 바이어스 신호(VDD)를 바이어스 전원으로 사용하고, 제1 제어 신호(CS1)의 레벨을 상승시키고, 레벨이 상승된 제1 제어 신호(LCS1)를 출력할 수 있다.
적어도 하나의 제2 레벨 쉬프터(230-5, 도 3 참조)는 제2 바이어스 신호(VDD)를 바이어스 전원으로 사용하고, 제2 제어 신호(CS2)의 레벨을 상승시키고, 레벨이 상승된 제2 제어 신호(LCS2)를 출력할 수 있다.
제2 바이어스 신호(VDD)의 전압은 제1 바이어스 신호(VCC)의 전압보다 크다. 예컨대, 제2 바이어스 신호(VDD)의 전압은 제1 바이어스 신호(VCC)의 전압의 2배 내지 20배일 수 있으나, 이에 한정되는 것은 아니다.
보호부(180)는 제1 바이어스 신호(VCC)의 전압을 검출하고, 검출된 전압이 기설정된 기준 전압보다 낮아질 때, 출력부(150)의 증폭기(An, An+1), 적어도 하나의 레벨 쉬프터(170), 멀티 플렉서(310, 320), 및 차지 쉐어링 스위치(SW5) 중 적어도 하나를 턴 오프시킨다.
예컨대, 보호부(180)는 제1 바이어스 신호(VCC)의 전압을 검출하고, 검출된 제1 바이어스 신호(VCC)의 전압이 기설정된 기준 전압보다 낮아질 때, 출력부(150)의 증폭기(An, An+1) 및 적어도 하나의 레벨 쉬프터(170)를 턴 오프시킬 수 있다.
또한 예컨대, 보호부(180)는 제1 바이어스 신호(VCC)의 전압을 검출하고, 검출된 제1 바이어스 신호(VCC)의 전압이 기설정된 기준 전압보다 낮아질 때, 출력부(150)의 증폭기(An, An+1), 적어도 하나의 레벨 쉬프터(170), 및 멀티 플렉서(310, 320)를 턴 오프시킬 수 있다.
예컨대, 보호부(180)는 제1 바이어스 신호(VCC)의 전압을 검출하고, 검출된 제1 바이어스 신호(VCC)의 전압이 기설정된 기준 전압보다 낮아질 때, 멀티 플렉서(310, 320)에 포함된 스위치들(SW1 내지 SW4)을 턴 오프시킬 수 있다.
또한 보호부(180)는 제1 바이어스 신호(VCC)의 전압을 검출하고, 검출된 제1 바이어스 신호(VCC)의 전압이 기설정된 기준 전압보다 낮아질 때, 출력부(150)의 증폭기(An, An+1), 적어도 하나의 레벨 쉬프터(170), 멀티 플렉서(310, 320), 및 차지 쉐어링 스위치(SW5)를 모두 턴 오프시킬 수 있다.
예컨대, 보호부(180)는 검출된 제1 바이어스 신호(VCC)의 전압이 기설정된 기준 전압보다 낮아질 때, 출력부(150)의 증폭기(An, An+1)에 제공되는 전원(예컨대, 제2 바이어스 전원(VDD))을 차단함으로써 증폭기(An, An+1)를 턴 오프시킬 수 있다.
예컨대, 보호부(180)는 검출된 제1 바이어스 신호(VCC)의 전압이 기설정된 기준 전압보다 낮아질 때, 적어도 하나의 레벨 쉬프터(170)에 제공되는 전원(예컨대, 제2 바이어스 신호(VDD))을 차단함으로써, 적어도 하나의 레벨 쉬프터(170)를 턴 오프시킬 수 있다.
또한 보호부(180)는 검출된 제1 바이어스 신호(VCC)의 전압이 기설정된 기준 전압보다 낮아질 때, 멀티 플렉서(310, 320)의 스위치들(SW1 내지 SW4)을 턴 오프시키기 위한 제1 스위치 제어 신호(PCS1)을 생성하고, 생성된 제1 스위치 신호(PCS1)를 멀티 플렉서(310, 320)에 제공할 수 있다. 이때 적어도 하나의 레벨 쉬프터(170)는 턴 오프되므로, 적어도 하나의 레벨 쉬프터(170)의 출력은 멀티 플렉서(310, 320)에 제공되지 않을 수 있다.
또한 보호부(180)는 검출된 제1 바이어스 신호(VCC)의 전압이 기설정된 기준 전압보다 낮아질 때, 차지 쉐어링 스위치(SW5)를 턴 오프시기키 위한 제2 스위치 제어 신호(PCS2)를 생성하고, 생성된 제2 스위치 제어 신호(PCS2)를 차지 쉐어링 스위치(SW5)에 제공할 수 있다.
도 2는 도 1에 도시된 보호부(180)의 일 실시 예를 나타낸다.
도 2를 참조하면, 보호부(180)는 전압 검출부(210), 전원 차단 신호 발생부(220), 및 오프 신호 발생부(230)를 포함할 수 있다.
전압 검출부(210)는 제1 바이어스 신호(VCC)의 전압을 검출하고, 검출된 전압에 기초하여 생성되는 검출 신호(DS)를 생성한다.
검출 신호(DS)는 검출된 제1 바이어스 신호(VCC)의 전압이 기설정된 기준 전압보다 낮을 때, 제1 레벨을 가질 수 있고, 검출된 제1 바이어스 신호(VCC)의 전압이 기설정된 기준 전압과 동일하거나 클 때는 제2 레벨을 가질 수 있다. 예컨대, 제1 레벨은 제2 레벨보다 낮을 수 있으나, 그 반대일 수도 있다.
예컨대, 전압 검출부(210)는 제1 노드(N1), 제1 바이어스 신호(VCC)가 입력되는 게이트 및 제1 노드(N1)와 접지(VSS)(또는 그라운드) 사이에 접속되는 소스 및 드레인을 포함하는 트랜지스터(M1), 및 일단에 제2 바이어스 신호(VDD)가 제공되고, 타단이 제1 노드(N1)에 접속되는 저항(R1), 및 제1 노드(N1)에 접속되는 인버터(212)를 포함할 수 있다. 이때 인버터(212)의 출력이 검출 신호(DS)가 될 수 있다.
다른 실시 예에서는 인버터(212)가 생략될 수 있고, 제1 노드(N1)의 출력이 검출 신호가 될 수 있다.
예컨대, 기설정된 기준 전압은 트랜지스터(M1)의 턴 온 전압일 수 있다. 제1 바이어스 신호(VCC)의 전압이 트랜지스터(M1)의 턴 온 전압보다 낮아질 때, 트랜지스터(M1)는 턴 오프될 수 있다. 인버터(212)의 유무 및 개수에 따라서 검출 신호(DS)의 레벨이 결정될 수 있다.
전원 신호 차단 발생부(220)는 검출 신호(DS)에 기초하여, 출력부(150)의 증폭기(An, An+1)를 턴 오프시키기 위한 제1 신호(PS1)를 생성할 수 있다.
즉 검출된 제1 바이어스 신호(VCC)의 전압이 기설정된 기준 전압보다 낮을 때, 제1 신호(PS1)에 의하여 출력부(150)의 증폭기(An, An+1)는 턴 오프될 수 있다.
예컨대, 제1 신호(PS1)에 의하여 출력부(150)의 증폭기(An, An+1)에 제공되는 전원(예컨대, 제2 바이어스 신호(VDD))이 차단될 수 있다. 예컨대, 출력부(150)는 제1 신호(PS1)에 기초하여 증폭기(An, An+1)로 제공되는 전원(예컨대, 제2 바이어스 신호(VDD))을 차단하기 위한 적어도 하나의 제1 차단 스위치(미도시)를 더 포함할 수 있다.
전원 신호 차단 발생부(220)는 검출 신호(DS)에 기초하여, 적어도 하나의 레벨 쉬프터(170)를 턴 오프시키기 위한 제2 신호(PS2)를 생성할 수 있다.
즉 검출된 제1 바이어스 신호(VCC)의 전압이 기설정된 기준 전압보다 낮을 때, 제2 신호(PS2)에 의하여 적어도 하나의 레벨 쉬프터(170)는 턴 오프될 수 있다.
예컨대, 제2 신호(PS2)에 의하여 적어도 하나의 레벨 쉬프터(170)에 제공되는 전원(예컨대, 제2 바이어스 신호(VDD))이 차단될 수 있다. 예컨대, 적어도 하나의 레벨 쉬프터(170)는 제2 신호(PS2)에 기초하여 적어도 하나의 레벨 쉬프터(170)에 제공되는 전원(예컨대, 제2 바이어스 신호(VDD))을 차단하기 위한 적어도 하나의 제2 차단 스위치(미도시)를 더 포함할 수 있다.
전원 신호 차단 발생부(220)는 검출 신호(DS)에 기초하여, 오프 신호 발생부(230)를 제어하기 위한 적어도 하나의 제어 신호(S1, S2)를 생성할 수 있다.
오프 신호 발생부(230)는 적어도 하나의 제어 신호(S1, S2)에 기초하여 멀티 플렉서(310, 320)를 턴 오프하기 위한 제1 오프 제어 신호(OFF1)를 생성할 수 있다.
오프 신호 발생부(230)는 제어 신호(S1)에 의하여 제어되는 제1 트랜지스터(232) 및 제어 신호(S2)에 의하여 제어되는 제2 트랜지스터(234)를 포함할 수 있으며, 제2 바이어스 신호(VDD)의 전압과 접지(VSS) 사이에서 스윙(swing)하는 전압을 제2 노드(N2)로 출력할 수 있다.
예컨대, 제1 트랜지스터(232)는 제어 신호(S1)가 입력되는 제1 게이트, 제2 바이어스 신호(VDD)가 제공되는 소스(또는 드레인), 제2 노드(N2)에 접속되는 드레인(또는 소스)를 포함할 수 있다. 또한 제2 트랜지스터(234)는 제어 신호(S2)가 입력되는 제2 게이트, 제2 노드(N2)에 접속되는 드레인(또는 소스), 및 접지(VSS)에 접속되는 소스(또는 드레인)을 포함할 수 있다.
예컨대, 제1 트랜지스터(232)는 PMOS 트랜지스터로 구현될 수 있고, 제2 트랜지스터(234)는 NMOS 트랜지스터로 구현될 수 있다. 예컨대, 제어 신호(S1)는 제어 신호(S2)의 반전된 신호일 수 있다.
제1 오프 제어 신호(OFF1), 및/또는 제2 오프 제어 신호(OFF2)를 생성하기 위해서, 제어 신호들(S1, S2)에 의하여 제1 트랜지스터(232)와 제2 트랜지스터(234) 중 어느 하나는 턴 온되고, 나머지 다른 하나는 턴 오프될 수 있다.
검출된 제1 바이어스 신호(VCC)의 전압이 기설정된 기준 전압보다 낮을 때, 제어 신호들(S1, S2)에 의하여 제1 오프 제어 신호(OFF1)가 생성될 수 있고, 생성된 제1 오프 제어 신호(OFF1)에 의하여 멀티 플렉서(310, 320)가 턴 오프될 수 있다.
오프 신호 발생부(230)는 제2 노드(N2)에 접속되는 인터버(236) 또는 버퍼를 더 포함할 수 있다.
전압 검출부(21)에 의해서 검출된 제1 바이어스 신호(VCC)의 전압이 기설정된 기준 전압과 동일하거나 높아질 때, 제1 및 제2 신호들(PS1, PS2)에 의하여, 출력부(150)의 증폭기(An, An+1)와 레벨 쉬프터(170)는 턴 온되거나 또는 출력부(150)의 증폭기(An, An+1)와 레벨 쉬프터(170)에 전원이 다시 공급되어 동작될 수 있다.
또한 전압 검출부(21)에 의해서 검출된 제1 바이어스 신호(VCC)의 전압이 기설정된 기준 전압과 동일하거나 높아질 때, 제어 신호들(S1, S2)에 의하여 제1 트랜지스터(232)와 제2 트랜지스터(234)는 모두 턴 오프될 수 있고, 오프 제어 신호(OFF1)는 발생되지 않을 수 있다. 이때는 적어도 하나의 레벨 쉬프터(170)의 출력(LCS1)에 의하여 멀티 플렉서(예컨대, 310)에 포함된 하나의 스위치(예컨대, SW1)가 제어될 수 있다.
도 2에서는 멀티 플렉서(310, 320)에 포함되는 하나의 스위치를 제어하기 하기 위한 제1 제어 신호(CS1)에 대한 레벨 쉬프터, 이에 대응하는 출력부(150)의 증폭기에 대하여 설명하지만, 멀티 플렉서(310, 320)에 포함된 다른 스위치들, 이에 대응하는 레벨 쉬프터 및 출력부(140)의 증폭기들에도 도 2에 대한 설명이 동일하게 적용될 수 있다.
또한 도 2에 대한 설명은 차지 쉐어링 스위치(SW5)를 제어하기 위한 제2 제어 신호(CS2)에 대한 레벨 쉬프터, 이에 대응하는 출력부(150)의 증폭기에 대해서도 동일하게 적용될 수 있다.
도 3은 실시 예에 따른 소스 드라이버(100)의 출력부(150)의 증폭기들(An, An+1), 멀티 플렉서(310, 320), 차지 쉐어링 스위치(SW5), 레벨 쉬프터들(170), 전압 검출부(210), 전원 차단 신호 발생부(220), 및 오프 신호 발생부들(230)을 나타낸다.
도 3에는 소스 드라이버의 2개의 채널들(channels)에 대응하는 2개의 증폭기들(An, An+1), 2개의 멀티 플렉서들(310, 320), 하나의 차지 쉐어 스위치들(SW5)을 도시하지만, 그 개수가 이에 한정되는 것은 아니며, 각각의 개수는 2개 이상으로 확장될 수 있다.
예컨대, 소스 드라이버(100)는 쉬프트 레지스터(110), 래치부(120), 레벨 쉬프터부(130), 디지털-아날로그 변환부(140), 디지털-아날로그 변환부(140)의 출력들(INn, INn+1)을 증폭하는 증폭기들(An, An+1), 제1 바이어스 신호(VCC)에 기초하여 제1 제어 신호(CS1) 및 제2 제어 신호(CS2)를 출력하는 제어 신호 제공부(160), 제2 바이어스 신호(VDD)에 기초하여 제1 제어 신호(CS1)의 레벨을 변환하여 출력하는 제1 레벨 쉬프터(170-1 내지 170-4), 제2 바이어스 신호(VDD)에 기초하여 제2 제어 신호(CS2)의 레벨을 변환하여 출력하는 제2 레벨 쉬프터(170-5), 증폭기들(An, An+1)에 대응하는 출력 라인들(OUTn,OUTn+1), 제1 레벨 쉬프터(170-1 내지 170-4)의 출력에 기초하여 증폭기들(An, An+1)의 출력들을 출력 라인들(OUTn,OUTn+1)로 선택적으로 출력하는 멀티 플렉서(310, 320), 출력 라인들(OUTn,OUTn+1) 사이에 접속되고 제2 레벨 쉬프터(175-5)의 출력에 기초하여 제어되는 차지 쉐어링 스위치(SW5), 및 제1 바이어스 신호(VCC)의 전압을 검출하고 검출된 제1 바이어스 신호(VCC)의 전압이 기설정된 기준 전압보다 낮아질 때, 증폭기들(An, An+1), 제1 및 제2 레벨 쉬프터들(170-1 내지 170-5)을 턴 오프(turn-off)시키고, 멀티 플렉서(310, 320)를 턴 오프시키기 위한 제1 오프 제어 신호(OFF1), 및 차지 쉐어링 스위치(SW5)를 턴 오프시키기 위한 제2 오프 제어 신호(OFF2)를 출력하는 보호부(180)를 포함할 수 있다.
제1 레벨 쉬프터(170-1 내지 170-4)는 멀티 플렉서에 포함되는 스위치들(SW1 내지 SW4)에 대응하는 레벨 쉬프터들을 포함할 수 있다.
도 3에서는 하나의 차지 쉐어링 스위치를 도시하지만, 이에 한정되는 것은 아니며, 소스 드라이버는 복수의 차지 쉐어링 스위치들을 구비할 수 있고, 제2 레벨 쉬프터(170-5)는 차지 쉐어링 스위치들에 대응하는 레벨 쉬프터들을 포함할 수도 있다.
보호부(180)는 검출된 제1 바이어스 신호(VCC)의 전압이 기설정된 기준 전압보다 낮아질 때, 증폭기들(An, An+1)을 턴 오프시키기 위한 제1 신호(PS1)와 제1 및 제2 레벨 쉬프터들(170-1 내지 170-5)을 턴 오프시키기 위한 제2 신호(PS2)를 출력할 수 있다.
보호부(180)는 제1 바이어스 신호(VCC)의 전압을 검출한 결과에 따른 검출 신호(DS)를 출력하는 전압 검출부(210), 검출 신호(DS)에 기초하여 증폭기들(An, An+1)을 턴 오프시키기 위한 제1 신호(PS1)와 제1 및 제2 레벨 쉬프터들(170-1 내지170-5)을 턴 오프시키기 위한 제2 신호(PS2)를 출력하는 전압 차단 신호 발생부(220), 및 검출 신호(DS)에 기초하여 제1 오프 제어 신호(OFF1) 및 제2 오프 제어 신호(OFF2)를 출력하는 오프 신호 발생부(230: 230-1 내지 230-5)를 포함할 수 있다.
예컨대, 오프 신호 발생부(230)는 제1 및 제2 레벨 쉬프터들(170-1 내지 170-5))에 대응하는 오프 신호 발생부들(230-1 내지 230-5)을 포함할 수 있다.
예컨대, 오프 신호 발생부들(230-1 내지 230-5) 각각의 제2 노드(N2)는 레벨 쉬프터들(170-1 내지 170-5) 중 대응하는 어느 하나의 출력단에 접속될 수 있다.
소스 드라이버(100)는 제어하고자 하는 고전압 소자들, 예컨대, 멀티 플렉서(310, 320)의 스위치들(SW1 내지 SW4)의 개수, 및 차지 쉐어링 스위치(SW5)의 개수에 대응하는 레벨 쉬프터들을 구비할 수 있다. 또한 소스 드라이버(100)는 복수의 레벨 쉬프터들(170)에 대응하는 오프 신호 발생부들(230)을 구비할 수 있다.
상술한 바와 같이, 실시 예에 따른 소스 드라이버(100)에는 저전압인 제1 바이어스 신호의 전압이 비정상적으로 로우(LOW)가 될 경우, 레벨 쉬프터(170)와 출력부(150)의 증폭기(An, An+1)의 전원은 차단될 수 있고, 증폭기(An, An+1)의 출력은 차단될 수 있고, 레벨 쉬프터(170)는 턴 오프될 수 있다. 이와 동시에 오프 신호 발생부(230)에 의하여 레벨 쉬프터(170)의 출력을 강제로 정해진 레벨로 고정되도록 할 수 있고, 멀티 플렉서 및 차지 쉐어링 스위치가 턴 오프될 수 있고, 이로 인하여 증폭기들의 출력 간 쇼트(short)가 발생되는 것이 방지될 수 있다.
소스 드라이버의 저전압 전원이 비정상적인 원인으로 전압이 강하되거나, 차단될 경우, 로직 콘트롤 회로의 신호가 정상 상태를 유지할 수 없어, 소스 드라이버 내부에서 증폭기, 멀티 플렉서, 차지 쉐어링 스위치에서 쇼트가 발생할 수 있다.
소스 드라이버 IC에 전원이 인가되고 소스 드라이버 IC의 동작 중 또는 대기 상태에서, 저전압 전원(VCC)이 비정상적인 원인으로 갑작스럽게 차단되거나, 저전압 전원(VCC)의 전압 레벨이 비정상적으로 내려갈 경우, 실시 예는 고전압 전원(VDD)을 사용하는 블록(예컨대, 증폭기, 멀티 플렉서, 차지 쉐어링 스위치)이 정상적으로 제어되지 않아, 과전류가 발생해서 소스 드라이버 IC가 파손되거나, 필름 패키지에 발화가 발생하는 현상을 방지할 수 있다.
도 4는 실시 예에 따른 디스플레이 장치(200)를 나타낸다.
도 4를 참조하면, 디스플레이 장치(200)는 디스플레이 패널(201), 타이밍 컨트롤러(205)(또는 제어부), 소스 드라이버부(1210), 및 게이트 드라이버부(1220)를 포함한다.
디스플레이 패널(201)은 행(row)을 이루는 게이트 라인들(221), 열(cloumn)을 이루는 데이터 라인들(1231)이 서로 교차하여 매트릭스 형태를 이루며, 교차되는 게이트 라인과 데이터 라인 각각에 연결되는 화소들(pixels)을 포함할 수 있다.
소스 드라이버(100)의 출력 라인들은 디스플레이 패널(201)의 데이터 라인들(1231) 중 적어도 일부에 대응될 수 있으며, 데이터 라인들은 채널들(channels)을 의미할 수도 있다.
화소들은 게이트 라인들(1221)과 데이터 라인들(1231)에 연결되며, 행과 열을 갖는 매트릭스 형태로 배열될 수 있다.
화소들 각각은 게이트 라인과 데이터 라인에 연결되는 트랜지스터(Ta), 및 트랜지스터(Ta)에 연결되는 커패시터(Ca)를 포함할 수 있다.
예컨대, 화소들은 R(Red) 서브 픽셀(sub-pixel), G(Green) 서브 픽셀, 및 B(Blue) 서브 픽셀을 포함할 수 있으며, R, G, B 서브 픽셀들 각각은 게이트 라인과 데이터 라인에 연결되는 트랜지스터(Ta), 및 트랜지스터(Ta)에 연결되는 커패시터(Ca)를 포함할 수 있다.
타이밍 컨트롤러(205)는 클럭 신호(CLK), 데이터(DATA), 소스 드라이버부(210)를 제어하기 위한 제1 제어 신호(CONT), 및 게이트 드라이버(1220)를 제어하기 위한 제2 제어 신호(G_CONT)를 출력한다.
도 4에서는 클럭 신호(CLK), 데이터(DATA), 및 제1 제어 신호(CONT)가 3개의 전송 라인들로 데이터 드라이버들(210-1 내지 210-P) 각각에 전송되는 것으로 표현되지만, 이에 한정되는 것은 아니며, 다른 실시 예에서는 클럭 신호(CLK), 데이터(DATA), 및 제1 제어 신호(CONT)가 1개의 전송 라인을 통하여 데이터 드라이버들(210-1 내지 210-P) 각각에 시분할적으로 전송될 수도 있다.
예컨대, 제1 제어 신호(CONT)는 소스 드라이버의 쉬프트 레지스터(110, 도 1 참조)에 입력되는 수평 시작 신호, 인에이블 신호(En), 및 클럭 신호(CLK)를 포함할 수 있다. 제2 제어 신호(G_CONT)는 게이트 라인들(1221)을 구동하기 위한 게이트 구동 신호를 포함할 수 있다.
게이트 드라이버부(1220)는 게이트 라인들(221)을 구동하며, 복수의 게이트 드라이버들을 포함할 수 있으며, 화소의 트랜지스터(Ta)를 제어하기 위한 게이트 구동 신호들을 게이트 라인들(1221)로 출력할 수 있다.
소스 드라이버부(1210)는 데이터 라인들 또는 디스플레이 패널의 채널들(1231)을 구동하며, 복수의 소스 드라이버들(210-1 내지 210-P, P>1인 자연수)을 포함할 수 있다.
소스 드라이버들(210-1 내지 210-P, P>1인 자연수) 각각은 도 1에 도시된 실시 예(100)일 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 데이터 신호를 수신하고, 수신된 데이터 신호를 아날로그-디지털 변환하여 출력하는 디지털-아날로그 변환부;
    상기 디지털-아날로그 변환부의 출력을 증폭하는 증폭기들;
    제1 바이어스 신호에 기초하여 제1 제어 신호 및 제2 제어 신호를 출력하는 제어 신호 제공부;
    상기 제1 바이어스 신호의 전압보다 높은 전압을 갖는 제2 바이어스 신호에 기초하여 상기 제1 제어 신호의 레벨을 변환하여 출력하는 제1 레벨 쉬프터;
    상기 제2 바이어스 신호에 기초하여 상기 제2 제어 신호의 레벨을 변환하여 출력하는 제2 레벨 쉬프터;
    상기 증폭기들에 대응하는 출력 라인들;
    상기 제1 레벨 쉬프터의 출력에 기초하여 상기 증폭기들의 출력들을 상기 출력 라인들로 선택적으로 출력하는 복수의 스위치들을 포함하는 멀티 플렉서;
    상기 출력 라인들 사이에 접속되고, 상기 제2 레벨 쉬프터의 출력에 기초하여 제어되는 차지 쉐어링 스위치; 및
    상기 제1 바이어스 신호의 전압을 검출하고 검출된 상기 제1 바이어스 신호의 전압이 기설정된 기준 전압보다 낮아질 때, 상기 증폭기들에 공급되는 전원을 차단하고 상기 제1 및 제2 레벨 쉬프터들에 공급되는 전원을 차단하고, 상기 멀티 플렉서의 상기 복수의 스위치들 및 상기 차지 쉐어링 스위치를 턴 오프시키는 보호부를 포함하는 소스 드라이버.
  9. 제8항에 있어서,
    상기 보호부는,
    상기 검출된 제1 바이어스 신호의 전압이 기설정된 기준 전압보다 낮아질 때, 상기 증폭기들에 공급되는 전원을 차단하기 위한 제1 신호 및 상기 제1 및 제2 레벨 쉬프터들에 공급되는 전원을 차단하기 위한 제2 신호를 출력하는 소스 드라이버.
  10. 제9항에 있어서, 상기 보호부는,
    상기 제1 바이어스 신호의 전압을 검출한 결과에 따른 검출 신호를 출력하는 전압 검출부;
    상기 검출 신호에 기초하여 상기 제1 신호와 상기 제2 신호를 출력하는 전압 차단 신호 발생부; 및
    상기 검출 신호에 기초하여, 상기 멀티 플렉서의 상기 복수의 스위치들을 턴 오프하기 위한 제1 오프 제어 신호 및 상기 차지 쉐어링 스위치를 턴 오프하기 위한 제2 오프 제어 신호를 출력하는 오프 신호 발생부를 포함하는 소스 드라이버.
  11. 제10항에 있어서, 상기 전압 검출부는,
    상기 제1 바이어스 신호가 입력되는 제1 게이트, 제1 노드와 접지 사이에 접속되는 소스 및 드레인을 포함하는 제1 트랜지스터; 및
    일단에 상기 제2 바이어스 신호가 제공되고, 타단이 상기 제1 노드에 접속되는 저항을 포함하고,
    상기 제1 노드로부터 상기 검출 신호가 출력되는 소스 드라이버.
  12. 제10항에 있어서, 상기 전압 검출부는,
    상기 제1 바이어스 신호가 입력되는 게이트, 제1 노드와 접지 사이에 접속되는 소스 및 드레인을 포함하는 트랜지스터; 및
    일단에 상기 제2 바이어스 신호가 제공되고, 타단이 상기 제1 노드에 접속되는 저항; 및
    상기 제1 노드에 접속되는 제1 인버터를 포함하고,
    상기 검출 신호는 상기 제1 인버터의 출력인 소스 드라이버.
  13. 제10항에 있어서, 상기 오프 신호 발생부는,
    제1 게이트, 상기 제2 바이어스 신호가 제공되는 제1 소스, 및 제2 노드에 접속되는 제1 드레인을 포함하는 제1 트랜지스터, 및 제2 게이트, 상기 제2 노드에 접속되는 제2 드레인, 및 접지에 접속되는 제2 소스를 포함하는 제2 트랜지스터를 포함하는 제1 오프 신호 발생부를 포함하고,
    상기 전압 차단 신호 발생부는 상기 제1 게이트를 제어하기 위한 제1 게이트 제어 신호와 상기 제2 게이트 제어하기 위한 제2 게이트 제어 신호를 출력하는 소스 드라이버.
  14. 제13항에 있어서,
    상기 제2 노드는 상기 제1 레벨 쉬프터의 출력단에 접속되는 소스 드라이버.
  15. 제14항에 있어서, 상기 제1 오프 신호 발생부는,
    상기 제2 노드에 접속되는 제2 인버터를 더 포함하는 소스 드라이버.
  16. 제13항에 있어서, 상기 오프 신호 발생부는,
    제3 게이트, 상기 제2 바이어스 신호가 제공되는 제3 소스, 및 제3 노드에 접속되는 제3 드레인을 포함하는 제3 트랜지스터, 및 제4 게이트, 상기 제3 노드에 접속되는 제4 드레인, 및 상기 접지에 접속되는 제4 소스를 포함하는 제4 트랜지스터를 포함하는 제2 오프 신호 발생부를 더 포함하고,
    상기 전압 차단 신호 발생부는 상기 제3 게이트를 제어하기 위한 제3 게이트 제어 신호와 상기 제4 게이트 제어하기 위한 제4 게이트 제어 신호를 출력하는 소스 드라이버.
  17. 제16항에 있어서,
    상기 제3 노드는 상기 제2 레벨 쉬프터의 출력단에 접속되는 소스 드라이버.
  18. 제17항에 있어서, 상기 제2 오프 신호 발생부는,
    상기 제3 노드에 접속되는 제3 인버터를 더 포함하는 소스 드라이버.
  19. 제10항에 있어서, 상기 보호부는,
    상기 검출된 제1 바이어스 신호의 전압이 기설정된 기준 전압과 동일하거나 높아질 때, 상기 증폭기들 및 상기 제1 및 제2 레벨 쉬프터 각각을 턴 온(turn-on)시키고, 상기 제1 및 제2 오프 제어 신호들을 출력하지 않는 소스 드라이버.
  20. 게이트 라인들, 데이터 라인들, 상기 게이트 라인들과 상기 데이터 라인들에 연결되고 행과 열을 이루는 매트릭스 형태로 배열되는 화소들을 포함하는 디스플레이 패널;
    상기 데이터 라인들을 구동하기 위한 소스 드라이버; 및
    상기 게이트 라인들을 구동하기 위한 게이트 드라이버를 포함하고,
    상기 소스 드라이버는 제8항 내지 제19항 중 어느 한 항에 기재된 소스 드라이버인 디스플레이 장치.
KR1020170166467A 2017-12-06 2017-12-06 소스 드라이버, 및 이를 포함하는 디스플레이 장치 KR102579814B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170166467A KR102579814B1 (ko) 2017-12-06 2017-12-06 소스 드라이버, 및 이를 포함하는 디스플레이 장치
US16/044,348 US10937359B2 (en) 2017-12-06 2018-07-24 Source driver and display apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170166467A KR102579814B1 (ko) 2017-12-06 2017-12-06 소스 드라이버, 및 이를 포함하는 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20190066756A KR20190066756A (ko) 2019-06-14
KR102579814B1 true KR102579814B1 (ko) 2023-09-18

Family

ID=66658464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170166467A KR102579814B1 (ko) 2017-12-06 2017-12-06 소스 드라이버, 및 이를 포함하는 디스플레이 장치

Country Status (2)

Country Link
US (1) US10937359B2 (ko)
KR (1) KR102579814B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102647024B1 (ko) * 2019-12-27 2024-03-14 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20210132286A (ko) * 2020-04-24 2021-11-04 삼성디스플레이 주식회사 전원 전압 생성부, 이를 포함하는 표시 장치 및 이의 구동 방법
KR20220051087A (ko) * 2020-10-16 2022-04-26 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20220067651A (ko) 2020-11-17 2022-05-25 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110199397A1 (en) 2010-02-18 2011-08-18 Samsung Electronics Co., Ltd. Liquid crystal panel driving method, and source driver and liquid crystal display apparatus using the method
KR101205706B1 (ko) * 2012-02-13 2012-11-28 주식회사 실리콘웍스 화상 안정화를 위한 액정패널 구동 회로

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506005B1 (ko) * 2002-12-31 2005-08-04 엘지.필립스 엘시디 주식회사 평판표시장치
JP2008224798A (ja) * 2007-03-09 2008-09-25 Renesas Technology Corp 表示用駆動回路
TWI363321B (en) * 2007-12-14 2012-05-01 Himax Tech Ltd Source driver and power down detector thereof
TWI398098B (zh) * 2010-02-04 2013-06-01 Novatek Microelectronics Corp 可提高穩定性之輸出緩衝電路
TWI582743B (zh) * 2011-05-03 2017-05-11 矽工廠股份有限公司 用於顯示穩定的液晶面板驅動電路
TWI443625B (zh) * 2011-11-18 2014-07-01 Au Optronics Corp 顯示面板及驅動顯示面板之方法
CN104103246B (zh) * 2013-04-12 2017-04-12 乐金显示有限公司 用于显示设备的驱动电路及其驱动方法
KR102113608B1 (ko) * 2013-04-12 2020-05-22 엘지디스플레이 주식회사 표시장치용 구동회로 및 이의 구동방법
KR102070871B1 (ko) * 2013-06-25 2020-01-29 주식회사 실리콘웍스 디스플레이 구동회로 및 디스플레이 장치
KR20150122515A (ko) * 2014-04-23 2015-11-02 삼성전자주식회사 소스 드라이버
KR20160029544A (ko) * 2014-09-05 2016-03-15 삼성전자주식회사 디스플레이 드라이버 및 디스플레이 방법
KR102388710B1 (ko) * 2015-04-30 2022-04-20 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110199397A1 (en) 2010-02-18 2011-08-18 Samsung Electronics Co., Ltd. Liquid crystal panel driving method, and source driver and liquid crystal display apparatus using the method
KR101205706B1 (ko) * 2012-02-13 2012-11-28 주식회사 실리콘웍스 화상 안정화를 위한 액정패널 구동 회로

Also Published As

Publication number Publication date
US20190172387A1 (en) 2019-06-06
US10937359B2 (en) 2021-03-02
KR20190066756A (ko) 2019-06-14

Similar Documents

Publication Publication Date Title
KR102579814B1 (ko) 소스 드라이버, 및 이를 포함하는 디스플레이 장치
US10762865B2 (en) Scanning-line drive circuit
KR102140250B1 (ko) 출력 버퍼, 이를 포함하는 소스 드라이버 및 디스플레이 장치
JP6683407B2 (ja) ディスプレイパネル及びそのアレイ基板行駆動回路の過電流保護回路
US8619069B2 (en) Power-off discharge circuit, and source driver circuit having the same
TWI625710B (zh) 閘極驅動電路與採用其之顯示裝置
KR102423675B1 (ko) 레벨 쉬프터, 및 이를 포함하는 소스 드라이버, 게이트 드라이버, 및 디스플레이 장치
US8044950B2 (en) Driver circuit usable for display panel
US8933919B2 (en) Liquid crystal panel driving circuit for display stabilization
US20180204503A1 (en) Level shift circuit and display driver
US7872499B2 (en) Level shift circuit, and driver and display system using the same
US10643567B2 (en) Source driver and display apparatus including the same
KR102554201B1 (ko) 디스플레이 드라이버 ic 및 이를 포함하는 디스플레이 장치
JP5416008B2 (ja) レベルシフト回路及びデータドライバ及び表示装置
US11341881B2 (en) Level shifter circuit applied to display apparatus
US20090295770A1 (en) Level shifter using latch circuit and driving circuit including the same in display device
KR100515288B1 (ko) 저전력/고집적 소스 드라이버 및 그를 구비한 전류형 능동구동 유기 ｅｌ장치
US9355609B2 (en) Malfunction prevention circuit for COG-form source driver integrated circuit and flat panel display controller employing the same
US20180047433A1 (en) Level shifter and operation method thereof
KR100943708B1 (ko) 레벨 시프트 회로
US20220005394A1 (en) Display driving apparatus and ccurrent bias circuit thereof
JP2006304082A (ja) クロック処理回路
EP1622123B1 (en) Display device driving circuit
KR20190067623A (ko) 디스플레이 구동 장치의 디지털 아날로그 컨버터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant