JP2008224798A - 表示用駆動回路 - Google Patents

Abstract

【課題】表示パネルの解像度より、低い解像度の表示データを表示する場合に、従来回路の流用で低コストな拡大処理を実現し、さらに表示装置の消費電力を低減させることが可能な、表示用駆動回路を提供する。
【解決手段】液晶表示装置において、信号線駆動回路１０３の出力部に、液晶パネル１０１の偶数列及び奇数列の一方の例えば偶数信号線とその左側に隣接する奇数信号線に短絡するためのスイッチ１１９と、偶数信号線とその右側に隣接する奇数信号線に短絡するためのスイッチ１２０を設置する。これらを制御することにより、水平方向はバイリニア処理に相当する拡大表示を実現し、また、走査線を２ライン同時に走査することで、垂直方向は単純拡大表示を実現する。さらに、偶数信号線にデータ電圧を印加するオペアンプへの定常電流の供給を停止することで、低コスト且つ低消費電力な拡大表示を実現する。
【選択図】図１

Description

本発明は、表示データに応じたデータ電圧を生成し、アクティブマトリクス型表示パネル、例えば液晶表示パネルへ出力する表示用駆動回路、及びその表示用駆動回路を備えた表示装置に係り、特に、表示パネルの高解像度化において、低消費電力化が可能な表示用駆動回路に適用して有効な技術に関する。

近年、携帯電話に代表されるモバイル機器向けの液晶パネルにおいても、パネルの高解像度化が進んでいる。しかし、携帯電話用のインターネットコンテンツや動画像コンテンツの表示画面設計は、現時点では水平２４０×ＲＧＢ、垂直３２０の解像度（以下ＱＶＧＡと呼ぶ）が主流になっており、表示装置が高解像度化しても表示するコンテンツはすぐには高解像度に移行しないと考えられる。これに対し、高解像度の表示装置にＱＶＧＡコンテンツを表示するためには、拡大処理を行い、表示装置の解像度に対応した表示画像に変換する方法が、特許文献１に記載されている。しかし、この方法を実現するためには、拡大処理回路、表示領域に対応した表示ＲＡＭなどの拡大手段が必要となり、演算処理装置の負荷又はコスト増大に繋がる。

また、表示装置の高解像度化に伴い、表示タイミング、動作クロックが高周波数化する。通常、パネルやドライバで消費する電力は表示タイミング、動作クロックに比例して上昇するため、高解像度なディスプレイでは、消費する電力も増大する傾向にある。
特開２００４−２５２１０２号公報

ディスプレイの高解像度化で、ＱＶＧＡの表示データをＱＶＧＡより解像度の高い表示パネル、例えば水平４８０×ＲＧＢ、垂直６４０の解像度（以下ＶＧＡと呼ぶ）の表示パネルに拡大して表示する場合、前記特許文献１の拡大方法では、拡大処理によるコスト増大と、消費電力の増大が懸念される。

そこで、本発明は、表示パネルの解像度より、低い解像度の表示データを表示する場合に、従来回路の流用で低コストな拡大処理を実現し、さらに表示装置の消費電力を低減させることが可能な、表示用駆動回路を提供することを目的とするものである。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明の表示装置は、高解像度の表示パネルを搭載し、走査線駆動回路、信号線駆動回路で構成し、信号線駆動回路の出力部に、表示パネルの偶数列及び奇数列の一方の例えば偶数信号線とその左側に隣接する奇数信号線に短絡するための第１のスイッチと、偶数信号線とその右側に隣接する奇数信号線に短絡するための第２のスイッチを設置する。そして、拡大表示時には、第１のスイッチと第２のスイッチを制御することで、信号線駆動回路は奇数信号線のデータ電圧を奇数信号線と偶数信号線の２本の信号線に出力する。ここで、接続する信号線の組み合わせは、例えば１フレームと２フレームで第１のスイッチをオン、第２のスイッチをオフして偶数信号線を左側の奇数信号線と接続し、３フレームと４フレームで第１のスイッチをオフ、第２のスイッチをオンして偶数信号線を右側の奇数信号線と接続することにする。このようにフレーム毎に偶数信号線に印加するデータ電圧を切り替えることで、偶数信号線は左右に隣接する奇数信号線の中間階調を表示することになり、水平方向はバイリニア処理に相当する拡大表示を実現する。また、走査線を２ライン同時に走査することで、パネルの垂直方向は単純拡大表示を実現する。

さらに、前述した拡大表示時には、偶数信号線にデータ電圧を印加するオペアンプへの定常電流の供給を停止することで、低消費電力化を実現する。

このような構成により、表示装置が持つ解像度より低い解像度での画像データを表示する場合に、前記特許文献１に記載の拡大方法と比べて低コストで、且つ消費電力を低減させることが可能な、表示用駆動回路を提供することが可能になる。

また、表示パネルの画素に着目した観点では、表示データのサイズを変えずに表示する場合に、表示パネルの画素の奇数列に表示すべき表示データの表示信号を画素の奇数列に出力し、表示パネルの画素の偶数列に表示すべき表示データの表示信号を画素の偶数列に出力する。表示データのサイズを変えて表示する場合に、表示パネルの画素の奇数列と偶数列の一方に表示すべき表示データの表示信号を画素の隣接する奇数列と偶数列の双方に出力し、さらに、隣接する奇数列と偶数列の組み合わせを、ｎフレーム周期（ｎは２以上の整数）で変える。このような構成により、前記と同様の効果を実現できる表示用駆動回路を提供することが可能になる。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

本発明によれば、表示パネルの解像度より小さい表示データを拡大して表示する場合に、水平方向はバイリニア処理に相当する拡大表示、パネルの垂直方向は単純拡大表示が可能になる。ここで、偶数信号線にデータ電圧を印加するオペアンプへの定常電流の供給を停止することで、表示装置において低消費電力化が実現できる。このように、既存の信号線駆動回路の部分的な改造で本発明は構築可能であるため、表示装置において、コストと消費電力の増大なく拡大表示が可能で、携帯電話に代表されるモバイル機器向け表示装置に効果的に利用できる。

本発明は、アクティブマトリクス型表示パネルを使用した表示装置に関わるものであるが、前述の如く、現在、表示パネルの中で、最も一般的に広く普及しているのは液晶表示パネルと考えられるので、表示パネルの代表例として液晶パネルを例に採り、詳細に説明する。しかし、本発明は、後述する如く、液晶パネル以外のアクティブマトリクス型表示パネル、例えば、エレクトロルミネスセンス（ＥＬ）タイプの表示パネルを使用した場合にも適用できることは言うまでもない。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

本発明の第１の実施の形態による液晶表示装置の構成及び動作について、図１〜５を用いて説明する。

図１は、本発明の第１の実施の形態に係る液晶表示装置のブロック図である。本実施の形態に係る液晶表示装置は、液晶パネル１０１と、この液晶パネル１０１を駆動する表示用駆動回路１０２から構成される。

液晶パネル１０１は、画素毎にＴＦＴが配置されており、これに接続する信号線と走査線とがマトリクス状に配線されて、アクティブマトリクス型で構成される。具体的に、液晶パネル１０１は、第１の方向に配列された複数の信号線（Ｒ₁〜Ｒ₄₈₀）と、第１の方向に交差する第２の方向に配列された複数の走査線（Ｇ₁〜Ｇ₆₄₀）と、複数の信号線と複数の走査線との交点に対応して設けられた複数の画素と、複数の画素の各々において、その第１の端子が複数の信号線のうちの対応するものに結合され、その第２の端子が複数の走査線のうちの対応するものに結合され、かつその第３の端子が該画素の画素電極に結合されたスイッチング素子とを備えている。

表示用駆動回路１０２は、信号線駆動回路１０３と、奇数ライン用走査線駆動回路１０４と、偶数ライン用走査線駆動回路１０５と、電源回路１０６を含み、ＣＰＵから転送される各種データをもとに液晶パネル１０１を駆動する。

信号線駆動回路１０３は、ＣＰＵから転送される表示データをアナログのデータ電圧に変換し、液晶パネル１０１内の信号線を介して、ＴＦＴのソース端子に接続された画素電極にデータ電圧を印加する。なお、画素電極に印加されたデータ電圧により、液晶分子にかかる実効値が変化し、液晶パネル１０１の表示輝度は制御されるものとする。

奇数ライン用走査線駆動回路１０４は、液晶パネル１０１内の奇数走査線にＴＦＴをオン状態にする走査パルスを線順次で印加する。偶数ライン用走査線駆動回路１０５は、液晶パネル１０１内の偶数走査線にＴＦＴをオン状態にする走査パルスを線順次で印加する。

電源回路１０６は、外部から供給される電源電圧Ｖｃｉから、信号線駆動回路１０３と奇数ライン用走査線駆動回路１０４、偶数ライン用走査線駆動回路１０５内で必要な電源電圧レベルを生成するブロックである。なお、電源電圧レベルの生成は、チャージポンプ回路等による電源電圧Ｖｃｉをｎ倍化することで実現する。

次に、信号線駆動回路１０３の構成、及び信号線駆動回路１０３を構成する各ブロックの動作について説明する。

信号線駆動回路１０３は、システムインタフェース１０７と、制御レジスタ１０８と、タイミングコントローラ１０９と、レベルシフタ１１０と、Ｒ（赤）用ＤＡＣ（デジタル−アナログ変換）部１１１と、Ｇ（緑）用ＤＡＣ部１１２と、Ｂ（青）用ＤＡＣ部１１３と、データ電圧生成部１１５から構成される。

システムインタフェース１０７は、ＣＰＵから転送される表示データ及びインストラクションを受け、制御レジスタ１０８へ出力する動作を行う。ここで、インストラクションとは、信号線駆動回路１０３、走査線駆動回路１０４，１０５の内部動作を決定するための情報であり、フレーム周波数、駆動ライン数、色数と本発明の特徴である拡大表示設定ＤＩＳ＿Ｍなどの各種パラメータを含む。

制御レジスタ１０８は、ラッチ回路を内蔵し、システムインタフェース１０７から転送される拡大表示設定ＤＩＳ＿Ｍを後述するタイミングコントローラ１０９に転送する。なお、制御レジスタ１０８は、拡大表示設定ＤＩＳ＿Ｍを保持するための拡大表示設定レジスタを有するものとする。

タイミングコントローラ１０９は、ドットカウンタを持っており、ドットクロックをカウントすることで、Ｈｓｙｎｃ等のクロックを生成する。また、タイミングコントローラ１０９は、制御レジスタ１０８から転送される拡大表示設定ＤＩＳ＿Ｍをもとに、後述するスイッチ１１９とスイッチ１２０の制御信号ＳＩＧ＿Ｌ（１２１）、ＳＩＧ＿Ｒ（１２２）と偶数信号線用オペアンプ１１８のオンオフ制御を実施する制御信号ＡＭＰ＿ＰＷ（１２３）を生成するものとする。

レベルシフタ１１０は、タイミングコントローラ１０９から転送される制御信号ＳＩＧ＿Ｌ（１２１）、ＳＩＧ＿Ｒ（１２２）、ＡＭＰ＿ＰＷ（１２３）をＶｃｃ−ＧＮＤレベルからＶＤＤ−ＧＮＤレベルに変換し、スイッチ１１９、スイッチ１２０、偶数信号線用オペアンプ１１８に転送する。

Ｒ用ＤＡＣ部１１１は、液晶パネル１０１内のＲの信号線Ｒｘに対して、表示輝度を規定するデータ電圧を印加するブロックであり、Ｇ用ＤＡＣ部１１２は、液晶パネル１０１内のＧの信号線に対して、表示輝度を規定するデータ電圧を印加するブロックであり、Ｂ用ＤＡＣ部１１３は、液晶パネル１０１内のＢの信号線に対して、表示輝度を規定するデータ電圧を印加するブロックである。

Ｒ用ＤＡＣ部１１１は、ラッチ回路１１４と、６４ｔｏ１セレクタ１１６と、奇数信号線用オペアンプ１１７と、偶数信号線用オペアンプ１１８と、スイッチ１１９と、スイッチ１２０から構成される。なお、Ｒ用ＤＡＣ部１１１とＧ用ＤＡＣ部１１２とＢ用ＤＡＣ部１１３の内部構成は同一とする。

ラッチ回路１１４は、ラインクロックの立ち下がりタイミングで動作し、１ライン分の表示データを後述する６４ｔｏ１セレクタ１１６に一斉に転送する。

データ電圧生成部１１５は、液晶パネル１０１の表示輝度を決定する６４レベルのデータ電圧を生成するブロックであり、例えばＶＤＤ−ＧＮＤ電源間をラダー抵抗で接続し、ラダー抵抗の分圧比で生成されるデータ電圧を後述する６４ｔｏ１セレクタ１１６に出力する。なお、本実施の形態では信号線駆動回路１０３の対応色数を６ｂｉｔとしたため、出力する電圧レベル数はＲＧＢそれぞれが６４レベルであるが、本発明は、対応色数が８ｂｉｔの場合でも適用可能であり、その場合、データ電圧生成部１１５は２５６レベルを生成することになる。

６４ｔｏ１セレクタ１１６は、ラッチ回路１１４から転送されるデジタルの表示データをデータ電圧生成部１１５から転送されるアナログのデータ電圧に変換する。

奇数信号線用オペアンプ１１７は、６４ｔｏ１セレクタ１１６から転送される奇数信号線に対応するアナログのデータ電圧をバッファリングし、液晶パネル１０１の奇数信号線にデータ電圧を印加する。

偶数信号線用オペアンプ１１８は、６４ｔｏ１セレクタ１１６から転送される偶数信号線に対応するアナログのデータ電圧をバッファリングし、液晶パネル１０１の偶数信号線にデータ電圧を印加する。なお、偶数信号線用オペアンプ１１８は、レベルシフタ１１０から転送される制御信号ＡＭＰ＿ＰＷ（１２３）に従って、定常電流の供給状態と供給停止状態を切り替えることにし、ＡＭＰ＿ＰＷ＝１（Ｈｉｇｈ）で、偶数信号線用オペアンプ１１８に定常電流を供給して、６４ｔｏ１セレクタ１１６から転送されるデータ電圧を対応する信号線に出力する。また、ＡＭＰ＿ＰＷ＝０（Ｌｏｗ）で、偶数信号線用オペアンプ１１８への定常電流の供給を停止し、その出力はＨｉ−Ｚになるようにする。

スイッチ１１９は、レベルシフタ１１０から転送される制御信号ＳＩＧ＿Ｌ（１２１）で制御され、例えばＳＩＧ＿Ｌ＝１（Ｈｉｇｈ）で偶数信号線と左側（図１を見た場合の方向）に隣接する奇数信号線とを短絡し、ＳＩＧ＿Ｌ＝０（Ｌｏｗ）で偶数信号線と左側に隣接する奇数信号線との電気的結合を開放するスイッチング素子である。

スイッチ１２０は、レベルシフタ１１０から転送される制御信号ＳＩＧ＿Ｒ（１２２）で制御され、例えばＳＩＧ＿Ｒ＝１（Ｈｉｇｈ）で偶数信号線と右側（図１を見た場合の方向）に隣接する奇数信号線とを短絡し、ＳＩＧ＿Ｒ＝０（Ｌｏｗ）で偶数信号線と右側に隣接する奇数信号線との電気的結合を開放するスイッチング素子である。なお、拡大表示設定ＤＩＳ＿Ｍ＝１（Ｈｉｇｈ）では、ＳＩＧ＿Ｌ＝１（Ｈｉｇｈ）の場合はＳＩＧ＿Ｒ＝０（Ｌｏｗ）、ＳＩＧ＿Ｌ＝０（Ｌｏｗ）の場合はＳＩＧ＿Ｒ＝１（Ｈｉｇｈ）となるように制御する。

図２は、拡大表示設定ＤＩＳ＿Ｍ＝０（Ｌｏｗ）で、液晶パネル１０１の解像度と表示データの解像度が一致している場合の信号線駆動回路１０３と奇数ライン用走査線駆動回路１０４、偶数ライン用走査線駆動回路１０５に関するタイミングチャートであり、水平期間信号Ｈｓｙｎｃを基準に、信号線駆動回路１０３のデータ電圧の出力タイミングと、奇数ライン用走査線駆動回路１０４、偶数ライン用走査線駆動回路１０５のシフトクロックと、出力走査パルスの関係を示している。

信号線駆動回路１０３は、Ｈｓｙｎｃに同期して水平１ライン単位で液晶パネル１０１にデータ電圧を転送する。奇数ライン用走査線駆動回路１０４、偶数ライン用走査線駆動回路１０５のシフトクロックは２走査期間とし、奇数ライン用走査線駆動回路１０４のマスク信号ＤＩＳＰ＿Ａは、走査線の奇数ラインを有効にするマスクタイミングである。これによって、奇数ライン用走査線駆動回路１０４は、２走査期間毎のシフト動作で奇数ラインを走査する信号を出力する。また、偶数ライン用走査線駆動回路１０５のマスク信号ＤＩＳＰ＿Ｂは、走査線の偶数ラインを有効にするマスクタイミングであり、偶数ライン用走査線駆動回路１０５は、２走査期間毎のシフト動作で偶数ラインを走査する信号を出力する。

なお、拡大表示設定ＤＩＳ＿Ｍ＝０（Ｌｏｗ）においては、制御信号ＳＩＧ＿Ｌ（１２１）と制御信号ＳＩＧ＿Ｒ（１２２）は０（Ｌｏｗ）固定、制御信号ＡＭＰ＿ＰＷ（１２３）は１（Ｈｉｇｈ）固定とする。

以上の制御により、走査線Ｇ₁〜Ｇ₆₄₀が線順次で選択される走査パルスが生成でき、信号線駆動回路１０３は、奇数信号線用オペアンプ１１７、偶数信号線用オペアンプ１１８が６４ｔｏ１セレクタ１１６から転送されるデータ電圧を対応する信号線に印加するため、解像度ＶＧＡの通常表示、具体的には表示装置の解像度と合致した表示データを表示可能になる。言い換えれば、液晶パネル１０１の画素の奇数列に表示すべき表示データの表示信号を液晶パネル１０１の画素の奇数列に出力し、液晶パネル１０１の画素の偶数列に表示すべき表示データの表示信号を液晶パネル１０１の画素の偶数列に出力することで、表示データのサイズを変えずに液晶パネル１０１に表示することが可能になる。

図３は、拡大表示設定ＤＩＳ＿Ｍ＝１（Ｈｉｇｈ）で、携帯電話機用のコンテンツの主流解像度であるＱＶＧＡの表示データを水平方向、垂直方向のそれぞれで２倍して、解像度ＶＧＡの液晶パネル１０１に表示する場合のタイミングチャートを示したものであり、水平期間信号Ｈｓｙｎｃを基準に、信号線駆動回路１０３のデータ電圧の出力タイミングと、奇数ライン用走査線駆動回路１０４、偶数ライン用走査線駆動回路１０５のシフトクロックと、出力走査パルスの関係を示している。

信号線駆動回路１０３は、入力される解像度ＱＶＧＡの表示データから、２走査期間毎にデータ電圧を切り替えて出力することにする。走査線駆動回路１０４，１０５のシフトクロックは２走査期間とし、マスク信号ＤＩＳＰ＿ＡとＤＩＳＰ＿ＢはＨｉｇｈ固定として、マスクを解除する。これにより、例えば走査線Ｇ₁とＧ₂、Ｇ₃とＧ₄、…、Ｇ₆₃₉とＧ₆₄₀というように２ラインが同時走査で選択する走査パルスが生成できる。

なお、拡大表示設定ＤＩＳ＿Ｍ＝１（Ｈｉｇｈ）においては、制御信号ＳＩＧ＿Ｌ（１２１）は２フレーム毎に０（Ｌｏｗ）と１（Ｈｉｇｈ）を切り替えることにする。また、制御信号ＳＩＧ＿Ｒ（１２２）は、ＳＩＧ＿Ｌ（１２１）と逆位相の動作となるようにし、例えば、ＳＩＧ＿Ｌ（１２１）＝０（Ｌｏｗ）の場合はＳＩＧ＿Ｒ（１２２）＝１（Ｈｉｇｈ）、ＳＩＧ＿Ｌ（１２１）＝１（Ｈｉｇｈ）の場合はＳＩＧ＿Ｒ（１２２）＝０（Ｌｏｗ）とする。また、偶数信号線用オペアンプ１１８をオンオフ制御する信号ＡＭＰ＿ＰＷ（１２３）は０（Ｌｏｗ）固定とする。

この制御により、偶数信号線用オペアンプ１１８への定常電流の供給が停止され、偶数信号線は、２フレーム毎に左側の奇数信号線と短絡する状態と、右側の奇数信号線と短絡する状態を切り替えることになる。

図４，５は、本実施の形態を適用した場合（ＤＩＳ＿Ｍ＝１（Ｈｉｇｈ））の液晶パネル１０１上の表示データの配置を示したものであり、図４はフレーム４ｎ、４ｎ＋１における液晶パネル１０１の表示データの配置、図５はフレーム４ｎ＋２、４ｎ＋３における液晶パネル１０１の表示データの配置を示したものである。また、３０１は表示データであり、英字は表示データのｘ座標（ａ、ｂ、ｃ、…）、数字は表示データのｙ座標を示す。先に説明したように、ＤＩＳ＿Ｍ＝１（Ｈｉｇｈ）においては、２ラインを同時走査で選択する走査パルスを印加するため、液晶パネル１０１の座標（Ｘ、Ｙ）＝（Ｒ₁、１）、（Ｒ₁、２）に配置するデータは同一データａ１となり、液晶パネル１０１の座標（Ｘ、Ｙ）＝（Ｒ₁、３）、（Ｒ₁、４）に配置するデータは同一データａ２となる。これにより、垂直方向は単純拡大表示が可能となる。

また、３０２はフレーム４ｎ、４ｎ＋１における偶数信号線Ｒ₂の表示データ、３０３はフレーム４ｎ＋２、４ｎ＋３における偶数信号線Ｒ₂の表示データを示したものであるが、液晶パネル１０１の座標（Ｘ、Ｙ）＝（Ｒ₂、１）に着目すると、フレーム４ｎ、４ｎ＋１では左側に隣接する（Ｘ、Ｙ）＝（Ｒ₁、１）と同一のデータａ１になり、フレーム４ｎ＋２、４ｎ＋３では右側に隣接する（Ｘ、Ｙ）＝（Ｒ₃、１）と同一データｂ１となる。このように２フレーム毎にデータを切り替えることで、液晶パネル１０１の座標（Ｘ、Ｙ）＝（Ｒ₂、１）においては、（Ｘ、Ｙ）＝（Ｒ₁、１）の輝度と（Ｘ、Ｙ）＝（Ｒ₃、１）の輝度を交互に表示することになり、時間変調による中間輝度表示を実現する。その結果、水平方向はバイリニア相当の拡大表示が可能になる。

以上の制御により、垂直方向は単純拡大表示が可能となり、水平方向はバイリニア相当の拡大表示が可能になる。言い換えれば、液晶パネル１０１の画素の奇数列と偶数列の一方に表示すべき表示データの表示信号を液晶パネル１０１の画素の隣接する奇数列と偶数列の双方に出力し、さらに、隣接する奇数列と偶数列の組み合わせを、２フレーム毎で変えることで、表示データのサイズを変えて液晶パネル１０１に表示することが可能になる。

なお、液晶パネル１０１のように、駆動電圧の交流化が必須である場合、前述したように、ＳＩＧ＿Ｌ（１２１）とＳＩＧ＿Ｒ（１２２）の信号レベルは２フレーム毎に切り替えて４フレーム周期で動作させる必要がある。例えばＳＩＧ＿Ｌ（１２１）とＳＩＧ＿Ｒ（１２２）の信号レベルを１フレーム毎に切り替えた場合、偶数信号線に印加するデータ電圧の切り替えと印加電圧の極性変化が同タイミングで発生する。この結果、印加電圧の極性が正極性の場合は常に左側に隣接する信号線のデータ電圧が印加され、負極性の場合は常に右側に隣接する信号線のデータ電圧が印加されることになり、これが液晶分子の焼き付きの原因になりうる。したがって、本実施の形態では、ＳＩＧ＿Ｌ（１２１）とＳＩＧ＿Ｒ（１２２）の信号レベルを２フレーム毎に切り替える４フレーム周期での動作で説明したが、駆動電圧の交流化が必要ない表示パネル、例えば有機ＥＬにおいては、ＳＩＧ＿Ｌ（１２１）とＳＩＧ＿Ｒ（１２２）は１フレーム毎に切り替えて２フレーム周期で動作させることになる。

なお、本発明を液晶パネルに適用する場合は、４フレーム周期で動作させる必要があることを述べたが、周期を短くすることを目的にフレーム周波数を向上させることは可能である。拡大表示設定ＤＩＳ＿Ｍ＝１（Ｈｉｇｈ）とした場合、走査線駆動回路１０４，１０５は２ライン同時走査の走査パルスを出力し、そのハイ幅は２走査期間である。仮にフレーム周波数を２倍にすると、走査パルスのハイ幅は１／２の時間になるが、拡大表示設定ＤＩＳ＿Ｍ＝０（Ｌｏｗ）時の走査パルスのハイ幅である１走査期間と等しくなる。したがって、拡大表示設定ＤＩＳ＿Ｍに合わせてフレーム周波数を変更するようにしても構わない。

以上のような回路構成と動作タイミングにより、液晶パネル１０１の解像度と表示データの解像度が一致している場合は、拡大表示設定ＤＩＳ＿Ｍ＝０（Ｌｏｗ）として、等倍の通常表示を実施し、液晶パネル１０１の解像度より小さい表示データを拡大して表示する場合は、拡大表示設定ＤＩＳ＿Ｍ＝１（Ｈｉｇｈ）として、水平方向はバイリニア相当の拡大表示、垂直方向は単純拡大表示を実施し、表示装置においては低消費電力化を実現することができる。

また、ＣＰＵから拡大表示設定ＤＩＳ＿Ｍを切り替えれば、例えば解像度ＶＧＡの液晶パネル１０１に対して、解像度ＶＧＡの表示データを表示させる通常モードと、解像度ＶＧＡの液晶パネル１０１に対して、解像度ＱＶＧＡの表示データを拡大表示させる拡大モードを容易に切り替えることができるようになる。また、拡大表示設定ＤＩＳ＿Ｍの切り替えは、ＣＰＵから入力されるレジスタ値に限らず、解像度の自動判定で実施することも可能である。

なお、これまで液晶パネル１０１の解像度より小さい表示データを拡大表示する場合を例にして説明してきたが、液晶パネル１０１の解像度と表示データの解像度が一致している場合に、表示装置の消費電力を削減する目的で水平方向と垂直方向で、１ライン毎に表示データを間引いて表示する場合も本実施の形態は適用可能である。この場合、例えば、表示データが解像度ＶＧＡの場合、垂直方向の表示データは６４０ライン分であるが、ＣＰＵが転送する表示データは、偶数走査線Ｇ₂、Ｇ₄、Ｇ₆、…、Ｇ₆₄₀に接続される画素電極に対応する表示データは間引き、奇数走査線Ｇ₁、Ｇ₃、Ｇ₅、…、Ｇ₆₃₉に接続される画素電極に対応する表示データのみを表示用駆動回路１０２に転送する。その上で、拡大表示設定ＤＩＳ＿Ｍ＝１（Ｈｉｇｈ）を設定すると、本実施の形態の特徴である拡大表示が実現でき、偶数信号線用オペアンプ１１８の定常電流を０にできるため、表示用駆動回路１０２の低消費電流化が実現できる。また、本実施の形態で説明したスイッチ１１９とスイッチ１２０の制御により、水平方向はバイリニア処理に相当する補完表示が可能であるため、表示データを間引いた表示であっても画質劣化を最小にできる。なお、信号線駆動回路１０３がＣＰＵから転送される表示データを保持するための表示ＲＡＭを内蔵していれば、ＣＰＵ上での表示データの間引きは必要ではなく、表示ＲＡＭからのデータ読み出し方法を変更すれば、上記した表示が容易に実現できる。

また、本発明は、縦方向あるいは横方向で信号線を共有化するアクティブマトリクス型パネルであり、電圧レベルで表示輝度を制御するパネルであれば適用可能である。また、本実施の形態では、表示パネルの解像度がＶＧＡ、表示データがＱＶＧＡの場合を例に説明したが、ＣＩＦ（３５２ＲＧＢ×２８８）とＱＣＩＦ（１７６ＲＧＢ×１４４）や、その他の解像度であっても構わない。さらに、走査線駆動回路は奇数ライン用走査線駆動回路１０４と偶数ライン用走査線駆動回路１０５の２系統として説明したが、１系統でも２系統以上でも同等な動作であれば構わないし、信号線駆動回路１０３は表示ＲＡＭを内蔵しない場合を例に説明したが、信号線駆動回路１０３に表示ＲＡＭを内蔵した場合でも構わない。また、本実施の形態では、信号線駆動回路１０３と走査線駆動回路１０４，１０５、電源回路１０６を表示用駆動回路１０２に内蔵する場合を例に説明したが、これまで説明してきた制御内容と同様な動作が実現できるのであれば、走査線駆動回路１０４，１０５を液晶パネル１０１に内蔵しても構わないし、電源回路１０６を液晶パネル１０１に内蔵しても構わない。

本発明の第２の実施の形態による液晶表示装置の構成及び動作について、図６〜８を用いて説明する。

本発明の第２の実施の形態は、拡大表示時に偶数信号線に印加するデータ電圧に関して、左側に隣接する奇数信号線のデータ電圧と右側に隣接する奇数信号線のデータ電圧を切り替える周期を２走査期間毎にすることで、偶数信号線の輝度変化が垂直ラインの単位で同一にならないようにし、左側に隣接する奇数信号線の輝度と右側に隣接する奇数信号線の輝度差が大きい場合でも、その変化がちらつきとして知覚できないようにするものである。

図６は、本発明の第２の実施の形態に係るタイミングチャートであり、スイッチ１１９を制御する信号ＳＩＧ＿Ｌ（１２１）とスイッチ１２０を制御する信号ＳＩＧ＿Ｒ（１２２）の動作が本実施の形態の特徴部分である。なお、その他の部分については、本発明の第１の実施の形態と同様であるため、以後の説明は省略する。

ＳＩＧ＿Ｌ（１２１）とＳＩＧ＿Ｒ（１２２）の動作は、拡大表示設定ＤＩＳ＿Ｍ＝０（Ｌｏｗ）の場合は本発明の第１の実施の形態と同様である。拡大表示設定ＤＩＳ＿Ｍ＝１（Ｈｉｇｈ）の場合に、図６に示すように、２走査期間毎にＳＩＧ＿Ｌ（１２１）＝０（Ｌｏｗ）とＳＩＧ＿Ｌ（１２１）＝１（Ｈｉｇｈ）を切り替えることにする。なお、ＳＩＧ＿Ｒ（１２２）は、本発明の第１の実施の形態と同様にＳＩＧ＿Ｌ（１２１）と逆位相となるように動作させ、ＳＩＧ＿Ｌ（１２１）＝０（Ｌｏｗ）の場合はＳＩＧ＿Ｒ（１２２）＝１（Ｈｉｇｈ）、ＳＩＧ＿Ｌ（１２１）＝１（Ｈｉｇｈ）の場合はＳＩＧ＿Ｒ（１２２）＝０（Ｌｏｗ）とする。

図７，８は、本実施の形態を適用した場合（ＤＩＳ＿Ｍ＝１（Ｈｉｇｈ））の液晶パネル１０１上の表示データの配置を示したものであり、図７はフレーム４ｎ、４ｎ＋１における液晶パネル１０１の表示データの配置、図８はフレーム４ｎ＋２、４ｎ＋３における液晶パネル１０１の表示データの配置を示したものである。４０１はフレーム４ｎ、４ｎ＋１における偶数信号線Ｒ₂の表示データ、４０２はフレーム４ｎ＋２、４ｎ＋３における偶数信号線Ｒ₂の表示データを示したものであるが、４０１に着目すると、液晶パネル１０１の座標（Ｘ、Ｙ）＝（Ｒ₂、１）、（Ｒ₂、２）のデータは、左側に隣接する（Ｘ、Ｙ）＝（Ｒ₁、１）、（Ｒ₁、２）と同一のデータａ１になり、液晶パネル１０１の座標（Ｘ、Ｙ）＝（Ｒ₂、３）、（Ｒ₂、４）のデータは、右側に隣接する（Ｘ、Ｙ）＝（Ｒ₃、３）、（Ｒ₃、４）と同一データｂ２となる。これにより、偶数信号線Ｒ₂の表示データ４０１は、隣接する信号線のデータ電圧の配置が櫛型状になる。また、４０２に着目すると、液晶パネル１０１の座標（Ｘ、Ｙ）＝（Ｒ₂、１）、（Ｒ₂、２）のデータは、右側に隣接する（Ｘ、Ｙ）＝（Ｒ₃、１）、（Ｒ₃、２）と同一のデータｂ１になり、液晶パネル１０１の座標（Ｘ、Ｙ）＝（Ｒ₂、３）、（Ｒ₂、４）のデータは、左側に隣接する（Ｘ、Ｙ）＝（Ｒ₁、３）、（Ｒ₁、４）と同一データａ２となる。これにより、偶数信号線Ｒ₂の表示データ４０２は、隣接する信号線のデータ電圧の配置が、４０１とは異なる櫛型状になる。そして、２フレーム毎に４０１と４０２を切り替えることで、液晶パネル１０１の座標（Ｘ、Ｙ）＝（Ｒ₂、１）では、（Ｘ、Ｙ）＝（Ｒ₁、１）の輝度と（Ｘ、Ｙ）＝（Ｒ₃、１）の輝度を交互に表示することになり、時間変調による中間輝度表示を実現することができる。

以上のような回路構成と動作タイミングにより、本発明の第１の実施の形態で説明した偶数信号線に隣接する奇数信号線に対応するデータ電圧を印加する駆動方法で拡大表示と表示装置の低消費電力化を実現すると共に、本実施の形態の特徴である、偶数信号線に印加するデータ電圧が垂直ラインの単位で同一ではなく、データ電圧の配置が櫛型状になるため、２フレーム毎の輝度変化が知覚しにくくできる。

本発明の第３の実施の形態による液晶表示装置の構成及び動作について、図９，１０を用いて説明する。

本発明の第３の実施の形態は、偶数信号線を挟む奇数の２本の信号線に対応する表示データを比較し、そのデータの差が大きい場合には、部分的に第１〜第２の実施の形態で説明したスイッチング動作の制御信号ＳＩＧ＿Ｌ（１２１）とＳＩＧ＿Ｒ（１２２）の信号レベルを固定して、水平方向も単純拡大表示とするものである。

図９は、本発明の第３の実施の形態に係る信号線駆動回路のブロック図であり、５０１は信号線駆動回路、５０２は比較器、５０３，５０４は奇数信号線に対応する表示データ上位１ｂｉｔ、５０５は比較器５０２の演算結果、５０６はスイッチ部、５０７はスイッチ部、５０８は２ｔｏ１セレクタ、５０９はスイッチ、５１０は２ｔｏ１セレクタ、５１１はスイッチ、５１２は２ｔｏ１セレクタ５０８の出力である制御信号ＳＩＧ＿Ｌ２、５１３は２ｔｏ１セレクタ５１０の出力である制御信号ＳＩＧ＿Ｒ２であり、比較器５０２、スイッチ部５０６、スイッチ部５０７が本実施の形態の特徴部分である。なお、その他の部分については、本発明の第１、２の実施の形態と同様であるため、以後の説明は省略する。

比較器５０２は、ラッチ回路１１４から転送される２種類の奇数信号線に対応する表示データ、例えば信号線Ｒ₁と信号線Ｒ₃に対応する表示データ上位１ｂｉｔ（５０３，５０４）が入力され、排他的論理和の演算を実施する。そして、演算結果５０５をスイッチ部５０６とスイッチ部５０７に転送する。

スイッチ部５０６は、２ｔｏ１セレクタ５０８と、偶数信号線と左側に隣接する奇数信号線を短絡するためのスイッチ５０９で構成され、レベルシフタ１１０から転送されるＳＩＧ＿Ｌ（１２１）と電源回路１０６から入力される電源電圧ＶＤＤと比較器５０２から転送される演算結果５０５が入力される。

２ｔｏ１セレクタ５０８は、比較器５０２から転送される演算結果５０５をもとに、レベルシフタ１１０から転送されるＳＩＧ＿Ｌ（１２１）と電源回路１０６から入力される電源電圧ＶＤＤの２レベルのいずれかを選択する。なお、演算結果５０５が１（Ｈｉｇｈ）の場合、２ｔｏ１セレクタ５０８は電源電圧ＶＤＤレベルを選択し、演算結果５０５が０（Ｌｏｗ）の場合、２ｔｏ１セレクタ５０８はＳＩＧ＿Ｌ（１２１）を選択することにする。そして、２ｔｏ１セレクタ５０８の出力である制御信号ＳＩＧ＿Ｌ２（５１２）をスイッチ５０９に転送する。

スイッチ５０９は、前述した出力信号５１２が１（Ｈｉｇｈ（ＶＤＤレベル））で偶数信号線と左側に隣接する奇数信号線とを短絡し、出力信号５１２が０（Ｌｏｗ）で偶数信号線と左側に隣接する奇数信号線との電気的結合を開放する。

スイッチ部５０７は、２ｔｏ１セレクタ５１０と、偶数信号線と右側に隣接する奇数信号線を短絡するためのスイッチ５１１で構成され、レベルシフタ１１０から転送されるＳＩＧ＿Ｒ（１２２）とＧＮＤレベルと比較器５０２から転送される演算結果５０５が入力される。

２ｔｏ１セレクタ５１０は、比較器５０２から転送される演算結果５０５をもとに、レベルシフタ１１０から転送されるＳＩＧ＿Ｒ（１２２）とＧＮＤレベルの２レベルのいずれかを選択する。なお、演算結果５０５が１（Ｈｉｇｈ）の場合、２ｔｏ１セレクタ５１０はＧＮＤレベルを選択し、演算結果５０５が０（Ｌｏｗ）の場合、２ｔｏ１セレクタ５１０はＳＩＧ＿Ｒ（１２２）を選択することにする。そして、２ｔｏ１セレクタ５１０の出力である制御信号ＳＩＧ＿Ｒ２（５１３）をスイッチ５１１に転送する。

スイッチ５１１は、前述した出力信号５１３が１（Ｈｉｇｈ）で偶数信号線と左側に隣接する奇数信号線とを短絡し、出力信号５１３が０（Ｌｏｗ（ＧＮＤレベル））で偶数信号線と左側に隣接する奇数信号線との電気的結合を開放する。

図１０は、本実施の形態を実現するためのタイミングチャートであり、表示データと、レベルシフタ１１０から転送されるＳＩＧ＿Ｌ（１２１）とＳＩＧ＿Ｒ（１２２）、２ｔｏ１セレクタ５０８の出力信号ＳＩＧ＿Ｌ２（５１２）と、２ｔｏ１セレクタ５１０の出力信号ＳＩＧ＿Ｒ２（５１３）と偶数信号線用オペアンプ１１８のオンオフ制御信号ＡＭＰ＿ＰＷ（１２３）の関係を示したものである。

比較器５０２は、表示データの上位１ｂｉｔ（５０３）と（５０４）の値が異なると、信号線Ｒ１と信号線Ｒ３における輝度差が大きいと判断して１（Ｈｉｇｈ）を出力し、レベルシフタ１１０から転送されるＳＩＧ＿Ｌ（１２１）とＳＩＧ＿Ｒ（１２２）の値によらず、ＳＩＧ＿Ｌ２（５１２）を１（Ｈｉｇｈ）、ＳＩＧ＿Ｒ２（５１３）を０（Ｌｏｗ）に固定にする。この制御により、表示データに応じて、拡大表示の方法、例えばバイリニア相当の拡大表示と単純拡大表示を切り替えることが可能になる。

なお、比較器５０２は２本の奇数信号線毎に複数設置しており、それぞれが独立して動作するものとする。したがって、表示データによっては、偶数信号線毎にスイッチ５０９とスイッチ５１１の動作が異なる場合があり、液晶パネル１０１内でバイリニア相当の拡大表示と単純拡大表示が混在することになる。ただし、複数の比較器５０２から転送される複数の演算結果５０５をもとに、水平方向の１ライン毎や１フレーム以上毎にスイッチ部５０６とスイッチ部５０７の動作を同一にしても構わない。

また、本実施の形態は、本発明の第１，２の実施の形態に対して、比較器５０２を追加し、スイッチ部５０６、スイッチ部５０７を改良することで実現可能であり、外部から入力される設定値によって、比較器５０２の演算結果５０５を０（Ｌｏｗ）固定できれば、本実施の形態と本発明の第１，２の実施の形態を容易に切り替えることができる。

以上のような回路構成と動作タイミングにより、本発明の第１，２の実施の形態で説明した偶数信号線に隣接する奇数信号線に対応するデータ電圧を印加する駆動方法で拡大表示と表示装置の低消費電力化を実現すると共に、本実施の形態の特徴である表示データに応じて、バイリニア処理相当の拡大表示と単純拡大表示を切り替えて表示させることが可能になる。これにより、偶数信号線の隣接する２本の奇数信号線の表示輝度差が大きい場合であっても、２フレーム毎の輝度変化が知覚しにくくできる。

なお、本実施の形態では、比較器５０２が参照する奇数信号線に対応する表示データの上位１ｂｉｔとして説明したが、対象とする信号線の輝度差を検出できれば良いので、上位１ｂｉｔに限らず、例えば表示データの上位２ｂｉｔ以上でも構わない。

本発明の第４の実施の形態による液晶表示装置の構成及び動作について、図１１，１２を用いて説明する。

本発明の第４の実施の形態は、液晶パネル１０１の解像度と表示データの解像度が一致している場合を前提に、偶数信号線を挟む奇数の２本の信号線に対応する表示データを比較し、そのデータの差が大きい場合には、部分的に第１，２の実施の形態で説明したスイッチング動作を行なわず、偶数信号線用オペアンプ部６０２で６４ｔｏ１セレクタ１１６から転送されるデータ電圧を信号線に印加する。これにより、偶数信号線の隣接する２本の奇数信号線の輝度差が大きい信号線では通常の等倍表示を実施し、偶数信号線の隣接する２本の奇数信号線の輝度差が小さい信号線では第１，２の実施の形態で説明した拡大（補完）表示を実施する。これにより、液晶パネル１０１の解像度と表示データの解像度が一致している場合に、低消費電力化を目的に、表示データを間引いて表示させたとしても画質劣化を最小化できる。

図１１は、本発明の第４の実施の形態に係る信号線駆動回路のブロック図であり、６０１は信号線駆動回路、６０２は偶数信号線用オペアンプ部、６０３はスイッチ部、６０４は２ｔｏ１セレクタ、６０５はオペアンプ、６０６は２ｔｏ１セレクタ、６０７は制御信号ＡＭＰ＿ＰＷ２、６０８は制御信号ＳＩＧ＿Ｌ２であり、偶数信号線用オペアンプ部６０２が本実施の形態の特徴部分である。なお、その他の部分については、本発明の第１〜３の実施の形態と同様であるため、以後の説明は省略する。

偶数信号線用オペアンプ部６０２は、２ｔｏ１セレクタ６０４とオペアンプ６０５で構成され、比較器５０２から転送される演算結果５０５が入力される。

２ｔｏ１セレクタ６０４は、比較器５０２から転送される演算結果５０５をもとに、レベルシフタ１１０から転送される制御信号ＡＭＰ＿ＰＷ（１２３）と電源回路１０６から入力される電源電圧レベルＶＤＤのいずれかを選択する。なお、演算結果５０５が１（Ｈｉｇｈ）の場合、２ｔｏ１セレクタ６０４は電源電圧レベルＶＤＤを選択し、演算結果５０５が０（Ｌｏｗ）の場合、２ｔｏ１セレクタ６０４はＡＭＰ＿ＰＷ（１２３）を選択することにする。そして、２ｔｏ１セレクタ６０４の出力である制御信号ＡＭＰ＿ＰＷ２（６０７）をオペアンプ６０５に転送する。

オペアンプ６０５は、６４ｔｏ１セレクタ１１６から転送される偶数信号線に対応するアナログのデータ電圧をバッファリングし、液晶パネル１０１の偶数信号線にデータ電圧を印加する。なお、２ｔｏ１セレクタ６０４から転送される制御信号ＡＭＰ＿ＰＷ２（６０７）に従って、オペアンプ６０５への定常電流の供給状態と供給停止状態を切り替え可能とし、ＡＭＰ＿ＰＷ２＝１（Ｈｉｇｈ）で、オペアンプ６０５に定常電流を供給して、６４ｔｏ１セレクタ１１６から転送されるデータ電圧を対応する信号線に出力する。また、ＡＭＰ＿ＰＷ２＝０（Ｌｏｗ）で、オペアンプ６０５への定常電流の供給を停止し、その出力はＨｉ−Ｚになるようにする。

スイッチ部６０３は、２ｔｏ１セレクタ６０６と、偶数信号線と左側に隣接する奇数信号線を短絡するためのスイッチ５０９で構成され、レベルシフタ１１０から転送されるＳＩＧ＿Ｌ（１２１）とＧＮＤレベルと比較器５０２から転送される演算結果５０５が入力される。

２ｔｏ１セレクタ６０６は、比較器５０２から転送される演算結果５０５をもとに、レベルシフタ１１０から転送されるＳＩＧ＿Ｌ（１２１）とＧＮＤレベルの２レベルのいずれかを選択する。なお、演算結果５０５が１（Ｈｉｇｈ）の場合、２ｔｏ１セレクタ６０６はＧＮＤレベルを選択し、演算結果５０５が０（Ｌｏｗ）の場合、２ｔｏ１セレクタ６０６はＳＩＧ＿Ｌ（１２１）を選択することにする。そして、２ｔｏ１セレクタ６０６の出力である制御信号ＳＩＧ＿Ｌ２（６０８）をスイッチ５０９に転送する。

スイッチ５０９は、２ｔｏ１セレクタ６０６から転送される制御信号ＳＩＧ＿Ｌ２（６０８）が１（Ｈｉｇｈ）で偶数信号線と左側に隣接する奇数信号線とを短絡し、制御信号ＳＩＧ＿Ｌ２（６０８）が０（Ｌｏｗ（ＧＮＤレベル））で偶数信号線と左側に隣接する奇数信号線との電気的結合を開放する。

図１２は、本実施の形態を実現するためのタイミングチャートであり、表示データと、レベルシフタ１１０から転送されるＳＩＧ＿Ｌ（１２１）とＳＩＧ＿Ｒ（１２２）、２ｔｏ１セレクタ６０６の出力である制御信号ＳＩＧ＿Ｌ２（６０８）と、２ｔｏ１セレクタ５１０の出力である制御信号ＳＩＧ＿Ｒ２（５１３）と２ｔｏ１セレクタ６０４の出力である制御信号ＡＭＰ＿ＰＷ２（６０７）の関係を示したものである。

比較器５０２は、表示データの上位１ｂｉｔ（５０３）と（５０４）の値が異なると、信号線Ｒ₁と信号線Ｒ₃における輝度差が大きいと判断して１（Ｈｉｇｈ）を出力し、レベルシフタ１１０から転送されるＳＩＧ＿Ｌ（１２１）とＳＩＧ＿Ｒ（１２２）の値によらず、ＳＩＧ＿Ｌ２（６０８）とＳＩＧ＿Ｒ２（５１３）を０（Ｌｏｗ）に固定にする。これにより、偶数信号線は隣接する奇数信号線との電気的結合を開放すると共に、ＡＭＰ＿ＰＷ２（６０７）が１（Ｈｉｇｈ）になるため、オペアンプ６０５への定常電流が供給され、オペアンプ６０５は、６４ｔｏ１セレクタ１１６から転送されるデータ電圧を、対応する信号線に印加することになる。この制御により、表示データに応じて通常の等倍表示と拡大表示を切り替えることが可能になる。

なお、比較器５０２は２本の奇数信号線毎に複数設置しており、それぞれが独立して動作するものとする。したがって、表示データによっては、偶数信号線毎にスイッチ５０９とスイッチ５１１の動作が異なる場合があり、液晶パネル１０１内でバイリニア相当の拡大表示とオペアンプ６０５を使用した等倍表示が混在することになる。ただし、複数の比較器５０２から転送される複数の演算結果５０５をもとに、水平方向の１ライン毎や１フレーム以上毎にスイッチ部５０６とスイッチ部５０７の動作を同一にしても構わない。

また、本実施の形態は、本発明の第１，２の実施の形態に対して、比較器５０２を追加し、偶数信号線用オペアンプ部６０２とスイッチ部６０３、スイッチ部５０７を改良することで実現可能であり、外部から入力される設定値によって、比較器５０２の演算結果５０５を０（Ｌｏｗ）固定できれば、本実施の形態と本発明の第１，２の実施の形態を容易に切り替えることができる。

以上のような回路構成と動作タイミングにより、本発明の第１，２の実施の形態で説明した偶数信号線に隣接する奇数信号線に対応するデータ電圧を印加する駆動方法で、拡大表示と表示装置の低消費電力化を実現すると共に、偶数信号線を挟む奇数の２本の信号線に対応する表示輝度差が大きい場合には、隣接する信号線間の電気的結合を開放し、オペアンプ６０５で対応する偶数信号線にデータ電圧を印加できるようにする。これにより、奇数の隣接信号線の表示輝度差が大きい場合であっても、２フレーム毎の輝度変化が知覚しにくくできる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明は、表示パネルの解像度より小さい表示データを拡大して表示する場合に、拡大表示を低コスト且つ低電力で実現することができ、利用範囲も携帯電話用のディスプレイのみならず、液晶ディスプレイを使用するその他のモバイル端末にも適用できる。

本発明の第１の実施の形態に係る液晶表示装置の構成を示すブロック図である。 本発明の第１の実施の形態に係る液晶表示装置において、液晶パネルに印加する電圧波形と、拡大表示を行わない通常表示時のスイッチの動作タイミングを示すタイミング図である。 本発明の第１の実施の形態に係る液晶表示装置において、液晶パネルに印加する電圧波形と、拡大表示を行う場合のスイッチの動作タイミングを示すタイミング図である。 本発明の第１の実施の形態に係る液晶表示装置において、拡大表示した場合の液晶パネル上の表示データの配置（フレーム４ｎ、４ｎ＋１）を示す図である。 本発明の第１の実施の形態に係る液晶表示装置において、拡大表示した場合の液晶パネル上の表示データの配置（フレーム４ｎ＋２、４ｎ＋３）を示す図である。 本発明の第２の実施の形態に係る液晶表示装置において、液晶パネルに印加する電圧波形と、拡大表示を行う場合のスイッチの動作タイミングを示すタイミング図である。 本発明の第２の実施の形態に係る液晶表示装置において、拡大表示した場合の液晶パネル上の表示データの配置（フレーム４ｎ、４ｎ＋１）を示す図である。 本発明の第２の実施の形態に係る液晶表示装置において、拡大表示した場合の液晶パネル上の表示データの配置（フレーム４ｎ＋２、４ｎ＋３）を示す図である。 本発明の第３の実施の形態に係る液晶表示装置において、信号線駆動回路の構成を示すブロック図である。 本発明の第３の実施の形態に係る液晶表示装置において、拡大表示を行う場合のスイッチの動作タイミングを示すタイミング図である。 本発明の第４の実施の形態に係る液晶表示装置において、信号線駆動回路の構成を示すブロック図である。 本発明の第４の実施の形態に係る液晶表示装置において、拡大表示を行う場合のスイッチの動作タイミングを示すタイミング図である。

符号の説明

１０１…液晶パネル、１０２…表示用駆動回路、１０３…信号線駆動回路、１０４…奇数ライン用走査線駆動回路、１０５…偶数ライン用走査線駆動回路、１０６…電源回路、１０７…システムインタフェース、１０８…制御レジスタ、１０９…タイミングコントローラ、１１０…レベルシフタ、１１１…Ｒ用ＤＡＣ部、１１２…Ｇ用ＤＡＣ部、１１３…Ｂ用ＤＡＣ部、１１４…ラッチ回路、１１５…データ電圧生成部、１１６…６４ｔｏ１セレクタ、１１７…奇数信号線用オペアンプ、１１８…偶数信号線用オペアンプ、１１９…スイッチ、１２０…スイッチ、１２１…制御信号ＳＩＧ＿Ｌ、１２２…制御信号ＳＩＧ＿Ｒ、１２３…制御信号ＡＭＰ＿ＰＷ、
３０１…表示データ、３０２…表示データ、３０３…表示データ、
４０１…表示データ、４０２…表示データ、
５０１…信号線駆動回路、５０２…比較器、５０３…奇数信号線対応の表示データ上位１ｂｉｔ、５０４…奇数信号線対応の表示データ上位１ｂｉｔ、５０５…演算結果、５０６…スイッチ部、５０７…スイッチ部、５０８…２ｔｏ１セレクタ、５０９…スイッチ、５１０…２ｔｏ１セレクタ、５１１…スイッチ、５１２…制御信号ＳＩＧ＿Ｌ２、５１３…制御信号ＳＩＧ＿Ｒ２、
６０１…信号線駆動回路、６０２…偶数信号線用オペアンプ部、６０３…スイッチ部、６０４…２ｔｏ１セレクタ、６０５…オペアンプ、６０６…２ｔｏ１セレクタ、６０７…制御信号ＡＭＰ＿ＰＷ２、６０８…制御信号ＳＩＧ＿Ｌ２。

Claims (20)

1. 第１の方向に配列された複数の信号線と、前記第１の方向に交差する第２の方向に配列された複数の走査線と、前記複数の信号線と前記複数の走査線との交点に対応して設けられた複数の画素と、前記複数の画素の各々において、その第１の端子が前記複数の信号線のうちの対応するものに結合され、その第２の端子が前記複数の走査線のうちの対応するものに結合され、かつその第３の端子が該画素の画素電極に結合されたスイッチング素子とを備えた表示パネルを駆動する表示用駆動回路であって、
   前記走査線に選択状態を示す走査パルスを１走査期間毎に線順次に出力する走査線駆動回路と、
   前記信号線に表示データに応じたデータ電圧を出力する信号線駆動回路とを備え、
   前記信号線駆動回路は、
   前記信号線にデータ電圧を印加する手段と、
   前記表示パネルの偶数列及び奇数列の一方の第１の信号線と、該第１の信号線の左側に隣接する第２の信号線との間に設けられた第１の電気的結合を開閉するスイッチング素子と、
   前記第１の信号線と、該第１の信号線の右側に隣接する第３の信号線との間に設けられた第２の電気的結合を開閉するスイッチング素子とを備え、
   前記第１の電気的結合を開いて、かつ前記第２の電気的結合を開いて、それぞれの信号線に該信号線に対応するデータ電圧を印加する第１のデータ電圧印加方法と、
   前記第１の電気的結合を閉じ、かつ前記第２の電気的結合を開いて、前記第１の信号線に前記第２の信号線に対応するデータ電圧を印加する第１の電気的結合状態と、前記第１の電気的結合を開き、かつ前記第２の電気的結合を閉じて、前記第１の信号線に前記第３の信号線に対応するデータ電圧を印加する第２の電気的結合状態と、を切り替える第２のデータ電圧印加方法とを有する、ことを特徴とする表示用駆動回路。
2. 請求項１に記載の表示用駆動回路において、
   前記第１のデータ電圧印加方法では、前記走査線駆動回路は、１走査期間当たり１本の走査線に対して走査パルスを出力し、
   前記第２のデータ電圧印加方法では、前記走査線駆動回路は、１走査期間当たり１本以上の走査線に対し、走査パルスを出力する、ことを特徴とする表示用駆動回路。
3. 請求項２に記載の表示用駆動回路において、
   前記第２のデータ電圧印加方法では、前記第１の信号線にデータ電圧を印加するデータ電圧印加手段に対して、定常電流の供給を停止し、前記データ電圧印加手段の出力はＨｉ−Ｚ状態にする、ことを特徴とする表示用駆動回路。
4. 請求項３に記載の表示用駆動回路において、
   前記第１のデータ電圧印加方法と前記第２のデータ電圧印加方法の変更は、外部装置から入力されるレジスタ値、または解像度の自動判定のいずれかにより実施する、ことを特徴とする表示用駆動回路。
5. 請求項４に記載の表示用駆動回路において、
   前記第１のデータ電圧印加方法と前記第２のデータ電圧印加方法を切り替える場合、前記信号線駆動回路と前記走査線駆動回路が、前記表示パネルを駆動するフレーム周波数を変更可能である、ことを特徴とする表示用駆動回路。
6. 請求項５に記載の表示用駆動回路において、
   前記フレーム周波数は、外部装置から入力されるレジスタ値による変更、または解像度の自動判定のいずれかにより実施する、ことを特徴とする表示用駆動回路。
7. 請求項６に記載の表示用駆動回路において、
   前記第２のデータ電圧印加方法では、前記第１の電気的結合状態と前記第２の電気的結合状態の切り替える周期は、２走査期間以上である、ことを特徴とする表示用駆動回路。
8. 請求項７に記載の表示用駆動回路において、
   前記第２のデータ電圧印加方法では、前記第１の電気的結合状態と前記第２の電気的結合状態の切り替える周期は、外部装置から入力されるレジスタ値により変更可能である、ことを特徴とする表示用駆動回路。
9. 請求項８に記載の表示用駆動回路において、
   前記第１のデータ電圧印加方法と前記第２のデータ電圧印加方法は、前記第２の信号線の表示データと前記第３の信号線の表示データを比較した結果で変更される、ことを特徴とする表示用駆動回路。
10. 請求項９に記載の表示用駆動回路において、
    前記第２の信号線の表示データと前記第３の信号線の表示データは、上位１ｂｉｔ以上である、ことを特徴とする表示用駆動回路。
11. 第１の方向に配列された複数の信号線と、前記第１の方向に交差する第２の方向に配列された複数の走査線と、前記複数の信号線と前記複数の走査線との交点に対応して設けられた複数の画素と、前記複数の画素の各々において、その第１の端子が前記複数の信号線のうちの対応するものに結合され、その第２の端子が前記複数の走査線のうちの対応するものに結合され、かつその第３の端子が該画素の画素電極に結合されたスイッチング素子とを備えた表示パネルを駆動する表示用駆動回路であって、
    前記走査線に選択状態を示す走査パルスを１走査期間毎に線順次に出力する走査線駆動回路と、
    前記信号線に表示データに応じたデータ電圧を出力する信号線駆動回路とを備え、
    前記信号線駆動回路は、
    前記信号線にデータ電圧を印加する手段と、
    前記表示パネルの偶数列及び奇数列の一方の第１の信号線と、該第１の信号線の左側に隣接する第２の信号線との間に設けられた第１の電気的結合を開閉するスイッチング素子と、
    前記第１の信号線と、該第１の信号線の右側に隣接する第３の信号線との間に設けられた第２の電気的結合を開閉するスイッチング素子とを備え、
    前記第１の電気的結合を開いて、かつ前記第２の電気的結合を開いて、それぞれの信号線に該信号線に対応するデータ電圧を印加する第１のデータ電圧印加方法と、
    前記第１の電気的結合を閉じ、かつ前記第２の電気的結合を開いて、前記第１の信号線に前記第２の信号線に対応するデータ電圧を印加する第１の電気的結合状態と、前記第１の電気的結合を開き、かつ前記第２の電気的結合を閉じて、前記第１の信号線に前記第３の信号線に対応するデータ電圧を印加する第２の電気的結合状態と、を切り替える第２のデータ電圧印加方法と、
    前記第１の電気的結合を閉じ、かつ前記第２の電気的結合を開いて、前記第１の信号線に前記第２の信号線に対応するデータ電圧を印加する第３のデータ電圧印加方法とを有する、ことを特徴とする表示用駆動回路。
12. 請求項１１に記載の表示用駆動回路において、
    前記第１のデータ電圧印加方法では、前記走査線駆動回路は、１走査期間当たり１本の走査線に対して走査パルスを出力し、
    前記第２のデータ電圧印加方法、及び前記第３のデータ電圧印加方法では、前記走査線駆動回路は、１走査期間当たり１本以上の走査線に対し、走査パルスを出力する、ことを特徴とする表示用駆動回路。
13. 請求項１２に記載の表示用駆動回路において、
    前記第２のデータ電圧印加方法、及び前記第３のデータ電圧印加方法では、前記第１の信号線にデータ電圧を印加するデータ電圧印加手段に対して、定常電流の供給を停止し、前記データ電圧印加手段の出力はＨｉ−Ｚ状態にする、ことを特徴とする表示用駆動回路。
14. 請求項１３に記載の表示用駆動回路において、
    前記第１のデータ電圧印加方法と前記第２のデータ電圧印加方法、又は前記第３のデータ電圧印加方法の変更は、外部装置から入力されるレジスタ値、または解像度の自動判定のいずれかにより実施する、ことを特徴とする表示用駆動回路。
15. 請求項１４に記載の表示用駆動回路において、
    前記第２のデータ電圧印加方法では、前記第１の電気的結合状態と前記第２の電気的結合状態の切り替える周期は、２走査期間以上である、ことを特徴とする表示用駆動回路。
16. 請求項１５に記載の表示用駆動回路において、
    前記第２のデータ電圧印加方法では、前記第１の電気的結合状態と前記第２の電気的結合状態の切り替える周期は、外部装置から入力されるレジスタ値により変更可能である、ことを特徴とする表示用駆動回路。
17. 請求項１６に記載の表示用駆動回路において、
    前記第２のデータ電圧印加方法と前記第３のデータ電圧印加方法は、前記第２の信号線の表示データと前記第３の信号線の表示データを比較した結果で変更される、ことを特徴とする表示用駆動回路。
18. 請求項１７に記載の表示用駆動回路において、
    前記第２の信号線の表示データと前記第３の信号線の表示データは、上位１ｂｉｔ以上である、ことを特徴とする表示用駆動回路。
19. 入力された表示データのサイズを変えて、マトリクス状に配列された画素を有する表示パネルに表示するための、表示用駆動回路であって、
    前記表示データのサイズを変えずに前記表示パネルに表示する場合に、前記表示パネルの画素の奇数列に表示すべき表示データの表示信号を前記表示パネルの画素の奇数列に出力し、前記表示パネルの画素の偶数列に表示すべき表示データの表示信号を前記表示パネルの画素の偶数列に出力し、
    前記表示データのサイズを変えて前記表示パネルに表示する場合に、前記表示パネルの画素の奇数列と偶数列の一方に表示すべき表示データの表示信号を、前記表示パネルの画素の隣接する奇数列と偶数列の双方に出力し、
    前記表示データのサイズを変えて前記表示パネルに表示する場合に、前記奇数列と前記偶数列の一方に表示すべき表示データの表示信号を出力すべき前記隣接する奇数列と偶数列の組み合わせを、ｎフレーム周期（ｎは２以上の整数）で変える、ことを特徴とする表示用駆動回路。
20. 入力された表示データのサイズを変えて、マトリクス状に配列された画素を有する表示パネルに表示するための、表示用駆動回路であって、
    各画素に接続された信号線を介して、前記表示データの表示信号を各画素へ出力し、
    前記表示データのサイズを変えて前記表示パネルに表示する場合に、隣接する２つの信号線を接続して、前記表示パネルの画素の奇数列と偶数列の一方に表示すべき表示データの表示信号を、前記表示パネルの画素の隣接する奇数列と偶数列の双方に出力する、ことを特徴とする表示用駆動回路。

Images