JP2007171567A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2007171567A JP2007171567A JP2005369237A JP2005369237A JP2007171567A JP 2007171567 A JP2007171567 A JP 2007171567A JP 2005369237 A JP2005369237 A JP 2005369237A JP 2005369237 A JP2005369237 A JP 2005369237A JP 2007171567 A JP2007171567 A JP 2007171567A
- Authority
- JP
- Japan
- Prior art keywords
- period
- initialization
- voltage
- liquid crystal
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】FSC方式による液晶表示において時分割駆動する場合に、書き込み時間の短縮を低減する。
【解決手段】液晶表示装置は、複数の走査線と、画素電極に接続された複数の信号線と、信号線を通して画素電極に対して画像信号を印加する少なくとも一つの画像信号出力回路とを有し、画像信号出力回路は、複数の信号線から少なくとも2つの信号線を選択して複数の画素を駆動し、1つの画像を表示する一周期期間内において、選択された信号線に接続される各画素電極への書き込み及び初期化を時分割で行う。1フレーム内に含まれる複数のサブフィールド内の複数のフィールドについて、画素電極に画像信号に寄らない所定電圧を印加する期間を重ねることによって、印加期間を個別に設ける場合と比較して、重畳させた時間分だけ書き込み時間を長く設定する。
【選択図】図1
【解決手段】液晶表示装置は、複数の走査線と、画素電極に接続された複数の信号線と、信号線を通して画素電極に対して画像信号を印加する少なくとも一つの画像信号出力回路とを有し、画像信号出力回路は、複数の信号線から少なくとも2つの信号線を選択して複数の画素を駆動し、1つの画像を表示する一周期期間内において、選択された信号線に接続される各画素電極への書き込み及び初期化を時分割で行う。1フレーム内に含まれる複数のサブフィールド内の複数のフィールドについて、画素電極に画像信号に寄らない所定電圧を印加する期間を重ねることによって、印加期間を個別に設ける場合と比較して、重畳させた時間分だけ書き込み時間を長く設定する。
【選択図】図1
Description
本発明は、液晶表示装置に関し、特に、時分割駆動に関するものである。
携帯電話機等の電池を電源とする携帯機器においてもTFT(Thin Film Transistor 薄膜トランジスタ)液晶によるカラー表示が出来る液晶表示装置が用いられるようになっている。
カラー表示が可能な液晶表示として、カラーフィルターでバックライト光を透過させるものが知られているが、消費電力が大きく、また、素子数も多いという課題がある。これに対して、フィールドシーケンシャルカラー(以下FSCと略記する)方式のカラー液晶表示方式が提案された。このFSC方式は、異なる波長の複数の光を所定周期で順次発光すると共に、この光源の発光タイミングに同期して液晶を駆動させることでカラー表示を行うものである。このFSC方式は、カラーフィルターが不要であるため電力消費が少ない点、画素をカラーフィルターの色毎に分割しなくて済むため高精細化が可能な点等の利点を備えているため、携帯機器に適したカラー液晶表示装置の方式として認知されつつある。
FSC方式液晶表示装置は、例えば2フィールド期間を1フレームとし、この1フィールド期間をバックライトの発光色数のサブフィールドに分割する。サブフィールドは、例えば3原色である赤(R)のサブフィールド、緑(G)のサブフィールド、青(B)のサブフィールドの3つのサブフィールドに分割している。カラーフィルターを用いた駆動方式では白色のバックライトを1フィールド期間を通じてONとするのに対し、FSC方式では赤(R)のサブフィールドでは赤のバックライトをONとして液晶表示部に赤のデータを表示し、緑(G)のサブフィールドでは緑のバックライトをONにして液晶表示部に緑のデータを表示し、青(B)のサブフィールドでは青のバックライトをONにして液晶表示部に青のデータを表示する。
FSC方式では、複数のサブフィールドにより1フレームを構成しているため、1サブフィールドの期間が短く、液晶表示素子は高速応答が求められる。また、液晶が直前のサブフィールドの表示状態の影響を受けて、1サブフィールド期間の応答速度では階調制御で設定された所望の輝度に達せず、輝度が不均一となって表示むらが生じるという問題がある。
上記の問題を解決するために、各サブフィールドにおいて、階調電圧を印加する直前に画像信号に寄らない所定電圧を書き込むことが行われている。
図10、図11は、画素への階調電圧の印加とディスチャージを説明するための概略図及び信号図である。
図10において、液晶表示装置は、液晶パネルの画素Pのソースラインにはソースドライバ12から階調電圧が印加され、ゲートラインにはゲートドライバ13から走査信号が印加される。走査信号で選択されたTFTトランジスタは、ソースラインを介して供給された階調電圧が液晶電極に印加し階調表示を行う。
ソースドライバ12と階調電圧生成回路10との間には信号切換回路11が設けられ、当該信号切換回路11は、階調電圧生成回路10で生成した階調電圧と、ディスチャージを行うための所定電圧との切り換えを行う。
信号切換回路11は、一周期T0(図11(a))を各R画素,G画素,B画素の色画素に対応するサブフィールドTr,Tg,Tbに分割し(図11(b),図11(c),図11(d))、各サブフィールド期間において、ディスチャージスイッチをオン状態として画素電極に所定電圧を印加した後(図11(e))、次に信号スイッチ(RSW,GSW,BSW)をオン状態として画素電極に階調電圧を印加する(図11(f))。なお、ここで、V1〜V3は階調電圧を示し、Vtはディスチャージ時の印加電圧を示している。
複数のサブフィールドで電圧を印加するためには、それぞれソースドライバが必要となり、そのため、ドライバ回路等の回路素子が増加するという問題を有している。そこで、このドライバの個数を減少させるために、各サブフィールドを時分割で駆動することが提案されている(例えば、特許文献1)。
図12、図13は、画素への階調電圧の印加とディスチャージを時分割で行う場合を説明するための概略図及び信号図である。
図12において、液晶表示装置は、ソースドライバ12と各画素のソースライン(ソースラインR,ソースラインG,ソースラインB)との間に信号線切換回路14を備える。この信号線切換回路14は、一つのソースドライバ12を各画素に接続されるソースライン(ソースラインR,ソースラインG,ソースラインB)に切り換えて接続し、各画素に対して階調電圧あるいはディスチャージ用の所定電圧を印加する
信号線切換回路14は、一つのソースドライバ12に対して複数のソースラインを切り換えて接続し(図13(b)〜図13(d))、各サブフィールドを単位として画素を時分割で駆動する。このとき、信号切換回路11は、各サブフィールドのはじめにディスチャージ側に切り換えて(図13(e))ディスチャージ用の所定電圧をソースドライバ12に供給した後、階調電圧生成回路10側に切り換えて各階調電圧をソースドライバ12に供給する。これによって、各画素電極に階調電圧を時分割で印加する(図13(f))。なお、ここで、V1〜V3は階調電圧を示し、Vtはディスチャージ時の印加電圧を示している。
特開2004−325716号
上記したように、各第1のサブフィールドでディスチャージを行うため、時分割したサブフィールドの個数分だけディスチャージを行う時間が必要になる。一つの画像の表示を行う時間幅は、フレーム時間として既定されており、さらに、このフレーム時間に含まれる各サブフィールドにおいて、画像信号の書き込み、ディスチャージ等の各処理を行う時間幅が設定されている。したがって、ディスチャージの回数が増加すると、その分画像信号を書き込むための時間が短くなることになり、充分な書き込みが困難となるおそれがあるという問題がある。
画像信号の書き込み時間が十分にとれないと、画素電極には画像信号で設定された階調電圧が設定されず、階調制御で設定された所望の輝度に達せず、輝度が不均一となって表示むらが生じる。
そこで、本発明は、上記した課題を解決し、FSC方式による液晶表示において時分割駆動する場合に、書き込み時間の短縮を低減することを目的とする。
本発明の液晶表示装置は、1フレーム内に含まれる複数のサブフィールド内の複数のフィールドについて、画素電極に画像信号に寄らない所定電圧を印加する期間を重ねることによって、印加期間を個別に設ける場合と比較して、重畳させた時間分だけ書き込み時間を長く設定することができる。
本発明の液晶表示装置は、複数の走査線と、画素電極に接続された複数の信号線と、信号線を通して画素電極に対して画像信号を印加する少なくとも一つの信号線選択回路とを有する。
本発明の信号線選択回路は、複数の信号線から少なくとも2つの信号線を選択して複数の画素を駆動し、1つの画像を表示する一周期期間内において、選択された信号線に接続される各画素電極への書き込み及び初期化を時分割で行う。
初期化は、画素電極に画像信号に寄らない所定電圧を印加し、階調電圧に対して画素電極の電位を基準電位とする処理であり、本発明では当該所定電圧を画素電極に印加することをディスチャージとも呼ぶ。
この初期化を行うことによって、前のサブフィールドやフレームにおいて階調表示のために印加した階調電圧の影響を解消し、輝度の不均一さや表示むらを防ぐ。
本発明の信号線選択回路は、複数のサブフィールドにおいて、各画素電極の初期化期間に時間的に重なる期間を設けることによって、その重なる期間分だけ、サブフィールドが構成するフィールドあるいはフレームが備える書き込み期間がディスチャージによって短縮される時間幅を短くし、その時間幅の分だけ書き込み期間の時間幅を相対的に長くすることができる。
初期化期間は、サブフィールドが構成するフィールドあるいはフレームの一周期期間内において一回とし、各画素電極への書き込み期間の前又は後に設定する。初期化期間を書き込み期間の前に設定した場合には、前のフィールドあるいはフレームで印加された階調電圧をリセットし、階調電圧に寄らない所定電圧に設定し、その後にその一周期期間で定める階調電圧の書き込みを行う。また、初期化期間を書き込み期間の後に設定した場合には、そのフィールドあるいはフレームで印加した階調電圧をリセットし、その階調電圧に寄らない所定電圧に設定する。その後の次の周期期間において、次の階調電圧の書き込みを行う。
初期化期間において画素電極に印加する電圧は接地電圧とすることができる。この接地電圧によれば、選択された信号線に接続される全ての画素電極をグラウンド電位に初期化する。
また、初期化期間において画素電極に印加する電圧は正の初期化電圧又は負の初期化電圧としてもよい。この初期化電圧によれば、一周期期間内において、選択された信号線に接続される全ての画素電極を正の初期化電位又は負の初期化電位に初期化することができる。
この画素電極に印加する電圧を正の初期化電圧又は負の初期化電圧とする場合、連続する2つの周期期間の一方の周期期間において、選択された信号線に接続される全ての画素電極を正の初期化電位に設定し、他方の周期期間において、選択された信号線に接続される全ての画素電極を前記電圧と逆極性の初期化電位に初期化することができる。この初期化電圧の設定によれば、例えば、連続する2つのフィールドによって1つのフレームを構成する場合に、一方にフィールドにおいて正の初期化電圧で初期化し、他方のフィールドで負の初期化電圧で初期化することができる。
また、本発明の液晶表示装置が備える画像信号駆動回路は、信号線を選択する信号線選択回路、及び画像信号と初期化電圧を切り換える信号切り換え回路を備える構成とすることができる。
信号切り換え回路は、初期化期間において初期化電圧を選択し、信号線選択回路で選択した信号線に接続される画素電極をその初期化電圧に初期化し、書き込み期間において階調電圧を選択して、信号線選択回路で選択した信号線に接続される画素電極を階調電圧に設定する。
サブフィールドの期間は初期化期間及び書き込み期間を含んでおり、この期間の時間幅はフィールド期間やフレーム期間に設定される時間幅によって定められる。ここで、各サブフィールドの初期化は、フィールド期間やフレーム期間内の複数のサブフィールドについて共通する期間を含んで行うことにより、この共通する期間の分だけ書き込み期間に利用できる時間幅に余裕が生じ、その時間幅の分だけ書き込み期間の時間幅を相対的に長くすることができる。
一周期期間は、フィールドシーケンシャルによる液晶駆動において1つの画像を表示するフィールド期間又はフレーム期間であり、信号切り換え回路が初期化電圧を選択する期間はフィールド期間又はフレーム期間内において一回とすることができる。
また、2つのフィールド期間で1つのフレーム期間を構成する場合には、各フィールド期間で1回の初期化を行い、1つのフレーム期間で計2回の初期化をおこなってもよい。
また、フィールド期間内又はフレーム期間において、信号切り換え回路が初期化電圧を選択する期間と、信号線選択回路が信号線を選択する期間とに時間的な重なりを有するようにしてもよい。これによって、さらに、書き込み期間を相対的に長く設定することができる。
本発明の液晶表示装置によれば、FSC方式による液晶表示において、時分割駆動することによる書き込み時間の短縮を低減することができる。
以下、本発明の液晶表示装置について図を用いて詳細に説明する。
図1は、本発明の液晶表示装置の構成例を説明するための概略構成図であり、図3は画像信号駆動回路及び信号線選択回路を説明するための概略構成図である。
本発明の液晶表示装置1は、液晶表示を行う液晶パネル2と、表示制御回路3と、走査信号線駆動回路4と、画像信号線駆動回路5と、信号線選択回路7を備る。ここでは、液晶パネル2はアクティブマトリクス型の液晶パネルとする。
液晶パネル2は、画像の水平走査線に対応する複数本の走査信号線と、この走査信号線と交差する複数本の画像信号線と、それら走査信号線と画像信号線との交差点に対応して設けられた複数の画素部Pを含む。画素部Pは、画像信号線を介して外部の信号源からの画像信号を受けて画像を表示する。画素部Pは、従来のアクティブマトリクス型液晶パネルにおけると同様とすることができる。
外部のCPU等の信号源は、画像データや、表示動作のタイミング等を決める表示用クロックの周波数等の表示制御データなどを含む画像信号を表示制御回路3に供給する。表示制御回路3は、供給された画像信号に基づいて、表示用クロック信号や、水平同期信号、垂直同期信号、スタートパルス信号、ラッチストローブ信号等を生成する。
また、表示制御回路3は、画像データを信号処理して、赤色R、緑色G、青色Bの各色の階調を表し画像信号を生成し、時分割駆動のための切換制御信号と共に時分割で画像信号線駆動回路5に出力する。ここで、表示制御回路3は、クロック信号、スタートパルス信号、ラッチストローブ信号、及び画像信号を画像信号線駆動回路5に出力し、水平同期信号及び垂直同期信号を走査信号線駆動回路4に出力する。また、表示制御回路3は、各色の切換制御信号を画像信号線駆動回路5及び液晶パネル2内の接続切換回路に出力する。
画像信号線駆動回路5は、液晶パネル2に表示する画像データが画素単位で供給される他に、タイミング信号としてクロック信号、スタートパルス信号、ラッチストローブ信号、および切換制御信号が供給される。画像信号線駆動回路5は、これら各信号に基づいて液晶パネル2を駆動するための画像信号を生成し、信号線選択回路7を介して液晶パネル2の各画像信号線に出力する。
走査信号線駆動回路4は、水平同期信号及び垂直同期信号に基づいて走査信号を生成し各走査信号線に出力する。走査信号は、液晶パネル2の走査信号線を1水平走査期間ずつ順次に選択する。全走査信号線のそれぞれを順に選択するためのアクティブな走査信号の各走査信号線への印加を1垂直走査期間を周期として繰り返す。
図2は、本発明の液晶表示装置が備える液晶パネルの一画素部の等価回路図である。液晶パネル2は、複数の信号線と複数の走査線とを備える。信号線は、信号線選択回路7を介して画像信号線駆動回路5に接続され、走査線は、走査信号線駆動回路4に接続される。信号線選択回路7は、各画素を色毎に切り換えを行うスイッチRSW,GSW,BSW,…を含んでいる。
複数の画像信号線と複数の走査信号線は、それぞれとが交差するように格子状に配設され、この交差点に対応して複数の画素部Pが設けられている。各画素部Pは、図2に示すように、対応する交差点を通過する画像信号線にソース端子が接続されたTFTトランジスタTと、そのTFTトランジスタTのドレイン端子に接続された画素電極Epと、複数の画素部Pに共通的に設けられた共通電極Ecと、複数の画素部Pに共通的に設けられて画素電極Epと共通電極Ecとの間に挟持された液晶層とを備え、画素電極Epと共通電極Ecとそれらの間に挟持された液晶層とにより画素容量Cpが形成される。
画像信号線駆動回路5は、出力端子の数に等しい段数のシフトレジスタ5aと、出力端子にそれぞれ対応するデジタル画像信号を出力するサンプリング・ラッチ回路5bと、階調電圧生成回路6で生成された階調電圧あるいは初期化を行う所定電圧を切り換えて、画像信号出力回路5dに出力する信号切換回路5cと、信号切換回路5cから入力した電圧を受け、各出力端子から出力すべき駆動用画像信号を生成する画像信号出力回路5dと、設定された階調レベルにそれぞれ対応する電圧からなる階調電圧群を出力する階調電圧生成回路6とを備えている。
画像信号線駆動回路5において、シフトレジスタ5aには、表示制御回路3からスタートパルス信号とクロック信号とが入力される。このシフトレジスタ5aは、これらの信号に基づいて、各水平走査期間における各期間のそれぞれにおいて、スタートパルス信号に含まれる1つのパルスを入力端から出力端へと順次転送する。サンプリング・ラッチ回路5bには、サンプリングパルスが順次入力される。
サンプリング・ラッチ回路5bは、表示制御回路3からの画像信号を、サンプリングパルスのタイミングでサンプリングして保持し、ラッチストローブ信号でラッチして1/3水平走査期間ずつ保持する。ここで保持される画像信号は、内部画像信号としてサンプリング・ラッチ回路5bから信号切換回路5cに出力される。信号切換回路5cは、表示制御回路3から入力される画像信号を、切換制御信号に同期して1/3水平走査期間毎の書き込み期間において各色(赤色、緑色、青色)の画像信号で切り換えて階調電圧に設定し、初期化期間において、階調電圧に寄らない所定電圧に設定する。
階調電圧生成回路6は、基準電圧に基づいて、画像信号で表される階調レベルに対応した複数段の電圧を生成し、これらを階調電圧群として出力する。
信号切換回路5cは、サンプリング・ラッチ回路5bから入力される内部画像信号に基づいて、階調電圧生成回路6が出力する階調電圧、あるいは初期化を行う所定電圧を選択する。この所定電圧は、画素電極に階調電圧を印加する前にその画素電極を所定電圧に設定する電圧であり、例えば接地電圧(DC電圧)に設定することによりディスチャージされる。信号切換回路5cはトランジスタスイッチ群で構成することができる。
内部画像信号の値は、例えば、各水平走査期間のうち第1の期間では赤色表示を行うR画素値に、第2の期間では緑色表示を行うG画素値に、第3の期間では青色表示を行うB画素値にそれぞれ相当する。
したがって、信号切換回路5cは、書き込み期間では、第1の期間ではR(赤)の階調を示す赤色画像信号に応じて、第2の期間ではG(緑)の階調を示す緑色画像信号に応じて、第3の期間ではB(青)の階調を示す青色画像信号に応じて、階調電圧の中から画像信号に応じた電圧を選択する。また、初期化期間では、階調電圧によらない所定電圧を選択する。このようにして信号切換回路5cで選択された電圧は画像信号出力回路5dに入力される。
画像信号出力回路5dは、信号切換回路5cから入力された電圧を例えば電圧ホロア等によってインピーダンス変換し、変換後の電圧を駆動用の画像信号として信号線選択回路7に出力する。出力された画像信号は、信号線選択回路7の各スイッチRSW,GSW,BSWを時分割で切り換えることによって液晶パネル2の信号線のいずれかに時分割で出力される。
信号線選択回路7の各スイッチRSW,GSW,BSWは、その切換スイッチに対応する画像信号線駆動回路5の出力端子を、各色に対応する3本の信号線のいずれかに接続し、書き込み期間では切り換えられた階調電圧を、初期化期間では所定電圧をこれら3本の信号線の間で順次切り換える。
すなわち、信号線選択回路7のスイッチRSW,GSW,BSWには、表示制御回路3から切換制御信号が入力され、各水平走査期間のうちの書き込み期間において、赤色の切換制御信号がHレベルとなる第1の期間には、R画素部に接続される信号線に画像信号出力回路5dの出力端子を接続し、緑色の切換制御信号がHレベルとなる第2の期間には、G画素部に接続される信号線に画像信号出力回路5dの出力端子を接続し、青色の切換制御信号がHレベルとなる第3の期間には、B画素部に接続される信号線に画像信号出力回路5dの出力端子を接続する。
信号線選択回路7のスイッチは、例えば液晶パネル基板に形成された薄膜トランジスタ(TFT)により実現することができる。
上記のように、信号線選択回路7のスイッチRSW,GSW,BSWにより、画像信号線駆動回路5の出力端子を液晶パネル2側の信号線群内の3本の信号線に時分割的に接続し、画素電極に書き込み期間では階調電圧を印加し、初期化期間では初期化電圧を印加する。
図4は、図3の回路構成における書き込み期間と初期化期間における電圧印加を説明するための図である。
図4では、R,G,Bのサブフィールドにより1フレーム周期(図4(b))を構成し、この1フレーム周期内において、R,G,Bの各サブフィールドでR,G,Bの各画素電極に階調電圧を書き込む例を示している。
本発明の液晶表示装置では、前記した信号線選択回路7のスイッチRSW,GSW,BSWを選択することによって(図4(c),図4(d),図4(e))、R,G,Bの各サブフィールドの書き込み期間Rr,Gr,Brにおいて、階調電圧を印加して書き込みを行う。例えば、R画素に対する階調電圧がV2である場合には、書き込み期間Rr中に初期化電圧Vtとの差電圧(V2−Vt)が画素電極に印加され(図4(g))、G画素に対する階調電圧がV1である場合には、書き込み期間Gr中に初期化電圧Vtとの差電圧(V1−Vt)が画素電極に印加され(図4(h))、B画素に対する階調電圧がV3である場合には、書き込み期間Br中に初期化電圧Vtとの差電圧(V3−Vt)が画素電極に印加される。
また、1フレーム周期内において、書き込み期間Rr,Gr,Brの前の段階に初期化期間Iを設け、この初期化期間Iにおいて画素電極の所定電圧を設定して初期化を行う(図4(f))。このとき、R,G,Bの各画素の初期化期間は、時間的に重なり生じるように設定する。ここでは、図4(c),図4(d),図4(e)に示すように、R,G,Bの各画素の初期化期間が全て重なる例を示している。このように、初期化期間を時間的に重ならせることで、各色の書き込み期間に初期化期間を設ける場合と比較して、1フレーム周期内において初期化に要する時間を短縮する。
図4の場合には、R,G,Bの各画素について初期化期間を重ねることで、2つ分の初期化期間の時間幅が短縮される。例えば、書き込み期間の時間幅をTrとし、初期化期間の時間幅をTiとすると、書き込み期間毎に初期化期間を設けた場合の1フレームの時間幅T0は(3Tr+3Ti)となるのに対して、本発明において初期化期間を重ねた場合の1フレームの時間幅T1は(3Tr+Ti)となり、2Ti分の時間幅分だけ短縮することができる。
これは1フレームの時間幅が定まっている場合には、初期化期間にようする時間幅を短縮することによって、書き込み期間の時間幅を相対的に長くすることができる。
図3で示した構成例は、画像信号線駆動回路5が備える信号切換回路5cでは、階調電圧の他に初期化電圧を切り換える構成としているが、初期化電圧の切り換えは、信号線選択回路7やその他の構成で行ってもよい。
図5は初期化電圧の切り換えを信号線選択回路で行う構成例を示し、図6は初期化電圧の切り換えを液晶パネルの設けたリセット線を用いて行う構成例を示している。
図5に示す構成例は、信号切換回路5c′及び信号線選択回路7′の構成の他は前記図3で示した構成例と同様であるため、ここでは、主に信号切換回路5c′及び信号線選択回路7′について説明する。
信号切換回路5c′は、前記した信号切換回路5cが備える初期化電圧を切り換える機能を持たず、階調電圧を切り換えて画像信号出力回路5dに出力する機能のみを備える
これに対して、信号線選択回路7′は画像信号出力回路5dの出力端子を複数の信号線のいずれかに選択して接続する機能に加えて、複数の信号線の全てを選択して初期化電圧(図中のVres)を印加する機能を備える。
書き込み期間では、信号線選択回路7′は複数の信号線のいずれかに選択し、信号切換回路5c′で切り換えられた階調電圧を、選択した信号線に出力する。また、初期化期間では、信号線選択回路7′は初期化を行う全ての信号線を選択し、初期化電圧を選択した信号線に接続される画素電極に印加する。
なお、信号線選択回路7′で行う信号線の選択において、何れの信号線を選択するかは選択制御信号(図示していない)によって設定することができ、また、各信号線に初期化電圧を印加して初期化する時間幅についても選択制御信号(図示していない)によって設定することができ、この初期化する時間の重なりの程度によって、初期化時間を短縮する時間幅を調整することができる。
次に、図6に示す構成例について説明する。図6に示す構成例は、初期化電圧の切り換えを液晶パネルの設けたリセット線を用いて行う構成例である。なお、ここでは、信号切換回路5c″及び画素部の構成の他は前記図3で示した構成例と同様であるため、ここでは、主に信号切換回路5c″及び画素部の構成について説明する。
信号切換回路5c″は、図5で示したと同様に、前記した信号切換回路5cが備える初期化電圧を切り換える機能を持たず、階調電圧を切り換えて画像信号出力回路5dに出力する機能のみを備える
一方、液晶パネルに初期化を行うためのリセット用信号線を設けると共に、各画素部Pはリセット用のTFTトランジスタT′を設ける。リセット用のTFTトランジスタT′は、ドレインに画素電極を接続し、ソースに初期化電圧(図中のVres)を接続し、ゲートに前記したリセット用信号線を接続する。
書き込み期間では、図3で示した構成と同様に、信号線選択回路7は複数の信号線のいずれかに選択し、信号切換回路5cで切り換えられた階調電圧を選択した信号線に出力する。一方、初期化期間では、リセット用信号線に初期化制御用のリセット信号を入力して、リセット用のTFTトランジスタT′をオンさせ、TFTトランジスタTのドレイン側の電極容量の電圧を初期化電圧に設定する。
前記した図4の例は、図3に示した構成の動作例であり、信号切換回路5cにおいて階調電圧と初期化電圧とを切り換える構成において、各切り換えのためのトランジスタを直接接続し、その接続端を出力端とする構成であるため、1フレーム周期内において、書き込み期間と初期化期間とを重ねることができないが、前記した図5,図6に示す構成では、書き込み期間の階調電圧と初期化期間に初期化電圧とは、それぞれ分離して印加することができるため、1フレーム周期内において、書き込み期間と初期化期間とを重ねることができる。
図7は、この1フレーム周期内において書き込み期間と初期化期間とを重ねたときの信号例を示している。図7では、赤色の画素Rに書き込みを行う書き込み期間において、その赤色の画素Rを初期化する初期化期間と、緑色の画素Gを初期化する初期化期間と、青色の画素Bを初期化する初期化期間とに重なり部分を設けて行う。図では3つの初期化期間を同じ期間とする例を示している。
なお、ここでは、3色の内で赤色の画素Rの書き込み期間において、3色の初期化を行う例を示しているが、他の色の画素の書き込み期間で行っても良い。また、初期化期間は、書き込み期間中の開始時とすることも、書き込み期間の終了時とすることもできる。初期化期間を書き込み期間の終了時に設定する場合には、書き込み期間において画像表示が完了した時点以降とすることで、書き込み不良による表示むらを防ぐことができる。
また、初期化期間で印加する電圧は、接地電圧の他に正電圧あるいは負電圧としても良く、また、正電圧と負電圧を交互に設定しても良い。図8は、初期化期間で印加する電圧を正電圧と負電圧で交互に設定する例を示している。
図8は、R,G,Bに書き込みを行う3つのサブフィールドで1つのフィールドを構成し、2つのフィールドで1つのフレームを構成する例を示している。なお、図8において、T1とT2はそれぞれ3つのサブフィールドからなるフィールドを示し、この2つのフィールドは一つのフレームを構成している。
ここで、一方のフィールドでは、初期化期間において正電圧の初期化電圧を印加し、他方のフィールドでは、初期化期間において負電圧の初期化電圧を印加する。
また、前記した図4では、書き込み期間の前の段階で初期化を行う例を示しているが、初期化は書き込み期間の後の段階としてもよい。図9は書き込み期間の後の段階で初期化を行う例を示している。書き込み期間の後の段階で初期化を行うことによって、次の書き込み期間での階調電圧のばらつきを低減させることができる。
以上、本発明の液晶表示装置について、好ましい実施形態を示して説明したが、本発明に係る液晶表示装置は、上述した実施形態にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であることは言うまでもない。
1 液晶表示装置
2 液晶パネル
3 表示制御回路
4 走査信号線駆動回路
5 画像信号線駆動回路
5a シフトレジスタ
5b サンプリング・ラッチ回路
5c 信号切換回路
5d 画像信号出力回路
6 階調電圧生成回路
7 信号線選択回路
P 画素部
2 液晶パネル
3 表示制御回路
4 走査信号線駆動回路
5 画像信号線駆動回路
5a シフトレジスタ
5b サンプリング・ラッチ回路
5c 信号切換回路
5d 画像信号出力回路
6 階調電圧生成回路
7 信号線選択回路
P 画素部
Claims (8)
- 複数の走査線と、画素電極に接続された複数の信号線と、前記信号線を通して前記画素電極に対して画像信号を印加する少なくとも一つの信号線選択回路とを有する液晶表示装置において、
前記信号線選択回路は、前記複数の信号線から少なくとも2つの信号線を選択して複数の画素を駆動し、
前記1つの画像を表示する一周期期間内において、選択された信号線に接続される各画素電極への書き込み及び初期化を時分割で行い、各画素電極の初期化期間は時間的に重なる期間を備えることを特徴とする、液晶表示装置。 - 前記初期化期間は、前記一周期期間内において一回とし、前記各画素電極への書き込み期間の前又は後であることを特徴とする請求項1に記載の液晶表示装置。
- 前記初期化期間において画素電極に印加する電圧は接地電圧であり、選択された信号線に接続される全ての画素電極をグラウンド電位に初期化することを特徴とする請求項1又は2に記載の液晶表示装置。
- 前記初期化期間において画素電極に印加する電圧は正の初期化電圧又は負の初期化電圧であり、前記一周期期間内において、選択された信号線に接続される全ての画素電極を正の初期化電位又は負の初期化電位に初期化することを特徴とする請求項1又は2に記載の液晶表示装置。
- 前記初期化期間において画素電極に印加する電圧は正の初期化電圧又は負の初期化電圧であり、連続する2つの周期期間の一方の周期期間において、選択された信号線に接続される全ての画素電極を正の初期化電位に設定し、他方の周期期間において、選択された信号線に接続される全ての画素電極を前記電圧と逆極性の初期化電位に初期化することを特徴とする請求項1又は2に記載の液晶表示装置
- 前記画像信号駆動回路は、前記信号線を選択する信号線選択回路、及び画像信号と初期化電圧を切り換える信号切り換え回路を備え、
前記信号切り換え回路は、
初期化期間において初期化電圧を選択して、前記信号線選択回路で選択した信号線に接続される画素電極を当該初期化電圧に初期化し、
書き込み期間において階調電圧を選択して、前記信号線選択回路で選択した信号線に接続される画素電極を階調電圧に設定することを特徴とする、請求項1から請求項5に記載の液晶表示装置。 - 前記一周期期間は、フィールドシーケンシャルによる液晶駆動において1つの画像を表示するフィールド期間又はフレーム期間であり、
前記信号切り換え回路が初期化電圧を選択する期間は前記フィールド期間又はフレーム期間内において一回であることを特徴とする請求項6に記載の液晶表示装置。 - 前記一周期期間は、フィールドシーケンシャルによる液晶駆動において1つの画像を表示するフィールド期間又はフレーム期間であり、
当該フィールド期間内又はフレーム期間において、前記信号切り換え回路が初期化電圧を選択する期間と、前記信号線選択回路が信号線を選択する期間とに時間的な重なりを有することを特徴とする請求項6に記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005369237A JP2007171567A (ja) | 2005-12-22 | 2005-12-22 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005369237A JP2007171567A (ja) | 2005-12-22 | 2005-12-22 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007171567A true JP2007171567A (ja) | 2007-07-05 |
Family
ID=38298211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005369237A Withdrawn JP2007171567A (ja) | 2005-12-22 | 2005-12-22 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007171567A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008046485A (ja) * | 2006-08-18 | 2008-02-28 | Nec Electronics Corp | 表示装置、表示パネルの駆動装置、及び表示装置の駆動方法 |
JP2009198860A (ja) * | 2008-02-22 | 2009-09-03 | Seiko Epson Corp | 電気光学装置及びその駆動方法並びに電子機器 |
WO2012141133A1 (ja) * | 2011-04-12 | 2012-10-18 | シャープ株式会社 | 液晶表示装置およびマルチディスプレイシステム |
-
2005
- 2005-12-22 JP JP2005369237A patent/JP2007171567A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008046485A (ja) * | 2006-08-18 | 2008-02-28 | Nec Electronics Corp | 表示装置、表示パネルの駆動装置、及び表示装置の駆動方法 |
US8334862B2 (en) | 2006-08-18 | 2012-12-18 | Renesas Electronics Corporation | Display panel drive technique for reducing power consumption |
JP2009198860A (ja) * | 2008-02-22 | 2009-09-03 | Seiko Epson Corp | 電気光学装置及びその駆動方法並びに電子機器 |
WO2012141133A1 (ja) * | 2011-04-12 | 2012-10-18 | シャープ株式会社 | 液晶表示装置およびマルチディスプレイシステム |
US9140942B2 (en) | 2011-04-12 | 2015-09-22 | Sharp Kabushiki Kaisha | Liquid crystal display device and multi-display system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4419369B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP3229250B2 (ja) | 液晶表示装置における画像表示方法及び液晶表示装置 | |
US7319453B2 (en) | Image display apparatus having plurality of pixels arranged in rows and columns | |
US5253091A (en) | Liquid crystal display having reduced flicker | |
US8199102B2 (en) | Liquid crystal display and method of driving the same utilizing data line blocks | |
US7176947B2 (en) | Device for driving a display apparatus | |
JP4501525B2 (ja) | 表示装置及びその駆動制御方法 | |
US10665148B2 (en) | Display apparatus and method of driving display panel using the same | |
KR101132088B1 (ko) | 액정표시장치 | |
CN107993629B (zh) | 液晶显示装置的驱动方法 | |
US9646552B2 (en) | Display device with a source signal generating circuit | |
EP1146502A2 (en) | Method and circuit for driving display device | |
US20180090046A1 (en) | Display device and method of sub-pixel transition | |
JP5341191B2 (ja) | 表示装置および表示装置の駆動方法 | |
US20120249493A1 (en) | Gate driver of dual-gate display and frame control method thereof | |
JP2006267525A (ja) | 表示装置用駆動装置および表示装置用駆動方法 | |
WO2012108361A1 (ja) | 表示装置および駆動方法 | |
KR101026809B1 (ko) | 임펄시브 구동 액정 표시 장치 및 그 구동 방법 | |
JP2010091967A (ja) | 電気光学装置 | |
WO2009101877A1 (ja) | 表示装置およびその駆動方法 | |
JPH11282008A (ja) | 液晶表示装置 | |
JP2004240428A (ja) | 液晶表示装置、液晶表示装置の駆動装置及び方法 | |
JP2005164705A (ja) | 信号回路およびこれを用いた表示装置、並びにデータラインの駆動方法 | |
JP2007171567A (ja) | 液晶表示装置 | |
JPH0869264A (ja) | 液晶表示装置及びその駆動方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090303 |