JP6683407B2 - ディスプレイパネル及びそのアレイ基板行駆動回路の過電流保護回路 - Google Patents

Description

本発明は、表示装置分野に関し、特にディスプレイパネル及びそのアレイ基板行駆動回路の過電流保護回路に関する。

アレイ基板行駆動（Ｇａｔｅ Ｄｒｉｖｅｒ ｏｎ Ａｒｒａｙ）技術は、ＧＯＡ技術と略称され、ゲート駆動回路をアレイ基板上に直接作製して、外部シリコンチップで作製された駆動チップを代替するものである。ＧＯＡ回路はパネルの周囲に直接作製することができるため、工程プロセスを簡略化させ、且つ製品コストを低減させ、液晶パネルの集積度を向上させ、パネルを薄型化することができる。また、ＷＯＡ（Ｗｉｒｅ Ｏｎ Ａｒｒａｙ）レイアウト設計はアレイ基板上に直接配線して、フレキシブル回路基板（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ、ＦＰＣ）における走査ラインとデータラインを接続するデータ信号を代替する。当該レイアウト方式によって、パネルの重量を著しく軽減させるとともにコストを低減させる。ＷＯＡ配線のゲートライン駆動信号（ＣＫＶ）が短絡し又は他の異常状況が発生する場合、過電流の発生によりパネルが破損されるおそれがあり、そのためＣＫＶの保護回路を追加する必要がある。

従来技術の問題点を解決するために、本発明はディスプレイパネル及びそのＧＯＡ回路の過電流保護回路を提案する。

本発明が提案する具体的な解決方法は以下のとおりである。アレイ基板行駆動回路の過電流保護回路を提供し、増幅回路、負荷回路、コンパレータ、コントローラ及びスイッチ回路を備え、前記増幅回路の入力端子が高電圧入力端子に接続され、前記高電圧入力端子が前記アレイ基板行駆動回路の制御信号源の高電圧信号を受信することに用いられ、前記増幅回路が前記高電圧信号を増幅することに用いられ、前記増幅回路の出力端子が負荷回路を介して接地され、前記コンパレータは前記増幅回路の出力端子と前記コントローラとの間に接続され、前記コンパレータが比較した結果が、前記増幅回路の出力端子の電圧値が閾値電圧の電圧値より大きい場合、第１高レベル信号を前記コントローラへ出力することに用いられ、前記コントローラはさらに前記スイッチ回路に接続され、前記コントローラは前記第１高レベル信号を受信すると、第２高レベル信号を前記スイッチ回路へ出力することに用いられ、前記スイッチ回路はさらに、それぞれ前記増幅回路、前記高電圧入力端子、低電圧入力端子及び電圧出力端子に接続され、前記低電圧入力端子が前記アレイ基板行駆動回路の制御信号源の低電圧信号を受信することに用いられ、前記スイッチ回路は前記第２高レベル信号を受信した後に前記低電圧入力端子と前記電圧出力端子を導通することにより、前記電圧出力端子に前記低電圧信号を出力させることに用いられる。

さらに、前記コンパレータはさらに、比較した結果が、前記増幅回路の出力端子の電圧値が前記閾値電圧の電圧値より小さい場合、第１低レベル信号を前記コントローラへ出力することに用いられ、前記コントローラは、前記第１低レベル信号を受信した後に第２低レベル信号を前記スイッチ回路に出力して、前記スイッチ回路に前記高電圧入力端子と前記電圧出力端子を導通させることにより、前記電圧出力端子に前記高電圧信号を出力させることに用いられる。

さらに、前記増幅回路の出力端子の電圧値は、Ｖ＝Ｉ×Ｒであり、ただし、Ｉは前記増幅回路により増幅された前記高電圧信号の電流値であり、Ｒは前記負荷回路の抵抗値である。

さらに、前記コンパレータの正相入力端子がそれぞれ前記増幅回路の出力端子及び前記負荷回路に接続され、前記コンパレータの逆相入力端子が前記閾値電圧を受信することに用いられ、前記コンパレータの出力端子が前記コントローラに接続される。

さらに、前記増幅回路は、前記増幅回路の入力端子に接続され、前記高電圧信号を受信して増幅することに用いられる電圧増幅器と、前記電圧増幅器と前記増幅回路の出力端子との間に接続され、増幅された高電圧信号を電流信号に変換することに用いられる電圧−電流変換器と、を備える。

さらに、前記負荷回路は第１負荷回路と第２負荷回路とを備え、前記第１負荷回路が第１抵抗を備え、前記増幅回路の出力端子が前記第１抵抗を介して接地され、前記第２負荷回路が第２抵抗及びトランジスタを備え、前記トランジスタのゲートが表示モード信号を受信することに用いられ、前記トランジスタのソースが接地され、前記第２抵抗が前記増幅回路の出力端子と前記トランジスタのドレインとの間に接続される。

さらに、前記表示モード信号が２次元表示モードの信号であり、前記トランジスタがオフ状態であり、前記負荷回路の抵抗値Ｒが前記第１抵抗の抵抗値である。

さらに、前記表示モード信号が３次元表示モードの信号であり、前記トランジスタがオン状態であり、前記負荷回路の抵抗値Ｒが前記第１抵抗と前記第２抵抗との並列接続後の抵抗値である。

さらに、前記スイッチ回路は第１トランジスタ、第２トランジスタを備え、前記第１トランジスタのゲートが前記電圧増幅器と前記電圧−電流変換器との間に接続され、前記第１トランジスタのソースが前記電圧出力端子に接続され、前記第１トランジスタのドレインが前記高電圧入力端子に接続され、前記第２トランジスタのゲートが前記コントローラに接続され、前記第２トランジスタのソースが前記低電圧入力端子に接続され、前記第２トランジスタのドレインが前記電圧出力端子に接続される。

本発明はさらに、ディスプレイパネルを提供し、前記ディスプレイパネルは上記の過電流保護回路を備える。

本発明に係るディスプレイパネル及びそのＧＯＡ回路の過電流保護回路は、ＧＯＡ回路の制御信号源の電圧信号を電流信号に変換して増幅し、次に表示モードに基づき異なる負荷抵抗を選択し、続いて、増幅された電流信号と負荷抵抗との積を閾値電圧と比較し、増幅された電流信号と負荷抵抗との積が閾値電圧より大きい場合、コントローラがスイッチ回路を制御して低レベル信号を出力させてＧＯＡ回路を過電流保護状態にし、それにより、過電流の発生によるディスプレイパネルの焼損を避け、且つ電流信号を増幅した後に比較することで、検出難度を減少させ、精度を向上させ、誤操作の確率を低下させる。また、異なる負荷回路によって２次元表示モード及び３次元表示モードの過電流保護を実現し、保護効果を改善する。

図１は本発明のＧＯＡ回路の過電流保護回路の構造図である。 図２は本発明のＧＯＡ回路の過電流保護回路の具体的な回路構造図である。

以下、図面を参照して本発明の実施例を詳細に説明する。しかし、多くの異なる形態で本発明を実施することができ、且つ本発明は、本明細書に記載の具体的な実施例に限定されると解釈されるべきではない。逆に、これらの実施例の提供は、本発明の原理及びその実際の応用を解釈して、当業者が本発明の各実施例及び特定の意図される応用に適する様々な変更を理解できるためである。図面において、同じ符号は同じ要素を示すことに用いられる。

図１を参照し、本実施例に係るＧＯＡ回路の過電流保護回路は、増幅回路１０、負荷回路２０、コンパレータ３０、コントローラ４０及びスイッチ回路５０を備える。上述の増幅回路１０の入力端子は高電圧入力端子ＶＧＨに接続され、高電圧入力端子ＶＧＨがＧＯＡ回路の制御信号源の高電圧信号を受信することに用いられる。増幅回路１０が上述の高電圧信号の電流値を受信して増幅することに用いられ、増幅回路１０の出力端子が負荷回路２０を介して接地される。コンパレータ３０は増幅回路１０の出力端子と上述のコントローラ４０との間に接続されており、具体的には、コンパレータ３０の正相入力端子が増幅回路１０の出力端子に接続され、コンパレータ３０の逆相入力端子が閾値電圧源Ｖｔｈに接続され、コンパレータ３０の出力端子がコントローラ４０に接続されている。スイッチ回路５０はそれぞれ増幅回路１０、コントローラ４０に接続されており、スイッチ回路５０はさらに、高電圧入力端子ＶＧＨ、低電圧入力端子ＶＧＬ及び電圧出力端子Ｖｏｕｔに接続される。

図２を参照し、増幅回路１０は電圧増幅器１２０及び電圧−電流変換器１３０を備える。電圧増幅器１２０は増幅回路１０の入力端子に接続され、電圧−電流変換器１３０は電圧増幅器１２０と増幅回路１０の出力端子との間に接続される。電圧増幅器１２０はＧＯＡ回路の制御信号源の高電圧信号を受信して増幅し、電圧−電流変換器１３０は増幅された高電圧信号を受信して電流信号に変換して負荷回路２０へ送信する。ここで、制御信号源ＶＧＨから出力される信号がＣＫＶ信号であり、ＣＫＶ信号が小さいために、それを増幅する必要があり、これにより検出難度を減少させ、精度を向上させ、誤操作の確率を低下させることができる。電圧増幅器１２０の増幅倍率は実際の必要に応じて設定され、例えば、増幅倍率は１０である。

増幅回路１０の出力端子の電圧値は、Ｖ＝Ｉ×Ｒであり、ただし、Ｉは電圧−電流変換器１３０により変換された電流信号の電流値であり、Ｒは負荷回路２０の抵抗値である。コンパレータ３０の正相入力端子が増幅回路１０の出力端子に接続されるため、コンパレータ３０の正相入力端子の電圧値はＶに等しい。コンパレータ３０の逆相入力端子が閾値電圧源Ｖｔｈから閾値電圧を受信し、閾値電圧の電圧値がＶｒｅｆ１であり、次にコンパレータ３０はＶとＶｒｅｆ１の大きさを比較する。Ｖ＞Ｖｒｅｆ１、すなわちｉ＞Ｖｒｅｆ１／Ｒである場合、コンパレータ３０は第１高レベル信号をコントローラ４０へ出力し、コントローラ４０は第１高レベル信号を受信すると、第２高レベル信号をスイッチ回路５０へ出力し、スイッチ回路５０は低電圧入力端子ＶＧＬと電圧出力端子Ｖｏｕｔを導通する。これにより、電圧出力端子Ｖｏｕｔは低電圧信号を出力するが、この時、ＧＯＡ回路は過電流保護状態である。Ｖ＜Ｖｒｅｆ１、すなわちｉ＜Ｖｒｅｆ１／Ｒである場合、コンパレータ３０は第１低レベル信号をコントローラ４０へ出力し、コントローラ４０は第１低レベル信号を受信した後に第２低レベル信号をスイッチ回路５０へ出力し、スイッチ回路５０は高電圧入力端子ＶＧＨと電圧出力端子Ｖｏｕｔを導通する。これにより、電圧出力端子Ｖｏｕｔは高電圧信号を出力するが、この時、ＧＯＡ回路は正常な動作状態である。

ＧＯＡ回路が２次元表示モード及び３次元表示モードでより良好な保護効果を取得することを確実にするために、負荷回路２０は第１負荷回路１００及び第２負荷回路１１０を備える。再び図２を参照すると、具体的には、第１負荷回路１００は第１抵抗Ｒ１を備え、その抵抗値がｒ１であり、第２負荷回路１１０は第２抵抗Ｒ２及びトランジスタＱ３を備えている。Ｒ２の抵抗値はｒ２であり、トランジスタＱ３のゲートは表示モード信号源Ｖｍｏｄｅに接続され、トランジスタＱ３のソースが接地されている。第２抵抗Ｒ２が増幅回路１０の出力端子とトランジスタＱ３のドレインとの間に接続されており、増幅回路１０の出力端子は第１抵抗Ｒ１に接続して接地されている。ここで、表示モードは２次元表示モード及び３次元表示モードを含み、好ましくは、トランジスタはＮＭＯＳトランジスタであるが、他の実施例では、他のスイッチ回路素子によってトランジスタの機能を実現してもよく、例えば、三極管が挙げられる。ＧＯＡ回路の表示モードが２次元表示モードである場合、表示モード信号源Ｖｍｏｄｅが低レベルを出力し、この時、トランジスタＱ３のゲートは低レベルで、オフ状態にあり、第２負荷回路１１０が導通せず、増幅回路１０の出力端子の抵抗値が第１抵抗Ｒ１の抵抗値ｒ１であり、この時、Ｖ＝ｉ×ｒ１であり、閾値電流がＶｒｅｆ１／ｒ１である。ＧＯＡ回路の表示モードが３次元表示モードである場合、表示モード信号源Ｖｍｏｄｅが高レベルを出力し、この時、トランジスタＱ３のゲートは高レベルで、オン状態にあり、第２負荷回路１１０が導通し、第１抵抗Ｒ１が第２抵抗Ｒ２と並列接続され、増幅回路１０の出力端子の抵抗値がＲ１とＲ２の並列接続後の抵抗値ｒ１×ｒ２／（ｒ１＋ｒ２）である。この時、Ｖ＝ｉ×ｒ１×ｒ２／（ｒ１＋ｒ２）であり、閾値電流がＶｒｅｆ１×（ｒ１＋ｒ２）／ｒ１×ｒ２である。

スイッチ回路５０は第１トランジスタＱ１、第２トランジスタＱ２を備える。第１トランジスタＱ１のゲートが電圧増幅器１２０と電圧−電流変換器１３０との間に接続され、第１トランジスタＱ１のソースが電圧出力端子に接続され、第１トランジスタＱ１のドレインが高電圧入力端子ＶＧＨに接続される。第２トランジスタＱ２のゲートがコントローラ４０に接続され、第２トランジスタＱ２のソースが低電圧入力端子に接続され、第２トランジスタＱ２のドレインが電圧出力端子Ｖｏｕｔに接続される。好ましくは、第１トランジスタはＰＭＯＳトランジスタであり、第２トランジスタはＮＭＯＳトランジスタである。ここで、第２トランジスタＱ２のゲートがコントローラ４０の出力信号を受信して第２高レベル信号とし、第２トランジスタＱ２はオン状態である。第１トランジスタＱ１のゲートが電圧増幅器１２０により増幅された高電圧信号を受信し、それが第１トランジスタＱ１の起動電圧より大きく、従って、第１トランジスタＱ１はオフ状態であり、低電圧入力端子ＶＧＬと電圧出力端子Ｖｏｕｔが導通し、電圧出力端子Ｖｏｕｔが低電圧信号を出力するが、この時、ＧＯＡ回路は過電流保護状態である。第２トランジスタＱ２のゲートがコントローラ４０の出力信号を受信して第２低レベル信号とし、第２トランジスタＱ２がオフ状態である。この時、第１トランジスタＱ１のゲートが受信した電圧増幅器１２０により増幅された高電圧信号が第１トランジスタＱ１の起動電圧より小さく、従って、第１トランジスタＱ１がオン状態であり、高電圧入力端子ＶＧＨと電圧出力端子Ｖｏｕｔが導通し、電圧出力端子Ｖｏｕｔが高電圧信号を出力するが、この時、ＧＯＡ回路は正常な動作状態である。

本実施例はさらに、上記ＧＯＡ回路の過電流保護回路を備えるＧＯＡ型ディスプレイパネルを提供する。ＧＯＡ回路の制御信号源の電圧信号を電流信号に変換して増幅し、次に表示モードに基づき異なる負荷抵抗を選択し、続いて、増幅された電流信号と負荷抵抗との積を閾値電圧と比較し、増幅された電流信号と負荷抵抗との積が閾値電圧より大きい場合、コントローラがスイッチ回路を制御して低レベル信号を出力させてＧＯＡ回路を過電流保護状態にする。これにより、過電流の発生によるディスプレイパネルの焼損を避け、且つ電流信号を増幅した後に比較することで、検出難度を減少させ、精度を向上させ、誤操作の確率を低下させる。また、異なる負荷回路によって２次元表示モード及び３次元表示モードの過電流保護を実現し、保護効果を改善する。

以上は本願の実施形態に過ぎず、なお、当業者であれば、本願の原理を逸脱することなく、様々な改良及び改変を行うことができ、これらの改良及び改変も本願の保護範囲に属するとみなされるべきである。

１０ 増幅回路
２０ 負荷回路
３０ コンパレータ
４０ コントローラ
５０ スイッチ回路
１００ 第１負荷回路
１１０ 第２負荷回路
１２０ 電圧増幅器
１３０ 電圧−電流変換器

Claims (18)

1. アレイ基板行駆動回路の過電流保護回路であって、増幅回路、負荷回路、コンパレータ、コントローラ及びスイッチ回路を含み、
   前記増幅回路の入力端子が高電圧入力端子に接続され、前記高電圧入力端子が前記アレイ基板行駆動回路の制御信号源の高電圧信号を受信することに用いられ、前記増幅回路が前記高電圧信号を増幅することに用いられ、前記増幅回路の出力端子が負荷回路を介して接地され、
   前記コンパレータは前記増幅回路の出力端子と前記コントローラとの間に接続され、前記コンパレータが比較した結果が、前記増幅回路の出力端子の電圧値が閾値電圧の電圧値より大きい場合、第１高レベル信号を前記コントローラへ出力することに用いられ、
   前記コントローラはさらに前記スイッチ回路に接続され、前記コントローラは前記第１高レベル信号を受信すると、第２高レベル信号を前記スイッチ回路へ出力することに用いられ、
   前記スイッチ回路はさらに、それぞれ前記増幅回路、前記高電圧入力端子、低電圧入力端子及び電圧出力端子に接続され、前記低電圧入力端子が前記アレイ基板行駆動回路の制御信号源の低電圧信号を受信することに用いられ、前記スイッチ回路は前記第２高レベル信号を受信した後に前記低電圧入力端子と前記電圧出力端子を導通することにより、前記電圧出力端子に前記低電圧信号を出力させることに用いられ、
   前記増幅回路の出力信号により前記高電圧入力端子と前記電圧出力端子を導通し、それにより前記電圧出力端子が前記高電圧信号を出力する前記アレイ基板行駆動回路の過電流保護回路。
2. 前記コンパレータはさらに、比較した結果が、前記増幅回路の出力端子の電圧値が前記閾値電圧の電圧値より小さい場合、第１低レベル信号を前記コントローラへ出力することに用いられ、前記コントローラは、前記第１低レベル信号を受信した後に第２低レベル信号を前記スイッチ回路に出力して、前記スイッチ回路に前記高電圧入力端子と前記電圧出力端子を導通させることにより、前記電圧出力端子に前記高電圧信号を出力させることに用いられる請求項１に記載の過電流保護回路。
3. 前記増幅回路の出力端子の電圧値は、Ｖ＝Ｉ×Ｒであり、ただし、Ｉは前記増幅回路により増幅された前記高電圧信号の電流値であり、Ｒは前記負荷回路の抵抗値である請求項２に記載の過電流保護回路。
4. 前記コンパレータの正相入力端子がそれぞれ前記増幅回路の出力端子及び前記負荷回路に接続され、前記コンパレータの逆相入力端子が前記閾値電圧を受信することに用いられ、前記コンパレータの出力端子が前記コントローラに接続される請求項３に記載の過電流保護回路。
5. 前記増幅回路は、
   前記増幅回路の入力端子に接続され、前記高電圧信号を受信して増幅することに用いられる電圧増幅器と、
   前記電圧増幅器と前記増幅回路の出力端子との間に接続され、増幅された高電圧信号を電流信号に変換することに用いられる電圧−電流変換器と、を含む請求項１に記載の過電流保護回路。
6. 前記負荷回路は第１負荷回路と第２負荷回路とを含み、前記第１負荷回路が第１抵抗を含み、前記増幅回路の出力端子が前記第１抵抗を介して接地され、前記第２負荷回路が第２抵抗及びトランジスタを含み、前記トランジスタのゲートが表示モード信号を受信することに用いられ、前記トランジスタのソースが接地され、前記第２抵抗が前記増幅回路の出力端子と前記トランジスタのドレインとの間に接続される請求項１に記載の過電流保護回路。
7. 前記表示モード信号が２次元表示モードの信号であり、前記トランジスタがオフ状態であり、前記負荷回路の抵抗値Ｒが前記第１抵抗の抵抗値である請求項６に記載の過電流保護回路。
8. 前記表示モード信号が３次元表示モードの信号であり、前記トランジスタがオン状態であり、前記負荷回路の抵抗値Ｒが前記第１抵抗と前記第２抵抗との並列接続後の抵抗値である請求項６に記載の過電流保護回路。
9. 前記スイッチ回路は第１トランジスタ、第２トランジスタを含み、前記第１トランジスタのゲートが前記電圧増幅器と前記電圧−電流変換器との間に接続され、前記第１トランジスタのソースが前記電圧出力端子に接続され、前記第１トランジスタのドレインが前記高電圧入力端子に接続され、前記第２トランジスタのゲートが前記コントローラに接続され、前記第２トランジスタのソースが前記低電圧入力端子に接続され、前記第２トランジスタのドレインが前記電圧出力端子に接続される請求項５に記載の過電流保護回路。
10. ディスプレイパネルであって、前記ディスプレイパネルはアレイ基板行駆動回路の過電流保護回路を含み、前記過電流保護回路は、増幅回路、負荷回路、コンパレータ、コントローラ及びスイッチ回路を含み、
    前記増幅回路の入力端子が高電圧入力端子に接続され、前記高電圧入力端子が前記アレイ基板行駆動回路の制御信号源の高電圧信号を受信することに用いられ、前記増幅回路が前記高電圧信号を増幅することに用いられ、前記増幅回路の出力端子が負荷回路を介して接地され、
    前記コンパレータは前記増幅回路の出力端子と前記コントローラとの間に接続され、前記コンパレータが比較した結果が、前記増幅回路の出力端子の電圧値が閾値電圧の電圧値より大きい場合、第１高レベル信号を前記コントローラへ出力することに用いられ、
    前記コントローラはさらに前記スイッチ回路に接続され、前記コントローラは前記第１高レベル信号を受信すると、第２高レベル信号を前記スイッチ回路へ出力することに用いられ、
    前記スイッチ回路はさらに、それぞれ前記増幅回路、前記高電圧入力端子、低電圧入力端子及び電圧出力端子に接続され、前記低電圧入力端子が前記アレイ基板行駆動回路の制御信号源の低電圧信号を受信することに用いられ、前記スイッチ回路は前記第２高レベル信号を受信した後に前記低電圧入力端子と前記電圧出力端子を導通することにより、前記電圧出力端子に前記低電圧信号を出力させることに用いられ、
    前記増幅回路の出力信号により前記高電圧入力端子と前記電圧出力端子を導通し、それにより前記電圧出力端子が前記高電圧信号を出力するディスプレイパネル。
11. 前記コンパレータはさらに、比較した結果が、前記増幅回路の出力端子の電圧値が前記閾値電圧の電圧値より小さい場合、第１低レベル信号を前記コントローラへ出力することに用いられ、前記コントローラは、前記第１低レベル信号を受信した後に第２低レベル信号を前記スイッチ回路に出力して、前記スイッチ回路に前記高電圧入力端子と前記電圧出力端子を導通させることにより、前記電圧出力端子に前記高電圧信号を出力させることに用いられる請求項１０に記載のディスプレイパネル。
12. 前記増幅回路の出力端子の電圧値は、Ｖ＝Ｉ×Ｒであり、ただし、Ｉは前記増幅回路により増幅された前記高電圧信号の電流値であり、Ｒは前記負荷回路の抵抗値である請求項１１に記載のディスプレイパネル。
13. 前記コンパレータの正相入力端子がそれぞれ前記増幅回路の出力端子及び前記負荷回路に接続され、前記コンパレータの逆相入力端子が前記閾値電圧を受信することに用いられ、前記コンパレータの出力端子が前記コントローラに接続される請求項１２に記載のディスプレイパネル。
14. 前記増幅回路は、
    前記増幅回路の入力端子に接続され、前記高電圧信号を受信して増幅することに用いられる電圧増幅器と、
    前記電圧増幅器と前記増幅回路の出力端子との間に接続され、増幅された高電圧信号を電流信号に変換することに用いられる電圧−電流変換器と、を含む請求項１０に記載のディスプレイパネル。
15. 前記負荷回路は第１負荷回路と第２負荷回路とを含み、前記第１負荷回路が第１抵抗を含み、前記増幅回路の出力端子が前記第１抵抗を介して接地され、前記第２負荷回路が第２抵抗及びトランジスタを含み、前記トランジスタのゲートが表示モード信号を受信することに用いられ、前記トランジスタのソースが接地され、前記第２抵抗が前記増幅回路の出力端子と前記トランジスタのドレインとの間に接続される請求項１０に記載のディスプレイパネル。
16. 前記表示モード信号が２次元表示モードの信号であり、前記トランジスタがオフ状態であり、前記負荷回路の抵抗値Ｒが前記第１抵抗の抵抗値である請求項１５に記載のディスプレイパネル。
17. 前記表示モード信号が３次元表示モードの信号であり、前記トランジスタがオン状態であり、前記負荷回路の抵抗値Ｒが前記第１抵抗と前記第２抵抗との並列接続後の抵抗値である請求項１５に記載のディスプレイパネル。
18. 前記スイッチ回路は第１トランジスタ、第２トランジスタを含み、前記第１トランジスタのゲートが前記電圧増幅器と前記電圧−電流変換器との間に接続され、前記第１トランジスタのソースが前記電圧出力端子に接続され、前記第１トランジスタのドレインが前記高電圧入力端子に接続され、前記第２トランジスタのゲートが前記コントローラに接続され、前記第２トランジスタのソースが前記低電圧入力端子に接続され、前記第２トランジスタのドレインが前記電圧出力端子に接続される請求項１４に記載のディスプレイパネル。